JP2000216507A - 配線基板及び単位配線基板の製造方法 - Google Patents
配線基板及び単位配線基板の製造方法Info
- Publication number
- JP2000216507A JP2000216507A JP11013846A JP1384699A JP2000216507A JP 2000216507 A JP2000216507 A JP 2000216507A JP 11013846 A JP11013846 A JP 11013846A JP 1384699 A JP1384699 A JP 1384699A JP 2000216507 A JP2000216507 A JP 2000216507A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- wiring
- plating
- unit
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
線基板に於いて、異形に分割されることを防止し、ブレ
ーク不良を防ぎ、分割溝入れのときメッキ用引き出し配
線の断線を防止し、工程を単純化することで歩留り率を
上げる。 【構成】メッキ用引き出し配線が、単位配線基板の枠部
分に形成された導通孔を経由して、該枠部分の厚さ方向
の略中央部を通り上記境界線を横断して電解メッキ用共
通電極に接続されることにより、該配線基板から複数の
単位配線基板を製造する工程において、該配線基板の上
下各両側から分割溝を形成する時、該分割溝の深さのバ
ランスが著しく悪くなることを避けることで、異形に分
割されることを防止し、また、分割溝を入れる時点での
メッキ用引き出し配線の断線を防止することが可能であ
る。
Description
ブリッドIC、チップ抵抗、電子部品等を収納するため
のセラミックパッケージ等に使用される配線基板(単位
配線基板の集合体)及び配線基板を分割して製造される
単位配線基板の製造方法に関するものである。
るセラミック製の配線基板においては、多数の単位配線
基板を一度に製造(生産)できるようにするため、次の
ように製造されている。
トがスクリーン印刷されたセラミックグリーンシートを
積層、熱圧着して、図4に示すような複数の単位配線基
板105と、その外周の捨て代部分104とを含む未焼
成(生)の配線基板101を形成する。
05相互の間、または単位配線基板105と捨て代部分
104との間の境界線112に沿って分割できるよう
に、刃物をプレスすることで分割溝103、103’を
入れる(図5)。
焼成し、各単位配線基板105の配線に必要な電解メッ
キをかける。その後、境界線112に沿って切断(折り
取る)して分割し、多数の単位配線基板を得る(ブレー
ク法)。
から境界線に沿って分割溝を入れ、メッキ完了後にメッ
キを施工するために設けた枠部分を分割溝より折り取り
分離する。
接する単位配線基板相互の境界をなす仮想の線及び配線
基板と隣接する捨て代部分との境界をなす仮想の線をい
い、分割溝が入れられた後はこれらの他にその分割溝自
体も含むものとする。
る。単位配線基板105は、半導体素子を収納するため
のキャビティ106と、キャビティ106を囲む枠部分
107とからなり、少なくともキャビティ106の底面
には配線108が形成されている。これらの配線の中に
は、搭載される半導体素子間を接続するのみで単位配線
基板の外部端子に接続されない配線が形成されている。
されない配線にメッキをするためには、メッキ用引き出
し配線109を、配線基板101の外周に形成された捨
て代部分104を通して捨て代部分104に形成された
電解メッキ用共通電極111に引き出し、メッキする。
配線109を切断すると同時に、配線基板101を個分
けすることにより多数の単位配線基板105を得る。
用引き出し配線に導通させ、電解メッキ用共通電極に導
通して電解メッキを施工した後、この導通を切断して各
配線を電気的に独立させると同時に配線基板から複数の
単位配線基板を得る。
より多数の単位配線基板を得る製造方法及び配線基板
は、例えば、特公昭58−42639号公報や、特公昭
60−52588号公報により開示されている。
子、ハイブリッドIC、チップ抵抗、電子部品等を収納
する配線基板では、一般的に、その高さをこれら半導体
素子等の収納部品の最も高い部分に合わせて設計されて
いる。また、特性上や最終製品の小型化等のため配線基
板の寸法の小型化も要求される。
面を形成する底面部113の厚みは(図5参照)、配線
基板の強度を保つことが出来る最小の厚みが要求され、
非常に薄くなってきている。
引き出し配線層109が、キャビティの底面に形成され
た配線108と同一平面上に形成されていた。このた
め、このような配線基板では、以下のような問題点が生
じることがあった。
のキャビティ側から形成された分割溝103の深さと、
該キャビティの反対側から形成された分割溝103’の
深さを等しくした場合には、分割溝103’の深さに分
割溝103の深さを合わせる必要があり、分割溝10
3、103’の深さの合計の、枠部分の厚さに対する比
率が小さくなり、ブレーク性が極めて悪くなる。
113の厚みが薄く、分割溝103の深さと比べて、分
割溝103’の深さが浅くなる場合には、配線基板の両
面側から形成された分割溝103、103’の深さのバ
ランスが著しく悪くなる。
く悪くなると、配線メッキ後に分割する際、ブレーク不
良を生じたり、異形に破断してしまったり、分割溝を入
れる時点で破断してしまう不具合が生じていた。さら
に、メッキ用引き出し配線は厚みが薄いため、また、平
面的(二次元的)に形成されていることから、分割溝入
れ工程時にこれを断線してしまうという不具合が生じて
いた。
メッキ用引き出し配線の位置に応じてそれぞれ設定する
必要があり、製造工程が複雑化しているといった問題が
あった。つまり、分割溝入れ工程では、配線基板に応じ
てその分割溝の深さを変える必要があるため、この分割
溝入れ用のプレス刃の設定を配線基板に応じてその都度
変える必要があり、製造工程が複雑化していた。
線基板に分割される配線基板において、単位配線基板へ
の分割が異形になることを防止し、分割溝を入れる時点
でのメッキ用引き出し配線の断線を防止し、また、分割
溝入れ工程で配線基板に応じてその都度分割溝の深さを
変更する必要を無くし、製造工程を単純化することで歩
留り率を上昇させることにある。
段を講じることにより解決することが可能である。請求
項1に記載の発明は、電子部品を収納するためのキャビ
ティと該キャビティを囲む枠部分とからなる複数の単位
配線基板および外周に形成された捨て代部分から構成さ
れる配線基板であって、前記単位配線基板の少なくとも
キャビティの底面に形成された配線に電解メッキを施す
ためのメッキ用引き出し配線が、単位配線基板相互間お
よび単位配線基板と前記捨て代部分との間の境界線を避
けて前記枠部分に形成された導通孔を経由することによ
り、該境界線上に上下各両面から形成される分割溝の深
さより深い領域において、該分割溝を避けて該境界線を
横断するとともに、隣接する単位配線基板のメッキ用引
き出し配線に接続するように設置され、さらに、前記捨
て代部分に隣接する単位配線基板のメッキ用引き出し配
線が前記捨て代部分に形成された電解メッキ用共通電極
に接続されていることを特徴とする配線基板を要旨とす
る。
き出し配線が単位配線基板の枠部分に形成された導通孔
を経由して、該枠部分の厚さ方向の中央部または略中央
部領域を通り上記境界線を横断し電解メッキ用共通電極
に接続される。これにより、該配線基板の上下各両側か
ら分割溝を形成するとき、該分割溝の深さのバランスが
著しく悪くなることを避け、この配線基板をブレーク法
で複数の単位配線基板に分割する際に、異形に分割され
ることを防止する。また、分割溝を入れる時点でのメッ
キ用引き出し配線の断線を防止することを実現する。
避けて形成されているため、該配線基板を分割して単位
配線基板とした時に該導通孔が枠部分の側面に露出する
ことが無く、該単位配線基板外観を損うことなく導通孔
を形成しメッキ用引き出し配線を枠部分の厚さ方向の中
央部または略中央部領域に分割溝を避けて形成すること
が可能である。
ことが可能なため、単位配線基板に分割後切断面にでき
るバリが少なく、バリ除去処理を円滑に行うことができ
る。
するためのキャビティと該キャビティを囲む枠部分とか
らなる複数の単位配線基板および外周に形成された捨て
代部分から構成され、焼成後に、単位配線基板相互間の
境界線および単位配線基板とその外周の捨て代部分との
間の境界線に沿って分割することで複数の単位配線基板
となるように形成された未焼成の配線基板は、前記単位
配線基板の少なくともキャビティの底面に形成された配
線に電解メッキを施す為のメッキ用引き出し配線が、前
記境界線を避けて前記枠部分に形成された導通孔を経由
することにより、該境界線上に上下各両面から形成され
る分割溝の深さより深い領域において、該分割溝を避け
て該境界線を横断するとともに、隣接する単位配線基板
のメッキ用引き出し配線に接続するように設置され、さ
らに、前記捨て代部分に隣接する単位配線基板のメッキ
用引き出し配線が前記捨て代部分に形成された電解メッ
キ用共通電極に接続されていることを特徴とし、前記配
線基板から前記単位配線基板を得る単位配線基板の製造
方法であって、前記メッキ用引き出し配線と前記導通孔
とを形成する工程と、前記境界線に沿って上下各面側か
ら分割溝を形成する工程と、未焼成の前記配線基板を焼
成する工程と、前記メッキ用引き出し配線を通して、前
記電解メッキ用共通電極に通電することにより、前記配
線に電解メッキをかける工程と、前記分割溝に沿って単
位配線基板に分割する工程と、を含むことを特徴とする
単位配線基板の製造方法を要旨とする。
いた単位配線基板の製造方法に於いて、上記メッキ用引
き出し配線が単位配線基板の枠部分に形成された導通孔
を経由して、該枠部分の厚さ方向の中央部または略中央
部領域を通り、分割溝を避けて上記境界線を横断し電解
メッキ用共通電極に接続される。これにより、分割溝を
入れる時点でのメッキ用引き出し配線の断線を防止し、
この配線基板をブレーク法で複数の単位配線基板に分割
する際に、該配線基板の両側から形成された分割溝の深
さのバランスが著しく悪くなることを避け、異形に分割
されることを防止することを実現する。
の単位配線基板の製造方法であって、前記メッキ用引き
出し配線が、前記キャビティの底面に形成された配線と
少なくとも同一の平面に設置され、かつ、前記境界線に
沿って、該配線基板のキャビティ側と反対の面側より形
成する分割溝の切り込みの終点が、該キャビティの底面
の表面に形成された配線と同一の平面よりも深く切り込
まれることを特徴とする単位配線基板の製造方法を要旨
とする。
反対の面側より形成する分割溝の切り込みの終点が、該
キャビティの表面に形成された配線と同一の平面よりも
深く切り込まれるような分割溝入れ工程に於いて、メッ
キ用引き出し配線が前記配線から各単位配線基板の枠部
分に形成された導通孔を経由することにより該積層体の
厚さ方向の中央部または略中央部領域に形成される。し
たがって、これらの分割溝を入れる時点でのメッキ用引
き出し配線の断線を防止しながら、上下各両面からバラ
ンス良い深さで分割溝を形成することができる。また、
単位配線基板への分割が異形になることを防止すること
を実現する。更に、分割溝入れ工程で配線基板に応じて
その分割溝の深さを変える必要を無くし製造工程を単純
化することで歩留り率を上昇させることができる。
請求項3に記載の単位配線基板の製造方法であって、前
記境界線に沿って上下各両面から切り込まれたそれぞれ
の分割溝の深さの合計が、各単位配線基板の枠部分の厚
みの40%から60%の厚みとなることを特徴とする単
位配線基板の製造方法を要旨とする。
いた単位配線基板の製造方法において、それぞれの分割
溝の深さの合計が、各単位配線基板の枠部分の厚みの4
0%から60%の厚みとなるように形成することによ
り、分割溝を入れる時点でメッキ用引き出し配線の断線
をより効果的に防止し、また、この配線基板を複数の単
位配線基板に分割する際に、異形に分割されることをよ
り効果的に防止することができる。
枠部分の厚みの40%以下の厚みとなると、この配線基
板を複数の単位配線基板に分割する際に異形に破断して
しまう不具合が増加し、分割溝の深さの合計が、各単位
配線基板の枠部分の厚みの60%以上の厚みとなると、
溝入れ時に破断してしまったり、溝入れと同時にメッキ
用引き出し配線が断線してしまう不具合が生じる。
の単位配線基板の製造方法であって、キャビティの面側
から切り込まれた分割溝の深さと、キャビティと反対側
の面側より切り込まれた分割溝の深さの比が、3:7か
ら7:3の範囲になるように上下各両面から該分割溝が
形成されることを特徴とする単位配線基板の製造方法を
要旨とする。
いた単位配線基板の製造方法に於いて、キャビティの面
側から切り込まれた分割溝の深さと、キャビティと反対
側の面側より切り込まれた分割溝の深さの比が、3:7
から7:3の範囲になるように上下各両面から該分割溝
を形成する。このことにより、分割溝を入れる時点でメ
ッキ用引き出し配線の断線をより効果的に防止し、ま
た、この配線基板を複数の単位配線基板に分割する際に
ブレーク不良となる不具合を、より効果的に防止するこ
とが出来る。
込まれた分割溝の深さと、キャビティと反対側の面側よ
り切り込まれた分割溝の深さの比が、例えば2:8のよ
うにキャビティの面側から切り込まれた分割溝の深さが
著しく浅くなったり、逆に8:2等のようにキャビティ
と反対側の面側より切り込まれた分割溝の深さが著しく
浅くなる場合がある。このような場合、この配線基板を
複数の単位配線基板に分割する際に異形に破断してしま
ったり、ブレーク不良となる。また、溝入れと同時にメ
ッキ用引き出し配線が断線してしまう不具合が生じる。
述べる。図1は、本発明の実施例である配線基板1の部
分断面図である。また、図2は配線基板1の全体の斜視
図である。配線基板1は、アルミナ等のセラミックから
なり、分割前の複数の単位配線基板2とそれらの外周に
形成された捨て代部分3から構成されている。
ハイブリッドIC、チップ抵抗、電子部品等を収納する
ためのキャビティ4と、キャビティ4を囲む枠部分5に
より構成されている。
リブデン等の高融点金属を主成分とする配線が形成され
ており、また、キャビティ4の底面を形成する底面部1
2の内部にも図示しない配線が形成されている。これら
の配線の中には、搭載される半導体素子間を接続するの
みで単位配線基板の外部端子に接続されない配線が形成
されている。
線6にNiメッキ、Ni−Auメッキ等の電解メッキを
するために、配線6は、導通孔9を介してメッキ用引き
出し配線7、7に接続され、境界線10に於いて枠部分
5の厚さ方向の略中央部領域を通り、分割溝11、1
1’を避けて、境界線10を横断するとともに隣接する
単位配線基板に形成された配線16と電気的に接続され
ている。なお、導通孔9は、単位配線基板2相互間およ
び単位配線基板と捨て代部分3との間の境界線10を避
けて枠部分5に形成されている。
7、17を経由して、捨て代部分3を通して電解メッキ
用共通電極8に引き出され、電気的導通が保たれて接続
されている。また、導通孔9の内面には、タングステ
ン、モリブデン等の高融点金属を主成分とする厚膜メタ
ライズペーストが印刷されている。
的な製造方法を説明する。まず、アルミナ(Al
2O3)、シリカ(SiO2)、マグネシア(Mg
O2)等のセラミック粉末に、ブチラールまたはセルロ
ース等の有機結合材、及びこれらの有機結合材の溶剤と
して、ブタノール、パークロールエチレン等を加えて、
公知の方法で形成し、プレスにて所定の形に加工された
未焼成のグリーンシートを必要枚数(例えば4枚)用意
する。
配線6、16およびメッキ用引き出し配線7、17を含
めて、所望のパターンの配線を形成するようにタングス
テンやモリブデン等の高融点金属を主に含んだメタライ
ズペーストをスクリーン印刷する。つまり、配線6、1
6が、導通孔9を通してメッキ用引き出し配線7、17
に接続されるようにする(図1参照)。
形成した孔に上記メタライズペーストをスクリーン印刷
により圧入し、メタライズペースト充填孔(ビア)を形
成する。このビアは、焼成後に導通孔9となる。
ライズペーストがスクリーン印刷されたセラミックグリ
ーンシートを所定の順に積層、加圧により圧着する。
に配線基板1の上下各両面から分割溝11、11’を所
定の深さに入れる。但し、キャビティ4の面(図中上
面)側から切り込まれる分割溝を分割溝11、キャビテ
ィ4の反対側の面(図中下面)側より切り込まれる分割
溝を分割溝11’として区別する。
は枠部分5の境界線10部分の厚みの50%となってい
る。但し、分割溝11、11’の深さの合計は50%に
限らない。つまり、境界線に沿って上下各両面から切り
込まれたそれぞれの分割溝の深さの合計は、枠部分5の
境界線10部の厚みの40%から60%の厚みの範囲と
なっていれば良い。例えば45%、55%でもよい。
深さの比は、5:5となっている。但し、分割溝11の
深さと分割溝11’の深さの比は、5:5に限らない。
つまり、キャビティの面側から切り込まれた分割溝の深
さと、キャビティと反対側の面側より切り込まれた分割
溝の深さの比が、3:7から7:3の範囲になるように
上下各両面から分割溝が形成されれば良い。例えば4:
6、または6:4でもよい。
における、単位配線基板への分割工程のテスト結果を示
したものである。配線基板の上下両各面から切り込まれ
た分割溝の深さの合計(B+C)が、枠部分の境界線部
の厚み(A)の50%の場合、B:Cが3:7から7:
3の範囲のとき良好な結果が得られた(テスト2〜4参
照)。
異形に破断した(テスト1、5参照)。また、(B+
C)が、(A)の30%、65%の場合(テスト6、7
参照)正常に分割されなかった。テストNo.6では、
40%未満の30%しか分割溝が形成されていないの
で、分割工程を経ても部分的に分割されない単位配線基
板が見られ、ブレーク不良となった。
は、キャビティ4の底面に形成された配線6、16と少
なくとも同一の平面に設置され、かつ、境界線10に沿
って、配線基板1のキャビティ側と反対の面側より形成
する分割溝11’の切り込みの終点13’が、キャビテ
ィ4の底面部の表面14に形成された配線と同一の平面
よりも深く切り込まれている。
することで形成されるが、セラミックグリーンシートの
積層後、圧着時に同時に形成してもよい。
施例の配線基板1では、メッキ用引き出し配線7が、配
線6から導通孔9を通して枠部分5の厚さ方向の略中央
部を通るから、メッキ用引き出し配線7を断線してしま
うという不具合が生じることはないし、キャビティの底
面部12の厚さにかかわらず、上下各両面からバランス
良く、しかも充分な深さに分割溝11、11’を形成す
ることが容易に可能となる。
板1を例えば還元雰囲気下、約1500℃に加熱し所定
時間保持して焼成する。
ことにより、メッキ用引き出し配線7を介して、配線基
板に形成された配線6、16にNiメッキ、Ni−Au
メッキ等の必要な電解メッキをかけて配線基板1が完成
する。
(折り取る)して分割して個分けし、多数の単位配線基
板2を一度に得る。つまり、独立した複数の配線回路を
メッキ用引き出し配線7に導通させ、電解メッキ用共通
電極8に集約して電解メッキを施工した後、この導通を
切断して各回路を電気的に独立させると同時に配線基板
1から複数の単位配線基板2(図3参照)を得る。
分割する工程に於いて、本発明の実施形態の配線基板1
では、上下各両面からバランス良く十分な深さに分割溝
11、11’が入れられることで、異形に分割されるこ
とをより効果的に防止することが出来る。
ビティを有する所謂ピングリッドアレイ型パッケージ、
ボールグリッドアレイ型パッケージ、リードレスチップ
キャリア、またはマルチチップモジュール等の単位配線
基板の製造方法に適応可能である。
しない範囲であれば上記実施形態に制限されることはな
い。
は、アルミナ(Al2O3)、シリカ(SiO2)、マ
グネシア(MgO2)等を主成分とするものに限らず、
窒化アルミニウム、ムライト、コージュライト等のガラ
スセラミック、結晶化ガラス、Si3N4等を用いるこ
とができる。
は、半導体素子にこだわらず、トランジスタ、EFT、
ICチップ等の半導体素子、およびコンデンサ、インダ
クタンス、抵抗、SAWフィルタ等の電子部品等を収納
することが可能である。
やモリブデンに限らず、Mo−Mn、Cu、Ag、Ag
−Pd、Ag−Pt、Al、Au等を適用することが可
能である。
記分割溝11、11’の深さの合計は枠部分5の境界線
10部の厚みの45%から55%の厚みの範囲で選択す
ると良いし。また、上記分割溝の深さの比は4:6から
6:4の範囲で選択すると良い。
によると、メッキ用引き出し配線が単位配線基板の枠部
分に形成された導通孔を経由して、該枠部分の厚さ方向
の中央部または略中央部領域を通り上記境界線を横断し
電解メッキ用共通電極に接続されることにより、該配線
基板から複数の単位配線基板を製造する工程において、
該配線基板の上下各両側から分割溝を形成する時、該分
割溝の深さのバランスが著しく悪くなることを避けるこ
とで、異形に分割されることを防止し、また、分割溝を
入れる時点でのメッキ用引き出し配線の断線を防止する
ことが可能である。
て形成されているため、該配線基板を分割して単位配線
基板とした時に該導通孔が枠の側面に露出することが無
く、該単位配線基板外観を損うことなく導通孔を形成し
メッキ用引き出し配線を枠部分の厚さ方向の中央部また
は略中央部領域を通らせることが可能である。
ことが可能なため、単位配線基板に分割後切断面にでき
るバリが少なく、バリ除去処理を円滑に行うことができ
る。
方法によると、メッキ用引き出し配線が単位配線基板の
枠部分に形成された導通孔を経由して、該枠部分の厚さ
方向の中央部または略中央部領域を通り上記境界線を横
断し電解メッキ用共通電極に接続されることにより、分
割溝を入れる時点でのメッキ用引き出し配線の断線を防
止できる。また、この配線基板をブレーク法で複数の単
位配線基板に分割する際に、該配線基板の両側から形成
された分割溝の深さのバランスが著しく悪くなることを
避けて、異形に分割されることを防止できる。また、十
分な深さに分割溝を形成可能であり、ブレーク不良を避
けることができる。
れることが可能なため、単位配線基板に分割後切断面に
できるバリが少なく、バリ除去処理を円滑に行うことが
できる。また、分割溝の深さを配線基板の厚さとメッキ
用引き出し配線の位置に応じてそれぞれ設定する必要が
なく、製造工程を単純化し、かつ歩留り率を上昇させる
ことができる。
て形成するため、該配線基板を分割して単位配線基板と
した時に該導通孔が枠の側面に露出することが無く、該
単位配線基板外観を損うことなく導通孔を形成しメッキ
用引き出し配線を枠部分の厚さ方向の中央部はたは略中
央部領域を通らせることが可能である。
る。
る。
Claims (5)
- 【請求項1】 電子部品を収納するためのキャビティと
該キャビティを囲む枠部分とからなる複数の単位配線基
板および外周に形成された捨て代部分から構成される配
線基板であって、 前記単位配線基板の少なくともキャビティの底面に形成
された配線に電解メッキを施すためのメッキ用引き出し
配線が、単位配線基板相互間および単位配線基板と前記
捨て代部分との間の境界線を避けて前記枠部分に形成さ
れた導通孔を経由することにより、該境界線上に上下各
両面から形成される分割溝の深さより深い領域におい
て、該分割溝を避けて該境界線を横断するとともに、隣
接する単位配線基板のメッキ用引き出し配線に接続する
ように設置され、 さらに、前記捨て代部分に隣接する単位配線基板のメッ
キ用引き出し配線が前記捨て代部分に形成された電解メ
ッキ用共通電極に接続されていることを特徴とする配線
基板。 - 【請求項2】 電子部品を収納するためのキャビティと
該キャビティを囲む枠部分とからなる複数の単位配線基
板および外周に形成された捨て代部分から構成され、焼
成後に、単位配線基板相互間の境界線および単位配線基
板とその外周の捨て代部分との間の境界線に沿って分割
することで複数の単位配線基板となるように形成された
未焼成の配線基板は、 前記単位配線基板の少なくともキャビティの底面に形成
された配線に電解メッキを施す為のメッキ用引き出し配
線が、前記境界線を避けて前記枠部分に形成された導通
孔を経由することにより、該境界線上に上下各両面から
形成される分割溝の深さより深い領域において、該分割
溝を避けて該境界線を横断するとともに、隣接する単位
配線基板のメッキ用引き出し配線に接続するように設置
され、さらに、前記捨て代部分に隣接する単位配線基板
のメッキ用引き出し配線が前記捨て代部分に形成された
電解メッキ用共通電極に接続されていることを特徴と
し、 前記配線基板から前記単位配線基板を得る単位配線基板
の製造方法であって、 前記メッキ用引き出し配線と前記導通孔とを形成する工
程と、 前記境界線に沿って上下各面側から分割溝を形成する工
程と、 未焼成の前記配線基板を焼成する工程と、 前記メッキ用引き出し配線を通して、前記電解メッキ用
共通電極に通電することにより、前記配線に電解メッキ
をかける工程と、 前記分割溝に沿って単位配線基板に分割する工程と、を
含むことを特徴とする単位配線基板の製造方法。 - 【請求項3】 請求項2に記載の単位配線基板の製造方
法であって、 前記メッキ用引き出し配線が、前記キャビティの底面に
形成された配線と少なくとも同一の平面に設置され、 かつ、前記境界線に沿って、該配線基板のキャビティ側
と反対の面側より形成する分割溝の切り込みの終点が、
該キャビティの底面の表面に形成された配線と同一の平
面よりも深く切り込まれることを特徴とする単位配線基
板の製造方法。 - 【請求項4】 請求項2または請求項3に記載の単位配
線基板の製造方法であって、前記境界線に沿って上下各
両面から切り込まれたそれぞれの分割溝の深さの合計
が、各単位配線基板の枠部分の厚みの40%から60%
の厚みとなることを特徴とする単位配線基板の製造方
法。 - 【請求項5】 請求項4に記載の単位配線基板の製造方
法であって、キャビティの面側から切り込まれた分割溝
の深さと、キャビティと反対側の面側より切り込まれた
分割溝の深さの比が、3:7から7:3の範囲になるよ
うに上下各両面から該分割溝が形成されることを特徴と
する単位配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11013846A JP2000216507A (ja) | 1999-01-22 | 1999-01-22 | 配線基板及び単位配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11013846A JP2000216507A (ja) | 1999-01-22 | 1999-01-22 | 配線基板及び単位配線基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000216507A true JP2000216507A (ja) | 2000-08-04 |
Family
ID=11844652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11013846A Pending JP2000216507A (ja) | 1999-01-22 | 1999-01-22 | 配線基板及び単位配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000216507A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007234657A (ja) * | 2006-02-27 | 2007-09-13 | Kyocera Corp | 多数個取り配線基板 |
WO2017126596A1 (ja) * | 2016-01-22 | 2017-07-27 | 京セラ株式会社 | 電子部品収納用パッケージ、多数個取り配線基板、電子装置および電子モジュール |
JP2018101720A (ja) * | 2016-12-21 | 2018-06-28 | Ngkエレクトロデバイス株式会社 | 多数個取り配線基板およびその製造方法 |
-
1999
- 1999-01-22 JP JP11013846A patent/JP2000216507A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007234657A (ja) * | 2006-02-27 | 2007-09-13 | Kyocera Corp | 多数個取り配線基板 |
JP4594253B2 (ja) * | 2006-02-27 | 2010-12-08 | 京セラ株式会社 | 多数個取り配線基板 |
WO2017126596A1 (ja) * | 2016-01-22 | 2017-07-27 | 京セラ株式会社 | 電子部品収納用パッケージ、多数個取り配線基板、電子装置および電子モジュール |
CN107534024A (zh) * | 2016-01-22 | 2018-01-02 | 京瓷株式会社 | 电子部件收纳用封装体、多连片布线基板、电子装置以及电子模块 |
JPWO2017126596A1 (ja) * | 2016-01-22 | 2018-03-15 | 京セラ株式会社 | 電子部品収納用パッケージ、多数個取り配線基板、電子装置および電子モジュール |
EP3349244A4 (en) * | 2016-01-22 | 2018-09-26 | KYOCERA Corporation | Electronic component storage package, multi-piece wiring substrate, electronic device, and electronic module |
CN107534024B (zh) * | 2016-01-22 | 2018-10-26 | 京瓷株式会社 | 电子部件收纳用封装体、多连片布线基板、电子装置以及电子模块 |
JP2019036740A (ja) * | 2016-01-22 | 2019-03-07 | 京セラ株式会社 | 電子部品収納用パッケージ、多数個取り配線基板、電子装置および電子モジュール |
US10381281B2 (en) | 2016-01-22 | 2019-08-13 | Kyocera Corporation | Electronic component housing package, multi-piece wiring substrate, electronic apparatus, and electronic module having curved connection conductors |
US10832980B2 (en) | 2016-01-22 | 2020-11-10 | Kyocera Corporation | Electronic component housing package, multi-piece wiring substrate, electronic apparatus, and electronic module |
JP2018101720A (ja) * | 2016-12-21 | 2018-06-28 | Ngkエレクトロデバイス株式会社 | 多数個取り配線基板およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002141248A (ja) | セラミック電子部品およびその製造方法 | |
JPH07183666A (ja) | セラミックパッケージ本体 | |
JP2000216507A (ja) | 配線基板及び単位配線基板の製造方法 | |
JP4686907B2 (ja) | セラミック基板の製造方法 | |
JP5738109B2 (ja) | 多数個取り配線基板 | |
JPH10289964A (ja) | 配線基板とその製造方法 | |
JPH11121251A (ja) | 積層形セラミック部品及びその製造方法 | |
JP4272550B2 (ja) | 多数個取り配線基板 | |
JP3008146B2 (ja) | 半導体素子収納用セラミックパッケージとその製造方法 | |
JP4388410B2 (ja) | 多数個取り配線基板 | |
JPH0951053A (ja) | チップキャリアとその製造方法および素子のマウント方法 | |
JP4613410B2 (ja) | セラミック回路基板の製造方法 | |
JPH07221433A (ja) | セラミック回路基板及びその製造方法 | |
JP4458933B2 (ja) | 多数個取り配線基板 | |
JP3787232B2 (ja) | 半導体パッケージの製造方法 | |
JP4483004B2 (ja) | プリント配線板 | |
JP3058999B2 (ja) | 目白配置配線基板 | |
JP2005019749A (ja) | 配線基板および多数個取り配線基板 | |
JPH1117061A (ja) | Icパッケージ | |
JPS6316644A (ja) | 半導体素子収納用パツケ−ジの製造法 | |
JPS6155280B2 (ja) | ||
JP3145614B2 (ja) | セラミック配線基板 | |
JP2002151805A (ja) | 多数個取りセラミック配線基板 | |
KR100483621B1 (ko) | 인쇄회로기판 스트립의 도금을 위한 설계구조 및 이를 이용한 반도체 칩 패키지의 제조방법 | |
JP2004047821A (ja) | 多数個取り配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051031 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080204 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |