JP2000216115A5 - - Google Patents

Description

【書類名】明細書
【発明の名称】 半導体技術製品を処理する方法
【特許請求の範囲】
【請求項１】
半導体技術におけるほぼウェーハ形状の製品を処理する方法であって、該製品は少なくともその製品の第一の主表面上に多数の電子回路体が形成されるよう設計されており、前記電子回路体は第一主表面に対してほぼ垂直に機械的に分離されるようになっており、且つ前記製品は第一主表面と対向する第二主表面を有している製品の処理方法において、
製品の一方の主表面で処理ステップを実行するに際して、前記製品のこの主表面と反対側の主表面上に平坦な接着材料の層を設け、該接着材料の層上に、少なくとも実質的に安定な形状の担持素子を、前記製品の前記反対側の主表面に平坦に接続されるように設けることを特徴とする半導体技術製品を処理する方法。
【請求項２】
請求項１記載の方法において、
前記接着材料及び担持素子を、前記製品の第一主表面に平坦に接続されるように設けることを特徴とする半導体技術製品を処理する方法。
【請求項３】
請求項１記載の方法において、
前記接着材料及び担持素子を、前記製品の第二主表面に平坦に接続されるように設けることを特徴とする半導体技術製品を処理する方法。
【請求項４】
請求項２記載の方法において、
前記接着材料及び担持素子を前記第一主面上に設けた後に、前記製品の第二主面上に、材料を平面的に除去する工程を有するのが好ましい処理ステップを行うことを特徴とする半導体技術製品を処理する方法。
【請求項５】
請求項３記載の方法において、
前記接着材料及び担持素子を前記第二主表面上に設けた後に、前記製品の第一主表面上の電子回路体を機械的に分離するための処理ステップを行うことを特徴とする半導体技術製品を処理する方法。
【請求項６】
請求項３記載の方法において、
前記接着材料及び担持素子を前記第二主表面上に設けた後に、前記製品に対して前記電子回路体の電気的試験を行うことを特徴とする半導体技術製品を処理する方法。
【請求項７】
請求項５記載の方法において、
前記接着材料及び担持素子を前記第二主表面上に設けた後に、前記製品に対して前記電子回路体の電気的試験を行うにあたり、電子回路体を機械的に分離する処理ステップの後に、分離していない製品の場合と同様にして電気的試験の処理ステップを実行することを特徴とする半導体技術製品を処理する方法。
【請求項８】
請求項１〜７のいずれか１項記載の方法において、
前記接着材料の接着力が熱エネルギー及び照射の両方又はいずれか一方によって低減され得ることを特徴とする半導体技術製品を処理する方法。
【請求項９】
請求項８記載の方法において、
前記接着力が紫外線光による照射によって低減され得ることを特徴とする半導体技術製品を処理する方法。
【請求項１０】
請求項８記載の方法において、
所定の温度限度を越えた場合に好適には非可逆的に接着力が低減する接着材料を用いると共に、この半導体技術製品の異なる主表面に対しては、異なる温度限度を有する接着材料を用いて担持素子を設けることを特徴とする半導体技術製品を処理する方法。
【請求項１１】
請求項１０記載の方法において、
少なくとも一つの処理ステップ中に接着材料によって製品の両主表面上に担持素子を設け、後の処理ステップ中に最初に除去されるべき担持素子を設けるための接着材料が低い温度限度を有することを特徴とする半導体技術製品を処理する方法。
【請求項１２】
請求項１〜１１のいずれか１項記載の方法において、接着剤により両面を覆われた箔を、接着材料として用いることを特徴とする半導体技術製品を処理する方法。
【請求項１３】
請求項１〜１２のいずれか１項記載の方法において、
ａ）製品の第一主表面上へ接着材料の第一層を平坦に被着するステップと、
ｂ）この接着材料の第一層上へ第一担持素子を設け、それにより製品の第一主表面と第一担持素子との間に平坦な接続を形成するステップと、
ｃ）機械的及び化学的の両方又はいずれか一方の方法で、製品の第二主表面から好適には平面的に材料を除去するステップと、
ｄ）製品の第二主表面上へ接着材料の第二層を平坦になるよう被着するステップと、
ｅ）この接着材料の第二層上へ第二担持素子を設け、それにより製品の第二主表面と第二担持素子との間に平坦な接続を形成するステップと、
ｆ）熱エネルギー及び照射の両方又はいずれか一方の用いて接着材料の第一層の接着力を低減させるステップと、
ｇ）前記第一主表面から接着材料の層と第一担持素子とを除去するステップと、
ｈ）好適には製品を鋸引きすることにによって、第一主表面上に形成された電子回路体を機械的に分離するステップと、
ｉ）鋸引きしてない製品と比べた場合に第二担持素子上の同じ空間的位置になお固定されている機械的に分離された電子回路体の機能の電気的試験を行い、機能しない電子回路体を識別するステップと、
ｊ）熱エネルギー及び照射の両方又はいずれか一方の用いて接着材料の第二層の接着力を低減させる、すなわち両方の接着材料の接着力を熱エネルギーの適用によって低減させる場合には、第一接着材料と比較して第二接着材料に対する接着力低減のための温度限度を低くするステップと、
ｋ）第二担持素子からの個々の電子回路体を除去するステップと
を有する処理ステップをこの時間手順で実行することを特徴とする半導体技術製品を処理する方法。
【請求項１４】
請求項１〜１３のいずれか１項によって処理されたことを特徴とする半導体技術製品。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体技術におけるほぼウェーハ形状の製品を処理する方法に関するものであり、その製品は少なくともそれの第一の主表面上に多数の電子回路体の形成のために設計されており、その回路体は第一主表面に対してほぼ垂直に機械的に分離されるようになっており、且つその製品は第一主表面と対向している第二主表面を有している。
【０００２】
【従来の技術】
欧州特許出願第0 800 205号が一体内に結合された電子素子を分離する方法を開示しており、そこではそれらの電子素子から離れて対向する本体の側がより薄くされ、それらの電子素子が相互から分離され、且つそれらの電子素子の電気的パラメータがその本体を薄くした後に試験される。その本体の取り扱いは、薄くする処理の前に電気的に非導通の補助層が電子素子を具えている本体の面上に設けられ、その補層内に接触開口部が、それらが各々関連する電子素子の接点を暴露するように、それらの電子素子上に形成されることで改善されたと言われている。それらの電子素子の電気的パラメータが試験されてしまった後で、更に用いられねばならない電子素子が選択され、且つ別の処理のためのデバイスへ供給される。それらの電子素子は、その瞬間まで補助層内の架橋によってまだ相互接続されたままである。補助層のこれらの架橋は、前記のデバイス内で除去されるはずなので、それらの電子素子もまた相互から機械的に分離される。その補助層はそれらの電子素子を具えている本体の面上に残る。この結果はそれらの電子素子が、別の手段が取られない限り、前記の補助層無しの場合にあるはずの高さよりも大きい構造上の全体高さを有するであろう。それに加えて、その補助層は付加的な、専門化された処理ステップ、すなわち接触開口部の製造及び架橋を架橋の切断と同様に必要とする。その上、個別の素子を分離する目的のために、これらの素子から離れて対向する面から出発する方向に、これらの電子素子を支持している本体を分離することが、この過程において必要である。例えばエッチングによる、達成されねばならない「下からの」この分離は、切り込みを位置決めするための充分正確な整列を保証するために、特に小さい構造のそれらの電子素子に対しては、相当な費用を伴う。鋸引き処理がエッチングの代りに用いられる場合には、鋸引き刃から離れて対向する本体の表面がしばしば鋸引き過程の間に破砕しがちであり、且つこの場合には破砕過程により処理された表面が電子素子を支えている本体であるという付加的な欠点が生じ得る。これが不合格品率を増加し得る。
【０００３】
一つの方法が特開昭61-8938 号公報から知られ、その公報には半導体素子によるウェーハが熱可塑性ゴム接着テープへ接着される。それらの素子が、そのテープが引き伸ばされることにより相互から分離され、それから電気的に試験され、且つテープから除去される。しかしながら、分離の後には、互いに対するそれらの素子の正確な幾何学整列がもはやテープの延伸により保証されないので、特に半導体素子上の非常に細かい導体構造の場合には、電気的測定は個別の素子に対してのみ実行され得る。これは複合試験、すなわちウェーハ上の多数の素子の同時の電気的測定はもはや不可能であり、あるいは完全且つ複雑な整列手順を必要とするデバイスによってのみ可能であることを意味している。
【０００４】
一つの方法が特開平5-141000 号公報から知られ、その公報には集積回路が個別に採用され、且つウェーハが分離されてしまった後に個別の試験を受ける。その時その集積回路は所定の位置において新しい搬送機上に置かれ、且つその上で別の、最終試験を受ける。ここで非常に高価な整列ステップが、個別に実行される試験ステップはまったく別として、別の搬送機上にそれらの集積回路を配置するために実行されねばならない。
【０００５】
米国特許明細書第5,456,404 号が更にその上半導体回路を試験するための類似の過程を開示している。この過程においては、特別試験ハウジングが用いられ、そのハウジング内でそれらの回路が個別に接触され且つ試験される。試験ハウジング内の電子回路へ加えられる圧力の増大が、電気的試験の正の結果の場合にそのハウジング内に永久にその回路を固定するので、その試験ハウジングはその集積回路のための永久ハウジングとしても用いられ得ることが、その試験ハウジングの接点の特殊構造によって達成されねばならない。しかしながら。これはまた試験する過程において及びそのハウジングに対して相当な費用と努力とを必要とする。
【０００６】
【発明が解決しようとする課題】
本発明の目的は、半導体技術製品を安価に製造する方法であって、これら製品上に形成される電子回路体の導体構造の絶えざる小型化により特に課せられる厳しい要求を満足しながら、最も簡単な取り扱いを可能とするような頭書に記載された種類の方法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明によると、この目的は、製品の一方の主表面で処理ステップを実行するに際して、前記製品のこの主表面と反対側の主表面上に平坦な接着材料の層を設け、該接着材料の層上に、少なくとも実質的に安定な形状の担持素子を、前記製品の前記反対側の主表面に平坦に接続されているようにする、請求項１の前文に定義されたような方法で達成される。
【０００８】
本発明の技術の範囲内のそのような半導体技術製品は好適には、例えばドープされたシリコンの、半導体材料のウェーハである。しかしながら、代りに他の材料、元素の材料と化合物との両方、半金属あるいは非金属も用いられ得る。言葉「ウェーハ」は今後本体の横寸法に対して小さい高さを有する少なくとも実質的に円筒状の本体を意味していると理解されたい。言葉「円筒状」は、その縦軸線、すなわち円筒軸線と垂直に測定された直径が、前記の円筒軸線に沿うその全長にわたり少なくとも実質的に変わらない形状及び寸法を有する本体と関係すると理解されたい。円筒状本体の直径寸法がその円筒軸線と垂直に測定されるのに対して、その円筒状本体の高さはその円筒軸線と平行に測定される。そのようなウェーハの主表面は、その円筒軸の方向において外向する円筒状本体の表面により形成される。これらの主表面は前述された種類のウェーハにおいては相互に少なくとも実質的に平行に延在している。この場合、これら主表面は円筒状本体を通る円筒軸線と直角に延在する断面図の表面と少なくとも実質的に一致している外形を有している。好適には、少なくとも実質的に丸い主表面を有するウェーハが半導体技術において用いられ、そこで多数の電子回路体が、上側表面とも呼ばれる第一主表面上に形成され、一方でその第一主表面と対向する第二主表面上に、パシベーティングあるいは導電層が設けられるのが一般的である。この場合、この第二主表面はウェーハの下側表面と称される。
【０００９】
前述のような半導体技術製品を本発明による担持素子上に設けることにより、製造デバイスにおける製品の処理工程を簡単にすることができ、このことは、その製品自体がその寸法又は構造のために関連する処理ステップ及び製造デバイスの両方又はいずれか一方に適するものでない場合にも同様である。このことは、例えば、特に薄いウェーハ又はサブミクロン領域の構造を有する電子回路体のような、幾何学的に非常に小さいか又は機械的に非常に傷つきやすい構造を有する製品に対しては特に当てはまる。そのような製品は、例えば、チップカードに使用するために必要であり、従って非常に低コストで非常に大量に生産するのに適したものとする必要がある。この場合、製造及び電気的試験の両方において、簡単で且つ安価な標準処理でこのような製品を扱いうるようにすることが経済的に極めて重要になる。このことは、以下により詳細に説明するように、担持素子上に設けられた製品を、全ての製造ステップにおいて、単一体として、すなわち分離されてない機械的に安定なウェーハとして処理しうるようにする本発明により可能になる。
【００１０】
製品のどの主表面を処理するかに応じて、接着材料及び担持素子を、製品の関連する他方の主表面上に平坦な接続となるように設けることができる。本発明は、製品の特性を害することなく、特には上側表面上に形成された電子回路体の機械的及び電気的パラメータの双方又はいずれか一方を害することなく、製品の上側及び下側表面上の両方に、所望に応じて同時に又は順次に担持素子を設けるができる。好適には、担持素子を接着材料によって製品の第一主表面すなわち上側表面上に設け、製品の第二主表面すなわち製品の下側表面に対して、好適には材料を平面的に除去する処理ステップを行う。このような材料の除去はグラインディング、ラッピング又はエッチングにより好都合に達成することができ、製品、すなわちウェーハを、製品上に形成される電子回路体の最終基板厚さまで薄くするように行う。この薄肉化処理の後の処理ステップは、この処理により製品の機械的安定性が改善されている、すなわち製品の脆さが低減されているため、上側表面上に設けられた担持素子により好適に実行される。好適には、製品の脆弱性が高いことを考慮する必要がないため、薄肉化処理及びその後の処理ステップに対して、より厚肉の製品に対しても好適で且つ簡単で安価な処理の可能なデバイスを使用するとことができる。
【００１１】
本発明による方法の別の実施例においては、接着材料及び担持素子を第二主表面、すなわち下側表面上に設けた後に、製品の第一主表面（上側表面）上の電子回路体を機械的に分離する処理ステップを行う。この分離処理は好適には鋸引きにより実行される。例えば、マスクを設けてその後分離レーンをエッチングすることもできる。
【００１２】
本発明の方法のもう一つの実施例においては、接着材料及び担持素子を第二主表面（下側表面）上に設けた後に、製品に対して電子回路体の電気的試験を行う。好適には、電子回路体を機械的に分離する処理ステップの後に分離していない製品の場合と同様にして電気的試験を実行する。
【００１３】
本発明による方法の特別の利点がこの実施例において明らかになる。特に鋸引きによる機械的分離中に、個々の電子回路体がもはや機能しない程度まで損傷を受けるおそれがあり、このことにより、不合格製品の数を正確に決める場合に、電子回路体の製造の全処理ステップを完了した後に、電気的試験、少なくとも最終電気的試験のステップを実行する必要が生じる。これに対して、個々の電子回路体へ製品を分離する前のウェーハ型製品により、電気的試験ステップに対する本質的な利点が与えられる、すなわち全部の電子回路体が互いに幾何学的に正確に位置決めされているのである。電気的試験を実行するユニットの電気接点を、電子回路体上の接点ピンと正しく接触させるために、特に非常に小さい構造の電子回路体に対して非常に狭い公差が必要とされる。これらの公差は、個々の電子回路体と、電気的試験を実行するユニットの電気接点との間を整列させることで、各電気的試験ステップの実施時に順守することができる。しかしながら、このことは非常な時間の浪費であり、従って電子回路体に対する電気的試験処理が高価なものになってしまう。従って、ウェーハ上の複数の電子回路体を同時に試験するのが好ましく、その目的のためには、電気的試験を実行するユニットの電気接点が、幾つかの電子回路体と同時に接触するようにする必要がある。電気的試験を実行するユニットの電気接点の配置と、電子回路体上の接点の幾何学的配置との双方において、公差に関する整列負荷が小さく保たれれば、狭い寸法公差が順守ることになる。電気的試験ステップ中に電子回路体が互いに正確に規定された位置を占有する場合にのみ、これらの公差は効率的に達成することができる。これらの位置は好適には分離されてない製品、例えば、鋸引きされてないウエーハ上の位置と同じものである。
【００１４】
これらの相互に反対する要求による矛盾は、本発明による非常に簡単で且つ安価な方法で解決される。製品と担持素子との間に達成される接続により、電子回路体を機械的に分離した後にもこれらは正確に規定された幾何学的位置を保持するようになる。結果として、電気的試験のステップは、機械的分離ステップの後で、すなわち完全に完成された製品に対して、分離されてない製品（鋸引きされてないウェーハ）の場合になしうるのと同様の簡単な方法で実行することができ、更に、担持素子により機械的安定性が得られているため、製品の取り扱いあるいは機械的製造操作に対して厳密な条件が課されず、従って安価に実行することができる。この際、特に、より高い機械的安定性を有する分離されてない製品の処理にも使用されるデバイスを用いることができる。
【００１５】
本発明は、同時に複数の電子回路体に電気的試験処理を受けさせる可能性を提供するのみならず、必要ならば、全電子回路体に対して一つの製品上で連続的に電気的試験ステップを実行する可能性をも提供する。この場合も、本発明により整列が簡単になる。その理由は、ウェーハ上で最初に試験されねばならない電子回路体と、この電気的試験を実行するユニットの電気接点との間を正確な整列させればよいだけだからである。この場合、これらの電気接点を所定の距離に亘り移動させて、更に整列を行うことなくウェーハの他の電子回路体を試験することができる。分離されてない製品の電気的試験の実行する際のこの利点は、本発明による方法を用いることにより、互いに機械的に分離された電子回路体を有する製品に転用することもできる。
【００１６】
これらの利点には、少なくとも実質的に形状の安定した担持素子を必要とすることは明らかである。必要とされる形状の安定性は、処理ステップ中にその担持素子に作用する機械的な力が、上述の公差の順守を危うくしたり、又は製品を損傷させるおそれのある担持素子の変形をもたらさないようなものとするべきである。この要求により、本発明によって用いられる担持素子は、従来技術による電子回路体の分離に用いられる延伸可能な箔から明確に区別される。
【００１７】
しかしながら、本発明によれば、上述の製品処理ステップ中には生じない機械的な力、すなわち充分に大きな力を加えることによりわずかに変形しうる担持素子を用いることもでき、それにより後述する担持素子からの製品の分離をより一層容易にすることができる。
【００１８】
このような分離は、本発明による方法の他の例において、接着材料の接着力を、熱エネルギー及び照射の両方又はいずれか一方の適用によって低減され得るようにすることで実行するのが好ましい。好適には、接着材料が紫外線（ＵＶ）放射線の影響を受けるようにして、接着力を紫外線照射により低減させることができる。紫外線による照射は半導体技術において通常の技術であり、従って本発明の前記の他の実施例に従ってこの処理ステップを実行するのに特別の器具を必要としないので、この実施例もまた上述の製品の処理を単純化するものである。感熱接着材料を使用する場合にも同じ利点が得られる。
【００１９】
有益な感熱性接着材料は、特定の温度制限を超えた場合に接着力が低減する特定の接着材料であり、この接着力の低減は非可化逆的にして、接着材料の冷却後にも接着力が低減されたままとするのが好ましい。異なる温度限度の超過により各々の接着力が低減する接着材料を、前述の種類の製品の異なる主表面上に担持素子を設けるのに用いるのが更に好ましい。このことは、二つのそのような材料を同時に用いた場合に、温度を制御して上昇させ低い温度限度を有する材料の接着力を低減させながらも、他の材料の接着力が、その時点の温度がまだその温度限度を越えない限りにおいて、低減されないようにすることができることを意味している。
【００２０】
このような接着材料の選択は、少なくとも一つの先行するステップにおいて接着材料によって製品の二つの主表面の各々に担持素子を設けられる場合に好適に行うことができ、この場合、これらの担持素子のうちの一つを、他の担持素子への製品の接着力を損なうことなく除去される。この場合、以降の処理中に最初に除去されるべき担持素子を設けるための接着材料の温度限度を低いものとする。この一方の担持素子のみが熱の適用によって制御された方法で取り外され得るのに対して、他方の担持素子は製品上に留まっている。このような状況は特に主表面の一方の処理から他方の主表面の処理へ変わる際に生じる。
【００２１】
接着材料は種々の操作上の形態、例えば液体として、設けられ得る。しかしながら、好適には、接着材料は、両側を接着剤により被覆した箔の形態で設ける。そのような両面接着箔は製品の主表面のうちの一つへ容易に積層することができる。このような箔は、一方の側のみを接着性とすれば、保護箔としても作用し得る。
【００２２】
上述のように、担持素子は本発明による方法において製品の両主表面上に設けることができる。この処理は、同時に行うこともできるし、又は好適には順次に、すなわち最初に一方の主表面上に設けて、その後他方の主表面上に設けることができる。これにより、製品の全体的処理が大幅に単純化される。本発明の好適な実施例においては、処理方法は、時間的に順次に実行される以下の処理ステップ、すなわち、
ａ）製品の第一主表面上へ接着材料の第一層を平坦に被着するステップと、
ｂ）この接着材料の第一層上へ第一担持素子を設け、それにより製品の第一主表面と第一担持素子との間に平坦な接続を形成するステップと、
ｃ）機械的及び化学的の両方又はいずれか一方で、製品の第二主表面から好適には平面的に材料を除去するステップと、
ｄ）製品の第二主表面上へ接着材料の第二層を平坦になるよう被着するステップと、
ｅ）この接着材料の第二層上へ第二担持素子を設け、それにより製品の第二主表面と第二担持素子との間に平坦な接続を形成するステップと、
ｆ）熱エネルギー及び照射の両方又はいずれか一方の用いて接着材料の第一層の接着力を低減させるステップと、
ｇ）前記第一主表面から接着材料の層と第一担持素子とを除去するステップと、
ｈ）好適には製品を鋸引きすることにによって、第一主表面上に形成された電子回路体を機械的に分離するステップと、
ｉ）鋸引きしてない製品と比べた場合に第二担持素子上の同じ空間的位置になお固定されている機械的に分離された電子回路体の機能の電気的試験を行い、機能しない電子回路体を識別するステップと、
ｊ）熱エネルギー及び照射の両方又はいずれか一方の用いて接着材料の第二層の接着力を低減させる、すなわち両方の接着材料の接着力を熱エネルギーの適用によって低減させる場合には、第一接着材料と比較して第二接着材料に対する接着力低減のための温度限度を低くするステップと、
ｋ）第二担持素子からの個々の電子回路体を除去するステップと
を有しうる。
【００２３】
このような製造過程は、特に好都合には２回本発明による方法を使用するものである。製品の下側面上への操作を、簡単且つ安価な方法で破砕のおそれなく行うことができる。機能の電気的試験は、電子回路体を機械的に分離する前の製品の通常の試験と比べて変更されたものとする必要がない。製品の取り扱いは、全ての処理ステップにおいて分離されない状態で行われる。電気的機能試験は、パッキング及び出荷の両方又はいずれか一方の前における最終処理ステップとして分離処理の後に実行することができる。
【００２４】
実行する処理ステップの数も非常に簡単に増加させることができる。所望の場合には、交互に行う個々の処理ステップにおいて、担持素子を、製品の上側面上及び下側面上に連続的に設けることができる。この場合、製品の上側面及び下側面を、上述の利点が得られるようにしながら、交互に連続的に数回処理することができる。
【００２５】
【発明の実施の形態】
本発明による手順の一実施例が図に示され、且つ以下にもっと詳細に記載される。
【００２６】
図１に示されたブロック線図は半導体技術製品の製造手順の一部を表現している。例として示された方法の出発点は、第一主表面（上側表面）上に多数の電子回路体が形成されてしまっている、少なくともほぼウェーハ形状の半導体製品である。そのような製品の図式的な描写が図２Ａに示されている。ここの参照符号１は製品、例えば半導体材料のウェーハを表現している。その第一主表面（上側面）は参照符号２を有している。その製品１上の上側面２上の相互に垂直な線のパターンは、その上に形成された個別の電子回路体を図式的に表現している。これらの回路体は本質的に既知の方法、例えば拡散等で形成された。図２Ａはこれらの処理ステップを完了した直後の製品を示している。つまり、これらの処理ステップは、本発明の一部を構成するものでなく、従ってここでは詳細に記載していない。この出発点は、図１の線図においては、参照符号１０のブロックで表されている。
【００２７】
符号１３で表わされるステップにおいて、この製品に対して、既知の平坦材料除去ステップ、すなわち、例えばグラインディング、ラッピング、又はエッチングにより製品の第二主表面（下側面）を薄くする処理を行う。出発位置１０に続くこのステップを具える手順を矢印５１で示す。
【００２８】
本発明によると、この手順は、出発点１０の後の最初のステップ１１において、両面接着箔を製品１の上側面２上へ積層するように変形されている。この両面接着箔は図２Ｂにおいて参照符号３で示されているものである。この両面接着箔３は、処理ステップ１１に続く処理ステップ１２において一搬担持素子を設けるための接着材料を構成する。この第一担持機素子は、図２Ｃにおいて参照符号４で示されている。本発明によると、図１のステップ１３において、第一担持機素子４上に設けられた製品１に対して薄肉化処理を実行する。この処理ステップの結果を図２Ｄに図式的に示す。
【００２９】
製品１の下側面を薄肉化した後の次の処理ステップ１４では、製品１の第二主表面（下側表面）上へ、例えば同様の両面接着箔の形態の第二接着材料を積層させる。この第二の両面接着箔を図２Ｅにおいて参照符号５で示す。その後、処理ステップ１５において、この両面接着箔５上に図２Ｆにおいて参照符号６で示される第二担持素子を設ける。図２Ｆに図式的に示すように、処理ステップ１５を完了すると、製品１の両面上に担持素子４及び６がそれぞれ連結された状態となる。
【００３０】
製品１に対する次の処理は製品の上側面２において行うため、まず上側面２から第一担持素子４を除去し、更に第一接着材料３も除去する必要がある。この目的のために、第一接着材料、すなわち本例においては両面接着箔３上に設けられた接着剤は、その接着剤の接着力が紫外線放射により低減され得るような紫外線反応性のものとする。このような紫外線放射は符号１６を付した処理ステップにおいて実行する。第一担持素子４はこの目的のために紫外線に対して透過性でなくてはならない。この紫外線は図２Ｆにおいて矢印７により記号的に示す。
【００３１】
代りに、適当な種類の第一接着材料の接着力が、処理ステップ１６に代る処理ステップ１７における熱エネルギーの供給により低減されるものとしてもよい。この目的のためには、第一接着材料、すなわち例えば第一両面接着箔３に対して、第二接着材料５の温度限界より低い温度限界を有する接着剤を選ぶ必要がある。これらを互いに差別するために、使用する接着材料は、接着力を低下させるにあたり一方が紫外線により処理されものとして、他方が温度上昇、すなわち熱エネルギーの供給により処理されるものとし、このために適した種類のものとすることもできる。
【００３２】
いずれにせよ、例として記載された方法の両方の実施例により同じ結果が達成される。すなわち、第一担持素子４を、第一接着材料３つまり接着力の低減した両面接着箔３と一緒に製品１の上側面２から除去することができる。これは処理ステップ１８において行われる。ここで、製品１はその下側面において第二担持素子６へまだ接続されている。上側面は別の処理ステップのために露出されている。この状態が図２Ｇに図式的に示されている。
【００３３】
図１に示された方法の第一の変型例は、符号１９〜２３を付し処理ステップと、矢印５３及び５４で示す上記の処理ステップの変形手順を具えており、図１のブロック１９において、図２Ｇに示された状態の製品１に対して電気的機能の試験を行う。次に、処理ステップ２０において、第二主表面、すなわち製品１の下側面に紫外線を照射し、この下側面上の両面接着箔５の接着力を失わしめる。この処理ステップは、製品１の他方の主表面へ適用することを除いて、処理ステップ１６と対応している。変形例として、代りに実行し得る処理ステップ２１において、製品１の下側面上の第二接着材料（両面接着箔）５を、熱エネルギーの適用によって処理して接着力を低減させてもよい。処理ステップ２０と代りの処理ステップ２１との両方により、処理ステップ２２において製品１の下側面から第二担持素子６及び第二接着材料５が除去される。この処理ステップを実行したら、製品１はその上に形成された電子回路体の機械的分離箇所を除いて、例えば半導体材料のウェーハとして完成された状態で利用できる。矢印５４により記号的に示す可能な実施例においては、製品１は直ちに引き渡すことができ（図１にブロック３１により記号的に示す）、あるいは代りに処理ステップ２３において、製品１上に形成された電子回路体を、引渡しの前に、例えばウェーハの鋸引きにより所望するように分離してもよい。
【００３４】
第二の変形においては、図１における矢印５３に示すように、電気的機能の試験１９を実行した直後に、製品１を引渡してもよい。この場合に、製品１は第二担持素子６上にまだ存在しており、電子回路体はまだ機械的に分離されていない。
【００３５】
しかしながら、好適な実施例では、図１におけるステップ２４〜３０の変形例において本発明による方法を実施する。この実施例においては、処理ステップ１８において製品１の上側面２から第一接着材料３及び第一担持素子４を除去した後に処理ステップ２４を行い、製品１の上側面２上に形成された電子回路体を、例えば半導体材料で作られたウェーハの鋸引きによって機械的に分離する。処理ステップ２３と対照的に、この機械的分離は、製品１がまだ第二担持素子６へ接続されている段階において実行する。結果として、個別の電子回路体は、分離後の第二担持素子６上で互いに対する幾何学的位置が影響しないまま維持される。従って、上述した処理ステップ１９のように電子回路体の電気的機能を試験する次の処理ステップ２５において、基本的に同じ処理ステップ及びデバイスを用いることができる。しかしながら、この場合の利点は、電子回路体の機械的処理が完成されており、電気的機能の試験２５により、機械的分離の結果としてのみ起こった製造欠陥及び不合格品、特には半導体材料のウェーハの鋸引き中のチッピングオフをも検出されることにある。特に半導体材料の非常に薄いウェーハから成る製品を、このようにして半導体製品の通常の処理デバイスによって処理、すなわち少なくとも試験及び分離することができる。このことにより非常に脆い製品の処理が大変容易になる。電気的機能の試験２５においては、普通の色マークにより不適正な回路体を識別するか、あるいはその後に電子回路の分類処理を行いうるようにするために試験の観察結果などを全体製品１中の不適正な回路体の位置に付するようにする（いわゆるウェーハマップ）。
【００３６】
電気的機能の試験を有する処理ステップ２５の後に選択的に行われる処理ステップ２６及び２７は、この場合も、製品１の下側面と第二担持素子６との間の第二接着材料（両面接着箔）５の接着力を失わせる処理を具える。ステップ２６は上述されたステップ２０と同じ方法で行い、製品１の下側面への紫外線照射により実行する。ステップ２７はステップ２１と同様のもので、第二接着材料の接着力を失わしめるために、第二接着材料（両面接着箔）５へ熱エネルギーを供給する処理を具える。
【００３７】
ステップ２６及び２７のどちらを選択しても同じ結果が得られる。すなわち、第二担持素子６からの除去により製品１の機械的に分離された電子回路体が利用可能になる。この除去処理は処理ステップ２８において実行される。この処理は、処理ステップ２５において欠陥が無いものとして認識された回路体を真空ピペットで集めることにより行うのが好ましい。その後、個々の回路体を処理ステップ２９において引渡しのためにパックするので、これらは通常のタブレット、テープ、あるいはロールパッキングとして入手可能となる。所望の場合には、処理ステップ３０において、電子回路体を、例えばハウジング内に直ちに取り付けてその状態３１で供給することもできる。最後に、矢印５５は別の変形例を示しており、ここでは、パック処理２９後の電子回路体を、まず適切なキャリアで取付デバイスへ供給し、次に取り付け処理３０後に引渡し可能な状態とする。別の変形例も可能である。
【００３８】
上述した処理ステップの手順の別の変形例を、図１の矢印５２に示す。矢印５１により示す変形例において製品１の上側面２上に担持素子を設けられなかった場合には、処理ステップ１６〜１８は省略する。この場合、処理ステップ２４は、担持素子６を製品１の下側面上に設けた直後に行うのが好ましい。すなわち、電子回路体は、その後機械的に分離される。
【００３９】
上述した担持素子は、電気的試験を実行するデバイスの電気接点に対して、特に電子回路体の接点が整列するような公差を満足しうるように、形状的に安定なものとする必要がある。堅固な担持素子は、この要求に対して最も適合するものである。これに対して、可撓性の担持素子であれば、特に第二接着材料の接着力が完全に失われていない場合に、非分離状態及び機械的に分離された電子回路体の収集処理の両方において、製品１からの取り外しが容易になる。本発明に用いられる担持素子は、これらの二つの要求の間で妥協点を得なければならない。すなわち、これらの要求に同程度応える必要がある。従って、担持素子は安定的な形状でありながらわずかに可撓性があるものとして構成するるのが好ましい。
【００４０】
製品１上の電子回路体を機械的に分離する方法及びデバイスは既知であり、ここでは製品を標準化されたフレーム上に固定する。「フィルムフレーム担持機(Film frame Carrier ; FFC)」としても知られるこれらのフレームは箔を有しており、この箔の上に、通常の方法で処理されるべきウェーハを固定する。これらのフィルムフレーム担持機は、製品１と（好適には）その製品１の下側面上に担持素子６とを具える本発明による組立体を固定するのに、そのままで用いることもできる。しかしながら、担持素子６がそれ自体でフィルムフレーム担持機を形成するように設計することもできる。
【００４１】
本発明による方法の実際の実施例においては、半導体材料の上側面２上に、第一接着材料３として製造元「古河」の紫外線二重箔を積層する。その後、０．５ｍｍ厚さの透明材料のポリカーボネートディスクを第一担持素子４として設ける。第二接着材料５を、製造元「日東」の温度感応性二重箔により形成し、製品１の下側面上に０．５ｍｍ厚さのガラスディスクにより第二担持素子６を形成する。通常の紫外線照射デバイス及びヒーター板により紫外線照射及び熱エネルギーの供給を行う。
【図面の簡単な説明】
【図１】 処理手順の一例を示すブロック線図である。
【図２】 半導体技術製品に対する本発明による方法の適用を明確にするための単純化された図式的な図である。
【符号の説明】
１ 製品
２ 第一主表面
３ 両面接着箔
４ 第一担持素子
５ 第二の両面接着箔
６ 第二担持素子
７ 矢印