JP2000216115A - 半導体技術製品を処理する方法 - Google Patents

半導体技術製品を処理する方法

Info

Publication number
JP2000216115A
JP2000216115A JP11315249A JP31524999A JP2000216115A JP 2000216115 A JP2000216115 A JP 2000216115A JP 11315249 A JP11315249 A JP 11315249A JP 31524999 A JP31524999 A JP 31524999A JP 2000216115 A JP2000216115 A JP 2000216115A
Authority
JP
Japan
Prior art keywords
product
adhesive material
major surface
semiconductor technology
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11315249A
Other languages
English (en)
Other versions
JP2000216115A5 (ja
Inventor
Joachim Anker
アンカー ヨーアヒム
Olaf Dichte
ディヒテ オラフ
Frank Burmeister
ブルマイシュテル フランク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JP2000216115A publication Critical patent/JP2000216115A/ja
Publication of JP2000216115A5 publication Critical patent/JP2000216115A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【課題】 半導体製品の安価な製造が、同時にこれらの
製品上に形成される電子回路体の導体構造の、特に絶え
ず増加する小型化により課せられるよりきびしい要求に
従いながら、最も簡単な可能な取り扱いと組み合され得
るような、少なくともそれの主表面上に多数の電子回路
体の形成のために設計されており、その電子回路体は第
一主表面に対してほぼ垂直に機械的に分離されねばなら
ず、且つその製品は第一主表面と対向している第二主表
面を有している種類の製品に対する方法を提供すること
を目的としている。 【解決手段】 製品の一方の主表面で処理ステップを実
行するために、接着材料の層がその製品の対向する主表
面上に平らなように設けられ、該層上に、前記製品の前
記の対向する主表面への平らな接続を達成するように、
少なくとも実質的に安定な形状の搬送機素子が設けられ
ることを特徴としている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体技術におけ
るほぼウェーハ形状の製品を処理する方法に関するもの
であり、その製品は少なくともそれの第一の主表面上に
多数の電子回路体の形成のために設計されており、その
回路体は第一主表面に対してほぼ垂直に機械的に分離さ
れねばならず、且つその製品は第一主表面と対向してい
る第二主表面を有している。
【０００２】
【従来の技術】欧州特許出願第0 800 205号が一体内に
結合された電子素子を分離する方法を開示しており、そ
こではそれらの電子素子から離れて対向する本体の側が
より薄くされ、それらの電子素子が相互から分離され、
且つそれらの電子素子の電気的パラメータがその本体を
薄くした後に試験される。その本体の取り扱いは、薄く
する処理の前に電気的に非導通の補助層が電子素子を具
えている本体の面上に設けられ、その補層内に接触開口
部が、それらが各々関連する電子素子の接点を暴露する
ように、それらの電子素子上に形成されることで改善さ
れたと言われている。それらの電子素子の電気的パラメ
ータが試験されてしまった後で、更に用いられねばなら
ない電子素子が選択され、且つ別の処理のためのデバイ
スへ供給される。それらの電子素子は、その瞬間まで補
助層内の架橋によってまだ相互接続されたままである。
補助層のこれらの架橋は、前記のデバイス内で除去され
るはずなので、それらの電子素子もまた相互から機械的
に分離される。その補助層はそれらの電子素子を具えて
いる本体の面上に残る。この結果はそれらの電子素子
が、別の手段が取られない限り、前記の補助層無しの場
合にあるはずの高さよりも大きい構造上の全体高さを有
するであろう。それに加えて、その補助層は付加的な、
専門化された処理ステップ、すなわち接触開口部の製造
及び架橋を架橋の切断と同様に必要とする。その上、個
別の素子を分離する目的のために、これらの素子から離
れて対向する面から出発する方向に、これらの電子素子
を支持している本体を分離することが、この過程におい
て必要である。例えばエッチングによる、達成されねば
ならない「下からの」この分離は、切り込みを位置決め
するための充分正確な整列を保証するために、特に小さ
い構造のそれらの電子素子に対しては、相当な費用を伴
う。鋸引き処理がエッチングの代りに用いられる場合に
は、鋸引き刃から離れて対向する本体の表面がしばしば
鋸引き過程の間に破砕しがちであり、且つこの場合には
破砕過程により処理された表面が電子素子を支えている
本体であるという付加的な欠点が生じ得る。これが不合
格品率を増加し得る。
【０００３】一つの方法が特開昭61-8938 号公報から知
られ、その公報には半導体素子によるウェーハが熱可塑
性ゴム接着テープへ接着される。それらの素子が、その
テープが引き伸ばされることにより相互から分離され、
それから電気的に試験され、且つテープから除去され
る。しかしながら、分離の後には、互いに対するそれら
の素子の正確な幾何学整列がもはやテープの延伸により
保証されないので、特に半導体素子上の非常に細かい導
体構造の場合には、電気的測定は個別の素子に対しての
み実行され得る。これは複合試験、すなわちウェーハ上
の多数の素子の同時の電気的測定はもはや不可能であ
り、あるいは完全且つ複雑な整列手順を必要とするデバ
イスによってのみ可能であることを意味している。
【０００４】一つの方法が特開平5-141000 号公報から
知られ、その公報には集積回路が個別に採用され、且つ
ウェーハが分離されてしまった後に個別の試験を受け
る。その時その集積回路は所定の位置において新しい搬
送機上に置かれ、且つその上で別の、最終試験を受け
る。ここで非常に高価な整列ステップが、個別に実行さ
れる試験ステップはまったく別として、別の搬送機上に
それらの集積回路を配置するために実行されねばならな
い。
【０００５】米国特許明細書第5,456,404 号が更にその
上半導体回路を試験するための類似の過程を開示してい
る。この過程においては、特別試験ハウジングが用いら
れ、そのハウジング内でそれらの回路が個別に接触され
且つ試験される。試験ハウジング内の電子回路へ加えら
れる圧力の増大が、電気的試験の正の結果の場合にその
ハウジング内に永久にその回路を固定するので、その試
験ハウジングはその集積回路のための永久ハウジングと
しても用いられ得ることが、その試験ハウジングの接点
の特殊構造によって達成されねばならない。しかしなが
ら。これはまた試験する過程において及びそのハウジン
グに対して相当な費用と努力とを必要とする。
【０００６】
【発明が解決しようとする課題】本発明は、半導体技術
製品の安価な製造が、同時にこれらの製品上に形成され
る電子回路体の導体構造の、特に絶えず増加する小型化
により課せられる厳しい要求に従いながら、最も簡単な
可能な取り扱いと組み合され得るような、冒頭文節に記
載された種類の方法を提供することを本発明の目的とし
て有している。
【０００７】
【課題を解決するための手段】本発明によると、この目
的は、製品の一方の主表面で処理ステップを実行するた
めに、接着材料の層がその製品の対向する主表面上に平
らなように設けられ、該層上に、その製品の前記の対向
する主表面への平らな接続を達成するように、少なくと
も実質的に安定な形状の搬送機素子が設けられること
で、請求項１の前文に定義されたような方法で達成され
る。
【０００８】本発明の技術の範囲内のそのような半導体
技術製品は好適には、例えばドープされたシリコンの、
半導体材料のウェーハである。しかしながら、代りに他
の材料、元素の材料と化合物との両方、半金属あるいは
非金属も用いられ得る。言葉「ウェーハ」は今後本体の
横寸法に関連して小さい高さを有する少なくとも実質的
に円筒状本体を意味していると理解される。言葉「円筒
状」はそれの縦軸、それの円筒軸と垂直に測定された直
径が前記の円筒軸に沿うそれの全長にわたり少なくとも
実質的に変わらない形状と寸法とを有する本体と関係す
るとここでは理解される。円筒状本体の直径寸法がその
円筒軸と垂直に測定されるのに対して、その円筒状本体
の高さはその円筒軸と平行に測定される。そのようなウ
ェーハの主表面は、その円筒軸の方向に向かって対向す
るその円筒状本体の表面により形成される。これらの主
表面は前述された種類のウェーハにおいて相互に少なく
とも実質的に平行に延在している。その時それらは円筒
状本体を通る円筒軸と直角に延在している断面図の表面
と少なくとも実質的に一致している外形を有している。
好適には、少なくとも実質的に丸い主表面を有するウェ
ーハが半導体技術において用いられ、そこで多数の電子
回路体が、上側表面とも呼ばれる第一主表面上に形成さ
れ、一方その第一主表面と対向する第二主表面上に、パ
シベーティングあるいは導電層が普通に設けられる。こ
の第二主表面がその時そのウェーハの下側表面で表され
る。
【０００９】本発明による搬送機素子上の前述のような
半導体技術製品の貼付が、簡単な方法で、その製品自身
がそれの寸法又は構造のために、関連する処理ステップ
と製造デバイスとの両方又はいずれか一方に適する必要
が無い場合にもまた、製造デバイスにおいて前記の製品
が処理ステップを受けることを可能にする。このこと
は、例えば、特に薄いウェーハ又はサブミクロン領域で
の構造を有する電子回路体のような、幾何学的に非常に
小さいか又は機械的に非常に傷つきやすい構造を有する
製品に対しては特に真である。そのような製品は、例え
ば、クリップカードに使用するために必要であり、従っ
て非常に低コストで非常に大量に生産するのに適しなけ
ればならない。製造と電気的試験との両方において、簡
単で且つ安価な標準過程により、そのような製品を処理
する可能性を有することが、この場合においては主とし
て経済的に重要である。これは搬送機素子上に設けられ
た製品が、以下にもっと詳細に説明されるだろうよう
に、１個として、すなわち分離されずに、機械的に安定
なウェーハとして、全部の製造ステップにおいて処理さ
れ得ることで、本発明により可能にされる。
【００１０】製品のどの主表面が処理されねばならない
かに依存して、接着材料と搬送機素子とが平らな接続を
達成するように、製品の関連する他方の主表面上に設け
られ得る。本発明はまったく、製品の特性を害すること
なく、特に上側表面上に形成された電子回路体の、機械
的パラメータと電気的パラメータとの双方又はいずれか
一方を害することなく、製品の上側表面上と製品の下側
表面上との両方に、所望のように、同時に又は連続的
に、搬送機素子を設けることを可能にする。好適には、
搬送機素子は、製品をその製品の第二主表面、すなわち
製品の下側表面上で好適に材料の平らな除去のための処
理ステップを受けさせるために、接着材料によってその
製品の第一主表面、すなわち上側表面上に設けられる。
材料のそのような除去はグラインディング、ラッピング
又はエッチングにより好都合に達成され得て、且つその
製品、すなわちエェーハをその製品上に形成される電子
回路体の最終基板厚さまで薄くするように働く。この薄
くする過程に続く処理ステップは、その製品の機械的安
定性がそれにより改善されるので、すなわちそれの脆さ
が低減されるので、上側表面上に設けられた搬送機素子
により好適に実行される。好適には、その製品の高い脆
さが考慮される必要がないので、もっと大きい厚さの製
品に対しても適して、且つ簡単で安価な処理のできるデ
バイスが、薄くする過程と次の処理ステップとに対して
用いられ得る。
【００１１】本発明による方法の別の実施例において
は、接着材料と搬送機素子とが第二主表面、すなわち下
側表面上に設けられてしまった後に、その製品はその製
品の第一主表面（上側表面）上で電子回路体の機械的分
離のための処理ステップを受ける。この分離は好適には
鋸引きにより実行される。例えば、分離レーンのマスク
及び次のエッチングの準備もまた可能である。
【００１２】本発明の方法のもう一つの実施例において
は、接着材料と搬送機素子とが第二主表面（下側表面）
上に設けられてしまった後に、製品が電子回路体の電気
的試験を受ける。好適には、分離されない製品に対する
のと同じ方法で機械的分離のための処理ステップの後
に、電気的試験が実行される。
【００１３】本発明による方法の特別の利点がこの実施
例において明らかになる。特に鋸引きによる機械的分離
中に、個別の電子回路体がそれらがもはや機能しない程
度まで損傷を受ける可能性があり、そのことが、不合格
製品の生じる数が正確に決められねばならない場合に、
電子回路体の製造における全処理ステップの完成の後
に、電気的試験、少なくとも最終電気的試験のステップ
を実行することを必要にする。これに反して、電気的試
験ステップに対する本質的利点は、個別の電子回路体へ
の製品の分離の前にウェーハ型製品により与えられ、す
なわち全部の電子回路体が相互に対して幾何学的に正確
に位置決めされる。電気的試験を実行するためのユニッ
トの電気的接触デバイスをその電子回路体上の接触ピン
と正しく接触させるために、非常に狭い公差が非常に小
さい構造を有する電子回路体に対して特に順守されねば
ならない。これらの公差は、整列が各個別の電子回路体
と電気的試験を実行するためのユニットの電気的接触デ
バイスとの間で実行された場合に、電気的試験ステップ
の個別の実施において順守され得る。しかしながら、こ
れは非常な時間の浪費と従って電子回路体に対する高価
な電気的試験過程へ導く。ウェーハ上の複数の電子回路
体の同時試験が従って好適であり、その目的のために
は、電気的試験を実行するためのユニットの電気的接触
デバイスが、幾つかの電子回路体と同時に接触しなくて
はならない。電気的試験を実行するためのユニットの電
気的接触デバイスの配置においてと、電子回路体上の接
触点の幾何学的配置においてとの両方で、これに対する
整列費用が小さく保たれねばならない場合には、狭い寸
法公差が順守されねばならない。電気的試験ステップ中
に電子回路体が相互に対して正確に定義された位置を占
有する場合にのみ、これらの公差は効果的に達成され得
る。これらの位置は好適には分離されない製品、例え
ば、鋸引きされないウエーハ上の位置と同じである。
【００１４】これらの相互に反対の要求要求により構成
される矛盾は、本発明により非常に簡単な且つ安価な方
法で解決される。製品と搬送機素子との間に達成される
接続は、電子回路体が機械的分離の後にもそれらの正確
に定義された幾何学的位置を保持することを達成する。
結果として、電気的試験のステップは、機械的分離ステ
ップの後で、すなわち完全に完成された製品上で、分離
されない製品（鋸引きされないウェーハ）に対して可能
であるのと同じ方法で、同じ単純化により実行され得
て、一方それらの製品の取り扱いあるいは機械的製造操
作は、搬送機素子により提供された機械的安定性のおか
げで、厳重な要求を受けず、且つ従って安価な方法で実
行され得る。特に、より高い機械的安定性を有する分離
されない製品に処理のためにも用いられるデバイスがこ
のために用いられ得る。
【００１５】本発明は同時に複数の電子回路体に電気的
試験過程を受けさせる可能性を提供するのみならず、必
要ならば、全電子回路体に対して一つの製品上で連続的
に電気的試験ステップを実行する可能性をも提供する。
ウェーハ上で最初に試験されねばならない電子回路体
と、その電気的試験を実行するためのユニットの電気的
接触デバイスとの間の、正確な整列を実行することのみ
が必要であるので、その時整列も本発明により単純化さ
れる。これらの電気的接触デバイスは、その時別の整列
無しでウェーハの他の電子回路体を試験するために、定
義された距離にわたってシフトされ得る。分離されない
製品の電気的試験の実行のこの利点は、本発明による方
法の適用のおかげで、相互から機械的に分離された電子
回路体を有する製品へ再び伝達され得る。
【００１６】これらの利点が少なくとも実質的に形状の
安定した搬送機素子を必要とすることは明らかである。
形状の必要な安定性は、処理ステップ中にその搬送機素
子に働く機械的な力が、上述の公差の順守を危うくし得
るか又はその製品の損傷へ導き得る、搬送機素子の変形
へ導き得ないようであるべきである。この要求は従来技
術による電子回路体の分離に用いられる延伸できる箔か
ら、本発明によって用いられる搬送機素子を明らかに区
別する。
【００１７】しかしながら、上述の製品処理ステップ中
に生じない、すなわちさらに以下に記載されるはずの搬
送機素子からの製品の分離がそれにより一層容易にされ
るような、充分大きい機械的な力の適用によりわずかに
あえて変形される、本発明による搬送機素子を使用する
こともまったく可能である。
【００１８】そのような分離は、本発明による方法の代
りの実施例において、接着材料の接着力が熱エネルギー
と照射との両方又はいずれか一方の適用によって低減さ
れ得ることで好適に実行され得る。好適には、接着材料
は紫外線（ＵＶ）放射線に敏感であり得るから、接着力
は紫外線照射により低減され得る。紫外線による照射は
半導体技術において普通の技術であり、且つ従って本発
明の前記の別の実施例に従ってこの処理ステップを実行
するために、特別の器具を必要としないので、この実施
例もまた上述の製品の処理を単純化する。同じ利点が全
く熱感応接着材料の使用に対して適合する。
【００１９】有益な熱感応接着材料は、特定の温度制限
が超えられた場合に接着力が低減される特定の接着材料
であり、その低減は好適に非可化逆的であるから、その
接着力はその接着材料の冷却後に低減されたままであ
る。各自の接着力が異なる温度限度の超過に際して低減
される接着材料が、前述の種類の製品の異なる主表面上
に搬送機素子を設けるために用いられた場合には、それ
は更に好都合である。二つのそのような材料が同時に用
いられた場合に、制御される温度上昇が低い方の温度限
度を有する材料の接着力を低減できるのに対して、他の
材料の接着力は瞬間的温度がまだそれの温度限度を越え
ない限りはまだ低減されないことをこれは意味してい
る。
【００２０】接着材料のそのような選択は、搬送機素子
が少なくとも一つの先行するステップにおいて、接着材
料によって製品の二つの主表面の各々上に設けられる場
合に対して好適に行われ得て、且つその場合にこれらの
搬送機素子のうちの一つが、他の搬送機素子へのその製
品の接着を損なうことなく除去されるはずである。搬送
機素子がそれにより設けられ、別の処理の間に最初に除
去されるべき接着材料が、その時低い方の温度限度を有
している。この一方の搬送機素子のみが熱の適用によっ
て制御された方法で取り外され得るのに対して、他方の
搬送機素子はその製品上に留まっている。そのような場
合は特に主表面の一方の処理から他方の主表面の処理へ
の変化において生じる。
【００２１】接着材料は種々の操作上の形態、例えば液
体として、設けられ得る。しかしながら、好適には、接
着材料は両側の接着剤により覆われた箔の形で設けられ
る。そのような両面接着箔は製品の主表面のうちの一つ
の上へ容易に積層され得る。そのような箔は、それが一
方側のみにおいて接着性である場合には、保護箔として
も働き得る。
【００２２】上述のように、搬送機素子は本発明による
方法において製品の両主表面上に設けられ得る。これは
同時にか又は、好適には、続いて、すなわち最初に一方
の主表面上に、且つそれから他方の主表面上に行われ得
る。これが製品の全体的処理を大幅に単純化する。本発
明の好適な実施例においては、処理方法は時間的に連続
に実行される次の処理ステップを具え得て、すなわち ａ）製品の第一主表面上への接着材料の第一層の平らな
貼付のステップ、 ｂ）接着材料の第一層上への第一搬送機素子の準備と、
それにより平らな接続が製品の第一主表面と第一搬送機
素子との間に形成されるステップ、 ｃ）機械的と化学的との両方又はいずれか一方での、製
品の第二主表面からの好適には平らな材料除去のステッ
プ、 ｄ）製品の第二主表面上への接着材料の第二層の平らな
貼付のステップ、 ｅ）接着材料の第二層上への第二搬送機素子の準備と、
それにより平らな接続が製品の第二主表面と第二搬送機
素子との間に形成されるステップ、 ｆ）熱エネルギーと照射との両方又はいずれか一方の適
用によって接着材料の第一層の接着力の低減のステッ
プ、 ｇ）前記第一主表面からの第一接着材料の層と第一搬送
機素子との除去のステップ、 ｈ）好適には製品の鋸引きによって、第一主表面上に形
成された電子回路体の機械的分離のステップ、 ｉ）鋸引きされてない製品と比較して、第二搬送機素子
上の電子回路体の変えられていない空間的位置にまだ固
定されている機械的に分離された電子回路体の機能の電
気的試験、及び非機能的電子回路体の確認のステップ、 ｊ）熱エネルギーと照射との両方又はいずれか一方の適
用によって接着材料の第二層の接着力の低減、すなわち
両方の接着材料の接着力が熱エネルギーの適用によって
低減される場合に、第一接着材料と比較して接着力を低
減するために、低い方の温度限度が第二接着材料に対し
て越えられねばならないステップ、 ｋ）第二搬送機素子からの個別の電子回路体の除去のス
テップ、である。
【００２３】そのような製造過程は特に好都合な方法で
２回本発明による方法を使用する。製品の下側面上の動
作がここで簡単且つ安価な方法で破砕の危険無しで可能
である。機能の電気的試験は電子回路体の機械的分離の
前の、製品の慣習的試験と比較して変化を必要としな
い。製品の取り扱いは全部の処理ステップにおいて分離
されない状態においてとして行われる。電気的機能試験
はパッキングと出荷との両方又はいずれか一方の前の最
終処理ステップとして分離の後に実行され得る。
【００２４】実行される処理ステップの数の増加もま
た、非常に簡単な方法で可能である。搬送機素子が、そ
のように望まれる場合には、交替に個別の処理ステップ
に対して、製品の上側面上と下側面上とに連続的に設け
られ得る。製品の上側面と下側面とがその時上述の利点
により交互に連続的に数回処理され得る。
【００２５】
【発明の実施の形態】本発明による手順の一実施例が図
に示され、且つ以下にもっと詳細に記載される。
【００２６】図１に示されたブロック線図は半導体技術
製品の製造手順の一部を表現している。例として示され
た方法の出発点は、第一主表面（上側表面）上に多数の
電子回路体が形成されてしまっている、少なくともほぼ
ウェーハ形状の半導体製品である。そのような製品の図
式的な描写が図２Ａに示されている。ここの参照符号１
は製品、例えば半導体材料のウェーハを表現している。
その第一主表面（上側面）は参照符号２を有している。
その製品１上の上側面２上の相互に垂直な線のパターン
は、その上に形成された個別の電子回路体を図式的に表
現している。これらの回路体は本質的に既知の方法、例
えば拡散等で形成された。図２Ａはこれらの処理ステッ
プ、すなわち本発明の一部分を形成しない、且つ従って
ここでは詳細に記載されないステップ、が完成された直
後の状態における製品を示している。この出発点は図１
の線図においては、参照符号１０を有するブロックによ
り表されている。
【００２７】この製品が今や既知の平らな材料除去ステ
ップを、すなわち、例えば、グラインディング、ラッピ
ング、又はエッチングにより、１３の符号を付けられた
処理ステップで、製品の第二主表面（下側面）において
薄くする処理を受ける。出発位置１０に続くこのステッ
プを具えている系列が矢印５１により示されている。
【００２８】本発明によると、この系列が出発点１０の
後の最初のステップにおいて、両面接着箔が処理ステッ
プ１１において製品１の上側面２上へ積層されるように
変形され、その箔は図２Ｂにおいては参照符号３を有し
ている。処理ステップ１１を追従する処理ステップ１２
において、第一搬送機素子が上に設けられる接着材料を
この両面接着箔３が形成する。この第一搬送機素子は図
２Ｃにおいて参照符号４を有している。本発明による
と、図１のステップ１３における薄くする過程は今や、
処理ステップ１３において第一搬送機素子４上に設けら
れた製品１に実行される。この処理ステップの結果が図
２Ｄに図式的に示されている。
【００２９】製品１がそれの下側面においてより薄くさ
れてしまった後に、次の処理ステップ１４が、製品１の
第二主表面（下側表面）上への、例えば再び両面接着箔
の形での、第二接着材料の積層を具えている。この第二
の両面接着箔は図２Ｅにおいて参照符号５を有してい
る。それから、第二搬送機素子で表され、且つ図２Ｆに
おいて参照符号６を有する搬送機素子が、処理ステップ
１５においてその両面接着箔５上に設けられる。図２Ｆ
が図式的に示すように、処理ステップ１５が完成されて
しまった後には、その製品１がそれぞれの搬送機素子４
及び６へ両面上で接続される。
【００３０】製品１上の次の処理は製品の上側面２おい
て行われねばならないのだから、この上側面２から第一
搬送機素子４を除去し、それから第一接着材料３をも除
去することが必要である。この目的のために、第一接着
材料、すなわち本例においては両面接着箔３上に設けら
れた接着剤が、接着剤の接着力が紫外線放射により低減
され得るように、紫外線に高感度である。そのような紫
外線放射は１６と符号を付けられた処理ステップにおい
て実行される。第一搬送機素子４はこの目的のために紫
外線に対して透過性でなくてはならない。この紫外線は
図２Ｆにおいて矢印７により記号化されている。
【００３１】代りに、適当な種類の第一接着材料の接着
力は、処理ステップ１６に代る処理ステップ１７におい
て、熱エネルギーの供給により低減されてもよい。この
目的のためには、第二接着材料５の温度限界より低い温
度限界を有する接着剤が、第一接着材料、すなわち例え
ば第一両面接着箔３に対して選ばれねばならない。接着
力を低減する目的に対し、一方が紫外線により処理され
且つ他方が温度上昇、すなわち熱エネルギーの供給によ
り処理されることで、及び接着材料がこれに対して適し
た種類であることで、相互から接着材料自身を区別する
こともまた、用いられる接着材料に対して可能である。
【００３２】しかしながら、同じ結果が例として記載さ
れた方法の両方の実施例により達成され、すなわち、第
一搬送機素子４が第一接着材料３、すなわち、接着力が
低減された両面接着箔３と一緒に製品１の上側面２から
除去され得ると言う結果が達成される。これは処理ステ
ップ１８において行われる。製品１はその時それの下側
面により第二搬送機素子６へまだ接続されている。上側
面は別の処理ステップのために露出されている。この状
態が図２Ｇに図式的に示されている。
【００３３】１９〜２３と符号を付けられた処理ステッ
プ及び矢印５３と５４とにより示された上記の処理ステ
ップの変形された系列を具えている、図１に示された方
法の第一の修正においては、製品はブロック１９におけ
る処理ステップによって図１において象徴化された、図
２Ｇに示された状態において電気的機能の試験を受け
る。次に、第二主表面、すなわち、製品１の下側面が、
下側面上の両面接着箔５の接着力を無効にするように、
処理ステップ２０において紫外線を照射される。この処
理ステップは、後者が製品１の他方の主表面へ適用され
ることを除いて、処理ステップ１６と対応している。変
形においては、製品１の下側面上の第二接着材料（両面
接着箔）５が、代りに実行され得る処理ステップ２１に
おいて、接着力を低減するための熱エネルギーの適用に
よって代りに処理されてもよい。処理ステップ２０と代
りの処理ステップ２１との両方が、処理ステップ２２に
おける製品１の下側面からの第二搬送機素子６の、及び
第二接着材料５の除去により追従される。この処理ステ
ップが実行されてしまった後に、その上に形成された電
子回路体の機械的分離箇所を除いて、例えば半導体材料
のウェーハとして、製品１が完成された状態で利用でき
る。矢印５４により記号化されている可能な実施例にお
いては、製品１は今や図１におけるブロック３１により
記号化されたように直接引き出され得て、あるいは代り
に製品１上に形成された電子回路体が、所望として、例
えばウェーハの鋸引きにより、引渡しの前に処理ステッ
プ２３において分離されてもよい。
【００３４】第二の変形においては、図１における矢印
５３により示されたように、電気的機能の試験１９が実
行されてしまった直後に、製品１の引渡しも行われ得
る。その時製品１は第二搬送機素子６上にまだ存在し、
且つ電子回路体はまだ機械的に分離されていない。
【００３５】しかしながら、好適な実施例は図１におい
てステップ２４〜３０により符号化された変形におい
て、本発明による方法を受ける。この実施例において
は、処理ステップ１８における製品１の上側面２からの
第一接着材料３及び第一搬送機素子４の除去が、製品１
の上側面２上に形成された電子回路体が、例えば半導体
材料で作られたウェーハの鋸引きによって機械的に分離
される処理ステップ２４により追従される。しかしなが
ら、処理ステップ２３と対照的に、この機械的分離は、
製品１がまだ第二搬送機素子６へ接続されている本方法
の段階において実行される。結果として、個別の電子回
路体が分離後の第二搬送機素子６上で、相互に対するそ
れらの幾何学的位置で邪魔されないままである。従っ
て、同じ処理ステップとデバイスとが、次の処理ステッ
プ２５において基本的に用いられ得て、そのステップに
おいて電子回路体の電気的機能の試験が、上述された処
理ステップ１９におけるのように実行される。しかしな
がら、ここの利点は電子回路体の機械的処理が完成され
てしまうこと、及び電気的機能の試験２５が、特に半導
体材料のウェーハの鋸引き中に欠けて取れることによ
り、機械的分離の結果としてのみ起こった製造欠陥と不
合格品とをも検出する。特に半導体材料の非常に薄いウ
ェーハから成る製品が今や、この方法において、半導体
製品用の慣習的な処理デバイスによって、処理され、す
なわち試験され且つ分離され得る。このことが非常に脆
い製品の処理を大変容易にする。不正な回路体が電気的
機能の試験２５において普通の方法での色マークにより
確認され、あるいは全体製品１内のそれらの位置が試験
調書又は電子回路の次の分類過程がそれに基礎を置いて
いる何か類似のもの（いわゆるウェーハマップ）の中に
置かれる。
【００３６】電気的機能の試験を具えている、処理ステ
ップ２５を任意に追従する処理ステップ２６と２７と
は、製品１の下側面と第二搬送機素子６との間の第二接
着材料（両面接着箔）５の接着力の無効化を再び具えて
いる。ステップ２６は上述されたステップ２０と同じ方
法で、すなわち、製品１の下側面の紫外線照射により実
行される。ステップ２７はステップ２１と類似してお
り、且つ第二接着材料の接着力を無効にするために、第
二接着材料（両面接着箔）５への熱エネルギーの供給を
具えている。
【００３７】ステップ２６と２７との、すなわち、製品
１の機械的に分離された電子回路体が第二搬送機素子６
から除去されるために利用できる、どちらの方法が選ば
れても、同じ結果が得られる。この除去は処理ステップ
２８において実行される。これは好適には、欠陥の無い
ように認識された回路体が真空ピペットによって処理ス
テップ２５において集められることで行われる。個別の
回路体はこの時処理ステップ２９において引渡しのため
にパックされるので、それらは普通のタブレット、テー
プ、あるいはロールパッキングで利用できるようにな
る。そのように望む場合には、電子回路体はこの状態３
１で供給されるように処理ステップ３０において、例え
ばハウジング内に直ちに取り付けられてもよい。最後
に、矢印５５が別の変形を示し、その変形においては、
パックされる２９の後に電子回路体が取り付けデバイス
へ最初に適切な搬送機上で供給され、それから、取り付
け３０の後に、引渡しのために容易にされる。別の変形
が可能である。
【００３８】記載されたような処理ステップの系列にお
ける別の変形は、図１に矢印５２により示されている。
搬送機素子が矢印５１により示された変形における、製
品１の上側面２上に設けられなかった場合には、処理ス
テップ１６〜１８は省略されるだろう。好適には、処理
ステップ２４はその時搬送機素子６が製品１の下側面上
に設けられてしまった直後に、すなわち、電子回路体が
その後機械的に分離された直後に実行される。
【００３９】搬送機素子は上述されたような形状で安定
でなくてはならないので、寸法的な公差は電気的試験を
実行するために、このデバイスの電気的接触デバイスに
対して、電子回路体の接触点の特に整列に応じられ得
る。硬い搬送機素子はこの要求に最良に応じる。対照的
に、柔軟な搬送機素子は、特に第二接着材料の接着力が
完全に無効にされない場合に、非分離状態におけるの
と、機械的に分離された電子回路体の収集中との両方
で、製品１から取り外すことが容易になる。本発明に用
いられる搬送機素子は、これらの二つの要求の間の妥協
を構成しなくてはならず、すなわち、それらは同じ程度
にこれらの要求に応じねばならない。従って、それらの
搬送機素子は安定な形状で、しかしわずかに柔軟である
あるように好適に構成される。
【００４０】製品１上の電子回路体の機械的分離のため
の方法とデバイスとは既知であり、そこでは製品が標準
化されたフレーム上に固定される。「フィルムフレーム
搬送機(Film frame Carrier ; FFC)」としても知られる
これらのフレームは、慣習的な方法で処理されるべきウ
ェーハが上に固定される箔を具えている。これらのフィ
ルムフレーム搬送機はまた、製品１と（好適には）その
製品１の下側面上に搬送機素子６とを具えている、本発
明による組立品を固定するためにもとのままで用いられ
てもよい。しかしながら、同様に、搬送機素子６がそれ
自身でフィルムフレーム搬送機を形成するように、搬送
機素子６が設計されてもよい。
【００４１】本発明による方法の実際の実施例において
は、半導体材料のウェーハが第一接着材料３として製造
者「古河」からの紫外線二重箔によりウェーハの上側面
２上に積層される。その時０．５ｍｍ厚さの、且つ透明
材料のポリカーボネートディスクが第一搬送機素子４と
して設けられる。第二接着材料５が製造者「日東」から
の温度感応二重箔により形成され、且つ製品１の下側面
上の第二搬送機素子６が０．５ｍｍ厚さのガラスディス
クにより形成される。紫外線照射と熱エネルギーの供給
とが慣習的な紫外線照射デバイスとヒーター板とにより
与えられる。
【図面の簡単な説明】
【図１】 処理系列の一例を示すブロック線図である。
【図２】 半導体技術製品に対する本発明による方法の
適用を明確にするための単純化された図式的な図であ
る。
【符号の説明】
１ 製品 ２ 第一主表面 ３ 両面接着箔 ４ 第一搬送機素子 ５ 第二の両面接着箔 ６ 第二搬送機素子 ７ 矢印
───────────────────────────────────────────────────── フロントページの続き (71)出願人 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ (72)発明者 オラフ ディヒテ ドイツ国 22761 ルルパー ショーセー 133 (72)発明者 フランク ブルマイシュテル ドイツ国 30851 ランゲンハーゲン ヴ ァルスローダー シュトラーセ ４ベー

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 半導体技術におけるほぼウェーハ形状の
    製品を処理する方法であって、該製品は少なくともその
    製品の第一の主表面上に多数の電子回路体の形成のため
    に設計されており、前記電子回路体は第一主表面に対し
    てほぼ垂直に機械的に分離されねばならず、且つ前記製
    品は第一主表面と対向している第二主表面を有している
    製品の処理方法において、 製品の一方の主表面で処理ステップを実行するために、
    接着材料の層が前記製品の対向する主表面上に平らなよ
    うに設けられ、該層上に、前記製品の前記の対向する主
    表面への平らな接続を達成するように、少なくとも実質
    的に安定な形状の搬送機素子が設けられることを特徴と
    している。
  2. 【請求項２】 請求項１記載の方法において、前記接着
    材料と搬送機素子とが前記製品の第一主面へ平らな接続
    を達成するように貼付されることを特徴とする半導体技
    術製品を処理する方法。
  3. 【請求項３】 請求項１記載の方法において、前記接着
    材料と搬送機素子とが前記製品の第二主面へ平らな接続
    を達成するように貼付されることを特徴とする半導体技
    術製品を処理する方法。
  4. 【請求項４】 請求項２記載の方法において、前記接着
    材料と搬送機素子とが前記第一主面上に設けられてしま
    った後に、前記製品が材料の平らな除去を好適に具える
    処理ステップを該製品の第二主面上に受けることを特徴
    とする半導体技術製品を処理する方法。
  5. 【請求項５】 請求項３記載の方法において、前記接着
    材料と搬送機素子が前記第二主表面上に設けられてしま
    った後に、前記製品が該製品の第一主表面上の電子回路
    体の機械的分離のための処理ステップを受けることを特
    徴とする半導体技術製品を処理する方法。
  6. 【請求項６】 請求項３記載の方法において、前記接着
    材料と搬送機素子が前記第二主表面上に設けられてしま
    った後に、前記製品が電子回路体の電気的試験を受ける
    ことを特徴とする半導体技術製品を処理する方法。
  7. 【請求項７】 請求項６と結合して請求項５記載の方法
    において、電気的試験の処理ステップが分離されない製
    品に対するのと同じ方法で機械的分離のためのステップ
    の後に実行されることを特徴とする半導体技術製品を処
    理する方法。
  8. 【請求項８】 請求項１〜７のいずれか１項記載の方法
    において、前記接着材料の接着力が熱エネルギーと照射
    との両方又はいずれか一方によって低減され得ることを
    特徴とする半導体技術製品を処理する方法。
  9. 【請求項９】 請求項８記載の方法において、前記接着
    力が赤外線光による照射によって低減され得ることを特
    徴とする半導体技術製品を処理する方法。
  10. 【請求項１０】 請求項８記載の方法において、異なる
    温度限度を有する接着材料が半導体技術製品の異なる主
    表面上に搬送機素子を設けるために用いられながら、所
    定の温度限度が越えられた場合に、好適には非可逆的
    に、接着力が低減される接着材料を特徴とする半導体技
    術製品を処理する方法。
  11. 【請求項１１】 請求項１０記載の方法において、搬送
    機素子が少なくとも一つの処理ステップ中に接着材料に
    よって製品の両主表面上に設けられること、及び次の過
    程中に最初に除去されるべき搬送機素子がそれにより設
    けられてしまった接着材料が低い方の温度限度を有する
    ことを特徴とする半導体技術製品を処理する方法。
  12. 【請求項１２】 請求項１〜１１のいずれか１項記載の
    方法において、接着剤により両面上を覆われた箔が接着
    材料として用いられることを特徴とする半導体技術製品
    を処理する方法。
  13. 【請求項１３】 請求項１〜１２のいずれか１項記載の
    方法において、以下に定義される、すなわち ａ）製品の第一主表面上への接着材料の第一層の平らな
    貼付のステップ、 ｂ）接着材料の第一層上への第一搬送機素子の準備と、
    それにより平らな接続が製品の第一主表面と第一搬送機
    素子との間に形成されるステップ、 ｃ）機械的と化学的との両方又はいずれか一方での、製
    品の第二主表面からの好適には平らな材料除去のステッ
    プ、 ｄ）製品の第二主表面上への接着材料の第二層の平らな
    貼付のステップ、 ｅ）接着材料の第二層上への第二搬送機素子の準備と、
    それにより平らな接続が製品の第二主表面と第二搬送機
    素子との間に形成されるステップ、 ｆ）熱エネルギーと照射との両方又はいずれか一方の適
    用によって接着材料の第一層の接着力の低減のステッ
    プ、 ｇ）第一主表面からの接着材料の層と第一搬送機素子と
    の除去のステップ ｈ）好適には製品の鋸引きによって、第一主表面上に形
    成された電子回路体の機械的分離のステップ、 ｉ）鋸引きされてない製品と比較して、第二搬送機素子
    上の電子回路体の変えられていない空間的位置にまだ固
    定されている機械的に分離された電子回路体の機能の電
    気的試験、及び非機能的電子回路体の確認のステップ、 ｊ）熱エネルギーと照射との両方又はいずれか一方の適
    用によって接着材料の第二層の接着力の低減、すなわち
    両方の接着材料の接着力が熱エネルギーの適用によって
    低減される場合に、第一接着材料と比較して接着力を低
    減するために、低い方の温度限度が第二接着材料に対し
    て越えられねばならないステップ、 ｋ）第二搬送機素子からの個別の電子回路体の除去のス
    テップ、のような時間系列で、処理ステップが実行され
    ることを特徴とする半導体技術製品を処理する方法。
  14. 【請求項１４】 半導体技術製品において、請求項１〜
    １３のいずれか１項によって前記製品が処理されたこと
    を特徴とする半導体技術製品。
JP11315249A 1998-11-05 1999-11-05 半導体技術製品を処理する方法 Withdrawn JP2000216115A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19850873:5 1998-11-05
DE19850873A DE19850873A1 (de) 1998-11-05 1998-11-05 Verfahren zum Bearbeiten eines Erzeugnisses der Halbleitertechnik

Publications (2)

Publication Number Publication Date
JP2000216115A true JP2000216115A (ja) 2000-08-04
JP2000216115A5 JP2000216115A5 (ja) 2006-12-21

Family

ID=7886696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11315249A Withdrawn JP2000216115A (ja) 1998-11-05 1999-11-05 半導体技術製品を処理する方法

Country Status (5)

Country Link
US (1) US6391679B1 (ja)
EP (1) EP0999583B1 (ja)
JP (1) JP2000216115A (ja)
AT (1) ATE423393T1 (ja)
DE (2) DE19850873A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6803293B2 (en) 2000-08-30 2004-10-12 Nitto Denko Corporation Method of processing a semiconductor wafer
KR100830111B1 (ko) * 2001-10-19 2008-05-20 후지쯔 가부시끼가이샤 반도체 기판용 지그 및 그를 이용한 반도체 장치의 제조방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3768069B2 (ja) * 2000-05-16 2006-04-19 信越半導体株式会社 半導体ウエーハの薄型化方法
DE10032283A1 (de) * 2000-07-03 2002-01-17 Infineon Technologies Ag Trennvorrichtung für Werkstückträger und Verfahren zum Trennen von Werkstücken von einem Träger
DE10117880B4 (de) * 2001-04-10 2009-01-29 Mühlbauer Ag Verfahren zum Vereinzeln von elektronischen Bauteilen aus einem Verbund
DE10128923A1 (de) * 2001-06-15 2003-01-23 Philips Corp Intellectual Pty Verfahren zum Umsetzen eines im wesentlichen scheibenförmigen Werkstücks und Vorrichtung zur Durchführung dieses Verfahrens
DE10128924A1 (de) * 2001-06-15 2003-01-23 Philips Corp Intellectual Pty Verfahren zum Umsetzen eines im wesentlichen scheibenförmigen Werkstücks sowie Vorrichtung zum Durchführen dieses Verfahrens
TWI267168B (en) * 2002-01-15 2006-11-21 Sekisui Chemical Co Ltd Manufacturing method of IC chip
JP2004014956A (ja) * 2002-06-11 2004-01-15 Shinko Electric Ind Co Ltd 微小半導体素子の加工処理方法
JP2004042163A (ja) * 2002-07-09 2004-02-12 Ebara Corp 研磨装置及びその消耗・交換部品の貼付け剥がし方法
TWI223307B (en) * 2003-06-24 2004-11-01 Ind Tech Res Inst Method of forming spacers on a substrate
DE102004010956B9 (de) * 2004-03-03 2010-08-05 Infineon Technologies Ag Halbleiterbauteil mit einem dünnen Halbleiterchip und einem steifen Verdrahtungssubstrat sowie Verfahren zur Herstellung und Weiterverarbeitung von dünnen Halbleiterchips
TWI236058B (en) * 2004-08-06 2005-07-11 Touch Micro System Tech Method of performing double side processes upon a wafer
DE102005036821A1 (de) * 2005-08-04 2007-03-15 Siemens Ag Verfahren zum Transferieren und Vorrichtung zum Handhaben von elektronischen Bauelementen
US20070144668A1 (en) * 2005-12-27 2007-06-28 Kabushiki Kaisha Toshiba Double-side mounting apparatus, and method of manufacturing electrical apparatus
US8604498B2 (en) * 2010-03-26 2013-12-10 Tsmc Solid State Lighting Ltd. Single phosphor layer photonic device for generating white light or color lights
CN103370780B (zh) * 2011-02-18 2016-01-20 应用材料公司 晶片级分割的方法和系统
US8969177B2 (en) * 2012-06-29 2015-03-03 Applied Materials, Inc. Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
EP2717307A1 (en) 2012-10-04 2014-04-09 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Releasable substrate on a carrier
US9196535B2 (en) 2013-06-18 2015-11-24 Infineon Technologies Ag Method and apparatus for separating semiconductor devices from a wafer

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3783499A (en) * 1972-01-24 1974-01-08 Bell Telephone Labor Inc Semiconductor device fabrication using magnetic carrier
CA1003122A (en) * 1973-04-30 1977-01-04 Lewis H. Trevail Method of making multiple isolated semiconductor chip units
DE2431987C2 (de) * 1974-07-03 1983-09-01 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Verbinden eines mit höckerförmigen Anschlußelektroden versehenen Halbleiterbauelements mit einem Träger
US4138304A (en) * 1977-11-03 1979-02-06 General Electric Company Wafer sawing technique
DE3040675A1 (de) * 1980-10-29 1982-05-06 Philips Patentverwaltung Gmbh, 2000 Hamburg Verfahren zum bearbeiten von halbleiterscheiben
US4961804A (en) * 1983-08-03 1990-10-09 Investment Holding Corporation Carrier film with conductive adhesive for dicing of semiconductor wafers and dicing method employing same
JPS618938A (ja) 1984-06-25 1986-01-16 Toshiba Corp 半導体素子の製造方法
JPS6189388A (ja) 1984-10-08 1986-05-07 光映工芸株式会社 布帛の染色方法
JPS61112345A (ja) * 1984-11-07 1986-05-30 Toshiba Corp 半導体装置の製造方法
JPH0740609B2 (ja) * 1985-12-20 1995-05-01 セイコー電子工業株式会社 半導体装置の製造方法
DE3639266A1 (de) * 1985-12-27 1987-07-02 Fsk K K Haftfolie
SG52223A1 (en) * 1992-01-08 1998-09-28 Murata Manufacturing Co Component supply method
JPH05341000A (ja) 1992-06-05 1993-12-24 Fujitsu Ltd 半導体チップの試験方法
JP3211428B2 (ja) * 1992-11-04 2001-09-25 株式会社村田製作所 ダイシング装置
US5393706A (en) * 1993-01-07 1995-02-28 Texas Instruments Incorporated Integrated partial sawing process
US5456404A (en) 1993-10-28 1995-10-10 Digital Equipment Corporation Method of testing semiconductor chips with reusable test package
DE19613561C2 (de) 1996-04-04 2002-04-11 Micronas Gmbh Verfahren zum Vereinzeln von in einem Körper miteinander verbundenen, elektrisch getesteten elektronischen Elementen
DE19739684B4 (de) * 1997-09-10 2006-04-13 Robert Bosch Gmbh Verfahren zur Herstellung von Chipstapeln

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6803293B2 (en) 2000-08-30 2004-10-12 Nitto Denko Corporation Method of processing a semiconductor wafer
KR100830111B1 (ko) * 2001-10-19 2008-05-20 후지쯔 가부시끼가이샤 반도체 기판용 지그 및 그를 이용한 반도체 장치의 제조방법
US7395847B2 (en) 2001-10-19 2008-07-08 Fujitsu Limited Jig for a semiconductor substrate
US7571538B2 (en) 2001-10-19 2009-08-11 Fujitsu Microelectronics Limited Vacuum fixing jig for semiconductor device

Also Published As

Publication number Publication date
ATE423393T1 (de) 2009-03-15
DE59914963D1 (de) 2009-04-02
DE19850873A1 (de) 2000-05-11
EP0999583A2 (de) 2000-05-10
US6391679B1 (en) 2002-05-21
EP0999583B1 (de) 2009-02-18
EP0999583A3 (de) 2000-11-22

Similar Documents

Publication Publication Date Title
JP2000216115A (ja) 半導体技術製品を処理する方法
JP2000216115A5 (ja)
US6429506B1 (en) Semiconductor device produced by dicing
KR100383265B1 (ko) 웨이퍼 보호 테이프 제거용 반도체 제조장치
TWI404196B (zh) 固體攝像元件模組之製造方法
US7442581B2 (en) Flexible carrier and release method for high volume electronic package fabrication
US6153536A (en) Method for mounting wafer frame at back side grinding (BSG) tool
US7160410B2 (en) Method of transferring a substantially disc-shaped workpiece, and device for carrying out this method
US7169248B1 (en) Methods for releasably attaching support members to microfeature workpieces and microfeature assemblies formed using such methods
TWI264076B (en) Method for processing multiple semiconductor devices for test
KR20200046937A (ko) 웨이퍼 분리 방법 및 웨이퍼 분리 장치
KR20200021537A (ko) 반송 장치, 기판 처리 시스템, 반송 방법 및 기판 처리 방법
JPH09330940A (ja) 半導体装置の製造方法
KR100919964B1 (ko) 투명 기판 상의 컬러 이미지 센서 및 그 제조 방법
CN102082073B (zh) 制造装置、测试装置、制造方法及集成电路封装件
JP2008135795A (ja) 半導体装置およびその製造方法
US3554832A (en) Process for handling and mounting semiconductor dice
US5628855A (en) Method of picking up an electric device
US6670551B2 (en) Image sensing component package and manufacture method thereof
JPS6323334A (ja) 半導体素子処理方法
KR20240050457A (ko) 기판 처리 방법 및 기판 처리 장치
KR20210005078A (ko) 기판 처리 시스템 및 기판 처리 방법
US3668774A (en) Method of separating semiconductor chips from a semiconductor substrate
JP2007129032A (ja) 半導体ウェーハの処理用治具及び半導体ウェーハの処理方法
WO1996017504A1 (en) Ceramic package and method for forming the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061102

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061102

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080428

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090911