JP3386126B2 - 回路ダイスをウエーハから分離するための方法および装置 - Google Patents

回路ダイスをウエーハから分離するための方法および装置

Info

Publication number
JP3386126B2
JP3386126B2 JP50450294A JP50450294A JP3386126B2 JP 3386126 B2 JP3386126 B2 JP 3386126B2 JP 50450294 A JP50450294 A JP 50450294A JP 50450294 A JP50450294 A JP 50450294A JP 3386126 B2 JP3386126 B2 JP 3386126B2
Authority
JP
Japan
Prior art keywords
film
wafer
die
dice
station
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP50450294A
Other languages
English (en)
Other versions
JPH07509351A (ja
Inventor
ロバーツ，カール・エム，ジュニアー
ロング，ルイス・エイチ
ラッゲリオ，ポール・エイ
Original Assignee
アナログ・ディバイセス・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アナログ・ディバイセス・インコーポレーテッド filed Critical アナログ・ディバイセス・インコーポレーテッド
Publication of JPH07509351A publication Critical patent/JPH07509351A/ja
Application granted granted Critical
Publication of JP3386126B2 publication Critical patent/JP3386126B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B81C1/00888—Multistep processes involving only mechanical separation, e.g. grooving followed by cleaving
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D1/00—Working stone or stone-like materials, e.g. brick, concrete or glass, not provided for elsewhere; Machines, devices, tools therefor
    • B28D1/003—Multipurpose machines; Equipment therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0058—Accessories specially adapted for use with machines for fine working of gems, jewels, crystals, e.g. of semiconductor material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/02—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/54466—Located in a dummy or reference die
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mining & Mineral Resources (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)

Description

【発明の詳細な説明】 （技術分野） 本発明は、複数のダイスを含むウエーハから個々の集
積回路ダイスを分離するための方法および装置に関す
る。更に、本発明は、非常に壊れやすい構成要素を含む
ウエーハを裁断するための方法および装置に関する。
（背景技術） 電子およびコンピュータ産業における使用されるマイ
クロチップの製造において、典型的に、通常は格子パタ
ーンで配列された複数の個々のダイス（またはチップ）
を含むウエーハが製造される。個々のダイス間のウエー
ハのセクションはストリートと名付けられる。図1Aおよ
び図1Bは、例示的なウエーハ10を示す。図1Aはウエーハ
の平面図であり、図1Bは図1AにおけるセクションＡの拡
大図である。参照番号14は個々のダイスを示し、参照番
号12は個々のダイス14を分割するストリートを示す。ス
トリート12は、単に、構成要素が配置されず、各個のダ
イス14の境界を画成するウエーハの領域である。集積回
路および他の構成要素は、ウエーハの１つの表面、例え
ば面15上にのみ存在する。反対側の面（図１には示され
ない）は空白である。
１つのウエーハを含む個々のダイス14は、全てのスト
リートに沿ってウエーハを裁断することによりウエーハ
から切取られ、これによりウエーハを両軸方向に個々の
ダイスへ物理的に分割する。
各ウエーハを個々のダイスへ分割するための標準的な
業界の実態については以下に記述する。
第一に、ウエーハ10は、平坦な面上に裏返しに（即
ち、ダイス14の回路側15をうつむけに向け、回路でない
側を表に向けて）置かれる。開口を画成する金属フィル
ム・フレームは、ウエーハがフィルム・フレームの開口
の周囲内に置いてウエーハ上に重ねられる。次に、プラ
スチック・フィルムを金属フィルム・フレーム上および
ウエーハの背面（回路でない側）上に重ねられる。プラ
スチック・フィルムは、フィルム・フレームと接触する
側とウエーハの背面とに接着剤で被覆されることが望ま
しい。次に、前記フィルムとフィルム・フレームとの間
に力を加えて、フィルムをしてウエルをフレームに接着
させる。この力を加えるための１つの可能な手法は、ウ
エーハとフィルム・フレーム上にロール・ピンを走らせ
てフィルムをウエーハの背面とフィルム・フレームの面
に対して接着することである。ウエーハはこの時フィル
ムに取付けられ、このフィルムは更にフィルム・フレー
ムに対して取付けられる。
ウエーハ、フィルムおよびフィルム・フレームの組合
わせ（以下本文では、フィルム・フレーム組立体）は、
次に、ウエーハの上面の回路が表を向くようにひっくり
返される。次に、フィルム・フレーム組立体は、裁断ス
テーションにおいて可動パレット上に置かれる。前記の
裁断機械は、典型的には、カメラと、ウエーハ上のスト
リート（street）を鋸刃と整合させるようにパレットの
運動を制御する光パターン認識ソフトウエアを用いるコ
ンピュータ化された光学系とを含んでいる。このことは
また、カメラによりスクリーン上に得られるビデオ・イ
メージを観察して、所望の場所に対するパレットの位置
を手動調整することにより、手動で行うこともできる。
次に、パレットおよびウエーハは、ストリートに沿って
裁断するため鋸歯の下方へ前送される。一般に、ウエー
ハは、第１の方向に整合された第１の複数の平行なスト
リートを含み、第２の複数の平行ストリートが前記第１
の複数のストリートに対して直角に整合され、これによ
り直交するストリート間にブロックを含むここのダイス
で格子を画成する。
従って、ウエーハはストリートに沿って裁断するため
鋸刃を通るように前送され、裁断方向に対して平行スト
リート間の間隔に等しい距離だけ側方へずらされ、次の
ストリートの裁断のため鋸刃を通るように前送される。
このプロセスは、全ての第１の複数の平行ストリートが
裁断されるまで反復される。次に、パレットおよびウエ
ーハは90゜回転され、ウエーハが鋸刃を通るように第２
の直交方向に全ての平行ストリートを通って裁断するた
め再び複数回鋸刃を通るように前送される。
鋸刃の高さは、鋸刃がウエーハを完全に裁断せず、フ
ィルムを切り通すのではなく接触して切れ目を入れるよ
うに調整される。プラスチック・フィルムは、厚さが約
0.076mm（約３ミル）のマイラー（Mylar:登録商標。Myl
arは、米国デラウエア州WilmingtonのE.I.Du Pont de
Nemours ＆ Companyの登録商標）でよい。鋸刃高さ
は、例えば、フィルムを約0.038mm（約1.5ミル）だけ切
り込むように設定される。
裁断プロセスにおいて（during the sawing proce
ss）、ウエーハは、ウエーハの表面ならびに鋸刃表面に
対してウエーハおよび鋸刃の冷却のため噴霧される。
裁断作業の後、ウエーハは洗浄ステーションへ送ら
れ、ここで脱イオン水を噴霧され、裁断作業により生じ
る残留シリコン・スラリー（silicon slurry）を洗浄
するためブラシが掛けられる。典型的には、次にウエー
ハは、水洗およびブラシ掛け作業が完了した後に乾燥さ
れる。
この乾燥は、ウエーハの高速回転によって洗浄ステー
ションにおいて行われ、あるいはまた、ウエーハは取外
されて熱乾燥のため炉に対して入れられる。他の乾燥法
もまた可能である。
洗浄の後、フィルム・フレーム組立体は、拾上げ定置
ステーションへ送られて、ここで取外された個々のダイ
スがフィルムから取外される（このフィルムに対して、
ダイスは依然として接着されている）。
拾上げ定置ステーション（pick−and−place statio
n）は、個々のダイスをフィルムから取外してこれらダ
イスを例えば担体に定置する。一般に、金属フィルム・
フレーム（これに対して、個々のダイスが依然として接
着されている）が拾上げ定置ステーションにおける可動
の切込み付きホルダーへ送られ、このホルダーはニード
ルまたはニードル束を含むアンビル上に配置されてい
る。カメラがこのアンビルおよびフィルム・フレーム組
立体上に配置されて、フィルム・フレーム組立体上のダ
イスのイメージを得る。このイメージは、光パターン認
識システムで処理され、フィルム・フレーム組立体の位
置がアンビルに対してダイスを整列させるように調整さ
れる。次にフィルム・フレーム組立体は、所定位置に緊
締され、機構がフィルムをウエーハの周囲を越えて把持
してフィルムを迅速に外側へ引張る。フィルムの引張り
は、ダイスの縁部においてフィルムがダイスに接着する
ことを減らすように働く。引張る動作の後、アンビルを
用いてダイスをフィルムから更に分離する。アンビル
は、選択されたダイスの下方でフィルムと接触し、フィ
ルムを穿刺してダイスを上方へ押上げるように上方へ前
送されるニードルまたはニードル束を含んでいる。
また、コンピュータおよびパターン認識ソフトウエア
の制御下で、真空を備えたプローブをもつアームが、ダ
イスの上面上方に配置される。このアームは、プローブ
をダイスと接触するように降下させ、真空がダイスをプ
ローブへ接触させる。次にアームは、ダイスを上方かつ
フィルムから離れるように上昇させてこのフィルムを格
子担体へ移送するように制御され、この担体でアームは
担体のスロットにダイスを置くように降下し、真空が遮
断されてダイスが担体に配置されるようにする。典型的
には、拾上げ定置ステーションは、格子担体のイメージ
を取るように配置された第２のカメラと、ダイスが格子
担体の適当な収容部に置かれることを保証するためのコ
ンピュータ制御部とを含む。ダイスは、次に、更なる処
理のため次のステーションへ搬送することができる。
米国特許出願第07/569,080号、同第07/872,037号、同
第07/899,765号は、モノリシック加速度計マイクロチッ
プに関するものである。これらの米国特許出願は、本願
と同じ譲受人に譲渡され、その開示内容は参考のため本
文に援用される。前記マイクロチップは、加速度作用力
を検出する懸架された微小構造と、センサからの信号を
有効出力に分解する集積回路との両方を含む。前記セン
サは可変キャパシタンス・コンデンサであり、そのキャ
パシタンスが以下に述べるように加速度に応じて変化す
る。このコンデンサの１つのノードは、一連のポスト上
で基板上に懸架されたポリシリコン・ブリッジを含む。
このポリシリコン・ブリッジは、横断方向に伸びる複数
のフィンガ（以下本文では、ビーム・フィンガ）を持つ
懸架された長手方向ビームを含む。各ビーム・フィンガ
毎に、平行かつ密に接近した状態で配置された対応する
静止フィンガがある。この静止フィンガは、コンデンサ
の他のノードを含む。前記ブリッジおよびフィンガの全
てが、導電性を有する。ビーム・フィンガを含むブリッ
ジは、静止フィンガとは異なる電圧に荷電されている。
ポリシリコンは、フィンガを含むブリッジがビーム・フ
ィンガと静止フィンガ間の間隔、従ってセンサのキャパ
シタンスが変化するように、加速度作用力の下で揺動す
るように弾性を有する。センサからのキャパシタンス信
号は、加速度作用力の大きさを表わす有効出力出力信号
を生じる同じ基板上の分解回路へ送られる。
モノリシック加速度計チップが製造される時、チップ
の回路部分がパッシベーションで被覆されてこれを保護
する。しかし、微小構造は、これが自由に運動できねば
ならないためパッシベート（passivate）することがで
きない。望ましい実施例においては、前記微小構造はマ
イクロチップ（即ち、ダイス:die）の実質的に中心に配
置される。微小構造が弾性を有するように非常に小さな
ポリシリコン・セクションからなるという事実、および
パッシベーションで被覆されないという事実により、微
小構造は非常に壊れやすく、製造中から最終的パッケー
ジング工程まで微小構造を損なわないように非常な注意
が払われなければならない。１組のモノリシック加速度
計ダイスを含むウエーハが先に述べたように標準的なダ
イス分離プロセスに送られたならば、微小構造は破壊さ
れることになろう、裁断プロセスにおいて用いられる水
噴霧は、この微小構造を破壊することがある。微小構造
が裁断作業における水噴霧に偶然残存しても、これら微
小構造は洗浄作業における以降の噴霧およびブラシ掛け
において破壊されることになろう。更に、微小構造がこ
れら２つの工程に残存しても、この微小構造はおそらく
は、ダイスを拾上げて格子単体に定置する真空アームに
よる拾上げ／定置ステーションにおいて破壊されよう。
従って、本発明の目的は、複数のダイスを含むウエー
ハから個々のダイスを分割するための改善された方法お
よび装置の提供にある。
本発明の更なる目的は、複数のダイスを含むウエーハ
から個々のダイスを分割するための、ダイスの壊れやす
い部分を破壊しない方法および装置の提供にある。
（発明の概要） 本発明においては、ウエーハの背面をフィルムに取付
ける代わりに構成要素を含む上面がフィルムに取付けら
れることを除いて、ウエーハは従来技術における如き薄
いプラスチック・フィルムに取付けられる。ウエーハ上
のダイスがフィルムに対して接着されるならば破損され
るおそれがある、特に壊れやすい構成要素を含むなら
ば、取付けの前に、ホールがウエーハ上の各ダイスにお
ける微小構造まで整合するように、ある大きさと相互に
相対的位置のホールがフィルムに穿孔される。
フィルムは、ウエーハの挿入に先立ってフィルム・フ
レームに載せられてこれに取付けられる。次に、フィル
ム・フレーム組立体がホール穿孔装置に定置され、この
装置がウエーハ上の微小構造（microstructures）と対
応するようにホールをフィルムに正確に穿孔する。従っ
て、ウエーハは、微小構造領域（microstructures reg
ions）がホールに対して隣接するように、フィルムに対
して平行かつ隣接して高精度に整合される。次に、ウエ
ーハの回路側がフィルムと接触してこれに接着状態とな
るようにフィルムおよびウエーハが接触させられる。ウ
エーハ上の微小構造領域は、これらがフィルムのホール
に隣接するので、フィルムとは接触することはない。
ホールの穿孔作業（punching operation）の間、別
の組のホール（本文では、整合ホールと呼ぶ）が、ウエ
ーハがフィルムに取付けられる時ウエーハの周囲の外側
となる場所でフィルムに穿孔される。ウエーハがフィル
ム上で裏返しに取付けられるのでストリートが見えない
場合でさえ、ウエーハがフィルムに取付けられる時ウエ
ーハ上のストリートの位置が整合ホールに対して正確に
判るように、これらのホールは、微小構造ホールに対し
て高精度に配置され整合される。従って、裁断ステーシ
ョンのカメラは、鋸刃を実際のストリートではなく、ス
トリートに対して整合するための整合ホールを用いるこ
とになる。あるいはまた、フィルムその他にインクの点
または他の指標を付けることもできる。
本発明の望ましい実施例によれば、穿孔されたホール
の開口端部を封止し、かつ微小構造領域を封止して水お
よび埃がこれに達することを防止するために、第１のプ
ラスチック・フィルムの背面に対して別の薄いプラスチ
ック・フィルムが接着される。
フィルムの第２の層がフィルムの第１の層に接着され
た後、フィルムとウエーハの２つの層を含むフィルム・
フレーム組立体が、ウエーハを裏返しにした状態で専断
ステーションでパレット（または、チャック・プレー
ト）に載置される。裁断ステーション上のカメラがウエ
ーハを観察して、パターン認識ソフトウエアが整合ホー
ルの位置を決定する。次いで、パレットが、ストリート
（その位置が整合ホールに対して既知である）を鋸刃に
整合するように移動させられる。その後通常の裁断作業
が行われ、そこで第１の直交方向における全てのストリ
ートが裁断され、ウエーハは90゜回転され、他の直交方
向のストリートが次に裁断される。微小構造がフィルム
により封止される故に、水噴射は微小構造に影響を及ぼ
さない。
次に、フィルム・フレーム組立体が拾上げ定置ステー
ションへ送られる。フィルム・フレーム組立体は、ウエ
ーハを裏返しにした状態で拾上げ定置ステーションにお
けるスロットに置かれる。ニードル組立体は、フィルム
・フレーム組立体の下方から立上がってフィルムを押圧
し、これによりフィルムが撓む時個々のダイスを引上げ
る。ボール・ポイント・ニードルの束を含む特殊なニー
ドル組立体が本発明の望ましい実施例において用いられ
る。ニードルからの圧力で破壊されるおそれがある、ニ
ードルが微小構造領域に隣接するフィルムに接触するこ
とを防止するように、ニードルは微小構造領域（即ち、
フィルムのホール）を包囲するように配置される。
真空プローブが端部においてダイス上方に配置された
アームがダイスの先端部上で揺動して、真空が（この点
で上方を向く）ダイスの回路でない側に達してこれをフ
ィルムから引きはがす。このアームは、真空プローブが
端部において第１のアームの下方に（従って、ダイスの
下方にも）配置された第２のアームに向けて揺動して、
ダイスを第２のアームにおけるプローブに置く。第２の
プローブが接触して真空が回路側をうつぶせにしたダイ
スに達する。再び、微小構造の破損を防止するために、
このアームにおけるプローブが特に設計される。このア
ームにおける真空プローブは、真空が微小構造に影響を
及ぼさないように微小構造を包囲する環状リングを含
む。第２のアームは、その長手方向軸上で180゜回転
し、その結果ダイスが構成要素が表を向いた状態で指向
される。第２のアームは、プローブを例えば格子担体の
上方に置くように配置され、ダイスが格子単体に置かれ
るように真空を解放する。この時、ダイスは、回路側を
表に向けた状態で格子担体にある。
（図面の簡単な説明） 図1Aは、複数のダイスを含む例示的ウエーハの回路支
持面の平面図、 図1Bは、図1Aに示されるウエーハのセクションＡの平
面図、 図２は、フィルム・フレームの平面図、 図３は、第１のフィルム層を支持する図２のフィルム
・フレームの平面図、 図４は、ホール穿孔ステーションにより処理された
後、第１のフィルム層を支持する図２および図３のフィ
ルム・フレームの平面図、 図５は、回路側がフィルムに面した状態でウエーハが
取付けられた図２、図３および図４のフィルム・フレー
ム組立体の平面図、 図６は、本発明において使用することができる例示的
な拾上げ定置ステーションの第１の部分の断面図、 図７は、図６に示される例示的な拾上げ定置ステーシ
ョンの第２の部分の側面図、 図８は、本発明の拾上げ定置ステーションにおいて使
用される例示的な真空プローブ先端部の断面平面図、 図９は、図６および図７に示された例示的な拾上げ定
置ステーションの第３の部分の断面図、 図10は、本発明の装置の構成要素を示すブロック図で
ある。
（実施例） 本発明のプロセスおよび装置については、先に述べか
つ本文に援用する前掲の米国特許出願に述べた如きモノ
リシック加速度計ダイスを含むウエーハに関して次に記
述する。しかし、当業者には、以下に説明する方法およ
び装置は他のダイスの裁断に使用されるように修正する
ことができることが明らかであろう。
図２は、本発明のプロセスおよび装置における使用さ
れる例示的なフィルム・フレームの平面図である。フレ
ーム16は、例えば金属またはプラスチックから作られ、
周囲20を有する略々円形の開口18を画成する薄いフレー
ムである。薄いプラスチック・フィルムが、図３に示さ
れるようにこのフレームに取付けられることになる。こ
のフィルムは、本文に述べるプロセスにわたりウエーハ
に対する担体として働く。フィルム26は、厚さが約0.12
7mm（約５ミル）のマイラー（Mylar、登録商標）フィル
ムであることが望ましい。フィルム26は、このフィルム
26をフィルム・フレーム16の面24およびウエーハに対し
て接着させる片側における接着剤で覆われている。
少なくとも１つの望ましい実施例では、フィルム・フ
レームはフィルム担体ステーションにおけるパレットに
載置され、このステーションは、フィルムがローラから
フィルム・フレームへ繰出すことができるようにパレッ
トに隣接したフィルム・ローラを含む。フィルムは、こ
のローラから繰出され、フィルム・フレーム16の面24上
に平坦に置かれる。ゴムのローリング・ピンを用いて、
フィルムに圧力を加えてこのフィルムをフィルム・フレ
ームの面24に対して良好な接触を行ってこのフィルムに
接着するように下方へ押付ける。次いで、全ての余剰フ
ィルムを取除くためフィルム・フレーム16の周囲22にお
いて裁断するため、ナイフを用いることができる。
次にフィルム・フレーム組立体はホール穿孔ステーシ
ョンへ送られ、ここでこの組立体は開口がフィルム・フ
レームの開口18と略々対応したパレットに載置される。
穿孔ステーションは、フィルムにホール28を穿孔するた
めの穿孔組立体を含む（図４参照）。穿孔ステーション
は、ウエーハにおける微小構造の相対的位置に対応する
プログラム可能な予め定めたパターンでフィルムにホー
ル28を穿孔するようにプログラムされる。このパンチ
は、微小構造より僅かに大きい大きさのホールを穿孔す
るように選択される。ウエーハがフィルム・フレーム組
立体に固定される時は、ホールが微小構造と一致するよ
うに、ウエーハをホールと整合させることは困難であ
る。
ウエーハがフィルムに接着される時に別の組の整合ホ
ール30aおよび30bがウエーハの周囲を越えるようにこれ
らホールがフィルムに穿孔される。整合ホール30aは第
１の方向に第１の線を規定し、整合ホール30bは第１の
方向と典型的に直交する第２の方向に第２の線を規定す
る。ウエーハがフィルムに接着される時ウエーハのスト
リートの位置に対して整合ホール30aおよび30bにより規
定される線の位置が正確に知られるように、これら整合
ホールがホール28に対して正確に配置される。必ずしも
整合ホール30aおよび30bがウエーハの所与のストリート
と同じ線上にはない。例えば、図４において、ホール30
aがホール28の線を２等分する線を定義することが判
る。従って、ストリートが明らかに微小構造を通り得な
いため、ホール30aはストリートとは同じ線上にない。
しかし、微小構造がホール28と一致するようにウエーハ
がフィルムに接着される時、ホール30aにより規定され
る線に対して平行なストリートが存在するが、この線か
ら既知の距離だけずれること、また第１の直交方向にお
ける全てのストリートがこのストリートに平行しかつ別
の既知の距離だけ相互に偏在することが判る。
あるいはまた、整合インク点を整合ホールの代わりに
フィルムに付けることもできる。検査中に受入れ得ない
ダイスにインク点を付すことは一般的な当業界の慣例で
ある。インク点を受入れ得ないダイスに付す装置は、ウ
エーハの周囲を越えるフィルムに整合インク点を付すよ
うに容易に修正することができる。例えば、標準的な検
査プロトコルでは、ダイスは半自動検査ステーションに
おける顕微鏡下で検査される。オペレータが受入れ得な
いダイスを観察する時、オペレータが直線上のウエーハ
をインク点塗布器へ移動するステーションにおけるボタ
ンを押して顕微鏡下のダイスがその時塗布器下方にある
ようにする。この時塗布器は１滴のインクをダイスに付
け、ウエーハは再び顕微鏡下のその前の位置へ移動され
る。この同じ検査ステーションは、ウエーハの周囲を越
えるフィルム・フレームにおけるフィルムに整合インク
点を付けるようにすることができる。例えば、本発明の
穿孔されたフィルム・フレーム（即ち、微小構造の間隙
ホールを持つ）を検査ステーションに置くこともでき
る。次にオペレータは、ウエーハの外側縁部に近いビー
ム間隙ホールが顕微鏡下に置かれるようにフィルム・フ
レームを移動する。インクの塗布器へ移動する時、顕微
鏡下方のホールではなくこれから指定される距離だけ偏
在するフィルム上の場所でのインク塗布器がインク点を
滴下するように通常の検査中に使用されるものとは僅か
に異なる距離だけウエーハが直線で移動されるように、
ウエーハが移動される移動距離は、顕微鏡からインク塗
布器へ移動するようオペレータがボタンを押すように変
更することができる。オペレータは、単に一連の微小構
造間隙ホールを顕微鏡下に置いて、直線を規定するウエ
ーハの周囲を越えてインク点を生じるようにボタンを押
すだけである。
この時点で、フィルム・フレーム組立体がフィルム担
体ステーションへ戻され、望ましくは約0.076mm（約３
ミル）の厚さのマイラー・フィルムである第２のフィル
ム層が第１のフィルム層に接着される。第２のフィルム
層はホールを持たず、従って第１のフィルム26の層に穿
孔されたホール28、30aおよび30bの一端部を封止する。
あるいはまた、ウエーハがフィルム・フレーム組立体に
取付けられた後に第２のフィルム層を付加することがで
きる。
その時ウエーハは、第１のフィルム26の層の反対側
（即ち、ホールが依然として露出される側）に固定され
なければならない。第一に、ウエーハは回路側を上に向
けて高精度の整合ステーションおよび取付けステーショ
ンにおけるチャックに置かれる。前記チャック上に配置
された１対のカメラが、チャック上方に配置されたウエ
ーハの異なる領域のイメージを得る。これらイメージ
は、１対のビデオ・スクリーンへ送られる（１つのモニ
ターの分割スクリーンに示される）。オペレータはこの
ビデオ・イメージを観察し、所望の位置にウエーハを整
合させる。例えば、ビデオ・モニターは、その上に整合
目的のために使用することができる十字毛髪線（cross
hairs）が表わされる。次に、ホールが依然露出され
る第１のフィルム・フィルム26の層の側がウエーハの回
路側に向けて下向きになるように、フィルム・フレーム
組立体がフィルム・フレームを下に向けてチャック上方
のスロットに挿入される。フィルム・フレーム組立体が
装置に挿入されると、カメラがフィルムのホールのイメ
ージを撮る。この時、オペレータがホールの新しいイメ
ージを観察してこれらホールをウエーハに関して適正な
向きとなるように整合する。本発明の更に望ましい実施
例では、整合ステーションがコンピュータ制御され、フ
ィルム・フレームにおけるホールのウエーハに対する整
合が自動的に行われるようにパターン認識ソフトウエア
を含む。
本発明においては、フィルムをウエーハに接着するた
めにローリング・ピンは使用できないが、これはローリ
ング・ピンが整合を乱し得るためであり、また更に重要
なこととしてローリング・ピンが微小構造を破損するお
それがある故である。従って、本発明の望ましい実施例
においては、整合および支持ステーションが真空を形成
するため封止され抜気することができるように設計され
る。そのため、フィルムとウエーハとが相互に接着する
ようにウエーハを含むチャックをフィルムと接触状態に
させることができる。更に望ましくは、フィルムとウエ
ーハとの間の抜気および接触の後に、チャンバが大気圧
に再び加圧されることによってフィルムとウエーハとの
間に圧縮力を及ぼし、ウエーハの回路側とフィルムとの
間に充分な接着を保証する。
図５は、ウエーハ32が、その回路でない側33をフィル
ム26とは反対方向に向けた状態でフィルム26に接着され
た後のフィルム・フレーム組立体を示している。ホール
28は、ウエーハの下側にあって見えない。しかし、ホー
ル30aおよび30bはウエーハの周部35を越えて露出され
る。ウエーハ32を含むフィルム・フレーム組立体はこの
時裁断ステーションにおけるパレットに載置される。こ
のパレットは、ウエーハをテーブルに対して固定的に押
付けるように真空が加えられるテーブルである真空チャ
ックでよい。前記裁断ステーションは、フィルム・フレ
ーム組立体のイメージを撮ってホール30aまたは30bの位
置を決定するカメラを含んでいる。裁断ステーション
は、ホール30aおよび30bにより規定される線に対する各
ストリートの相対的位置を示すウエーハのマップでプロ
グラムされる。次いで、前記パレットおよびフィルム・
フレーム組立体が鋸を通るように前送され、第１の直交
方向に各ストリートを裁断するのに必要な回数鋸刃の裁
断方向に対して側方に変位される。前記パレットは、90
゜だけ回転され、第２の組の整合ホールに対して再び整
合されて、パレットおよびフィルム・フレーム組立体が
鋸に向けて送られ、第２の直交方向に全てのストリート
を通って裁断するのに必要な回数だけ側方に変位され
る。裁断ステーションの公差が90゜の回転および直線距
離に関して充分に小さければ、第２の組の整合ホールに
関してウエーハを再び整合する必要がない。
鋸刃の高さは、ウエーハを完全に裁断し、かつ第１の
フィルム層を完全に裁断することなく切れ目を入れるよ
うに選定される。
望ましい実施例においては、約0.889mm（約35ミル）
の露出で約0.033mm（約1.3ミル）の厚さであり、約30,0
00rpmの速度で回転する。第１のフィルム層は、厚さが
約0.127mm（約５ミル）であり、第２のフィルム層は厚
さが約0.0762mm（約３ミル）である。鋸刃の高さは、第
１のフィルム層に対して約0.06125mm（約2.5ミル）だけ
切込むように設定される。鋸刃は、ダイヤモンド・チッ
プの裁断面を持つカーバイド鋸刃である。
ウエーハの裁断において周知のように、裁断プロセス
において、脱イオン水の噴流がウエーハを冷却状態に保
持するためウエーハに対して吹きかけられる。別の水噴
射が鋸刃を冷却状態に保持するため鋸刃に対して吹きか
けられる。発明の背景の章に述べたように、この水噴射
は、水がしたたる程度まで遅くしても、水噴射はウエー
ハ上に露出された微小構造を通常破損することがある。
しかし、ウエーハ32がその回路側を下に向けてフィルム
26に接着される本発明においては、水がウエーハの回路
側に浸透して微小構造を破損し得ないように、微小構造
がウエーハの背面とフィルムとの間に封止される。従っ
て、微小構造ならびにウエーハ上の他の回路は、水によ
り影響を受けることがない。裁断プロセスの後、ウエー
ハを含むフィルム・フレーム組立体は通常の洗浄プロセ
スに進み、このプロセスは脱イオン水による別の噴射
と、シリコン・スラリーを除去するブラッシングとを含
む。再び、ウエーハ32がその回路側31をフィルム26と接
触させてフィルム26に接着されるので、微小構造および
他の全ての回路は水から封止され、水によって影響を受
けることがない。
次に、フィルム・フレーム組立体は、個々のダイスを
フィルムから取外す拾上げ定置ステーションへ送られ
る。この拾上げ定置ステーションは、典型的にはダイス
を格子担体かあるいは更なる処理のため別のフィルム・
フレームに載置する。
この拾上げ定置ステーションは、標準的な拾上げ定置
ステーションと類似するが、幾つかの主要な相違を持
つ。第一に、当該拾上げ定置ステーションは、回路側31
が表に向くようにダイスを格子担体上に載置する前にダ
イス上方に移動しなければならない。更に、ニードルお
よび真空プローブが非常に壊れやすい微小構造を確実に
破損しないように注意が払われねばならない。
図６は、本発明において使用される例示的な拾上げ定
置ステーションの第１の部分を全体的に示す断面図であ
る。この拾上げ定置ステーションは、フィルム・フレー
ム組立体が定置される第１のスロット40を含む。ウエー
ハ32および個々のダイス50、52、54、56などのイメージ
を撮ることができるようにカメラ42がこのスロット上方
に配置される。（各個のダイスの位置がカメラにより直
接決定できるように、裁断ストリートがウエーハの背面
から見えることに注意）この拾上げ定置ステーションは
更に、フィルムから個々のダイスを剥がして持上げるた
めの真空プローブ46を支持する第１のアーム44を含む。
１本のニードルをフィルムに穿刺してダイスがフィル
ムから剥がされるようにダイスに対して押上げるのでは
なく、特別に設計されたニードル束48が用いられる。ウ
エーハ32の回路側31がフィルムと接触する状態で下向け
に置かれるため、微小構造または回路を損なわないため
の余分な注意をダイスを持上げるためのニードル束に関
して用いねばならない。ダイスの中間でダイスに対して
押上げる１本のニードルは微小構造または他の回路に対
して力を及ぼしてこれを破損し易い。従って、１本のニ
ードルを用いる代わりに、望ましい実施例では、微小構
造を包囲する４本のニードル束48が用いられる。更に、
ニードルの端部は尖らす代わりに、微小構造または回路
に対する破損の可能性を更に提言するため半球形であ
る。
ニードル束（needle cluster）48はフィルム・フレ
ーム組立体の下から立上がってフィルム26を押付けるこ
とにより、ダイス50を押上げる。ボール・ポイント・ニ
ードルは望ましいことにフィルムを穿刺することはない
が、その代わりフィルムをニードルの圧力により略々放
物線形状に変形させ、これによりニードルの先端部（ボ
ール・ポイント）のみでダイスと接触するフィルムから
ダイスを実質的に引離す。この時、第１のアーム44が持
上げられたダイス上で揺動し、真空プローブ46の如き拾
上げ具をダイスと接触するように降下してこのダイスを
フィルムから引上げる。このアームがウエーハ32の回路
でない側33と接触しているため、真空プローブ46に関し
て何ら特別な注意は必要でない。次に、第１のアーム44
は、図７に示されるようにこれも真空プローブ60を支持
する第２のアーム58と遭遇するように揺動する。プロー
ブ60は、格子担体上方あるいはおそらくは第２のフィル
ム・フレーム上方に配置される。
しかし、この第２のアームのプローブがダイス50の回
路側31と接触するため、ダイスの中心に位置する微小構
造を損なわないように注意を払わねばならない。従っ
て、真空プローブ先端部は、微小構造を包囲する真空の
環状リングのみを加えるように図８に示される如く構成
される。図８に示されるように、リング62が中実コア64
を包囲している。真空は、リング62とコア64との間の環
状空間66にのみ加えられる。コア64は、少なくとも微小
構造と同じ大きさとなる寸法と形状とされる。第２のア
ーム58は、プローブ60がダイス50と接触する時コア64が
微小構造と完全に重なってこれを真空から保護するよう
にコンピュータ制御される。更に望ましくは、コア64の
先端部は、コア64のリム64aのみがダイスに接触し、し
かも微小構造の周部を越えて接触するように放物線状
（即ち、カップ形状）とするかあるいは皿あなが設けら
れる。プローブ60がダイス50と接触する時、真空が第１
のプローブ46に対して解放されて第１のアーム44がダイ
スを離し第２のアーム58がこのダイスを掴むようにす
る。
第２のアームは、プローブが下方に向きダイスがその
回路側31を表に向けて、例えば図９に示されるように格
子担体70上方に置かれるように、その長手方向軸心72の
周囲に180゜回転する。コンピュータの制御下で、格子
担体70上方の第２のカメラ68が格子担体70に関するダイ
ス50の位置を観察し、格子担体が配置されるパレット
が、ダイス50の真下に担体における占有されないスロッ
トが置かれるように制御される。次いで、真空が遮断さ
れ、ダイス50がその回路側31を表にして格子担体70に配
置される。
当業者は判るように、典型的には、先に述べたプロセ
スに先立ってウエーハ上の個々のダイスがテストされ
る。一般に、適正に機能しない個々のダイスは、これら
が不動作部品であり廃棄されるべきことを示すためイン
ク点でマークされる。また、典型的に、拾上げ定置ステ
ーションは、インク点を認識してこのインク点を有する
ダイスは拾上げないようにプログラムされる。しかし、
本発明においては、ダイスの回路側に付されたインク点
は、ウエーハがフィルム上に裏返しに置かれる故に、拾
上げ定置ステーションのカメラにより観察されない。従
って、望ましい実施例においては、テスト・プロセス中
に、ウエーハ上の個々のどのダイスが受入れ得る部品で
ありかつどれが受入れられないかを示すウエーハ・マッ
プが生成される。このマップは、どのダイスを拾上げど
のダイスを廃棄するためにフィルム上に残すことができ
るかを判定するため前記マップを使用できる拾上げ定置
ステーションのディジタル・メモリーにロードされる。
ダイス・テスト装置により生成されるマップは、ウエー
ハが拾上げ定置ステーションにおいて裏返しにされる故
に、また従って各ダイスがウエーハがダイス・テスト装
置において正しい側が表の位置にあった時とは反対の位
置にある故に、拾上げ定置ステーションにおいて使用さ
れる前に電気的に反転されねばならない。
図10は、本発明を実施するための装置の種々の構成要
素を全体的に示すブロック図である。当該装置は、フィ
ルム保持ステーション74と、ホール穿孔ステーション76
と、整合および支持ステーション78と、裁断ステーショ
ン80と、洗浄ステーション82と、拾上げ定置ステーショ
ン84とを含む。図10は、単一のコンピュータ・コントロ
ーラ86の制御下にある全てのステーションを示す。無
論、各個の装置は、それ自体のマイクロプロセッサを含
み、前記ステーションが全てが単一のコンピュータ・コ
ントローラに接続される必要はない。図10に更に示され
るように、望ましい実施例においては、どのダイスが拾
上げるべきか、またどのダイスを拾上げてはならないか
を判定するための拾上げ定置ステーション84で使用され
るコンピュータ・コントローラ86に対してダイス・テス
ト装置88により生成されるウエーハ・マップを送る手段
が設けられる。無論、フィルム担体もまた自動化され、
従ってコンピュータから命令を受取り、そして（また
は）コンピュータへ情報を提供するように接続されるこ
ともまた可能である。
本発明の幾つかの特定の実施例について記載したが、
当業者には種々の変更、修正および改善が容易に想起さ
れよう。例えば、真空プローブは、チップの側縁部を把
持する機械的なグリッパにより置換することもできる。
この構造は、唯一つのアームとグリッパを持つ本発明の
一実施例において用いることも可能である。本文の開示
により明らかにされる如き変更、修正および改善は、明
示されなくとも本文の一部とされるべきものであり、本
発明の趣旨および範囲内に含まれるべきものである。従
って、以上の記述は単に例示に過ぎず限定するものでは
ない。本発明は、請求の範囲およびその相等内容におい
て記載される如くにのみ限定される。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロング，ルイス・エイチ アメリカ合衆国マサチューセッツ州 01801，ウォバーン，リンカン・ロード ９ (72)発明者 ラッゲリオ，ポール・エイ アメリカ合衆国カリフォルニア州95008, キャンベル，サンダーリング・コート35 (56)参考文献 特開 昭54−81066（ＪＰ，Ａ) 特開 昭55−140244（ＪＰ，Ａ) 実開 昭57−12751（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/68 H01L 21/301

Claims (19)

    (57)【特許請求の範囲】
  1. 【請求項１】ダイスとウェーハが少なくとも主な構成要
    素を含む構成要素を第１の側に含み、前記ウェーハが前
    記ダイスを相互に分ける少なくとも１つのストリートを
    含む、複数のダイスを含むウェーハから個々のマイクロ
    回路ダイを分離する方法において、 （１）前記主な構成要素と対応する大きさを持つ間隙ホ
    ールを保護フィルムに配置し、 （２）前記保護フィルムにおける前記ホールが前記主な
    の構成要素と整合するように、前記ウェーハの前記第１
    の側を前記保護フィルムの第１の側に固定し、 （３）前記ウェーハを前記の少なくとも１つのストリー
    トに沿って裁断することにより、前記ダイスの少なくと
    も１つのダイが前記ウェーハ上の他の全てのダイスから
    取外され、 （４）前記の少なくとも１つの取外されたダイを前記保
    護フィルムから取外すステップを含む方法。
  2. 【請求項２】前記ステップ（２）が、 （2.1）前記フィルムと前記ウェーハとを真空チャンバ
    内に配置し、 （2.2）前記チャンバを抜気し、 （2.3）前記ウェーハの前記第１の側を、該第１の側に
    おける接着剤を含む前記フィルムの第１の側に接触させ
    ることを含み、 （2.4）前記チャンバを再び加圧する ことを含む請求の範囲第１項記載の方法。
  3. 【請求項３】ステップ（３）に先立ち、第２のフィルム
    を前記保護フィルムの前記第１の側と反対側の第２の側
    に取付けるステップを更に含む請求の範囲第２項記載の
    方法。
  4. 【請求項４】ステップ（４）が、 （4.1）前記保護フィルムを変形させるように該保護フ
    ィルムを介して前記の少なくとも１つの取外されたダイ
    に圧力を加えることにより、前記ダイが前記ウェーハに
    より画成される面から引上げられ、前記ダイの少なくと
    も一部が前記フィルムとの接触を引き離され、 （4.2）第１の把持具を用いて、前記第１の側と反対側
    の第２の側における前記ダイを把持して、該ダイを前記
    フィルムから引上げるステップを含む請求の範囲第１項
    記載の方法。
  5. 【請求項５】ステップ（4.1）が、前記フィルムを穿孔
    することなく前記ダイの下方で前記保護フィルムと接触
    する先端の鈍な二一ドル束を介して圧力を加えることを
    含む請求の範囲第４項に記載の方法。
  6. 【請求項６】前記の少なくとも１つの取外されたダイを
    前記保護フィルムから取外すスッテプに続いて、 （５）前記主な構成要素の形状および大きさと対応する
    真空が加えられない中心部分と、該中心部分を包囲する
    真空が加えられる環状部分とを持つような形状および大
    きさが与えられた、環状の真空チャックを有する第２の
    把持具を前記ダイの前記第１の側に隣接して配置し、 （６）前記環状真空チャックの前記中心部分が前記主な
    構成要素により占有されない領域で前記チップへ加えら
    れるように、前記環状真空チャックを前記ダイの第１の
    側と接触させるステップを更に含む請求の範囲第４項記
    載の方法。
  7. 【請求項７】ステップ（５）が、環状真空チャックを備
    えた第２の把持具を配置することを含み、該チャックの
    中心部分が形状において放物線を呈する請求の範囲第６
    項に記載の方法。
  8. 【請求項８】ステップ（３）に先立ち、前記ウェーハが
    前記保護フィルムに取付けられる時に前記の少なくとも
    １つのストリームの場所を示す少なくとも１つの指標を
    前記保護フィルム上に置くステップを更に含む請求の範
    囲第１項および第３項のいずれかに記載の方法。
  9. 【請求項９】前記ウェーハが前記保護フィルムに取付け
    られる時、前記指標が前記ウェーハの周囲の外側の前記
    フィルムに配置された少なくとも２つのホールを含み、
    該ホールが線を画成する請求の範囲第８項記載の方法。
  10. 【請求項１０】前記指標が、前記ウェーハが前記保護フ
    ィルムに取付けられる時に前記ウェーハの前記周囲の外
    側に配置される少なくとも第１および第２の組の整合ホ
    ールを含み、前記第１および第２の組の整合ホールがそ
    れぞれ第１および第２の直交線を画成する請求の範囲第
    ９項記載の方法。
  11. 【請求項１１】前記指標が、前記ウェーハが前記保護フ
    ィルムに取付けられる時に前記ウェーハの周囲の外側の
    前記フィルムに配置された少なくとも２つのインク点で
    ある請求の範囲第８項記載の方法。
  12. 【請求項１２】前記主な構成要素が前記間隙ホールと位
    置において対応するように、前記フィルム上の前記ウェ
    ーハを前記間隙ホールに関して正確に定置するステップ
    を更に含む請求の範囲第３項記載の方法。
  13. 【請求項１３】前記ウェーハ上のどのダイスが受入れ得
    るかを示す前記ウェーハのマップを生成し、 前記ウェーハから受入れ得るダイスのみを取外すステッ
    プを更に含む請求の範囲第１項および第３項のいずれか
    に記載の方法。
  14. 【請求項１４】ウェーハの第１の側上の構成要素を支持
    し、少なくとも主な回路構成要素を含む複数のダイス
    と、前記ダイス間の複数のストリートとを含むウェーハ
    を個々のダイスに分ける装置において、 第１のフィルム層を載置したフィルム・フレームを含む
    フィルム・フレーム組立体と、 ホールを前記第１のフィルム層に穿孔するホール穿孔ス
    テーションと、 前記ウェーハの前記第１の側が前記フィルムの第１の側
    に固定され、前記ホールが前記主な回路構成要素と整合
    する状態で、前記ウェーハを前記フィルムに取付ける支
    持ステーションと、 前記ダイスを相互に取外すように前記ウェーハを前記ス
    トリートに沿って裁断する裁断ステーションと、 前記の取外されたダイスを前記フィルムから取外す拾上
    げ定置ステーションとを備える装置。
  15. 【請求項１５】第２のフィルム層を前記第１のフィルム
    層の第２の側に固定するためのフィルム運送ステーショ
    ンを更に備える請求の範囲第14項記載の装置。
  16. 【請求項１６】前記拾上げ定置ステーションが、 前記フィルムを穿孔することなく、前記フィルム層を介
    して前記ウェーハへ移送される前記第２のフィルム層に
    作用力を及ぼすための先端の鈍なニードル束を含み、該
    作用力が前記フィルムを変形してダイを前記フィルムか
    ら部分的に分けるよう引上げさせ、 前記第１の側と反対側の前記ダイの第２の側の前記ダイ
    を引上げて該ダイを前記フィルムから取外すための真空
    プローブと、 前記ダイの前記第１の側が反転されるように該ダイスを
    裏返してダイを指定された場所へ移送する手段とを含む
    請求の範囲第14項記載の装置。
  17. 【請求項１７】前記ニードル束がボール・ポイントを持
    つニードルを含み、該ニードルが、前記ダイの前記主な
    構成要素に隣接する前記第２のフィルム層と接触しない
    ように配置される請求の範囲第16項記載の装置。
  18. 【請求項１８】前記ダイを裏返す前記手段が、中心部分
    を持つ第２の真空プローブと、該中心部分を包囲する環
    状部分とを含み、該中心部分が、真空が加えられない形
    状および大きさを規定し、該形状および大きさが前記ダ
    イの前記主な構成要素と対応し、前記環状部分が前記中
    心部分を包囲して、真空が加えられる領域を規定する請
    求の範囲第16項記載の装置。
  19. 【請求項１９】前記中心部分が、前記ダイの前記主な回
    路構成要素と接触しないように放物線を呈する請求の範
    囲第18項記載の装置。
JP50450294A 1992-07-22 1993-07-08 回路ダイスをウエーハから分離するための方法および装置 Expired - Lifetime JP3386126B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/918,665 US5362681A (en) 1992-07-22 1992-07-22 Method for separating circuit dies from a wafer
US918,665 1992-07-22
PCT/US1993/006422 WO1994002299A1 (en) 1992-07-22 1993-07-08 Method and apparatus for separating circuit dies from a wafer

Publications (2)

Publication Number Publication Date
JPH07509351A JPH07509351A (ja) 1995-10-12
JP3386126B2 true JP3386126B2 (ja) 2003-03-17

Family

ID=25440755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50450294A Expired - Lifetime JP3386126B2 (ja) 1992-07-22 1993-07-08 回路ダイスをウエーハから分離するための方法および装置

Country Status (5)

Country Link
US (1) US5362681A (ja)
EP (1) EP0651693B1 (ja)
JP (1) JP3386126B2 (ja)
DE (1) DE69329529T2 (ja)
WO (1) WO1994002299A1 (ja)

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5494549A (en) * 1992-01-08 1996-02-27 Rohm Co., Ltd. Dicing method
US5451261A (en) * 1992-09-11 1995-09-19 Matsushita Electric Industrial Co., Ltd. Metal film deposition apparatus and metal film deposition method
DE4410179C1 (de) * 1994-03-24 1995-11-23 Bosch Gmbh Robert Verfahren zum Aufnehmen eines elektrischen Bauelements
US5461008A (en) * 1994-05-26 1995-10-24 Delco Electronics Corporatinon Method of preventing aluminum bond pad corrosion during dicing of integrated circuit wafers
US6541852B2 (en) 1994-07-07 2003-04-01 Tessera, Inc. Framed sheets
US6228685B1 (en) 1994-07-07 2001-05-08 Tessera, Inc. Framed sheet processing
JP3438369B2 (ja) * 1995-01-17 2003-08-18 ソニー株式会社 部材の製造方法
US5632667A (en) * 1995-06-29 1997-05-27 Delco Electronics Corporation No coat backside wafer grinding process
US6083811A (en) * 1996-02-07 2000-07-04 Northrop Grumman Corporation Method for producing thin dice from fragile materials
US5904546A (en) * 1996-02-12 1999-05-18 Micron Technology, Inc. Method and apparatus for dicing semiconductor wafers
KR100471936B1 (ko) * 1996-06-04 2005-09-09 미쓰비시 마테리알 가부시키가이샤 웨이퍼의세정·박리방법및장치
US5827394A (en) * 1996-07-15 1998-10-27 Vanguard International Semiconductor Corporation Step and repeat exposure method for loosening integrated circuit dice from a radiation sensitive adhesive tape backing
US5832585A (en) * 1996-08-13 1998-11-10 National Semiconductor Corporation Method of separating micro-devices formed on a substrate
US6006739A (en) * 1996-11-12 1999-12-28 Micron Technology, Inc. Method for sawing wafers employing multiple indexing techniques for multiple die dimensions
US6493934B2 (en) 1996-11-12 2002-12-17 Salman Akram Method for sawing wafers employing multiple indexing techniques for multiple die dimensions
US6250192B1 (en) * 1996-11-12 2001-06-26 Micron Technology, Inc. Method for sawing wafers employing multiple indexing techniques for multiple die dimensions
US5803797A (en) * 1996-11-26 1998-09-08 Micron Technology, Inc. Method and apparatus to hold intergrated circuit chips onto a chuck and to simultaneously remove multiple intergrated circuit chips from a cutting chuck
US6182546B1 (en) 1997-03-04 2001-02-06 Tessera, Inc. Apparatus and methods for separating microelectronic packages from a common substrate
US5923995A (en) * 1997-04-18 1999-07-13 National Semiconductor Corporation Methods and apparatuses for singulation of microelectromechanical systems
JPH1140521A (ja) * 1997-05-20 1999-02-12 Seiko Instr Inc 半導体チップの製造方法
US6217972B1 (en) 1997-10-17 2001-04-17 Tessera, Inc. Enhancements in framed sheet processing
US5933351A (en) * 1997-11-12 1999-08-03 Texas Instruments Incorporated System and method for locating dies cut from a silicon wafer on a wafer table
US5899730A (en) * 1997-11-14 1999-05-04 Lucent Technologies Inc. Method of handling semiconductor wafers, bars and chips
SG99277A1 (en) * 1998-02-05 2003-10-27 Texas Instr Singapore Pte Ltd Partial semionductor wafer processing with multiple cuts of random sizes
US6156625A (en) * 1998-03-07 2000-12-05 Texas Instruments Incorporated Partial semiconductor wafer processing using wafermap display
JP3846094B2 (ja) 1998-03-17 2006-11-15 株式会社デンソー 半導体装置の製造方法
US6374149B1 (en) * 1998-05-18 2002-04-16 Texas Instruments Incorporated System and method for determining the center of a wafer on a wafer table
AU4960699A (en) * 1998-06-24 2000-01-10 Medallion Technology, Llc Chuck table for semiconductor wafer
US6505665B1 (en) 1998-09-17 2003-01-14 Intermedics, Inc. Method and apparatus for use in assembling electronic devices
US6251219B1 (en) 1998-09-17 2001-06-26 Intermedics Inc. Method and apparatus for use in assembling electronic devices
US6465329B1 (en) 1999-01-20 2002-10-15 Amkor Technology, Inc. Microcircuit die-sawing protector and method
JP4151164B2 (ja) * 1999-03-19 2008-09-17 株式会社デンソー 半導体装置の製造方法
EP1255285B1 (en) * 1999-08-27 2007-04-11 Matsushita Electric Industrial Co., Ltd. Method and apparatus for handling arranged part
US6283693B1 (en) * 1999-11-12 2001-09-04 General Semiconductor, Inc. Method and apparatus for semiconductor chip handling
JP2003516630A (ja) * 1999-12-08 2003-05-13 アナログ デバイセス インコーポレーテッド 超小型回路ダイをウェハから分離する方法
US6444499B1 (en) 2000-03-30 2002-09-03 Amkor Technology, Inc. Method for fabricating a snapable multi-package array substrate, snapable multi-package array and snapable packaged electronic components
US6441504B1 (en) 2000-04-25 2002-08-27 Amkor Technology, Inc. Precision aligned and marked structure
US6309943B1 (en) * 2000-04-25 2001-10-30 Amkor Technology, Inc. Precision marking and singulation method
JP3631956B2 (ja) 2000-05-12 2005-03-23 富士通株式会社 半導体チップの実装方法
JP4258105B2 (ja) 2000-06-27 2009-04-30 株式会社デンソー 半導体装置の製造方法
US6946366B2 (en) * 2000-12-05 2005-09-20 Analog Devices, Inc. Method and device for protecting micro electromechanical systems structures during dicing of a wafer
AUPR244801A0 (en) * 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd A method and apparatus (WSM01)
US6572944B1 (en) 2001-01-16 2003-06-03 Amkor Technology, Inc. Structure for fabricating a special-purpose die using a polymerizable tape
US6610167B1 (en) 2001-01-16 2003-08-26 Amkor Technology, Inc. Method for fabricating a special-purpose die using a polymerizable tape
US6420206B1 (en) 2001-01-30 2002-07-16 Axsun Technologies, Inc. Optical membrane singulation process utilizing backside and frontside protective coating during die saw
US6399463B1 (en) 2001-03-01 2002-06-04 Amkor Technology, Inc. Method of singulation using laser cutting
US6420776B1 (en) 2001-03-01 2002-07-16 Amkor Technology, Inc. Structure including electronic components singulated using laser cutting
US6869861B1 (en) * 2001-03-08 2005-03-22 Amkor Technology, Inc. Back-side wafer singulation method
US6943429B1 (en) * 2001-03-08 2005-09-13 Amkor Technology, Inc. Wafer having alignment marks extending from a first to a second surface of the wafer
US6580153B1 (en) * 2001-03-14 2003-06-17 Amkor Technology, Inc. Structure for protecting a micromachine with a cavity in a UV tape
US20020185121A1 (en) * 2001-06-06 2002-12-12 Farnworth Warren M. Group encapsulated dicing chuck
US6661080B1 (en) * 2001-06-28 2003-12-09 Amkor Technology, Inc. Structure for backside saw cavity protection
KR100445974B1 (ko) * 2001-12-01 2004-08-25 주식회사 이오테크닉스 칩 스케일 마커의 마킹 위치 보정 방법 및 그 장치
US6580054B1 (en) * 2002-06-10 2003-06-17 New Wave Research Scribing sapphire substrates with a solid state UV laser
US6582983B1 (en) * 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP3879679B2 (ja) * 2003-02-25 2007-02-14 松下電器産業株式会社 電子部品搭載装置および電子部品搭載方法
TW200419640A (en) * 2003-02-25 2004-10-01 Matsushita Electric Ind Co Ltd Electronic component placement machine and electronic component placement method
DE10308860B4 (de) * 2003-02-27 2007-09-06 X-Fab Semiconductor Foundries Ag Verfahren zum Vereinzeln von Halbleiterscheiben mit frei liegenden mikromechanischen Strukturen zu Chips
JP2004273639A (ja) * 2003-03-06 2004-09-30 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2004294406A (ja) * 2003-03-28 2004-10-21 Denso Corp 半導体力学量センサ及びその搬送方法並びにコレット吸着方法
US7065112B2 (en) * 2003-05-12 2006-06-20 Princeton Optronics, Inc. Wavelength locker
JP4515790B2 (ja) * 2004-03-08 2010-08-04 株式会社東芝 半導体装置の製造方法及びその製造装置
DE102004056702B3 (de) * 2004-04-22 2006-03-02 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
JP4208856B2 (ja) * 2004-04-28 2009-01-14 キヤノン株式会社 液体吐出ヘッドの製造方法
US7521363B2 (en) * 2004-08-09 2009-04-21 Analog Devices, Inc. MEMS device with non-standard profile
US7416984B2 (en) * 2004-08-09 2008-08-26 Analog Devices, Inc. Method of producing a MEMS device
US20060046434A1 (en) * 2004-08-26 2006-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing lead precipitation during wafer processing
NL1030004C2 (nl) * 2005-09-21 2007-03-22 Fico Singulation B V Inrichting en werkwijze voor het separeren van elektronische componenten.
US7569932B2 (en) * 2005-11-18 2009-08-04 Checkpoint Systems, Inc. Rotary chip attach
US7297567B2 (en) * 2006-01-10 2007-11-20 Knowles Electronics, Llc. Method for singulating a released microelectromechanical system wafer
JP4851795B2 (ja) * 2006-01-13 2012-01-11 株式会社ディスコ ウエーハの分割装置
US20070228112A1 (en) * 2006-03-31 2007-10-04 Wei Shi Method and arrangement for forming a microelectronic package
JP2008002837A (ja) * 2006-06-20 2008-01-10 Denso Corp 半導体容量式センサの製造方法
US7598157B2 (en) * 2007-05-14 2009-10-06 Atomic Energy Countil-Institute of Nuclear Energy Research Wafer dicing method
US7939932B2 (en) * 2007-06-20 2011-05-10 Analog Devices, Inc. Packaged chip devices with atomic layer deposition protective films
US11264262B2 (en) * 2011-11-29 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer debonding and cleaning apparatus
US10381254B2 (en) * 2011-11-29 2019-08-13 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer debonding and cleaning apparatus and method
JP2014229635A (ja) * 2013-05-17 2014-12-08 株式会社東芝 半導体検査方法および半導体検査装置
US9633883B2 (en) 2015-03-20 2017-04-25 Rohinni, LLC Apparatus for transfer of semiconductor devices
US10141215B2 (en) 2016-11-03 2018-11-27 Rohinni, LLC Compliant needle for direct transfer of semiconductor devices
US10504767B2 (en) 2016-11-23 2019-12-10 Rohinni, LLC Direct transfer apparatus for a pattern array of semiconductor device die
US11094571B2 (en) 2018-09-28 2021-08-17 Rohinni, LLC Apparatus to increase transferspeed of semiconductor devices with micro-adjustment
JP7150401B2 (ja) * 2018-11-20 2022-10-11 株式会社ディスコ 被加工物の加工方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6709523A (ja) * 1967-07-08 1969-01-10
JPS546456A (en) * 1977-06-17 1979-01-18 Hitachi Ltd Separating method into semiconductor pellet
US4138304A (en) * 1977-11-03 1979-02-06 General Electric Company Wafer sawing technique
JPS5553437A (en) * 1978-10-14 1980-04-18 Mitsubishi Electric Corp Semiconductor wafer dividing method and its apparatus
JPS55107235A (en) * 1979-02-09 1980-08-16 Hitachi Ltd Method of fabricating semiconductor device
JPS57210641A (en) * 1981-06-19 1982-12-24 Hitachi Ltd Supporting structure for wafer
JPS58116541A (ja) * 1981-12-29 1983-07-11 Canon Inc 整合方法
JPS59172740A (ja) * 1983-03-22 1984-09-29 Mitsubishi Electric Corp 半導体ウエ−ハの分割方法
JPS6060800A (ja) * 1983-09-13 1985-04-08 日東電工株式会社 リングと薄板の貼着装置
JPS59130440A (ja) * 1983-11-28 1984-07-27 Hitachi Ltd 板状物の分離方法
US4915565A (en) * 1984-03-22 1990-04-10 Sgs-Thomson Microelectronics, Inc. Manipulation and handling of integrated circuit dice
JPH029535A (ja) * 1988-06-29 1990-01-12 Citizen Watch Co Ltd 薄基板製造方法およびその装置
JPH0371654A (ja) * 1989-08-11 1991-03-27 Nec Corp チップ分離方法
EP0457998B1 (en) * 1990-05-25 1994-01-26 International Business Machines Corporation Method and apparatus for batch cleaving semiconductor wafers and for coating the cleaved facets
JPH04146649A (ja) * 1990-10-08 1992-05-20 Tokyo Seimitsu Co Ltd 半導体チップの製造方法及びその装置

Also Published As

Publication number Publication date
EP0651693A1 (en) 1995-05-10
WO1994002299A1 (en) 1994-02-03
DE69329529D1 (de) 2000-11-09
DE69329529T2 (de) 2001-03-08
US5362681A (en) 1994-11-08
EP0651693B1 (en) 2000-10-04
JPH07509351A (ja) 1995-10-12

Similar Documents

Publication Publication Date Title
JP3386126B2 (ja) 回路ダイスをウエーハから分離するための方法および装置
US6946366B2 (en) Method and device for protecting micro electromechanical systems structures during dicing of a wafer
US6465329B1 (en) Microcircuit die-sawing protector and method
CN105514038B (zh) 切割半导体晶片的方法
JP2666788B2 (ja) チップサイズ半導体装置の製造方法
US7833601B2 (en) Methods for releasably attaching support members to microfeature workpieces and microfeature assemblies formed using such methods
US20200203227A1 (en) Dicing A Wafer
KR101488609B1 (ko) 반도체 디바이스의 제조 방법
US20020139235A1 (en) Singulation apparatus and method for manufacturing semiconductors
US10658240B1 (en) Semiconductor die singulation
US10497589B2 (en) Method and device for severing a microchip from a wafer and arranging the microchip on a substrate
US7470601B2 (en) Semiconductor device with semiconductor chip and adhesive film and method for producing the same
JP2002353296A (ja) ウェハの保護テープ剥離装置およびウェハのマウント装置
US6114190A (en) Method of forming heat sink and semiconductor chip assemblies
WO2001043169A2 (en) Methods for separating microcircuit dies from wafers
JP2019169685A (ja) 素子チップの製造方法
JP2000150581A (ja) 半導体装置およびその製造方法並びにそれに使用されるボンディング装置
JP2008153487A (ja) 半導体装置の製造装置と製造方法
JPH1126667A (ja) 半導体装置の製造方法
JPS6245139A (ja) ウエハプロ−バ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090110

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090110

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100110

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110110

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120110

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130110

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130110

Year of fee payment: 10

EXPY Cancellation because of completion of term