JP2000207379A - Ｃｐｕ及びマイコンシステム - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、ＣＰＵの動作モードやブートアド
レスなどを、多数の初期設定用の専用入力端子に頼らず
に、簡便な手段で設定できるＣＰＵを提供する。また、
ＣＰＵの動作モードをその動作中でも変更可能となるよ
うなマイコンシステムを提供する。 【解決手段】 ＣＰＵのリセット期間中に、アドレスバ
スと、コントロールバスが入力状態になるようにして、
リセット期間中、または、ＣＰＵ入力設定中に、ＣＰＵ
の内部のレジスタに書き込みを行えるような構成にす
る。 【効果】 ＣＰＵが外部からの入力アドレスを受けられ
るようになり、ホストコンピューターなどからの装置構
成設定用レジスタの設定ができるようになる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＰＵ及びマイコ
ンシステムに関する。

【０００２】

【従来の技術】組み込み用のマイコンシステムシステム
を用いて、メモリーや、周辺装置を制御しようとした場
合、従来の方式では、図２のような構成となっていた。

【０００３】ＣＰＵ２０８の制御で動作するマイコンシ
ステムは、たとえばＲＯＭ２０２や、メモリー装置２１
８や、周辺装置２２３で構成されており、ホストコンピ
ューター２０１の制御のインターフェースとしてＡＳＳ
Ｐ（専用用途デバイス）２０３をもっている。

【０００４】マイコンシステムを動作させる基本的な信
号として、各デバイスには、ＣＬＫ入力２２９、およ
び、リセット入力２３０がついている。

【０００５】ＡＳＳＰ２０３はホストコンピューター２
０１とＣＰＵ２０８の双方のアドレス空間上に存在して
おり、相互のシステム上のデータの交換を行うことがで
きる。

【０００６】ＣＰＵ２０８のマイコンシステムのバス
は、ライト信号、リード信号、チップセレクト信号など
の制御線で構成されるコントロールバス２３１、およ
び、アドレスバス２３２、および、データバス２２１で
構成されている。このうち、コントロールバス２３１に
接続されるデバイスのうち出力を行うものは、ＣＰＵコ
ントロール出力２０９だた一つであり、ＡＳＳＰ２０３
に接続されるＡＳＳＰコントロール入力２０５、およ
び、ＲＯＭ２０２に接続されるＲＯＭコントロール入力
２３４、および、メモリー装置２１８に接続されるメモ
リーコントロール入力２１９、および、周辺装置２２３
に接続される周辺装置コントロール入力２２４は、すべ
て入力状態（ＩＮＰＵＴ端子）にしかならない。また、
同様にアドレスバス２３２に接続されるデバイスのうち
出力を行うものは、ＣＰＵアドレス出力２１１だた一つ
であり、ＡＳＳＰ２０３に接続されるＡＳＳＰアドレス
入力２０６、および、ＲＯＭ２０２に接続されるＲＯＭ
アドレス入力２３５、および、メモリー装置２１８に接
続されるメモリーアドレス入力２２０、および、周辺装
置２２３に接続される周辺装置コントロール入力２２５
は、すべて入力状態（ＩＮＰＵＴ端子）にしかならな
い。

【０００７】データバス２３３に接続されるデバイス
は、任意に入出力を持つことができる。ＣＰＵに接続さ
れるＣＰＵデータ入出力２１３は、ＣＰＵデータ入出力
切り替え信号２１４により入力（ＩＮＰＵＴ）と出力
（ＯＵＴＰＵＴ）の切り替えをおこなうことができる。
また、メモリー装置２１８に接続されるメモリーデータ
入出力２２１はメモリーデータ入出力コントロール２２
２により入力と出力の切り替えを行うことができる。ま
た、周辺装置２２３に接続される周辺装置データ入出力
２２６は周辺装置データ入出力コントロール２２７によ
り入力と出力の切り替えを行うことができる。また、Ｒ
ＯＭ２０２に接続されるＲＯＭデータ出力は、ＲＯＭデ
ータ出力コントロールにより出力２３７をハイインピダ
ンス（Ｚ）にすることができる。

【０００８】図４に、従来のマイコンシステムの動作を
示すタイミングチャート図を示す。

【０００９】通常のマイコンシステムでは、電源投入の
直後からパワーＯＮリセットの機能が働いて、リセット
端子２３０がｌｏｗの状態になりＣＰＵ２０８をリセッ
ト状態に保持したままのリセット期間４０５がある。

【００１０】リセット期間４０５の次に、ＣＬＫ入力２
２９のクロックパルスが安定してきたところで、ＣＰＵ
の初期設定期間４０１に入る。初期設定期間４０１に入
った直後にＣＰＵ２０８がどういう動作をするのかを規
定するのが、装置構成設定用固定スイッチ２２８であ
る。装置構成設定用固定スイッチ２２８の設定値はＣＰ
Ｕ設定ＰＩＮ（動作モード設定ＰＩＮ）２１０に、マイ
コンの使用しているＲＯＭ２０２の種類や、イニシャル
プログラムのスタートアドレスや、メモリ２１８の種類
とウエイトサイクルの数、メモリ空間の配置情報、使用
するクロックの周波数などの情報を与えなければならな
い。さもないと、これらの設定はすべて、ＣＰＵ２０８
の初期設定期間４０１の動作タイミングに関わるもので
あり、リセット解除直後には設定を完了してないといけ
ないパラメーターであるからである。

【００１１】その次に、たとえば、周辺装置２０３のデ
ータを読み出す期間である周辺装置出力期間４０２、そ
の次に、メモリー２１８に書き込みを行うメモリーライ
ト期間４０３、その次に、メモリー２１８の読み出しを
行うメモリーリード期間４０４があるとする。データバ
ス２３１に出力するデバイスは、初期設定期間４０１で
はＲＯＭ２０２、周辺装置出力期間４０２では周辺装置
２２３、メモリーライト期間４０３ではＣＰＵ２０８、
メモリーリード期間４０４ではメモリー２１８、という
ように随時変化するが、コントロールバス２３１、及
び、アドレスバス２３２への出力はすべてＣＰＵ２０８
が行っている。

【００１２】また、ＣＰＵ２０８のＣＰＵデータ信号線
は、初期設定期間４０１では入力、周辺装置出力期間４
０２では入力、メモリーライト期間４０３では出力、メ
モリーリード期間４０４では入力、というように、入出
力の状態が随時変化するが、ＣＰＵアドレス信号線２１
６、及び、ＣＰＵコントロール信号線２１７は、すべて
の状態においてＣＰＵからの出力である。

【００１３】また、装置構成設定用固定スイッチ２２８
の信号も、ＣＰＵ２０８の動作中は変更することはな
く、ディップスイッチなどの固定入力を用いるのが普通
である。

【００１４】

【発明が解決しようとする課題】近年、ＣＰＵデバイス
やメモリー装置の高スピード化、周辺装置の高機能化が
すすみ、ＣＰＵが動作直後から必要となる設定項目は多
彩なものとなり、ＣＰＵデバイスは、ＣＰＵの初期設定
のためだけに、多くのＰＩＮを必要とするようになって
きた。また、ＰＩＮ本数の削減の為にＣＰＵ内部のレジ
スタでの設定という選択肢もあるが、リセット期間中の
ＣＰＵへのアクセス手段は無かった。

【００１５】また、マイコンシステムが装置構成を随時
変更するような場合には、ＣＰＵ設定専用入力端子のよ
うな固定ＰＩＮによる設定では変更が容易ではない、と
いう問題があった。

【００１６】

【課題を解決するための手段】本発明によるＣＰＵ及び
マイコンシステムは、双方向アドレス入出力端子と、双
方向データ入出力端子と、双方向入出力コントロール端
子を備え、電源投入直後、または、リセット機能の動作
期間中に、前記双方向アドレス入出力端子、及び、前記
双方向データ入出力端子及び、前記双方向入出力コント
ロール端子が入力状態になり、ＣＰＵの内部レジスタへ
の書き込みを行うことができることを特徴とする。

【００１７】（１）のＣＰＵを有し、電源投入直後、ま
たは、リセット機能の動作期間中に、前記ＣＰＵのアド
レス端子に入力信号を与え、ＣＰＵ内部のレジスタに書
き込みを行うことを特徴とする。

【００１８】

【作用】電源投入直後、または、リセット機能の動作期
間中に、ＣＰＵの内部にＣＰＵとそれに接続されるマイ
コンシステムの装置の情報をＣＰＵ内部の装置構成設定
レジスターに書き込むことができるので、従来、ＣＰＵ
外部に付属していたＣＰＵ設定ＰＩＮ（動作モード設定
ＰＩＮ）が不要となる。また、ＣＰＵの動作途中におい
ても、マイコンシステムの設定の変更によるＣＰＵ動作
の設定を容易に変更することが可能となる。

【００１９】

【発明の実施の形態】以下、実施例に基づいて本発明の
動作を詳細に説明する。

【００２０】図１は本発明の実施例である。

【００２１】ＣＰＵ１０８の制御で動作するマイコンシ
ステムは、たとえばメモリー装置１１８や、周辺装置１
２３で構成されており、ホストコンピューター１０１の
制御のインターフェースとしてＡＳＳＰ（専用用途デバ
イス）１０３をもっている。マイコンシステムを動作さ
せる基本的な信号として、各デバイスには、ＣＬＫ入力
１２９、および、 リセット入力１３０がついている。

【００２２】ＡＳＳＰ１０３はホストコンピューター１
０１とＣＰＵ１０８の双方のアドレス空間上に存在して
おり、相互のシステム上のデータの交換を行うことがで
きる。

【００２３】ＣＰＵ１０８のマイコンシステムのバス
は、ライト信号、リード信号、チップセレクト信号など
の制御線で構成されるコントロールバス１３１、およ
び、アドレスバス１３２、および、データバス１２１で
構成されている。このうち、コントロールバス１３１に
接続されるデバイスのうち出力を行うものは、ＣＰＵコ
ントロール入出力１０９、及び、ＡＳＳＰコントロール
入出力１０５であり、メモリー装置１１８に接続される
メモリーコントロール入力１１９、および、周辺装置１
２３に接続される周辺装置コントロール入力１２４は、
すべて入力状態にしかならない。また、同様に、アドレ
スバス１３２に接続されるデバイスのうち出力を行うも
のは、ＣＰＵアドレス入出力１１１、及び、ＡＳＳＰア
ドレス入出力であり、メモリー装置１１８に接続される
メモリーアドレス入力１２０、および、周辺装置１２３
に接続される周辺装置コントロール入力１２５は、すべ
て入力状態にしかならない。

【００２４】データバス１３３に接続されるデバイス
は、任意に入出力を持つことができる。ＣＰＵに接続さ
れるＣＰＵデータ入出力１１３は、ＣＰＵデータ入出力
切り替え信号１１４により入力（ＩＮＰＵＴ）と出力
（ＯＵＴＰＵＴ）の切り替えをおこなうことができる。
また、メモリー装置１１８に接続されるメモリーデータ
入出力１２１はメモリーデータ入出力コントロール１２
２により入力と出力の切り替えを行うことができる。ま
た、周辺装置１２３に接続される周辺装置データ入出力
１２６は周辺装置データ入出力コントロール１２７によ
り入力と出力の切り替えを行うことができる。

【００２５】図３に、本発明によるのマイコンシステム
の動作を示すタイミングチャート図を示す。

【００２６】本発明によるマイコンシステムでは、電源
投入の直後からパワーＯＮリセットの機能が働いて、リ
セット端子１３０がｌｏｗの状態になりＣＰＵ１０８を
リセット状態に保持したままのリセット期間がある。こ
の期間の間に、ＣＰＵ入力設定端子１０２をｌｏｗにす
れば、ＡＳＳＰ１０３は、ホストコンピューター１０１
の命令により、初期設定期間３０１において、ＣＰＵ１
０８の内部の装置構成設定レジスター１２８への書き込
みを行う。

【００２７】初期設定期間４０１において、ＡＳＳＰ１
０３に接続されるＡＳＳＰコントロール入出力１０５、
及び、ＡＳＳＰアドレス入出力１０６はＡＳＳＰ入出力
切り替え信号１０４により出力状態にされている。ま
た、ＣＰＵ１０８に接続されるＣＰＵアドレス入出力１
１１、及び、ＣＰＵコントロール入出力１０９は、それ
ぞれ、ＣＰＵアドレス入出力切り替え信号１１２、ＣＰ
Ｕコントロール入出力切り替え信号１１０により、入力
状態に設定されている。

【００２８】装置構成設定レジスター１２８には、イニ
シャルプログラムのスタートアドレスや、メモリ２１８
の種類とウエイトサイクルの数、メモリ空間の配置情
報、使用するクロックの周波数などの情報が書き込ま
れ、リセット解除後のＣＰＵの動作モードの設定を行
う。これらの設定はすべて、ＣＰＵ１０８のリセット解
除後の動作タイミングに関わるものであり、リセット解
除前には設定を完了してないといけないパラメーターで
あるからである。

【００２９】その次に、たとえば、周辺装置１０３のデ
ータを読み出す期間である周辺装置出力期間３０２、そ
の次に、メモリー１１８に書き込みを行うメモリーライ
ト期間３０３、その次に、メモリー２１８の読み出しを
行うメモリーリード期間３０４があるとする。その期間
で、データバス１３３に出力するデバイスは、初期設定
期間３０１ではＡＳＳＰ１０３、周辺装置出力期間３０
２では周辺装置１２３、メモリーライト期間３０３では
ＣＰＵ１０８、メモリーリード期間３０４ではメモリー
１１８、というように随時変化する。リセット解除後の
動作である周辺装置出力期間３０２、及び、メモリーラ
イト期間３０３、及び、メモリーリード期間３０４で
は、コントロールバス１３１、及び、アドレスバス１３
２への出力はすべてＣＰＵ１０８が行っている。

【００３０】また、ＣＰＵ１０８のＣＰＵデータ信号線
は、初期設定期間３０１では入力、周辺装置出力期間３
０２では入力、メモリーライト期間３０３では出力、メ
モリーリード期間３０４では入力、というように、入出
力の状態が随時変化する。また、ＣＰＵ入力設定端子１
０２がｌｏｗの状態以外に、ＣＰＵアドレス信号線１１
６、及び、ＣＰＵコントロール信号線１１７は、すべて
の状態においてＣＰＵからの出力である。

【００３１】ＡＳＳＰ１０３に付随するホスト用メモリ
ーに、初期設定期間３０１の間に、ＣＰＵ１０８の装置
構成設定レジスター１２８に書き込むデータを記録して
おくことができ、ホストコンピューター１０１により随
時書き換えが可能である。

【００３２】また、ホストコンピューター１０１のアド
レス空間上に直接、ＣＰＵ１０８の装置構成設定レジス
ター１２８をわりあてて、ＡＳＳＰ１０３の仲介のもと
で、随時、装置構成設定レジスター１２８を動的に書き
換えを行うことも可能となる。

【００３３】また、リセット初期設定期間３０１以外で
も、適当なバスサイクルを設定し、ＣＰＵ１０８のコン
トロールバス１３１、アドレスバス１３２、データバス
１３３を、直接、ホストコンピューター１０１に直結
し、装置構成設定レジスター１２８の書き換えを、ホス
トコンピューター１０１自身の制御のもとでできるよう
にすることも可能である。この場合は、ＡＳＳＰ１０３
は必要でなくなる。

【００３４】また、ＣＰＵ１０８の動作途中で、突如、
マイコンシステムの装置構成に変化が生じた場合など、
装置構成設定レジスター１２８の書き換をただちに行い
たい場合でも、ホストコンピューター１０１の制御のも
のもとで、電源の停止などをともなわずに、動的に設定
の変更を行うことが可能である。

【００３５】

【発明の効果】以上、本発明のマイコンシステムによれ
ば、ＣＰＵが、電源投入直後、またはリセット解除直後
の動作から必要となる多彩な設定項目を、簡便な手段
で、外部ＰＩＮなどの高コストの部品にたよらずに設定
することができる。

【００３６】また、マイコンシステムが装置構成を随時
変更するような場合にも、迅速に、ＣＰＵの動作設定を
変更することが可能となる。

【図面の簡単な説明】

【図１】本発明の実施例のマイコンシステムの構成図。

【図２】従来のマイコンシステムの構成図。

【図３】本発明のマイコンシステムの動作を示すタイミ
ングチャート図。

【図４】従来のマイコンシステムの動作を示すタイミン
グチャート図。

【符号の説明】

１０１・・・・・・ホストコンピューター １０２・・・・・・ＣＰＵ入力設定端子 １０３・・・・・・ＡＳＳＰ １０４・・・・・・ＡＳＳＰ入出力切り替え信号 １０５・・・・・・ＡＳＳＰコントロール入出力 １０６・・・・・・ＡＳＳＰアドレス入出力 １０７・・・・・・ＡＳＳＰデータ入出力 １０８・・・・・・ＣＰＵ １０９・・・・・・ＣＰＵコントロール入出力 １１０・・・・・・ＣＰＵコントロール入出力切り替え
信号 １１１・・・・・・ＣＰＵアドレス入出力 １１２・・・・・・ＣＰＵアドレス入出力切り替え信号 １１３・・・・・・ＣＰＵデータ入出力 １１４・・・・・・ＣＰＵデータ入出力切り替え信号 １１５・・・・・・ＣＰＵデータ信号線 １１６・・・・・・ＣＰＵアドレス信号線 １１７・・・・・・ＣＰＵコントロール信号線 １１８・・・・・・メモリー装置 １１９・・・・・・メモリーコントロール入力 １２０・・・・・・メモリーアドレス入力 １２１・・・・・・メモリーデータ入出力 １２２・・・・・・メモリーデータ入出力コントロール １２３・・・・・・周辺装置 １２４・・・・・・周辺装置コントロール入力 １２５・・・・・・周辺装置アドレス入力 １２６・・・・・・周辺装置データ入出力 １２７・・・・・・周辺装置データ入出力コントロール １２８・・・・・・装置構成設定レジスター １２９・・・・・・ＣＬＫ入力 １３０・・・・・・リセット入力 １３１・・・・・・コントロールバス １３２・・・・・・アドレスバス １３３・・・・・・データバス ２０１・・・・・・ホストコンピューター ２０２・・・・・・ＲＯＭ ２０３・・・・・・ＡＳＳＰ ２０４・・・・・・ＡＳＳＰデータ入出力切り替え信号 ２０５・・・・・・ＡＳＳＰコントロール入力 ２０６・・・・・・ＡＳＳＰアドレス入力 ２０７・・・・・・ＡＳＳＰデータ入出力 ２０８・・・・・・ＣＰＵ ２０９・・・・・・ＣＰＵコントロール出力 ２１０・・・・・・ＣＰＵ設定ＰＩＮ ２１１・・・・・・ＣＰＵアドレス出力 ２１３・・・・・・ＣＰＵデータ入出力 ２１４・・・・・・ＣＰＵデータ入出力切り替え信号 ２１５・・・・・・ＣＰＵデータ信号線 ２１６・・・・・・ＣＰＵアドレス信号線 ２１７・・・・・・ＣＰＵコントロール信号線 ２１８・・・・・・メモリー装置 ２１９・・・・・・メモリーコントロール入力 ２２０・・・・・・メモリーアドレス入力 ２２１・・・・・・メモリーデータ入出力 ２２２・・・・・・メモリーデータ入出力コントロール ２２３・・・・・・周辺装置 ２２４・・・・・・周辺装置コントロール入力 ２２５・・・・・・周辺装置アドレス入力 ２２６・・・・・・周辺装置データ入出力 ２２７・・・・・・周辺装置データ入出力コントロール ２２８・・・・・・装置構成設定用固定スイッチ ２２９・・・・・・ＣＬＫ入力 ２３０・・・・・・リセット入力 ２３１・・・・・・コントロールバス ２３２・・・・・・アドレスバス ２３３・・・・・・データバス ２３４・・・・・・ＲＯＭコントロール入力 ２３５・・・・・・ＲＯＭアドレス入力 ２３６・・・・・・ＲＯＭデータ出力 ２３７・・・・・・ＲＯＭデータ出力コントロール ３０１・・・・・・初期設定期間 ３０２・・・・・・周辺装置出力期間 ３０３・・・・・・メモリーライト期間 ３０４・・・・・・メモリーリード期間 ４０１・・・・・・初期設定期間 ４０２・・・・・・周辺装置出力期間 ４０３・・・・・・メモリーライト期間 ４０４・・・・・・メモリーリード期間

Claims (2)

【特許請求の範囲】
1. 【請求項１】双方向アドレス入出力端子と双方向データ
   入出力端子と、双方向入出力コントロール端子を備え、
   電源投入直後、または、リセット機能の動作期間中に、
   前記双方向アドレス入出力端子、及び、前記双方向デー
   タ入出力端子、及び、前記双方向入出力コントロール端
   子が入力状態になり、ＣＰＵの内部レジスタへの書き込
   みを行うことができることを特徴とするＣＰＵ。
2. 【請求項２】請求項１記載のＣＰＵを有し、電源投入直
   後、または、リセット機能の動作期間中に、前記ＣＰＵ
   のアドレス端子に入力信号を与え、ＣＰＵ内部のレジス
   タに書き込みを行うことを特徴とするマイコンシステ
   ム。