JPH09319726A

JPH09319726A - 半導体集積回路装置

Info

Publication number: JPH09319726A
Application number: JP8133741A
Authority: JP
Inventors: Hiroshi Fukuda; 弘福田
Original assignee: Fujitsu VLSI Ltd; Fujitsu Ltd
Current assignee: Fujitsu VLSI Ltd; Fujitsu Ltd
Priority date: 1996-05-28
Filing date: 1996-05-28
Publication date: 1997-12-12

Abstract

(57)【要約】【課題】周辺回路の設定を短時間で容易に行うことので
きる半導体集積回路装置を提供する。【解決手段】半導体集積回路装置１には、ＣＰＵ２、メ
モリ３、複数の周辺回路４，５、及び、転送制御回路６
が備えられ、それらは１つの半導体チップ上に集積化さ
れている。メモリ３には、各周辺回路４，５のそれぞれ
に対応して予め設定された周辺アドレスと、各周辺回路
４，５を初期化するための設定データとが格納されてい
る。転送制御回路６は、ＣＰＵ２から入力されるリクエ
スト信号に基づいて動作し、メモリ３に格納された周辺
アドレス及び設定データを読みだす。そして、転送制御
回路６は、それら読みだした周辺アドレス及び設定デー
タを各周辺回路４，５へ転送し、各周辺回路４，５は転
送された設定データに基づいて初期化する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体集積回路装置
に係り、詳しくは周辺回路を内蔵したマイクロコントロ
ーラ（１チップマイコン）に関するものである。

【０００２】近年、マイクロコントローラにおいては、
高集積化と処理の多様化が進められ、そのチップに内蔵
されたカウンタやシリアル通信等の複数の周辺回路の数
も多くなっている。各周辺回路は、マイクロコントロー
ラのリセット時にそれぞれ初期設定をする必要がある。
そのため、周辺回路数が多くなるほどリセット時に時間
を要することから、そのリセット時間の短縮化が望まれ
ている。

【０００３】

【従来の技術】従来、マイクロコントローラは、処理の
多様化が求められ、ＣＰＵ，ＲＯＭ，ＲＡＭの他に、シ
リアルＩ／Ｏやタイマ等の周辺回路が１チップに集積化
されている。このマイクロコントローラは一般に１チッ
プマイコン（以下、単にマイコンという）と言われてい
る。ＣＰＵはＲＯＭに格納されたプログラムを読みだ
し、そのプログラムに基づいて各周辺回路をそれぞれ制
御して多様化された処理を実行するようになっている。

【０００４】

【発明が解決しようとする課題】ところで、マイコンは
使用される機器毎に使用される機能が異なり、同じ周辺
回路に対しても異なる動作状態が要求される。そのた
め、ユーザーは、各周辺回路に対して、使用する機器に
適した設定をする必要がある。その設定は、パワーオン
（電源投入時）等のリセット解除後に行われる。この設
定を一般に初期設定という。

【０００５】即ち、ユーザーは、各周辺回路を初期設定
するためのプログラムを作製し、ＲＯＭに格納する。Ｃ
ＰＵは、初期設定のプログラムを実行した後、実際の処
理のためのプログラムを実行するようになっている。

【０００６】処理の多様化に伴って、マイコンに内蔵さ
れる周辺回路の数も多くなる。周辺回路の数が増加する
ほど、プログラムにて設定する数が多くなり、プログラ
ム量が多くなる。プログラム量の増加は、周辺回路の初
期設定にかかる時間（例えば、リセットされてから初期
設定が終了するまでの時間）の増加を招き、実際の処理
が実行されるまでに時間がかかるという問題がある。

【０００７】本発明は上記問題点を解決するためになさ
れたものであって、その目的は周辺回路の設定を短時間
で容易に行うことのできる半導体集積回路装置を提供す
ることにある。

【０００８】

【課題を解決するための手段】図１は本発明の原理説明
図である。半導体集積回路装置１には、ＣＰＵ２、メモ
リ３、複数の周辺回路４，５、及び、転送制御回路６が
備えられ、それらは１つの半導体チップ上に集積化され
ている。メモリ３にはプログラムが格納されている。Ｃ
ＰＵ２は、メモリ３から読みだしたプログラムに基づい
て各周辺回路４，５を制御する。また、メモリ３には、
各周辺回路４，５のそれぞれに対応して予め設定された
周辺アドレスと、各周辺回路４，５を初期化するための
設定データとが格納されている。

【０００９】転送制御回路６は、ＣＰＵ２から入力され
るリクエスト信号に基づいて動作し、メモリ３に格納さ
れた周辺アドレス及び設定データを読みだす。そして、
転送制御回路６は、それら読みだした周辺アドレス及び
設定データを各周辺回路４，５へ転送し、各周辺回路
４，５は転送された設定データに基づいて初期化する。

【００１０】請求項２に記載の発明は、請求項１に記載
の半導体集積回路装置において、前記ＣＰＵとメモリは
アドレスバスとデータバスとにより互いに接続され、前
記複数の周辺回路はリソースバスを介して互いに接続さ
れるとともに、そのリソースバスを介してＣＰＵと接続
され、前記転送制御回路は、前記アドレスバスに接続さ
れ、前記ＣＰＵからのリクエスト信号に基づいて、その
ＣＰＵに代わってアドレス信号を前記メモリに送出して
前記周辺アドレス及び設定データを読みだすメモリコン
トローラと、前記ＣＰＵからのリクエスト信号に基づい
て前記データバスとリソースバスとを接続するバスコン
トローラとから構成されたことを要旨とする。

【００１１】請求項３に記載の発明は、請求項２に記載
の半導体集積回路装置において、前記メモリには、周辺
アドレス及び設定データの終了を示す終了データが格納
され、前記バスコントローラは、前記終了データを検出
した時に周辺アドレス及び設定データの転送を終了する
ようにしたことを要旨とする。

【００１２】請求項４に記載の発明は、請求項１〜３の
うちのいずれか１項に記載の半導体集積回路装置におい
て、前記ＣＰＵは、電源投入時に入力されるリセット信
号に基づいてリセットした後に前記リクエスト信号を出
力するようにしたことを要旨とする。

【００１３】（作用）従って、本発明によれば、各周辺
回路４，５の初期化に必要な設定データがＣＰＵ２を介
することなるメモリ３から読みだされ各周辺回路４，５
に転送される。そして、各周辺回路４，５は、転送され
た設定データに基づいて初期化する。

【００１４】請求項２に記載の発明によれば、ＣＰＵと
メモリはアドレスバスとデータバスとにより互いに接続
され、複数の周辺回路はリソースバスを介して互いに接
続されるとともに、そのリソースバスを介してＣＰＵと
接続される。転送制御回路は、メモリコントローラとバ
スコントローラとから構成される。メモリコントローラ
は、アドレスバスに接続され、ＣＰＵからのリクエスト
信号に基づいて、そのＣＰＵに代わってアドレス信号を
メモリに送出して周辺アドレス及び設定データを読みだ
す。バスコントローラは、ＣＰＵからのリクエスト信号
に基づいてデータバスとリソースバスとを接続する。そ
して、データバス上に読みだされた周辺アドレス及び設
定データは、ＣＰＵを介することなく各周辺回路に転送
され、各周辺回路は設定データに基づいて初期化する。

【００１５】請求項３に記載の発明によれば、メモリに
は、周辺アドレス及び設定データの終了を示す終了デー
タが格納される。バスコントローラは、終了データを検
出した時に周辺アドレス及び設定データの転送を終了す
る。

【００１６】請求項４に記載の発明によれば、ＣＰＵ
は、電源投入時に入力されるリセット信号に基づいてリ
セットした後にリクエスト信号を出力するので、各周辺
回路には短時間で設定データが転送され、初期化され
る。

【００１７】

【発明の実施の形態】以下、本発明を具体化した一実施
の形態を図２〜図４に従って説明する。図２は、マイク
ロコントローラの概略構成図である。マイクロコントロ
ーラ１１には、ＣＰＵ１２、ＲＡＭ１３、ＲＯＭ１４、
複数の周辺回路（図２においては３つ）１５〜１７が設
けられている。マイクロコントローラ１１は所謂１チッ
プマイコンであって、ＣＰＵ１２、ＲＡＭ１３、ＲＯＭ
１４、周辺回路１５〜１７が同一チップ上に集積化され
ている。

【００１８】また、マイクロコントローラ１１には、内
部バスとしてアドレスバス１８、データバス１９、及
び、リソースバス２０が設けられている。アドレスバス
１８及びデータバス１９にはＣＰＵ１２、ＲＡＭ１３、
及び、ＲＯＭ１４が接続されている。ＣＰＵ１２、ＲＡ
Ｍ１３、及び、ＲＯＭ１４は、アドレスバス１８とデー
タバス１９によって互いに接続されている。

【００１９】リソースバス２０には、ＣＰＵ１２、及
び、周辺回路１５〜１７が接続されている。ＣＰＵ１２
は、リソースバス２０を介して各周辺回路１５〜１７に
それぞれ接続されている。

【００２０】各周辺回路１５〜１７は、様々なタイマや
インタフェース回路等であって、本実施の形態では、周
辺回路１５はシリアルインタフェース（ＳＩ／Ｏ）、周
辺回路１６はタイマ、周辺回路１７はパラレルインタフ
ェース（Ｉ／Ｏ）により構成されている。また、各周辺
回路１５〜１７は、それぞれ異なるＩＯアドレスが予め
設定されている。

【００２１】ＲＯＭ１４には、ＣＰＵ１２が実行するた
めの処理プログラムが予め記憶されている。ＣＰＵ１２
は、ＲＯＭ１４から読みだした処理プログラムに基づい
て動作するようになっている。この処理プログラム基づ
いた動作中を、マイクロコントローラ１１の通常状態と
いう。

【００２２】即ち、ＣＰＵ１２は、アドレスバス１８を
介してＲＡＭ１３にアドレスを送出し、データバス１９
を介してその送出したアドレスに対してデータのリード
／ライトを行う。また、ＣＰＵ１２は、アドレスバス１
８を介してＲＯＭ１４にアドレスを送出し、データバス
１９を介して送出したアドレスに対応するＲＯＭ１４の
データ、即ち、処理プログラムをリードする。

【００２３】そして、ＣＰＵ１２は、ＲＯＭ１４から読
みだした処理プログラムに基づいて動作し、リソースバ
ス２０を介して各周辺回路１５〜１７を制御する。ま
た、ＣＰＵ１２は、処理プログラムに基づいて演算等を
実行し、結果等をデータバス１９を介してＲＡＭ１３に
送出し、そのＲＡＭ１３に記憶させるようになってい
る。

【００２４】また、ＲＯＭ１４には、各周辺回路１５〜
１７の初期設定を記憶するための設定記憶領域１４ａが
確保されている。設定記憶領域１４ａの先頭アドレス
は、予め所定のアドレスに設定され、そのアドレスから
所定のバイト数分だけ設定記憶領域１４ａとして確保さ
れている。本実施の形態では、図３に示すように、先頭
アドレスは「Ｆ０００番地」に設定され、その先頭アド
レスから「１００バイト」分が設定記憶領域１４ａとし
て確保されている。

【００２５】設定記憶領域１４ａには、例えば、図３に
示すように、初期化する必要のある各種周辺回路１５〜
１７のＩＯアドレスと、それら周辺回路１５〜１７を設
定するための設定データとが記憶されている。尚、周辺
回路１５〜１７の実際のＩＯアドレスと、ＲＯＭ１４に
格納されたＩＯアドレスとを区別するために、そのＲＯ
Ｍ１４に格納されたＩＯアドレスを周辺アドレスとい
う。

【００２６】周辺アドレス及び設定データは、対となっ
て格納されている。即ち、１つの周辺アドレスに対応し
て１つの設定データが格納されている。尚、本実施の形
態では、周辺アドレス及び設定データは、それぞれ１バ
イトで構成されている。

【００２７】また、設定記憶領域１４ａには、初期デー
タの転送を終了させるための終了データが格納されてい
る。終了データは、周辺アドレスに対応した位置に格納
されている。終了データは、周辺アドレスには格納され
ないデータ、即ち、各周辺回路１５〜１７のアドレスに
は設定されていない値に設定されている。尚、本実施の
形態では、終了データは「ＦＦ」に設定され格納されて
いる。

【００２８】また、マイクロコントローラ１１には、ロ
ムコントローラ（以下、ＲＯＣという）２１、及び、リ
ソースバスコントローラ（以下、ＲＢＣという）〇〇が
設けられている。

【００２９】ＲＯＣ２１は、アドレスバス１８とＲＯＭ
１４との間に挿入接続されている。ＲＯＣ２１は、ＣＰ
Ｕ１２に代わってＲＯＭ１４をアクセスし、設定記憶領
域１４ａに格納された周辺アドレス及び設定データをデ
ータバス１９上に読みだすために設けられている。

【００３０】ＲＢＣ２２は、リソースバス２０とＣＰＵ
１２との間に挿入接続されている。また、ＲＢＣ２２
は、データバス１９に接続されている。ＲＢＣ２２は、
リソースバス２０の接続を切り換えるために設けられて
いる。即ち、ＲＢＣ２２は、ＣＰＵ１２に接続されてい
るリソースバス２０を、データバス１９を介してＲＯＭ
１４に接続するようになっている。

【００３１】ＲＯＣ２１及びＲＢＣ２２は、ＣＰＵ１２
から入力されるリクエスト信号ＲＥＱに基づいて動作す
るようになっている。本実施の形態では、ＣＰＵ１２
は、電源投入時（パワーオン）等に入力されるリセット
信号ＲＳＴが消失すると、リクエスト信号ＲＥＱを出力
するようになっている。そして、ＣＰＵ１２は、リセッ
ト信号ＲＳＴに基づいてリセットするようになってい
る。

【００３２】ＲＯＣ２１は、リクエスト信号ＲＥＱが入
力されると、ＣＰＵ１２に対して制御信号ＡＫを送出
し、ＣＰＵ１２は、制御信号ＡＫが入力されると、動作
を停止する。従って、ＲＯＣ２１は、リクエスト信号Ｒ
ＥＱが入力されるとＣＰＵ１２を停止させるようになっ
ている。

【００３３】また、ＲＯＣ２１は、アドレスバス１８を
切り離すようになっている。この構成により、後述する
ＲＯＣ２１から送出されるアドレスは、ＣＰＵ１２及び
ＲＡＭ１３には入力されない。

【００３４】ＣＰＵ１２を停止させた後、ＲＯＣ２１
は、先ず先頭アドレス（図３においてＦ０００番地）を
ＲＯＭ１４に送出する。ＲＯＭ１４は、その先頭アドレ
スに格納された周辺アドレス（図３において「００」）
をデータバス１９に送出する。次に、ＲＯＣ２１は、ア
ドレスをインクリメント（Ｆ００１番地）させ、ＲＯＭ
１４に送出する。ＲＯＭ１４は、「Ｆ００１番地」に格
納された設定データ「ＡＡ」をデータバス１９に送出す
る。

【００３５】即ち、ＲＯＣ２１は、ＲＯＭ１４の設定記
憶領域１４ａに格納された周辺アドレス及び設定データ
を先頭アドレスから順に読みだす。従って、データバス
１９上には、設定記憶領域１４ａに格納されたデータ
が、先頭アドレスから順次読みだされる。

【００３６】ＲＢＣ２２は、リクエスト信号ＲＥＱが入
力されると、リソースバス２０をＣＰＵ１２から切り離
すとともに、リソースバス２０をデータバス１９に接続
する。従って、ＲＯＣ２１によってデータバス１９上に
読みだされた周辺アドレス及び設定データは、ＲＢＣに
入力される。

【００３７】ＲＢＣ２２は、データバス１９上に読みだ
された周辺アドレスが入力されると、その周辺アドレス
が終了データか否かを検出する。そして、ＲＢＣ２２
は、終了データを検出しない、即ち、周辺アドレスが終
了データではない場合、周辺アドレスをリソースバス２
０に送出する。また、図４に示すように、ＲＢＣ２２
は、その周辺アドレスに同期したアドレスラッチ信号Ｓ
１を生成し、リソースバス２０に送出する。

【００３８】また、ＲＢＣ２２は、データバス１９上に
読みだされた設定データが入力されると、その設定デー
タをリソースバス２０に送出する。また、図４に示すよ
うに、ＲＢＣ２２は、その設定データに同期したデータ
ライト信号Ｓ２を生成し、リソースバス２０に送出す
る。

【００３９】即ち、周辺アドレスが転送終了データでは
ない場合、リソースバス２０上には、周辺アドレス及び
アドレスラッチ信号Ｓ１が送出される。次に、リソース
バス２０上には、設定データ及びデータライト信号Ｓ２
が送出される。

【００４０】各周辺回路１５〜１７は、それぞれ設定さ
れたアドレスと、リソースバス２０に送出された周辺ア
ドレスとが一致する場合、アドレスラッチ信号Ｓ１に基
づいて周辺アドレスをラッチする。そして、周辺アドレ
スをラッチした周辺回路１５〜１７は、その周辺アドレ
スに続いてリソースバス２０に送出された設定データ
を、データライト信号Ｓ２に基づいて書き込み、初期設
定を行う。

【００４１】一方、ＲＢＣ２２は、終了データを検知す
る、即ち、データバス１９上に読みだされた周辺アドレ
スが「ＦＦ」の場合、リソースバス２０をデータバス１
９から切り離してＣＰＵ１２に接続するとともに、ＲＯ
Ｃ２１に停止信号ＲＳＴＯＰを出力する。ＲＯＣ２１
は、停止信号ＲＳＴＯＰが入力されると、制御信号ＡＫ
を消失させる。すると、ＣＰＵ１２は、制御信号ＡＫを
入力しなくなるので通常状態となる。即ち、ＣＰＵ１２
は、ＲＯＭ１４に格納された処理プログラムを読みだ
し、そのプログラムに従って各周辺回路１５〜１７を制
御する。

【００４２】尚、ＣＰＵ１２により各周辺回路１５〜１
７の初期設定を行う場合、ＲＯＭ１４には初期設定のプ
ログラムが格納される。そのプログラムは、１つの設定
データを転送する場合、その転送命令と、転送する相手
の周辺回路１５〜１７のＩＯアドレスと、転送する設定
データとから構成され、それぞれを１バイト構成とする
と、３バイト分必要となる。従って、本実施の形態の方
が、１つの転送データにつき１バイト分だけ容量が少な
くなる。また、プログラムではＲＯＭ１４から３バイト
読みだすが、本実施の形態では２バイトだけ読みだせば
よいので、１つの設定データについて１バイト分だけ時
間を短縮することができる。

【００４３】また、プログラムにより初期設定を行う場
合、ＲＯＭ１４に格納された設定データはデータバス１
９を介して一旦ＣＰＵ１２に読み込まれ、そのＣＰＵ１
２からリソースバス２０を介して各周辺回路１５〜１７
へ転送される。しかしながら、本実施の形態では、ＲＯ
Ｍ１４から読みだされた設定データは、データバス１９
からリソースバス２０を介して各周辺回路１５〜１７へ
転送されるので、ＣＰＵ１２を介さない。その結果、Ｃ
ＰＵ１２を介さない分だけ、転送時間を短縮することが
できる。

【００４４】以上記述したように、本実施の形態では、
以下の効果を奏する。（１）マイクロコントローラ１１には、ＲＯＣ２１とＲ
ＢＣ２２とが設けられている。ＲＯＣ２１は、ＣＰＵ１
２とＲＯＭ１４のアドレスバス１８に挿入接続されてい
る。ＲＢＣ２２はＣＰＵ１２とリソースバス２０との間
に接続されるとともに、ＣＰＵ１２とＲＯＭ１４とを互
いに接続するデータバス１９に接続されている。ＲＯＭ
１４には、設定記憶領域１４ａが設けられ、その領域１
４ａには各周辺回路１５〜１７の周辺アドレスと初期化
のための設定データとが格納されている。

【００４５】ＲＯＣ２１は、ＣＰＵ１２に代わってアド
レス信号を前記ＲＯＭ１４に送出して領域１４ａに格納
された周辺アドレス及び設定データをデータバス１９上
に読みだす。ＲＢＣ２２は、ＣＰＵ１２からのリクエス
ト信号ＲＥＱに基づいて、データバス１９とリソースバ
ス２０とを接続する。従って、データバス１９上に読み
だされた周辺アドレス及び設定データは、ＣＰＵ１２を
介することなくリソースバス２０を介して各周辺回路１
５〜１７に転送される。各周辺回路１５〜１７は、転送
された設定データに基づいて初期化するようにした。そ
の結果、ＣＰＵ１２を介さない分だけ、設定データの転
送時間を短縮することができる。

【００４６】尚、本発明は前記実施の形態の他、以下の
態様で実施するようにしてもよい。（１）上記実施の形態では、ＲＢＣ２２にてデータバス
１９上に読みだされた周辺アドレスから終了データ「Ｆ
Ｆ」を検出した場合にデータ転送を終了させるようにし
たが、ＲＯＣ２１にて所定個数のデータを読みだした
後、又は、所定の終了アドレスまで読みだした後にデー
タ転送を終了させるようにしてもよい。その際、設定記
憶領域１４ａの先頭アドレスに転送すべきデータ数を格
納しておき、ＲＢＣ２２にて読みだした周辺アドレス及
び設定データをカウントし、そのカウント値が転送すべ
きデータ数と一致する場合に終了信号ＲＳＴＯＰを送出
するようにしてもよい。

【００４７】また、転送すべきデータ数，終了アドレス
を格納する場所を、バッテリバックアップされたＲＡＭ
やＥＥＰＲＯＭ等を用いて読みだすデータ数又は終了ア
ドレスを格納しておき、データ数又は終了アドレスを変
更できるようにすることも可能である。

【００４８】（２）上記実施の形態において、ＲＯＭ１
４からの転送を周辺回路１５〜１７に対してだけでなく
ＲＡＭ１３にも転送できるようにしてもよい。その際、
ＲＢＣ２２は、ＲＯＭ１４から読みだされたアドレスを
アドレスバス１８上に転送するようにする。この構成に
より、処理に必要な初期値を短時間で容易にＲＡＭ１３
に転送することが可能となる。

【００４９】（３）上記実施の形態において、ＣＰＵに
上記ルーチンを命令として持たせることで、動作中でも
上記転送を行うようにしてもよい。その際、ＣＰＵ１２
は、処理プログラムに記載された命令が入力されると、
ＲＯＣ２１及びＲＢＣ２２に対してリクエスト信号ＲＥ
Ｑを送出する。この構成によれば、通常状態において処
理プログラムを実行中にも、各周辺回路１５〜１７を短
時間で容易に初期化することが可能となる。

【００５０】（４）上記実施の形態では、終了データを
「ＦＦ」に設定したが、その設定値を適宜変更して実施
してもよい。（５）上記実施の形態では、ＲＯＭ１４の設定記憶領域
１４ａの先頭アドレスを「Ｆ０００番地」に設定した
が、先頭アドレスを適宜変更して実施してもよい。

【００５１】（６）上記実施の形態では、設定記憶領域
１４ａをＲＯＭ１４内に設定したが、ＲＯＭ１４以外に
ＥＥＰＲＯＭ，ＮＶＲＡＭ，強誘電体メモリ等のメモリ
をマイクロコントローラ１１に備え、そのメモリに設定
記憶領域１４ａを設定するようにしてもよい。

【００５２】次に、上記各実施の形態から把握できる請
求項以外の技術的思想について、以下にそれらの効果と
共に記載する。（イ）請求項１〜４のうちのいずれか１項に記載の半導
体集積回路装置において、前記ＣＰＵには、前記リセッ
ト信号を出力するための命令が備えられた半導体集積回
路装置。この構成によれば、プログラムを実行中にも各
周辺回路を容易に短時間で初期化することが可能とな
る。

【００５３】（ロ）請求項１に記載の半導体集積回路装
置において、前記周辺回路のうちの１つはＲＡＭであっ
て、前記転送制御回路は前記メモリに格納された設定デ
ータをＲＡＭに転送するようにした半導体集積回路装
置。この構成によれば、ＲＡＭに設定する初期値をメモ
リから容易に短時間で転送することが可能となる。

【００５４】

【発明の効果】以上詳述したように、本発明によれば、
周辺回路の設定を短時間で容易に行うことのできる半導
体集積回路装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】マイクロコントローラの構成を示すブロック
図である。

【図３】周辺回路への転送データを示す説明図であ
る。

【図４】転送動作を示すタイミングチャートである。

【符号の説明】

１半導体集積回路装置２ＣＰＵ３メモリ４，５周辺回路６転送制御回路１８アドレスバス１９データバス２０リソースバス２１メモリコントローラとしてのロムコントローラ
（ＲＯＣ）２２バスコントローラとしてのリソースバスコントロ
ーラ（ＲＢＣ）

Claims

【特許請求の範囲】

【請求項１】プログラムが予め格納されたメモリと、
前記プログラムを読みだすＣＰＵと、そのＣＰＵにより
プログラムに基づいて制御される複数の周辺回路とを１
つの半導体チップ上に形成した半導体集積回路装置にお
いて、前記メモリには、各周辺回路のそれぞれに対応して予め
設定された周辺アドレスと、各周辺回路を初期化するた
めの設定データとが格納され、前記ＣＰＵから入力されるリクエスト信号に基づいて前
記メモリに格納された周辺アドレスと設定データとを読
みだし、その読みだした周辺アドレス及び設定データを
各周辺回路へ転送する転送制御回路とを備えた半導体集
積回路装置。
【請求項２】請求項１に記載の半導体集積回路装置に
おいて、前記ＣＰＵとメモリはアドレスバスとデータバスとによ
り互いに接続され、前記複数の周辺回路はリソースバスを介して互いに接続
されるとともに、そのリソースバスを介してＣＰＵと接
続され、前記転送制御回路は、前記アドレスバスに接続され、前記ＣＰＵからのリクエ
スト信号に基づいて、そのＣＰＵに代わってアドレス信
号を前記メモリに送出して前記周辺アドレス及び設定デ
ータを読みだすメモリコントローラと、前記ＣＰＵからのリクエスト信号に基づいて前記データ
バスとリソースバスとを接続するバスコントローラとか
ら構成された半導体集積回路装置。
【請求項３】請求項２に記載の半導体集積回路装置に
おいて、前記メモリには、周辺アドレス及び設定データの終了を
示す終了データが格納され、前記バスコントローラは、前記終了データを検出した時
に周辺アドレス及び設定データの転送を終了するように
した半導体集積回路装置。
【請求項４】請求項１〜３のうちのいずれか１項に記
載の半導体集積回路装置において、前記ＣＰＵは、電源投入時に入力されるリセット信号に
基づいてリセットした後に前記リクエスト信号を出力す
るようにした半導体集積回路装置。