JPH03123987A - マイクロコンピュータ - Google Patents

マイクロコンピュータ

Info

Publication number
JPH03123987A
JPH03123987A JP1261520A JP26152089A JPH03123987A JP H03123987 A JPH03123987 A JP H03123987A JP 1261520 A JP1261520 A JP 1261520A JP 26152089 A JP26152089 A JP 26152089A JP H03123987 A JPH03123987 A JP H03123987A
Authority
JP
Japan
Prior art keywords
built
peripheral hardware
hardware
memory
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1261520A
Other languages
English (en)
Inventor
Satoko Ogawa
聡子 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP1261520A priority Critical patent/JPH03123987A/ja
Publication of JPH03123987A publication Critical patent/JPH03123987A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Microcomputers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、シングルチップ・マイクロコンピュータ、特
に周辺ハードウェアを内蔵するシングルチップ・マイク
ロコンピュータに関する。
〔従来の技術〕
通常、シングルチップマイクロコンピュータの内蔵周辺
ハードウェアは電源投入時およびリセット時にはそのマ
イクロコンピュータのリセット時の状態として設定され
ているある特定の状態になる。そこで、このようなマイ
クロコンピュータのプログラムを作成する際はプログラ
ムの中で内蔵周辺ハードウェアの特殊レジスタへイニシ
ャライズ用データを転送する処理を行い、ユーザの使用
条件に合わせて内蔵周辺ハードウェアのイニシャライズ
を行う必要があった。
〔発明が解決しようとする課題〕
上述した従来のシングルチップ・マイクロコンピュータ
においては、ユーザ・プログラム中で内蔵周辺ハードウ
ェアのイニシャライズ処理をユーザの使用条件に合わせ
て行う必要があったため、特に内蔵周辺ハードウェアを
多数組み込んだ最近のシングルチップ・マイクロコンピ
ュータでは内蔵周辺ハードウェアのイニシャライズ処理
に時間がかかり、さらにプログラムのサイズも大きくな
ってしまうという欠点があった。
そこで、本発明の目的は、ユーザ・プログラム中で内蔵
周辺ハードウェアのイニシャライズを行う必要がなく、
そのため内蔵周辺ハードウェアのイニシャライズに要し
ていた時間を削減し、かつプログラム・ステップ数を少
なくすることのできるシングルチップ・マイクロコンピ
ュータを提供することにある。
〔課題を解決するための手段〕
本発明のシングルチップ・マイクロコンピュタは電源投
入時およびリセット時にメモリにあるデータを自動的に
内蔵周辺ハードウェア特殊レジスタへ転送することを制
御するハードウェアをＣＰＵ内に有している。
〔実施例〕
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例であるシングルチップ・マイ
クロコンピュータの内部主要部ブロック図である。
第１図においてオートイニシャライズ制御回路ｌと、内
蔵周辺ハードウェア２とメモリ３は内部バス４を介して
データや信号のやりとりを行うことを示している。５の
内蔵周辺ハードウェア特殊レジスタは２の内蔵周辺ハー
ドウェアの中に存在し、通常、内蔵周辺ハードウェアを
ある状態に設定するのは、この特殊レジスタに値を書き
込むことによって行っている。
このような構造を持つことによって、次のような動作を
実現できる。外部からのリセット信号がＣＰＵ内に入る
と、そのリセット信号をトリガとして１のオート・イニ
シャライズ制御回路が起動される。そしてオート・イニ
シャライズ制御回路はメモリにあらかじめ入っている内
蔵周辺ノ・−ドウエアのイニシャライズ用データを読み
出す動作を制御する。その後、メモリから読み出したデ
ータは内部バスを通って内蔵周辺ノ・−ドウエアの特殊
レジスタへ転送され、その時特殊レジスタに書き込まれ
た値に応じて内蔵周辺ハードウェアがイニシャライズさ
れる。
〔発明の効果〕
以上説明したように本発明は、シングルチップ・マイク
ロコンピュータのＣＰＵ内に電源投入時、およびリセッ
ト時にメモリにあるデータを内蔵周辺ハードウェアの特
殊レジスタへ転送することを制御するハードウェアを有
することにより、ユーザの使用条件に合わせた内蔵周辺
ハードウェアのオート・イニシャライズを行うことがで
き、ソフトウェアで行っていた内蔵周辺ハードウェアの
イニシャライズ処理を行う必要・がなくなり、そのため
内蔵周辺ハードウェアのイニシャライズ処理に要してい
た時間を削減し、かつプログラム・ステップ数を少なく
することができる効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例であるシングルチップ・マイ
クロコンピュータの内部主要部ブロック図である。 １・・・・・・オート・イニシャライズ制御回路、２・
・・・・・内蔵周辺ハードウェア、３・・・・・・メモ
リ、４・・・・・・内部バス、５・・・・・・内蔵周辺
ハードウェア特殊レジスタ。

Claims (1)

    【特許請求の範囲】
  1. マイクロコンピュータに内蔵されている周辺ハードウェ
    アの動作を特殊レジスタに書き込まれた値に応じて制御
    するシングルチップ・マイクロコンピュータにおいてＣ
    ＰＵにリセット信号が入るとあらかじめメモリに格納さ
    れている値を自動的に内蔵周辺ハードウェアの特殊レジ
    スタへ転送することを特徴とするシングルチップマイク
    ロコンピュータ。
JP1261520A 1989-10-06 1989-10-06 マイクロコンピュータ Pending JPH03123987A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1261520A JPH03123987A (ja) 1989-10-06 1989-10-06 マイクロコンピュータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1261520A JPH03123987A (ja) 1989-10-06 1989-10-06 マイクロコンピュータ

Publications (1)

Publication Number Publication Date
JPH03123987A true JPH03123987A (ja) 1991-05-27

Family

ID=17363045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1261520A Pending JPH03123987A (ja) 1989-10-06 1989-10-06 マイクロコンピュータ

Country Status (1)

Country Link
JP (1) JPH03123987A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100328806B1 (ko) * 1992-04-08 2002-07-08 가네꼬 히사시 마이크로컴퓨터

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100328806B1 (ko) * 1992-04-08 2002-07-08 가네꼬 히사시 마이크로컴퓨터

Similar Documents

Publication Publication Date Title
US5860021A (en) Single chip microcontroller having down-loadable memory organization supporting "shadow" personality, optimized for bi-directional data transfers over a communication channel
US20070006002A1 (en) Information processing apparatus with central processing unit and main memory having power saving mode, and power saving controlling method
US6401197B1 (en) Microprocessor and multiprocessor system
US6076160A (en) Hardware-based system for enabling data transfers between a CPU and chip set logic of a computer system on both edges of bus clock signal
EP0757316B1 (en) External device selection unit for data processor
US4947478A (en) Switching control system for multipersonality computer system
JPH07505241A (ja) マイクロプロセッサ・システムをリセットするためのシステム並びに方法
JPH04358252A (ja) ワークステーションおよびその構成方法
US7206930B2 (en) Method and apparatus for reducing strapping devices
JPH03123987A (ja) マイクロコンピュータ
US5867676A (en) Reset circuit for a peripheral component interconnect bus
JP3452147B2 (ja) 内部及び外部の周辺機器とエミュレーションモードで作動可能なマイクロコンピュータ
JPH03668B2 (ja)
JP2001125786A (ja) データ処理装置及びデータ処理システム
JP2597409B2 (ja) マイクロコンピュータ
JPH0155497B2 (ja)
JP3283505B2 (ja) マイクロコンピュータ
WO2000062162A2 (en) Method and system for updating user memory in emulator systems
JPH06103106A (ja) プログラムデバッグ装置
JP2754594B2 (ja) シングルチップマイクロコンピュータ
JPH10247187A (ja) １チップマイクロコンピュータ
JPH01184560A (ja) シングルチップマイクロコンピュータ
JPH02226352A (ja) システムｌｓｉ
JPH05151369A (ja) 集積回路
JPH04361311A (ja) シングルチップマイクロコンピュータ