JP2000123570A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2000123570A5 JP2000123570A5 JP1998290811A JP29081198A JP2000123570A5 JP 2000123570 A5 JP2000123570 A5 JP 2000123570A5 JP 1998290811 A JP1998290811 A JP 1998290811A JP 29081198 A JP29081198 A JP 29081198A JP 2000123570 A5 JP2000123570 A5 JP 2000123570A5
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- semiconductor device
- selection
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 72
- 230000003111 delayed effect Effects 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 description 8
- 238000007664 blowing Methods 0.000 description 6
- 239000000523 sample Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29081198A JP4034886B2 (ja) | 1998-10-13 | 1998-10-13 | 半導体装置 |
| PCT/JP1999/005114 WO2000022626A1 (fr) | 1998-10-13 | 1999-09-20 | Dispositif a semi-conducteur |
| KR1020017004519A KR100571330B1 (ko) | 1998-10-13 | 1999-09-20 | 반도체 장치 |
| US09/833,045 US6498522B2 (en) | 1998-10-13 | 2001-04-12 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29081198A JP4034886B2 (ja) | 1998-10-13 | 1998-10-13 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000123570A JP2000123570A (ja) | 2000-04-28 |
| JP2000123570A5 true JP2000123570A5 (enExample) | 2004-12-02 |
| JP4034886B2 JP4034886B2 (ja) | 2008-01-16 |
Family
ID=17760799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29081198A Expired - Fee Related JP4034886B2 (ja) | 1998-10-13 | 1998-10-13 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6498522B2 (enExample) |
| JP (1) | JP4034886B2 (enExample) |
| KR (1) | KR100571330B1 (enExample) |
| WO (1) | WO2000022626A1 (enExample) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100424118B1 (ko) * | 2001-05-03 | 2004-03-24 | 주식회사 하이닉스반도체 | 클럭 신호의 주파수 정보를 이용하여 셀 동작을 제어하는동기식 반도체 메모리 장치 |
| ATE477634T1 (de) * | 2001-10-22 | 2010-08-15 | Rambus Inc | Phaseneinstellvorrichtung und verfahren für ein speicherbaustein-signalisierungssystem |
| JP2005049970A (ja) * | 2003-07-30 | 2005-02-24 | Renesas Technology Corp | 半導体集積回路 |
| KR20050032365A (ko) | 2003-10-01 | 2005-04-07 | 삼성전자주식회사 | 플래시메모리카드 |
| JP2006053981A (ja) * | 2004-08-11 | 2006-02-23 | Fujitsu Ltd | 記憶装置、記憶装置リード方法 |
| DE102006012654B4 (de) * | 2006-03-20 | 2008-02-07 | Infineon Technologies Ag | Taktfrequenzvariation eines getakteten Stromverbrauchers |
| JP2008048214A (ja) * | 2006-08-17 | 2008-02-28 | Toshiba Corp | 半導体装置 |
| JP5563183B2 (ja) * | 2007-02-15 | 2014-07-30 | ピーエスフォー ルクスコ エスエイアールエル | 半導体メモリ集積回路 |
| JP2009016017A (ja) * | 2007-07-09 | 2009-01-22 | Samsung Electronics Co Ltd | 半導体集積回路 |
| US8730301B2 (en) | 2010-03-12 | 2014-05-20 | Sony Corporation | Service linkage to caption disparity data transport |
| CN114217193B (zh) * | 2020-09-04 | 2025-01-21 | 中国科学院微电子研究所 | 与非门树结构 |
| CN116844620B (zh) * | 2022-03-23 | 2024-05-03 | 长鑫存储技术有限公司 | 一种信号采样电路以及半导体存储器 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0737389A (ja) * | 1993-07-20 | 1995-02-07 | Mitsubishi Electric Corp | 半導体装置 |
| KR0158762B1 (ko) * | 1994-02-17 | 1998-12-01 | 세키자와 다다시 | 반도체 장치 |
| JP2616567B2 (ja) * | 1994-09-28 | 1997-06-04 | 日本電気株式会社 | 半導体記憶装置 |
| JP3778993B2 (ja) * | 1995-05-16 | 2006-05-24 | ヒューレット・パッカード・カンパニー | 最小論理マルチプレクサ・システム |
| JP2907081B2 (ja) * | 1995-09-26 | 1999-06-21 | 日本電気株式会社 | 半導体記憶装置 |
| JP2874619B2 (ja) * | 1995-11-29 | 1999-03-24 | 日本電気株式会社 | 半導体記憶装置 |
| JP3986578B2 (ja) * | 1996-01-17 | 2007-10-03 | 三菱電機株式会社 | 同期型半導体記憶装置 |
| JP2924797B2 (ja) * | 1996-06-14 | 1999-07-26 | 日本電気株式会社 | 半導体装置 |
| JP3612634B2 (ja) * | 1996-07-09 | 2005-01-19 | 富士通株式会社 | 高速クロック信号に対応した入力バッファ回路、集積回路装置、半導体記憶装置、及び集積回路システム |
| JP4090088B2 (ja) | 1996-09-17 | 2008-05-28 | 富士通株式会社 | 半導体装置システム及び半導体装置 |
| US6002282A (en) * | 1996-12-16 | 1999-12-14 | Xilinx, Inc. | Feedback apparatus for adjusting clock delay |
| JPH10228772A (ja) * | 1997-02-18 | 1998-08-25 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
| JPH11120768A (ja) * | 1997-10-09 | 1999-04-30 | Toshiba Corp | 半導体集積回路 |
| US5970020A (en) * | 1998-09-16 | 1999-10-19 | G-Link Technology | Controlling the set up of a memory address |
-
1998
- 1998-10-13 JP JP29081198A patent/JP4034886B2/ja not_active Expired - Fee Related
-
1999
- 1999-09-20 KR KR1020017004519A patent/KR100571330B1/ko not_active Expired - Fee Related
- 1999-09-20 WO PCT/JP1999/005114 patent/WO2000022626A1/ja not_active Ceased
-
2001
- 2001-04-12 US US09/833,045 patent/US6498522B2/en not_active Expired - Lifetime
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3838972B2 (ja) | 周波数検出回路及びデータ処理装置 | |
| JP4138163B2 (ja) | Lsi試験装置およびそのタイミングキャリブレーション方法 | |
| JPH1165699A (ja) | 半導体集積回路装置 | |
| JP2000123570A5 (enExample) | ||
| JP2003500724A (ja) | マルチプルコンポーネントシステムに対するリセットシステム | |
| JP2002289776A (ja) | 半導体装置 | |
| US6320818B1 (en) | Semiconductor storage device, and method for generating timing of signal for activating internal circuit thereof | |
| WO2006080065A1 (ja) | 記憶装置、およびその制御方法 | |
| JPH0661812A (ja) | デイジタル処理装置 | |
| JP4034886B2 (ja) | 半導体装置 | |
| JP2532740B2 (ja) | アドレス遷移検出回路 | |
| JP4248074B2 (ja) | 動作タイミング制御機能を有するシステム | |
| US6226222B1 (en) | Synchronous semiconductor memory device having a function for controlling sense amplifiers | |
| JP3368572B2 (ja) | 周期発生装置 | |
| US6194926B1 (en) | Operation timing controllable system | |
| JP2964704B2 (ja) | クロック停止回路 | |
| JP4122128B2 (ja) | エッジ検出回路 | |
| KR100596852B1 (ko) | 내부 클럭신호 발생장치 | |
| JP2007171060A (ja) | 動作モード設定回路、動作モード設定回路を有するlsi、及び動作モード設定方法 | |
| JP3958586B2 (ja) | 信号処理装置及び信号処理方法 | |
| JP3626343B2 (ja) | 半導体集積回路装置 | |
| JP2004534420A (ja) | デジタルデバイス用改良型高速データキャプチャ回路 | |
| JP2538074B2 (ja) | 論理集積回路 | |
| JPS63169581A (ja) | スキヤンデザイン回路 | |
| JP2708061B2 (ja) | 同期回路装置 |