JP2000114379A - 集積回路設計方法及び集積回路設計装置 - Google Patents

集積回路設計方法及び集積回路設計装置

Info

Publication number
JP2000114379A
JP2000114379A JP10275596A JP27559698A JP2000114379A JP 2000114379 A JP2000114379 A JP 2000114379A JP 10275596 A JP10275596 A JP 10275596A JP 27559698 A JP27559698 A JP 27559698A JP 2000114379 A JP2000114379 A JP 2000114379A
Authority
JP
Japan
Prior art keywords
data
cell
cells
array
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10275596A
Other languages
English (en)
Other versions
JP3562975B2 (ja
Inventor
Susumu Watanabe
邊 進 渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP27559698A priority Critical patent/JP3562975B2/ja
Priority to TW088115331A priority patent/TW459348B/zh
Priority to US09/401,500 priority patent/US6543039B1/en
Priority to KR1019990041697A priority patent/KR100349280B1/ko
Publication of JP2000114379A publication Critical patent/JP2000114379A/ja
Priority to US10/323,735 priority patent/US6993728B2/en
Application granted granted Critical
Publication of JP3562975B2 publication Critical patent/JP3562975B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Abstract

(57)【要約】 【課題】 データの並列処理が可能な計算機を用いて、
階層構造を保持したまま行うＬＳＩ設計レイアウトデー
タの並列処理の高効率化を図る。 【解決手段】 本発明に係る集積回路設計方法及び集積
回路設計装置は、第１の構成として、集積回路設計レイ
アウトデータの中の設計セルデータにより特定される設
計セルをセル分割判断基準に基づき分割した分割セルと
分割したもの以外の前記設計セルとからなる内部セルと
し、前記内部セルを組み合わせることによりデータ量の
ほぼ等しい複数のユニットグループを作成して、前記ユ
ニットグループごとに前記内部セルに含まれているデー
タの階層的並列処理を行い、第２の構成として、集積回
路設計レイアウトデータの中のアレイデータが含まれて
いるアレイデータ領域のうち重複するデータを有するデ
ータ領域を除外した非重複アレイデータ領域を、複数若
しくは単数のアレイセル又は単位セルの組合せにより復
元する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は集積回路設計方法及
び集積回路設計装置に係り、特に、ＬＳＩ設計レイアウ
トデータの階層的並列処理方法及びアレイセル再構成方
法並びにそれらの方法を実行するＣＡＤツール並びにそ
れらの方法を実行するコンピュータプログラムを記録し
た記録媒体に関する。
【０００２】
【従来の技術】近年における大規模集積回路（ＬＳＩ）
のレイアウトは階層的に設計されていることから、設計
レイアウトデータを高速に処理する方法及び装置とし
て、設計レイアウトデータの階層構造を保持したまま取
り扱う方法及びＣＡＤツールが用いられている。この場
合、階層構造を構成する各設計セルは、設計セルとして
のそのままの形態で取り扱われる。
【０００３】一方、階層的なデータ処理方法とは別個の
技術として、密結合構成の複数ＣＰＵを搭載した計算
機、又は、ネットワーク接続した複数計算機を用いて設
計レイアウトデータを並列処理するＣＡＤツールも用い
られている。
【０００４】これらのいずれもがその目的とするところ
は、設計レイアウトデータ処理の高速化及び作業用記憶
ファイルの低減化にある。
【０００５】他方、階層構造を有する設計レイアウトデ
ータ処理の高速化及び作業用記憶ファイルの低減化のた
めには、繰り返しパターンデータにより表現されるアレ
イセルをいかに効率的に取り扱うかが重要なポイントと
なる。アレイセルは、汎用メモリ製品には繰り返し数の
大きい２次アレイが用いられるのが通常であり、マイク
ロコンピュータのＲＡＭ／ＲＯＭメモリ部等にも用いら
れている。ＬＳＩ設計レイアウトデータを階層的に取り
扱う場合に、アレイセルデータ領域に図形データ、セル
データ又は他のアレイデータが重複配置されているとき
は、アレイセルデータを展開するか、又は、単位配置セ
ルデータに変換して処理を行うのがこれまでのデータ処
理方法である。
【０００６】
【発明が解決しようとする課題】図１８は、階層構造を
有するＬＳＩのレイアウトの一例を示した説明図、図１
９は、図１８に示したＬＳＩの階層構造を示したブロッ
ク図である。
【０００７】図１８に示したＬＳＩのレイアウトにおい
ては、図１９のブロック図にも示されるように、１チッ
プを構成するＲＯＯＴセル上に、２個のＡセル、１個の
Ｂセル、６個のＥセルが配置されており、さらにＢセル
上に、３個のＣセル、２個のＤセルが階層的に配置され
ている。ここでは、ＲＯＯＴセルのサイズは１００００
μｍ×１００００μｍ，Ａセルのサイズは２０００μｍ
×８０００μｍ，Ｂセルのサイズは３０００μｍ×３０
００μｍ，Ｃセルのサイズは７００μｍ×７００μｍ，
Ｄセルのサイズは１８００μｍ×６００μｍ，Ｅセルの
サイズは５００μｍ×１０００μｍであるものとする。
【０００８】従来は、ＬＳＩの設計レイアウトデータの
階層構造を保持したまま取り扱う場合、設計セルに含ま
れる図形数の大小（データサイズの大小）又はサイズの
大小に拘わらず、設計セルの形態のままで取り扱ってい
た。例えば、図１８に示した例においては、ＲＯＯＴセ
ル、Ａセル、Ｂセル、Ｃセル、Ｄセル、Ｅセルは、サイ
ズが相当に異なるため、各セルに含まれる図形数、即
ち、データサイズも相当に異なるにも拘わらず、ＲＯＯ
Ｔセル、Ａセル、Ｂセル、Ｃセル、Ｄセル、Ｅセルとし
て設計されたそのままの形態で取り扱っていた。そのた
め、密結合構成の複数ＣＰＵを搭載した計算機、又は、
ネットワーク接続した複数計算機を用いて設計レイアウ
トデータを並列処理する場合、例えば、サイズが相当に
異なるＡセル及びＥセルも同じレベルの処理単位として
取り扱われることになる。極端な場合は、図形データが
数個しか含まれていない設計セルと数百万個の図形デー
タを含む巨大な設計セルとが同じレベルの処理単位とし
て取り扱われることになる。その結果、従来の設計レイ
アウトデータの並列処理においては、以下のような大き
な問題があった。
【０００９】第一に、非常に多数種類、極端な場合は数
千種類以上の設計セルを取り扱うことになり、並列処理
を行うジョブを起動させるための前処理／後処理のため
のオーバヘッド時間が大きくなる。
【００１０】第二に、並列処理する各設計セルのデータ
量が不均衡であるため、並列処理の各処理時間も不均衡
となり、並列処理の処理時間の長短を左右する要素とし
て巨大な設計セルの処理時間が支配的となり、並列処理
の効果を発揮することができない。
【００１１】また、従来は、ＬＳＩ設計レイアウトデー
タを階層的に取り扱う場合に、Ｂセル上に配置されてい
るＣセル及びＤセルのように、アレイセルデータ領域に
図形データ、セルデータ又は他のアレイデータが重複配
置されているときは、アレイセルデータを展開するか、
又は、単位配置セルデータに変換して処理していた。そ
のため、膨大な数の図形データ及び単位配置セルデータ
を取り扱うことになり、処理時間が長時間となる問題
と、大容量の作業用記憶ファイルが必要になる問題とが
あった。
【００１２】本発明は上記問題点に鑑みてなされたもの
で、その目的は、データの並列処理が可能な計算機を用
いて、階層構造を保持したまま行うＬＳＩ設計レイアウ
トデータの並列処理の高効率化を図ることが可能な集積
回路設計装置及び集積回路設計方法を提供することであ
る。
【００１３】
【課題を解決するための手段】本発明の第１の構成に係
る集積回路設計方法及び集積回路設計装置によれば、集
積回路設計レイアウトデータの中の設計セルデータによ
り特定される設計セルをセル分割判断基準に基づき分割
した分割セルと分割したもの以外の前記設計セルとから
なる内部セルとし、前記内部セルを組み合わせることに
よりデータ量のほぼ等しい複数のユニットグループを作
成して、前記ユニットグループごとに前記内部セルに含
まれているデータの階層的並列処理を行うことを特徴と
し、この構成により、並列して行われるユニットグルー
プごとのデータ処理時間がほぼ等しくなり、ＬＳＩ設計
レイアウトデータの階層的並列処理を最も効率的に行う
ことができる。データ処理を行う際に、ユニットグルー
プテーブルを参照し、ユニットグループごとに内部セル
を所定の間隔を置いて配置したマスクデータ処理用作業
ファイルを予め記憶手段に作成し、マスクデータ処理用
作業ファイルをも参照してデータ処理を行うとよい。セ
ル分割判断基準は、設計セルに含まれているデータ量が
基準データ量を超えているか否か、又は、設計平面上に
おける縦軸方向若しくは横軸方向において設計セルの寸
法が基準寸法を超えているか否か、のいずれか一以上の
基準とする。ユニットグループの作成は、各ユニットグ
ループに含まれるデータ量がほぼ均一になるように、内
部セルのうち含まれているデータ量のより大きい内部セ
ルと含まれているデータ量のより小さい内部セルとを交
互に組み合わせて行うとよい。
【００１４】本発明の第２の構成に係る集積回路設計方
法及び集積回路設計装置によれば、集積回路設計レイア
ウトデータの中のアレイデータが含まれているアレイデ
ータ領域のうち重複するデータを有するデータ領域を除
外した非重複アレイデータ領域を、複数若しくは単数の
アレイセル又は単位セルの組合せにより復元することを
特徴とし、この構成により、データ領域の復元後、復元
された復元データ領域に含まれているデータは集積回路
設計レイアウトデータの階層構造を保持したままデータ
処理を行い、データの重複により復元データ領域から除
外された重複データ領域に含まれているデータのみを展
開し又は単位セルデータに変換してデータ処理を行うこ
とが可能となり、データが重複していない領域までアレ
イセルデータを展開したり、総てのアレイデータを単位
セルデータに変換して処理することがなくなり、処理時
間と作業用記憶ファイルの容量とを大幅に低減すること
ができる。非重複アレイデータ領域の復元は、組み合わ
せるアレイセル又は単位セルの個数が最小限になるよう
に行う。また、非重複アレイデータ領域の復元は、より
寸法の大きいアレイセルを組合せに優先的に使用するこ
とにより行う。
【００１５】本発明に係るコンピュータプログラムの記
録媒体によれば、上記本発明の第１又は第２の構成に係
る集積回路設計方法のいずれかをコンピュータシステム
において実行するコンピュータプログラムが記録された
ことを特徴とする。
【００１６】
【発明の実施の形態】以下、本発明に係る集積回路設計
方法及び集積回路設計装置並びにその設計方法を実行す
るコンピュータプログラムを記録した記録媒体の実施の
形態について、図面を参照しながら説明する。
【００１７】図１は、本発明の第１の実施の形態に係る
集積回路設計方法の手順を示したフローチャートであ
り、図２は、本発明の第１の実施の形態に係る集積回路
設計装置の構成を示したブロック図である。本発明の第
１の実施の形態に係る集積回路設計方法及び集積回路設
計装置は、ＬＳＩ設計レイアウトデータの階層的並列処
理方法及びアレイセル再構成方法に関するものである。
【００１８】図２に示した本発明の第１の実施の形態に
係る集積回路設計装置は、ＬＳＩ設計レイアウトデータ
等の各種データを記憶する記憶手段２６と、密結合構成
の複数ＣＰＵを搭載した計算機、又は、ネットワーク接
続した複数計算機等、データの並列処理が可能な計算機
２７と、記憶手段２６に記憶されたＬＳＩ設計レイアウ
トデータの中から設計セルデータを読み出す設計セルデ
ータ読出手段２１と、読み出した設計セルデータを、予
め指定された指定サイズより小さいサイズの設計セルと
指定サイズより大きいサイズの設計セルを分割した分割
セルとからなる内部セルについての内部セルデータに変
換して、内部形式ファイルに書き込むセルデータ変換書
込手段２２と、総てのセルデータの変換が完了したかど
うかを判断するセルデータ変換完了判断手段２３と、内
部形式ファイルに格納されている内部セルの図形数を検
索し、予め指定されている値に近い図形数になるような
内部セルのユニットグループを作成する内部セルユニッ
トグループ作成手段２４と、密結合構成の複数ＣＰＵを
搭載した計算機、又は、ネットワーク接続した複数計算
機等、データの並列処理が可能な計算機２７を用いて、
ユニットグループごとに設計セルデータの並列処理制御
を行う並列処理制御手段２５とから構成されている。
【００１９】図１に示した本発明の第１の実施の形態に
係る集積回路設計方法は、図２に示した本発明の第１の
実施の形態に係る集積回路設計装置を用いて、以下のよ
うに行われる。
【００２０】最初に、設計セルデータ読出手段２１によ
り、記憶手段２６に記憶されたＬＳＩ設計レイアウトデ
ータ２６１の中から設計セルデータを順次読み出す（ス
テップＳ１１）。
【００２１】次に、読み出した設計セルデータを、セル
データ変換書込手段２２により内部セルデータに変換
し、記憶手段２６に内部形式ファイル２６２を作成して
内部セルデータを書き込む（ステップＳ１２）。ここ
で、設計セルデータから内部セルデータへの変換とは、
読み出した設計セルデータを参照して、各設計セルのう
ち、寸法が予め指定されたセル分割判断寸法を超えてお
り、かつ、含まれている図形数が予め指定されたセル分
割判断図形数を超えているものを分割して分割セルと
し、分割セルと分割されなかった設計セルとからなる内
部セルについての内部セルデータに変換することを意味
する。分割された原設計セルは、分割後の分割セルの参
照情報のみを有し、図形データを含まないセルとして、
原設計セルと同じ階層に変換作成され、原設計セルに含
まれていた図形データは、分割後の分割セルに分割して
格納される。また、セルデータの変換及び書込みの際
に、記憶手段２６に内部セル識別番号テーブル２６３を
作成し、各内部セルを識別するための名称及び識別番号
を各内部セルに付して登録する。この内部セル識別番号
テーブル２６３には、各内部セルに含まれている図形数
も登録する。
【００２２】ステップＳ１１及びステップＳ１２におけ
る設計セルデータの読出し並びにセルデータ変換及び書
込みが、総てのセルデータについて完了したかどうか
は、セルデータ変換完了判断手段により判断し（ステッ
プＳ１３）、設計セルデータの読出し並びにセルデータ
変換及び書込みが、総てのセルデータについて完了する
までステップＳ１１及びステップＳ１２を繰り返す。
【００２３】設計セルデータの読出し並びにセルデータ
変換及び書込みが、総てのセルデータについて完了した
後、内部セルユニットグループ作成手段２４により、内
部セル識別番号テーブル２６３を参照して、内部形式フ
ァイル２６２に格納されている各内部セルに含まれてい
る図形数を検索し、予め指定されている値に近い図形数
になるように内部セルを組み合わせて、内部セルのユニ
ットグループを作成する（ステップＳ１４）。この際、
記憶手段２６にユニットグループテーブル２６４を作成
し、各ユニットグループに含まれている内部セルの名
称、識別番号及び配置座標を登録する。また、ユニット
グループテーブル２６４に従って、ユニットグループご
とに内部セルを所定の間隔を置いて配置したマスクデー
タ処理用作業ファイル２６５を記憶手段２６に作成す
る。
【００２４】最後に、並列処理制御手段２５により、内
部セル識別番号テーブル２６３及びユニットグループテ
ーブル２６４，マスクデータ処理用作業ファイル２６５
を参照し、計算機２７を用いて、内部形式ファイル２６
２に格納されている各内部セルデータのデータ処理をユ
ニットグループごとの並列処理制御の下で行うと（ステ
ップＳ１５）、本発明の第１の実施の形態に係る集積回
路設計方法及び集積回路設計装置によるＬＳＩ設計レイ
アウトデータの階層的並列処理が終了する。
【００２５】本発明の第１の実施の形態に係る集積回路
設計方法及び集積回路設計装置によれば、集積回路設計
レイアウトデータの中の設計セルデータにより特定され
る設計セルをセル分割判断基準に基づき分割した分割セ
ルと分割したもの以外の設計セルとからなる内部セルと
し、内部セルを組み合わせることによりデータ量のほぼ
等しい複数のユニットグループを作成して、ユニットグ
ループごとに内部セルに含まれているデータの階層的並
列処理を行うこととしたので、並列して行われるユニッ
トグループごとのデータ処理時間がほぼ等しくなり、Ｌ
ＳＩ設計レイアウトデータの階層的並列処理を最も効率
的に行うことができる。
【００２６】以下、より具体的な例を示して、本発明の
第１の実施の形態に係る集積回路設計方法及び集積回路
設計装置について詳細に説明する。
【００２７】図３は、階層構造を有するＬＳＩのレイア
ウトの一例を示した説明図、図４は、図３に示したＬＳ
Ｉの階層構造を示したブロック図であり、図１８及び図
１９に示したのと同様の例である。
【００２８】図３に示したＬＳＩのレイアウトにおいて
は、図４のブロック図にも示されるように、１チップを
構成するＲＯＯＴセル上に、２個のＡセル、１個のＢセ
ル、６個のＥセルが配置されており、さらにＢセル上
に、３個のＣセル、２個のＤセルが階層的に配置されて
いる。ここでは、Ｘ軸方向、Ｙ軸方向のＲＯＯＴセルの
サイズは１００００μｍ×１００００μｍ，Ａセルのサ
イズは２０００μｍ×８０００μｍ，Ｂセルのサイズは
３０００μｍ×３０００μｍ，Ｃセルのサイズは７００
μｍ×７００μｍ，Ｄセルのサイズは１８００μｍ×６
００μｍ，Ｅセルのサイズは５００μｍ×１０００μｍ
であるものとし、各セルに含まれている図形数はＡセル
が１６４７０００，Ｂセルが２０００００，Ｃセルが３
８６０，Ｄセルが９６０００，Ｅセルが８７３０である
ものとする。また、本実施の形態では、ＲＯＯＴセルは
図形データを含んでおらず、Ａセル２個所、Ｂセル１個
所、Ｅセル６個所の配置情報のみを有するものとする。
【００２９】また、設計セルデータを内部セルデータに
変換する際に、設計セルを分割するかどうかの判定基準
として、セル分割判断寸法（Ｙ軸方向）２０００μｍ，
セル分割判断図形数１０００００が指定されているもの
とする。即ち、設計セルのＹ軸方向の辺の寸法が２００
０μｍを超えており、かつ、設計セルに含まれている図
形数が１０００００を超えているときは、Ｙ軸方向にお
いて当該設計セルを複数の分割セルに分割する。さら
に、上記判断基準に従い分割されなかった設計セルと分
割された分割セルとからなる内部セルを組み合わせてユ
ニットグループを作成する際の判断基準として、ユニッ
トグループ判断図形数５０００００が指定されているも
のとする。即ち、組み合わされた内部セルに含まれてい
る図形数の合計が５０００００を超えず、かつ、可能な
限り５０００００に近くなるように、内部セルを組み合
わせてユニットグループを作成する。尚、本実施の形態
では、セル分割判断寸法はＹ軸方向の寸法のみで判断し
分割を行っているが、Ｘ軸方向及びＹ軸方向の両方の寸
法に対しセル分割判断寸法を指定し分割を行うようにし
てもよい。
【００３０】図５は、図３に示した階層構造を有するＬ
ＳＩのレイアウトの一例における設計セルを内部セルに
変換した後の状態を示した説明図、図６は、図５に示し
たセル変換後のＬＳＩの階層構造を示したブロック図で
ある。
【００３１】Ａセル及びＢセルは、Ｙ軸方向の辺の寸法
が２０００μｍを超えており、かつ、含まれている図形
数が１０００００を超えているので、ＡセルはＡ１セ
ル、Ａ２セル、Ａ３セル、Ａ４セルに、ＢセルはＢ１セ
ル、Ｂ２セルにそれぞれＹ軸方向において分割されてい
る。Ａ１セル、Ａ２セル、Ａ３セル、Ａ４セルのサイズ
は２０００μｍ×２０００μｍであり、Ｙ軸方向の辺の
寸法は２０００μｍ以下である。Ｂ１セル、Ｂ２セルの
サイズは３０００μｍ×１５００μｍであり、Ｙ軸方向
の辺の寸法は２０００μｍ以下である。また、セルを分
割する際には、セルの種類の増加を抑制するため、可能
な限り等サイズに分割するものとする。
【００３２】セル変換後のＬＳＩの階層構造は、図６に
示されるように、ＲＯＯＴセル上に、２個の空白のＡセ
ル、１個の空白のＢセル、６個のＥセルが配置され、２
個の空白の各Ａセル上に、Ａ１セル、Ａ２セル、Ａ３セ
ル、Ａ４セルが配置され、１個の空白のＢセル上に、３
個のＣセル、２個のＤセル、Ｂ１セル、Ｂ２セルが配置
されている。ＲＯＯＴセル上に配置されている２個のＡ
セル及び１個のＢセルが、図形を含まない空白のセルと
されているのは、ＡセルがＡ１セル、Ａ２セル、Ａ３セ
ル、Ａ４セルに分割され、ＢセルがＢ１セル、Ｂ２セル
に分割された結果、Ａセル及びＢセルに含まれていた図
形データは、それぞれＡ１セル、Ａ２セル、Ａ３セル、
Ａ４セル及びＢ１セル、Ｂ２セルに含まれている図形デ
ータとして分割して格納され、処理されるからである。
従って、セル変換後は、Ａセル及びＢセルはそれぞれＡ
１セル、Ａ２セル、Ａ３セル、Ａ４セル及びＢ１セル、
Ｂ２セルの参照情報のみを有する空白のセルとして取り
扱われ、セル変換後のＬＳＩの階層構造は、２個の空白
の各Ａセル上に、Ａ１セル、Ａ２セル、Ａ３セル、Ａ４
セルが配置され、１個の空白のＢセル上に、３個のＣセ
ル、２個のＤセル、Ｂ１セル、Ｂ２セルが配置された構
造となっている。
【００３３】また、本実施の形態では、ＲＯＯＴセル
は、図形データを含んでおらず、Ａセル２個所、Ｂセル
１個所、Ｅセル６個所の配置情報のみを有するものとし
ているので、ＲＯＯＴセルのＹ軸方向の寸法はセル分割
判断寸法２０００μｍを超えているにも拘わらず分割さ
れない。実際のＬＳＩ設計レイアウトデータにおいて
は、最上位階層のＲＯＯＴセル等、上位階層の設計セル
は予め指定されているセル分割判断寸法より大きいが、
セル配置情報のみを有して図形データを含まないか、図
形データを含んでいても少数の場合が多い。このような
設計セルを分割することは、徒に内部セルの種類を増加
させるだけで、本来目的とする処理の高速化に何等寄与
しない。そこで、図形データを含まない設計セル、又
は、セル分割判断図形数以下の図形数しか含まない設計
セルについては、セル寸法の大小に拘わらず、分割処理
は施さないこととしている。
【００３４】以上説明した図５に示すように、図３に示
した階層構造を有するＬＳＩのレイアウトの一例におけ
る設計セルを内部セルに変換し、変換後の内部セルにつ
いての内部セルデータを、内部形式ファイルを作成して
書き込む。
【００３５】図７は、セルデータの変換及び書込みの際
に作成される内部セル識別番号テーブルの内容の一例を
示す説明図である。
【００３６】図７に示すように、内部セル識別番号テー
ブルには、各内部セルを識別するための名称及び識別番
号、各内部セルに含まれている図形数が登録されてい
る。図７に示した内部セル識別番号テーブルの内容は、
内部セル識別番号テーブル作成直後のものであり、内部
セルの登録順序は特に意味を持っておらず、内部セルの
登録順序に従って通し番号が識別番号として付されてい
る。Ａセル、Ｂセルを分割した各セルに含まれている図
形数は、Ａ１セルが３８９０００，Ａ２セルが４０２０
００，Ａ３セルが４５８０００，Ａ４セルが３９８００
０，Ｂ１セルが１０２０００，Ｂ２セルが９８０００で
ある。
【００３７】図８は、含まれている図形数の小さい順に
内部セルの登録順序整列後の内部セル識別番号テーブル
の内容の一例を示す説明図である。
【００３８】各内部セルに含まれている図形数の検索及
び内部セルのユニットグループの作成を容易にするた
め、内部セル識別番号テーブルに登録されている内部セ
ルの登録順序が、各内部セルに含まれている図形数の小
さい順になるように、整列（ソート）を行ったものであ
る。その結果、内部セルの登録順序は、Ｃセル、Ｅセ
ル、Ｄセル、Ｂ２セル、Ｂ１セル、Ａ１セル、Ａ４セ
ル、Ａ２セル、Ａ３セルの順に整列されている。
【００３９】図９は、各ユニットグループの内部セル番
号及び配置座標テーブルの内容の一例を示した説明図で
ある。
【００４０】図９に示した各ユニットグループの内部セ
ル番号及び配置座標テーブルに格納される情報として、
各ユニットグループに含まれている内部セルのセル番号
及びユニットグループ内における配置座標が格納されて
いる。内部セルの名称も格納されているが、内部セルの
名称は内部セル識別番号テーブルを参照し内部セル番号
を検索すると分かるので、必ずしも各ユニットグループ
の内部セル番号及び配置座標テーブルに格納しなくても
よい。ユニット番号の後に付記された括弧内の数値は各
ユニットに含まれる図形数を示している。
【００４１】本実施の形態では、上述のように、内部セ
ルを組み合わせてユニットグループを作成する際の判断
基準として、ユニットグループ判断図形数５０００００
が指定されているので、内部セル識別番号テーブルを参
照し各内部セルに含まれている図形数を検索して、組み
合わされた内部セルに含まれている図形数の合計が５０
００００を超えず、可能な限り５０００００に近く、か
つ、各ユニットグループに含まれる図形数がほぼ均一に
なるように、内部セルを組み合わせてユニットグループ
が作成されている。ユニットグループ作成の際、含まれ
ている図形数の小さい内部セルから先にユニットグルー
プ化してしまうと、含まれている図形数の大きい内部セ
ルが後に残り、各ユニットグループに含まれる図形数を
ほぼ均一にすることが困難になる。そこで、本実施の形
態では、内部セルのうち含まれている図形数のより大き
いセルと含まれている図形数のより小さいセルとを交互
に組み合わせて、ユニットグループ判断図形数５０００
００に近い図形数が含まれることとなるようにユニット
グループ作成を行っている。ここでは、Ａ３セル、Ｃセ
ル、Ｅセルが組み合わせられた図形数４６０５９０のユ
ニットグループ１，Ａ２セル、Ｄセルが組み合わせられ
た図形数４９８０００のユニットグループ２，Ａ４セ
ル、Ｂ２セルが組み合わせられた図形数４９６０００の
ユニットグループ３，Ａ１セル、Ｂ１セルが組み合わせ
られた図形数４９１０００のユニットグループ４の４つ
のユニットグループが作成されている。
【００４２】図１０は、各ユニットグループについての
マスクデータ処理用作業ファイルの内容の一例を示した
説明図であり、図１０（ａ）がユニットグループ１，図
１０（ｂ）がユニットグループ２，図１０（ｃ）がユニ
ットグループ３，図１０（ｄ）がユニットグループ４を
示している。
【００４３】図１０に示した各ユニットグループについ
てのマスクデータ処理用作業ファイルは、図９に示した
各ユニットグループの内部セル番号及び配置座標テーブ
ルに従って作成されており、各ユニットグループの内部
セルは、所定の間隔を置いて配置されている。内部セル
間の所定の間隔は別途指定してもよいが、データ処理内
容から以下のように自動的に決定してもよい。例えば、
内部セルのデータ加工処理が図形データについてのＡＮ
Ｄ，ＯＲ，ＮＯＴ等の論理演算のみである場合には、１
μｍ程度の微小値の間隔を置くようにし、一方、実際に
ＬＳＩを作成する際のプロセス技術の精度との関係で、
図形データに太めの寸法補正加工処理を行う場合には、
寸法補正する値の２倍以上の間隔を置くようにする。
【００４４】本実施の形態では、Ｘ軸方向に所定の間隔
を置いて内部セルを配置しているが、配置方法は、所定
の間隔を置いて配置してあれば、Ｘ軸方向に限らず、Ｙ
軸方向、４５度斜め方向、Ｘ軸又はＹ軸のマイナス値方
向等でもよい。
【００４５】マスクデータ処理用作業ファイルを作成
後、密結合構成の複数ＣＰＵを搭載した計算機又はネッ
トワーク接続した複数計算機等、データの並列処理が可
能な計算機に所定のマスクデータ処理のジョブを起動
し、上述のように作成した内部形式ファイル、各ユニッ
トグループの内部セル番号及び配置座標テーブル、各ユ
ニットグループについてのマスクデータ処理用作業ファ
イルを参照して、ＬＳＩ設計レイアウトデータの階層構
造を保持したままユニットグループごとの並列処理制御
を行う。起動するジョブの制御は、予め指定されている
並列度に従って並列処理制御する。
【００４６】例えば、並列度２と指定された場合の並列
処理制御は以下のように行われる。本実施の形態のＬＳ
Ｉ設計レイアウトデータは４つのユニットグループで構
成されているので、並列処理の際は、先ず、ユニットグ
ループ１のマスクデータ処理用作業ファイルを作成して
ジョブ起動し、引き続いてユニットグループ２のマスク
データ処理用作業ファイルを作成してジョブ起動する。
ここで、並列度指定が２なので、ユニットグループ１又
はユニットグループ２のいずれかの処理が終了するまで
ジョブ起動処理は待機状態とし、ジョブが終了したかど
うかを一定時間間隔で調べる処理を繰り返す。ユニット
グループ１又はユニットグループ２のいずれかの処理が
終了次第、処理終了したユニットグループのマスクデー
タ処理結果の後処理を行い、ユニットグループ３のマス
クデータ処理用作業ファイルを作成してジョブ起動す
る。以降は、上記手順を繰り返す。
【００４７】各ユニットグループのマスクデータ処理結
果の後処理の具体的な取り扱いについては本発明の範囲
外の事項なので、詳細は割愛するが、内部形式ファイル
に格納されている各内部セルのサイズと、各ユニットグ
ループの内部セル番号及び配置座標テーブルとを参照し
て、マスクデータ処理用作業ファイルからもとの内部セ
ルに戻すことが容易にできる。
【００４８】また、ネットワーク接続した複数計算機で
並列処理する場合は、ジョブ起動する前にユニットグル
ープごとのマスクデータ作業ファイルを転送する処理
と、ジョブ終了後にマスクデータ処理結果を後処理計算
機に転送する処理とが必要になる。
【００４９】図１１は、本発明の第２の実施の形態に係
る集積回路設計方法の手順を示したフローチャートであ
り、図１２は、本発明の第２の実施の形態に係る集積回
路設計装置の構成を示したブロック図である。本発明の
第２の実施の形態に係る集積回路設計方法及び集積回路
設計装置は、ＬＳＩ設計レイアウトデータの階層的処理
を行う場合におけるアレイセル再構成方法に関するもの
である。
【００５０】図１２に示した本発明の第２の実施の形態
に係る集積回路設計装置は、ＬＳＩ設計レイアウトデー
タ４６１等の各種データを記憶する記憶手段４６と、記
憶手段４６に記憶されたＬＳＩ設計レイアウトデータの
中からアレイデータを読み出すアレイデータ読出手段４
１と、総てのアレイデータの読出しが完了したかどうか
を判断するアレイデータ読出完了判断手段４２と、読み
出したアレイデータを基準アレイデータとして設定し、
重複要素識別用記憶ファイルを作成する重複要素識別用
記憶ファイル作成手段４３と、ＬＳＩ設計レイアウトデ
ータの中から基準アレイデータが設定された基準アレイ
データ領域のアレイセル要素に重複する図形データ、セ
ルデータ又は他のアレイデータを識別して、重複するデ
ータを有する重複アレイセル要素のアレイセル要素番号
を算出し、重複アレイセル要素に対応する重複要素識別
用記憶ファイルのデータに書き込む重複データ識別書込
手段４４と、重複要素識別用記憶ファイルを読み込み、
重複アレイセル要素に含まれている重複要素セルのデー
タを基準アレイデータ領域から除いたセルデータ領域
を、複数若しくは単数のアレイセル又は単位セルの組合
せにより復元する重複要素除外セルデータ復元手段４５
とから構成されている。
【００５１】図１１に示した本発明の第２の実施の形態
に係る集積回路設計方法は、図１２に示した本発明の第
２の実施の形態に係る集積回路設計装置を用いて、以下
のように行われる。
【００５２】最初に、アレイデータ読出手段４１によ
り、記憶手段４６に記憶されているＬＳＩ設計レイアウ
トデータ４６１の中からアレイデータを順次読み出す
（ステップＳ３１）。ここで、総てのアレイデータの読
出しが完了している場合には処理を終了するが、総ての
アレイデータの読出しが完了していない場合には次の手
順へ進む（ステップＳ３２）。
【００５３】アレイデータの読出し後、重複要素識別用
記憶ファイル作成手段４３により、記憶手段４６に重複
要素識別用記憶ファイル４６２を作成し、読み出したア
レイデータを基準アレイデータとして設定して登録する
（ステップＳ３３）。即ち、読み出したアレイデータに
ついてビットマップ形式の重複要素識別用記憶ファイル
４６２を作成し、ビット値は総て「重複なし」を意味す
る“０”とする。
【００５４】重複要素識別用記憶ファイル４６２の作成
後、重複データ識別書込手段４４により、記憶手段４６
に記憶されているＬＳＩ設計レイアウトデータ４６１の
中から基準アレイデータが設定された基準アレイデータ
領域のアレイセル要素に重複する図形データ、セルデー
タ又は他のアレイデータを識別し、重複するデータを有
する重複アレイセル要素に対応する重複要素識別用記憶
ファイル４６２のデータに書き込む（ステップＳ３
４）。具体的には、アレイ配置座標及び繰り返しピッチ
座標と、重複する図形データ、セルデータ又は他のアレ
イデータの座標値とを比較して、重複するアレイ要素番
号を算出する。重複するアレイ要素のビット値は「重複
あり」を意味する“１”に書き換える。
【００５５】その後、重複要素除外セルデータ復元手段
４５により、重複要素識別用記憶ファイル４６２を読み
込んで、重複アレイセル要素に含まれている重複要素セ
ルのセルデータを基準アレイデータ領域から除外したデ
ータ領域を、複数若しくは単数のアレイセル又は単位セ
ルの組合せにより復元する（ステップＳ３５）。具体的
には、（１）ＬＳＩ設計レイアウトデータから基準アレ
イセルデータを消去すること、（２）重複要素アレイセ
ルデータを展開すること、（３）重複要素識別用記憶フ
ァイル４６２から組み合わせた複数若しくは単数のアレ
イセル又は単位セルを、ＬＳＩ設計レイアウトデータに
書き込むこと、の３つの動作を行う。
【００５６】データ領域の復元後は、復元された復元デ
ータ領域についてはデータの階層構造を保持したままデ
ータ処理を行い、データの重複により復元データ領域か
ら除外された重複データ領域のデータのみを展開し又は
単位セルデータに変換してデータ処理を行う。
【００５７】図１３は、基準アレイデータ及び重複デー
タの構成の一例を示した説明図である。
【００５８】図１３に示した基準アレイデータ１１１
は、ロウ（row）数６行，カラム（column）数６列であ
り、基準アレイデータ領域１１１の２カ所のアレイ要素
に図形データ１１２，１１３がそれぞれ重複配置されて
いる。
【００５９】図１４は、図１３に示した基準アレイデー
タ及び重複データの構成から作成される重複要素識別用
記憶ファイルの一例を示した説明図である。
【００６０】図１４に示した重複要素識別用記憶ファイ
ルは、ビットマップ形式で作成した例であり、アレイデ
ータの各アレイ要素が各ビットデータに対応している。
即ち、基準アレイデータが図１３に示したような６行６
列の２次アレイであるときは、重複要素識別用記憶ファ
イルも６行６列のビットマップとなる。ビットデータ
“０”は重複配置のないアレイ要素を示しており、ビッ
トデータ“１”は重複配置のあるアレイ要素を示してい
る。
【００６１】図１５は、図１４に示した重複要素識別用
記憶ファイルから復元されたアレイデータの構成を示し
た説明図であり、６つの例を図１５（ａ）から（ｆ）に
示している。
【００６２】図１３及び図１４の例についての復元アレ
イの最小復元アレイ数は５個であり、図１５（ａ）から
（ｆ）に示されたタイプ１からタイプ６のいずれの例に
おいても、基準アレイデータ領域から重複要素セル（白
抜き部分）を除外したセルデータ領域（着色部分）が、
最小復元アレイ数５個の組合せにより復元されている。
即ち、図１５（ａ）のタイプ１では６×２，５×１，３
×３，２×１，３×２の５個のアレイの組合せ、図１５
（ｂ）のタイプ２では１×２，３×３，２×６，３×
１，４×２の５個のアレイの組合せ、図１５（ｃ）のタ
イプ３では１×２，５×３，３×１，２×１，６×２の
５個のアレイの組合せ、図１５（ｄ）のタイプ４では６
×２，５×１，３×３，１×２，２×３の５個のアレイ
の組合せ、図１５（ｅ）のタイプ５では１×２，５×
３，３×３，２×１，３×２の５個のアレイの組合せ、
図１５（ｆ）のタイプ６では１×２，３×３，２×６，
３×３，１×２の５個のアレイの組合せにより、基準ア
レイデータ領域から重複要素セルを除外したセルデータ
領域が復元されている。図１５（ｃ）のタイプ３では、
５×３及び６×２の２次アレイが復元されており、繰り
返しの多い２次アレイから順に復元した例が示されてい
る。
【００６３】Ｘ軸方向の連続要素を検索し、その後、検
索された連続要素の幅でＹ軸方向に繰り返す要素を検索
してアレイを復元した場合は、タイプ３又はタイプ４と
なる。タイプ３は、Ｘ軸方向の連続要素の幅でＹ軸方向
に繰り返す要素を、Ｙ値が増加する方向に検索した場
合、タイプ４は、Ｘ軸方向の連続要素の幅でＹ軸方向に
繰り返す要素を、Ｙ値が減少する方向に検索した場合で
ある。
【００６４】Ｙ軸方向の連続要素を検索し、その後、検
索された連続要素の幅でＸ軸方向に繰り返す要素を検索
してアレイを復元した場合は、タイプ１又はタイプ２と
なる。タイプ１は、Ｙ軸方向の連続要素の幅でＸ軸方向
に繰り返す要素を、Ｘ値が増加する方向に検索した場
合、タイプ２は、Ｙ軸方向の連続要素の幅でＸ軸方向に
繰り返す要素を、Ｘ値が減少する方向に検索した場合で
ある。
【００６５】タイプ５及びタイプ６は、上述のいずれの
方法からも復元されないタイプであるが、上述の基本的
な復元方法に若干の修正を加えることにより復元される
タイプである。
【００６６】本発明の第２の実施の形態に係る集積回路
設計方法及び集積回路設計装置によれば、集積回路設計
レイアウトデータの中のアレイデータが含まれているア
レイデータ領域のうち重複するデータを有するデータ領
域を除外した非重複アレイデータ領域を、複数若しくは
単数のアレイセル又は単位セルの組合せにより復元する
こととしたので、データ領域の復元後、復元された復元
データ領域に含まれているデータは集積回路設計レイア
ウトデータの階層構造を保持したままデータ処理を行
い、データの重複により復元データ領域から除外された
重複データ領域に含まれているデータのみを展開し又は
単位セルデータに変換してデータ処理を行うことが可能
となり、データが重複していない領域までアレイセルデ
ータを展開したり、総てのアレイデータを単位セルデー
タに変換して処理することがなくなり、処理時間と作業
用記憶ファイルの容量とを大幅に低減することができ
る。
【００６７】実際に集積回路設計における集積回路設計
レイアウトデータの処理を行う場合、本発明の第２の実
施の形態に係る集積回路設計方法及び集積回路設計装置
によるデータ処理を行ってから本発明の第１の実施の形
態に係る集積回路設計方法及び集積回路設計装置による
データ処理を行うと、両実施の形態における効果を得る
ことができ、集積回路設計レイアウトデータの処理をよ
り効率的に行うことができる。
【００６８】図１６は、本発明に係る第１又は第２の実
施の形態に係る集積回路設計方法を実行するコンピュー
タプログラムが記録された記録媒体及びその記録媒体が
使用されるコンピュータシステムの外観構成を示した説
明図、図１７は、図１６に示したコンピュータシステム
の構成を示すブロック図である。
【００６９】図１６に示したコンピュータシステムは、
ミニタワー型等の筐体に収納されたコンピュータ本体５
１と、ＣＲＴ（Cathode Ray Tube:陰極線管）、プラズ
マディスプレイ、液晶表示装置等の表示装置５２と、記
録出力装置としてのプリンタ５３と、入力装置としての
キーボード５４ａ及びマウス５４ｂと、フレキシブルデ
ィスクドライブ装置５６と、ＣＤ−ＲＯＭドライブ装置
５７とから構成されている。図１７は、このコンピュー
タシステムの構成をブロック図として表示したものであ
り、コンピュータ本体５１が収納された筐体内には、Ｒ
ＡＭ（Random Access Memory）等の内部メモリ５５と、
ハードディスクドライブユニット５８等の外部メモリが
さらに設けられている。本発明に係る第１又は第２の実
施の形態に係る集積回路設計方法を実行するコンピュー
タプログラムが記録された記録媒体は、このコンピュー
タシステムで使用される。記録媒体としては、例えば、
フレキシブルディスク６１，ＣＤ−ＲＯＭ（Read Only
Memory）６２が用いられるが、その他、ＭＯ（Magneto
Optical）ディスク、ＤＶＤ（Digital Versatile Dis
k）、その他の光学的記録ディスク、カードメモリ、磁
気テープ等を用いてもよい。
【００７０】
【発明の効果】本発明の第１の構成に係る集積回路設計
方法及び集積回路設計装置によれば、集積回路設計レイ
アウトデータの中の設計セルデータにより特定される設
計セルをセル分割判断基準に基づき分割した分割セルと
分割したもの以外の前記設計セルとからなる内部セルと
し、前記内部セルを組み合わせることによりデータ量の
ほぼ等しい複数のユニットグループを作成して、前記ユ
ニットグループごとに前記内部セルに含まれているデー
タの階層的並列処理を行うこととしたので、並列して行
われるユニットグループごとのデータ処理時間がほぼ等
しくなり、ＬＳＩ設計レイアウトデータの階層的並列処
理を最も効率的に行うことができる。
【００７１】本発明の第２の構成に係る集積回路設計方
法及び集積回路設計装置によれば、集積回路設計レイア
ウトデータの中のアレイデータが含まれているアレイデ
ータ領域のうち重複するデータを有するデータ領域を除
外した非重複アレイデータ領域を、複数若しくは単数の
アレイセル又は単位セルの組合せにより復元することと
したので、データ領域の復元後、復元された復元データ
領域に含まれているデータは集積回路設計レイアウトデ
ータの階層構造を保持したままデータ処理を行い、デー
タの重複により復元データ領域から除外された重複デー
タ領域に含まれているデータのみを展開し又は単位セル
データに変換してデータ処理を行うことが可能となり、
データが重複していない領域までアレイセルデータを展
開したり、総てのアレイデータを単位セルデータに変換
して処理することがなくなり、処理時間と作業用記憶フ
ァイルの容量とを大幅に低減することができる。
【００７２】本発明に係るコンピュータプログラムの記
録媒体によれば、上記本発明の第１又は第２の構成に係
る集積回路設計方法のいずれかをコンピュータシステム
において実行するコンピュータプログラムが記録された
ものとしたので、集積回路設計に使用することにより、
上記本発明の第１又は第２の構成に係る集積回路設計方
法の効果を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る集積回路設計
方法の手順を示したフローチャート。
【図２】本発明の第１の実施の形態に係る集積回路設計
装置の構成を示したブロック図。
【図３】階層構造を有するＬＳＩのレイアウトの一例を
示した説明図。
【図４】図３に示したＬＳＩの階層構造を示したブロッ
ク図。
【図５】図３に示した階層構造を有するＬＳＩのレイア
ウトの一例における設計セルを内部セルに変換した後の
状態を示した説明図。
【図６】図５に示したセル変換後のＬＳＩの階層構造を
示したブロック図。
【図７】セルデータの変換及び書込みの際に作成される
内部セル識別番号テーブルの内容の一例を示す説明図。
【図８】含まれている図形数の小さい順に内部セルの登
録順序整列後の内部セル識別番号テーブルの内容の一例
を示す説明図。
【図９】各ユニットグループの内部セル番号及び配置座
標テーブルの内容の一例を示した説明図。
【図１０】各ユニットグループについてのマスクデータ
処理用作業ファイルの内容の一例を示した説明図。
【図１１】本発明の第２の実施の形態に係る集積回路設
計方法の手順を示したフローチャート。
【図１２】本発明の第２の実施の形態に係る集積回路設
計装置の構成を示したブロック図。
【図１３】基準アレイデータ及び重複データの構成の一
例を示した説明図。
【図１４】図１３に示した基準アレイデータ及び重複デ
ータの構成から作成される重複要素識別用記憶ファイル
の一例を示した説明図。
【図１５】図１４に示した重複要素識別用記憶ファイル
から復元されたアレイデータの構成を示した説明図。
【図１６】本発明に係る第１又は第２の実施の形態に係
る集積回路設計方法を実行するプログラムが記録された
記録媒体及びその記録媒体が使用されるコンピュータシ
ステムの外観構成を示した説明図。
【図１７】図１６に示したコンピュータシステムの構成
を示すブロック図。
【図１８】階層構造を有するＬＳＩのレイアウトの一例
を示した説明図。
【図１９】図１８に示したＬＳＩの階層構造を示したブ
ロック図。
【符号の説明】
２１ 設計セルデータ読出手段 ２２ セルデータ変換書込手段 ２３ セルデータ変換完了判断手段 ２４ 内部セルユニットグループ作成手段 ２５ 並列処理制御手段 ２６ 記憶手段 ２７ 計算機 ４１ アレイデータ読出手段 ４２ アレイデータ読出完了判断手段 ４３ 重複要素識別用記憶ファイル作成手段 ４４ 重複データ識別書込手段 ４５ 重複要素除外セルデータ復元手段 ４６ 記憶手段

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】集積回路設計レイアウトデータの中の設計
    セルデータにより特定される設計セルをセル分割判断基
    準に基づき分割した分割セルと分割したもの以外の前記
    設計セルとからなる内部セルとし、前記内部セルを組み
    合わせることによりデータ量のほぼ等しい複数のユニッ
    トグループを作成して、前記ユニットグループごとに前
    記内部セルに含まれているデータの階層的並列処理を行
    うことを特徴とする集積回路設計方法。
  2. 【請求項２】記憶手段に記憶された集積回路設計レイア
    ウトデータの中から設計セルについての設計セルデータ
    を順次読み出す第１の過程と、 前記設計セルデータと予め指定されたセル分割判断基準
    とを参照し、前記設計セルのうち前記セル分割判断基準
    を超えているものは分割して分割セルとし、前記分割セ
    ルと分割されたもの以外の前記設計セルとからなる内部
    セルについての内部セルデータに前記設計セルデータを
    変換して、前記記憶手段に作成した内部形式ファイルに
    前記内部セルデータを記憶し、かつ、前記記憶手段に作
    成した内部セル識別番号テーブルに、前記各内部セルを
    識別するための各種情報及び前記各内部セルに含まれて
    いるデータ量を登録する第２の過程と、 前記第１及び第２の過程が総ての前記設計セルデータに
    ついて完了するまで、前記第１及び第２の過程を繰り返
    す第３の過程と、 前記内部セル識別番号テーブルに登録された前記各内部
    セルに含まれているデータ量を参照して、予め指定され
    ている基準データ量に近いデータ量になるように前記内
    部セルを組み合わせて複数のユニットグループを作成
    し、前記記憶手段に作成したユニットグループテーブル
    に、前記各ユニットグループを識別するための各種情報
    を登録する第４の過程と、 前記内部セル識別番号テーブル及び前記ユニットグルー
    プテーブルを参照し、前記内部形式ファイルに記憶され
    ている各内部セルデータのデータ処理を前記ユニットグ
    ループごとの並列処理制御の下で行う第５の過程と、を
    備えたことを特徴とする集積回路設計方法。
  3. 【請求項３】前記第５の過程における前記データ処理を
    行う際に、前記ユニットグループテーブルを参照し、前
    記ユニットグループごとに前記内部セルを所定の間隔を
    置いて配置したマスクデータ処理用作業ファイルを予め
    前記記憶手段に作成し、前記マスクデータ処理用作業フ
    ァイルをも参照して前記データ処理を行うことを特徴と
    する請求項２に記載の集積回路設計方法。
  4. 【請求項４】前記セル分割判断基準は、前記設計セルに
    含まれているデータ量が基準データ量を超えているか否
    か、又は、設計平面上における縦軸方向若しくは横軸方
    向において前記設計セルの寸法が基準寸法を超えている
    か否か、のいずれか一以上の基準であることを特徴とす
    る請求項１乃至３のいずれかに記載の集積回路設計方
    法。
  5. 【請求項５】前記ユニットグループの作成は、前記各ユ
    ニットグループに含まれるデータ量がほぼ均一になるよ
    うに、前記内部セルのうち含まれているデータ量のより
    大きい前記内部セルと含まれているデータ量のより小さ
    い前記内部セルとを交互に組み合わせて行うことを特徴
    とする請求項１乃至４のいずれかに記載の集積回路設計
    方法。
  6. 【請求項６】集積回路設計レイアウトデータその他の各
    種データを記憶する記憶手段と、 データの並列処理が可能な計算機と、 前記記憶手段に記憶された前記集積回路設計レイアウト
    データの中から設計セルについての設計セルデータを読
    み出す設計セルデータ読出手段と、 前記設計セルデータと予め指定されたセル分割判断基準
    とを参照し、前記設計セルのうち前記セル分割判断基準
    を超えているものは分割して分割セルとし、前記分割セ
    ルと分割されたもの以外の前記設計セルとからなる内部
    セルについての内部セルデータに前記設計セルデータを
    変換して、前記記憶手段に作成した内部形式ファイルに
    前記内部セルデータを記憶し、かつ、前記記憶手段に作
    成した内部セル識別番号テーブルに、前記各内部セルを
    識別するための各種情報及び前記各内部セルに含まれて
    いるデータ量を登録するセルデータ変換書込手段と、 総ての前記設計セルデータの変換が完了したか否かを判
    断するセルデータ変換完了判断手段と、 前記内部セル識別番号テーブルに登録された前記各内部
    セルに含まれているデータ量を参照して、予め指定され
    ている基準データ量に近いデータ量になるように前記内
    部セルを組み合わせて複数のユニットグループを作成
    し、前記記憶手段に作成したユニットグループテーブル
    に、前記各ユニットグループを識別するための各種情報
    を登録するユニットグループ作成手段と、 前記内部セル識別番号テーブル及び前記ユニットグルー
    プテーブルを参照し、前記計算機を使用して、前記内部
    形式ファイルに記憶されている各内部セルデータのデー
    タ処理を前記ユニットグループごとの並列処理制御の下
    で行う並列処理制御手段と、を備えたことを特徴とする
    集積回路設計装置。
  7. 【請求項７】集積回路設計レイアウトデータの中のアレ
    イデータが含まれているアレイデータ領域のうち重複す
    るデータを有するデータ領域を除外した非重複アレイデ
    ータ領域を、複数若しくは単数のアレイセル又は単位セ
    ルの組合せにより復元することを特徴とする集積回路設
    計方法。
  8. 【請求項８】記憶手段に記憶されている集積回路設計レ
    イアウトデータの中からアレイデータを順次読み出す第
    １の過程と、 読み出した前記アレイデータを基準アレイデータとして
    設定し、前記記憶手段に作成した重複要素識別用記憶フ
    ァイルに「重複なし」データとして登録する第２の過程
    と、 前記記憶手段に記憶されている集積回路設計レイアウト
    データの中から前記基準アレイデータが設定された基準
    アレイデータ領域のアレイセル要素に重複するデータを
    識別し、重複するデータを有する重複アレイセル要素に
    対応する前記重複要素識別用記憶ファイルのデータに
    「重複あり」データを書き込む第３の過程と、 前記記憶手段から前記重複要素識別用記憶ファイルを読
    み込み、前記重複アレイセル要素に含まれている重複要
    素セルのセルデータを前記基準アレイデータ領域から除
    外した非重複アレイデータ領域を、複数若しくは単数の
    アレイセル又は単位セルの組合せにより復元する第４の
    過程と、を備えたことを特徴とする集積回路設計方法。
  9. 【請求項９】前記非重複アレイデータ領域の復元は、組
    み合わせるアレイセル又は単位セルの個数が最小限にな
    るように行うことを特徴とする請求項７又は８のいずれ
    かに記載の集積回路設計方法。
  10. 【請求項１０】前記非重複アレイデータ領域の復元は、
    より寸法の大きいアレイセルを前記組合せに優先的に使
    用することにより行うことを特徴とする請求項７乃至９
    のいずれかに記載の集積回路設計方法。
  11. 【請求項１１】データ領域の復元後、復元された復元デ
    ータ領域に含まれているデータは前記集積回路設計レイ
    アウトデータの階層構造を保持したままデータ処理を行
    い、データの重複により前記復元データ領域から除外さ
    れた重複データ領域に含まれているデータのみを展開し
    又は単位セルデータに変換してデータ処理を行うことを
    特徴とする請求項７乃至１０のいずれかに記載の集積回
    路設計方法。
  12. 【請求項１２】記憶手段に記憶されている集積回路設計
    レイアウトデータの中からアレイデータを順次読み出す
    アレイデータ読出手段と、 総ての前記アレイデータの読出しが完了したか否かを判
    断するアレイデータ読出完了判断手段と、 読み出した前記アレイデータを基準アレイデータとして
    設定し、前記記憶手段に作成した重複要素識別用記憶フ
    ァイルに「重複なし」データとして登録する重複要素識
    別用記憶ファイル作成手段と、 前記記憶手段に記憶されている集積回路設計レイアウト
    データの中から前記基準アレイデータが設定された基準
    アレイデータ領域のアレイセル要素に重複するデータを
    識別し、重複するデータを有する重複アレイセル要素に
    対応する前記重複要素識別用記憶ファイルのデータに
    「重複あり」データを書き込む重複データ識別書込手段
    と、 前記記憶手段から前記重複要素識別用記憶ファイルを読
    み込み、前記重複アレイセル要素に含まれている重複要
    素セルのセルデータを前記基準アレイデータ領域から除
    外した非重複アレイデータ領域を、複数若しくは単数の
    アレイセル又は単位セルの組合せにより復元する重複要
    素除外データ復元手段と、を備えたことを特徴とする集
    積回路設計装置。
  13. 【請求項１３】請求項１乃至５又は７乃至１１のいずれ
    かに記載の集積回路設計方法をコンピュータシステムに
    おいて実行するコンピュータプログラムが記録されたこ
    とを特徴とするコンピュータプログラムの記録媒体。
JP27559698A 1998-09-29 1998-09-29 集積回路設計方法及び集積回路設計装置 Expired - Fee Related JP3562975B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP27559698A JP3562975B2 (ja) 1998-09-29 1998-09-29 集積回路設計方法及び集積回路設計装置
TW088115331A TW459348B (en) 1998-09-29 1999-09-06 A method of designing LSI and an apparatus designing thereof
US09/401,500 US6543039B1 (en) 1998-09-29 1999-09-22 Method of designing integrated circuit and apparatus for designing integrated circuit
KR1019990041697A KR100349280B1 (ko) 1998-09-29 1999-09-29 집적 회로 설계 방법 및 집적 회로 설계 장치
US10/323,735 US6993728B2 (en) 1998-09-29 2002-12-20 Method of designing integrated circuit and apparatus for designing integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27559698A JP3562975B2 (ja) 1998-09-29 1998-09-29 集積回路設計方法及び集積回路設計装置

Publications (2)

Publication Number Publication Date
JP2000114379A true JP2000114379A (ja) 2000-04-21
JP3562975B2 JP3562975B2 (ja) 2004-09-08

Family

ID=17557658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27559698A Expired - Fee Related JP3562975B2 (ja) 1998-09-29 1998-09-29 集積回路設計方法及び集積回路設計装置

Country Status (4)

Country Link
US (2) US6543039B1 (ja)
JP (1) JP3562975B2 (ja)
KR (1) KR100349280B1 (ja)
TW (1) TW459348B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007128932A (ja) * 2005-11-01 2007-05-24 Nuflare Technology Inc 荷電粒子線描画データの作成方法及び荷電粒子線描画データの変換方法
JP2007128933A (ja) * 2005-11-01 2007-05-24 Nuflare Technology Inc 荷電粒子線描画データの作成方法及び荷電粒子線描画データの変換方法
JP2014035568A (ja) * 2012-08-07 2014-02-24 Renesas Electronics Corp マスク設計装置およびマスク設計方法

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3562975B2 (ja) * 1998-09-29 2004-09-08 株式会社東芝 集積回路設計方法及び集積回路設計装置
JP4212257B2 (ja) * 2001-04-26 2009-01-21 株式会社東芝 半導体集積回路
JP2004030308A (ja) * 2002-06-26 2004-01-29 Nec Micro Systems Ltd 半導体集積回路のレイアウト作成方法
US7096445B1 (en) 2003-01-14 2006-08-22 Cadence Design Systems, Inc. Non-orthogonal structures and space tiles for layout, placement, and routing of an integrated circuit
US7100128B1 (en) * 2003-01-14 2006-08-29 Cadence Design Systems, Inc. Zone tree method and mechanism
US7676781B1 (en) 2003-01-14 2010-03-09 Cadence Design Systems, Inc. Method and mechanism for implementing a minimum spanning tree
US7240313B2 (en) * 2003-06-27 2007-07-03 Ttm Technologies, Inc. Method for analyzing material density variations on a multi-layer printed circuit board
US20050024402A1 (en) * 2003-07-31 2005-02-03 Quintana Jason M. Transfer of data from a controller to an output device
JP2007079517A (ja) 2005-09-16 2007-03-29 Toshiba Corp パターン作成方法、パターン作成プログラム及び半導体装置の製造方法
KR100640434B1 (ko) * 2005-11-30 2006-11-01 동부일렉트로닉스 주식회사 마스크 제작 파일 생성 방법
US20070192766A1 (en) * 2006-02-13 2007-08-16 Ketan Padalia Apparatus and methods for parallelizing integrated circuit computer-aided design software
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US8225239B2 (en) 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining and utilizing sub-resolution features in linear topology
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US8448102B2 (en) 2006-03-09 2013-05-21 Tela Innovations, Inc. Optimizing layout of irregular structures in regular layout context
US8245180B2 (en) 2006-03-09 2012-08-14 Tela Innovations, Inc. Methods for defining and using co-optimized nanopatterns for integrated circuit design and apparatus implementing same
US7908578B2 (en) 2007-08-02 2011-03-15 Tela Innovations, Inc. Methods for designing semiconductor device with dynamic array section
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US8247846B2 (en) 2006-03-09 2012-08-21 Tela Innovations, Inc. Oversized contacts and vias in semiconductor chip defined by linearly constrained topology
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US8225261B2 (en) 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining contact grid in dynamic array architecture
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US7941776B2 (en) * 2006-05-26 2011-05-10 Open-Silicon Inc. Method of IC design optimization via creation of design-specific cells from post-layout patterns
US7823110B2 (en) * 2006-09-15 2010-10-26 Softjin Technologies Private Limited Method and system for processing geometrical layout design data
US8286107B2 (en) 2007-02-20 2012-10-09 Tela Innovations, Inc. Methods and systems for process compensation technique acceleration
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
JP2010009308A (ja) * 2008-06-26 2010-01-14 Fujitsu Microelectronics Ltd データ検証方法、データ検証装置、及びプログラム
WO2010008948A2 (en) 2008-07-16 2010-01-21 Tela Innovations, Inc. Methods for cell phasing and placement in dynamic array architecture and implementation of the same
US9122832B2 (en) 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
US20100180183A1 (en) * 2009-01-12 2010-07-15 Macronix International Co., Ltd. Circuit for reducing the read disturbance in memory
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
US20140177940A1 (en) * 2011-08-03 2014-06-26 Hitachi High-Technologies Corporation Recipe generation apparatus, inspection support apparatus, inspection system, and recording media
US9141730B2 (en) * 2011-09-12 2015-09-22 Applied Materials Israel, Ltd. Method of generating a recipe for a manufacturing tool and system thereof
JP2014026406A (ja) 2012-07-26 2014-02-06 International Business Maschines Corporation Ｉｃ基板上にセルを配置して配線を最適化した論理回路の設計を支援する方法、該方法を用いて論理回路の設計を支援する装置及び該装置で実行することが可能なコンピュータプログラム
US10474781B2 (en) 2014-05-24 2019-11-12 Synopsys, Inc. Virtual hierarchical layer usage
CN104503202B (zh) * 2014-12-25 2018-10-16 上海华虹宏力半导体制造有限公司 重复设计单元的区分方法
CN112580296A (zh) * 2020-12-16 2021-03-30 全芯智造技术有限公司 用于处理电路版图的方法、设备和存储介质
CN114330213B (zh) * 2022-03-14 2022-06-14 北京智芯仿真科技有限公司 一种基于版图多边形走线的自动识别转换方法及装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2839587B2 (ja) 1989-11-08 1998-12-16 株式会社東芝 荷電ビーム描画方法
JPH06104161A (ja) 1992-09-21 1994-04-15 Mitsubishi Electric Corp レイヤ自動生成装置およびｅｂカット処理装置
US5566078A (en) * 1993-05-26 1996-10-15 Lsi Logic Corporation Integrated circuit cell placement using optimization-driven clustering
US6155725A (en) * 1994-04-19 2000-12-05 Lsi Logic Corporation Cell placement representation and transposition for integrated circuit physical design automation system
US5909376A (en) * 1995-11-20 1999-06-01 Lsi Logic Corporation Physical design automation system and process for designing integrated circuit chips using highly parallel sieve optimization with multiple "jiggles"
JP2798055B2 (ja) * 1996-05-30 1998-09-17 日本電気株式会社 半導体集積回路のレイアウト方法
US5872718A (en) * 1996-06-28 1999-02-16 Lsi Logic Corporation Advanced modular cell placement system
JP3433025B2 (ja) * 1996-10-08 2003-08-04 株式会社東芝 モジュール配置方法
US6596032B2 (en) * 1996-10-15 2003-07-22 Fujitsu Limited Document processing apparatus storing and modifying data using effect data
JP2954894B2 (ja) * 1996-12-13 1999-09-27 株式会社半導体理工学研究センター 集積回路設計方法、集積回路設計のためのデータベース装置および集積回路設計支援装置
JPH10221836A (ja) 1997-02-10 1998-08-21 Toshiba Corp マスク作成用データの形成方法、マスクパターン作成方法、レティクルの製造方法及び半導体装置
JP3612166B2 (ja) * 1997-03-18 2005-01-19 株式会社東芝 荷電ビーム描画データ作成方法および装置
JP2964995B2 (ja) * 1997-06-09 1999-10-18 日本電気株式会社 図形処理装置
JPH118313A (ja) * 1997-06-13 1999-01-12 Nec Corp レイアウト検証装置及びレイアウト検証方法
US6021267A (en) * 1997-09-08 2000-02-01 International Business Machines Corporation Aspect ratio program for optimizing semiconductor chip shape
US6011911A (en) * 1997-09-30 2000-01-04 Synopsys, Inc. Layout overlap detection with selective flattening in computer implemented integrated circuit design
US6134702A (en) * 1997-12-16 2000-10-17 Lsi Logic Corporation Physical design automation system and process for designing integrated circuit chips using multiway partitioning with constraints
US6189130B1 (en) * 1998-04-30 2001-02-13 International Business Machines Corporation System and method for determining density maps in hierarchical designs
JP3562975B2 (ja) * 1998-09-29 2004-09-08 株式会社東芝 集積回路設計方法及び集積回路設計装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007128932A (ja) * 2005-11-01 2007-05-24 Nuflare Technology Inc 荷電粒子線描画データの作成方法及び荷電粒子線描画データの変換方法
JP2007128933A (ja) * 2005-11-01 2007-05-24 Nuflare Technology Inc 荷電粒子線描画データの作成方法及び荷電粒子線描画データの変換方法
JP2014035568A (ja) * 2012-08-07 2014-02-24 Renesas Electronics Corp マスク設計装置およびマスク設計方法

Also Published As

Publication number Publication date
KR100349280B1 (ko) 2002-08-21
US6993728B2 (en) 2006-01-31
US6543039B1 (en) 2003-04-01
JP3562975B2 (ja) 2004-09-08
TW459348B (en) 2001-10-11
US20030088839A1 (en) 2003-05-08
KR20000028727A (ko) 2000-05-25

Similar Documents

Publication Publication Date Title
JP3562975B2 (ja) 集積回路設計方法及び集積回路設計装置
JPH052610A (ja) リレーシヨナルデータベースにおける集約演算処理方式
US6481002B2 (en) System and method for compressing LSI mask writing data
US20090070731A1 (en) Distributed Mask Data Preparation
US6189129B1 (en) Figure operation of layout for high speed processing
JPS6172333A (ja) 複数ファイルのマージ方法
CN113361226B (zh) 一种减小版图文件大小的方法及电子设备
US7047511B2 (en) Electronic circuit design
JP2007193640A (ja) 図面要素検索方法およびプログラム
JP2705549B2 (ja) 集積回路設計データ変換装置およびそのデータの階層展開方法
JP3216951B2 (ja) 有限要素メッシュ作成装置
JP3759357B2 (ja) データ作成方法
JP2001159809A (ja) マスクパターン設計装置、マスクパターン設計方法およびマスクパターン設計プログラムを格納したコンピュータ読取り可能な記録媒体
JP2852162B2 (ja) データベース管理装置
JPH0668754B2 (ja) 画像検索装置
JP3293544B2 (ja) 補助記憶装置を用いたソート方式
CN112069135A (zh) 一种海量地震数据可视化存储方法
JP2507399B2 (ja) デ―タベ―ス装置
JP2765051B2 (ja) 二値画像情報の合成方式
JPH0461382B2 (ja)
JPH06163697A (ja) 集積回路のレイアウト設計データの画面表示方式
JP2004118649A (ja) メニュー選択型試験プログラムツールの生成方法及び装置
JPH08180074A (ja) 論理回路設計方法及び論理回路設計用ｃａｄ装置
JPH023258A (ja) 半導体装置の製造方法
JPS63282560A (ja) 文書記憶方式

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040601

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090611

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090611

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100611

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees