JP2014026406A - Ic基板上にセルを配置して配線を最適化した論理回路の設計を支援する方法、該方法を用いて論理回路の設計を支援する装置及び該装置で実行することが可能なコンピュータプログラム - Google Patents
Ic基板上にセルを配置して配線を最適化した論理回路の設計を支援する方法、該方法を用いて論理回路の設計を支援する装置及び該装置で実行することが可能なコンピュータプログラム Download PDFInfo
- Publication number
- JP2014026406A JP2014026406A JP2012165312A JP2012165312A JP2014026406A JP 2014026406 A JP2014026406 A JP 2014026406A JP 2012165312 A JP2012165312 A JP 2012165312A JP 2012165312 A JP2012165312 A JP 2012165312A JP 2014026406 A JP2014026406 A JP 2014026406A
- Authority
- JP
- Japan
- Prior art keywords
- cells
- cell
- wiring
- arrangement
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Abstract
【解決手段】すべての階層のセルを、格子状に形成された配置領域に配置し、既にセルが配置されている配置領域と、新たにセルを配置することが可能な配置領域との境界部分に、他の階層のセルと接続することが可能なポートを配置する。同じ階層のセルについてはセルとセルとの間を、他の階層のセルについてはセルとポートとの間を、配線長の総和が最短となるよう配線する。
【選択図】図7
Description
図1は、本発明の実施の形態1に係る論理回路設計支援装置の構成を模式的に示すブロック図である。本発明の実施の形態1に係る論理回路設計支援装置1は、少なくともCPU(中央演算装置)11、メモリ12、記憶装置13、I/Oインタフェース14、ビデオインタフェース15、可搬型ディスクドライブ16、通信インタフェース17及び上述したハードウェアを接続する内部バス18で構成されている。
本発明の実施の形態2に係る論理回路設計支援装置1の構成は、実施の形態1と同様であることから、同一の符号を付することにより詳細な説明は省略する。本実施の形態2では、階層ごとにセル及びポートを配置して配線するプロセスを、それぞれ独立して並列に実行する点で実施の形態1とは相違する。
11 CPU
12 メモリ
13 記憶装置
14 I/Oインタフェース
15 ビデオインタフェース
16 可搬型ディスクドライブ
17 通信インタフェース
18 内部バス
90 可搬型記録媒体
100 コンピュータプログラム
Claims (9)
- 複数の階層を有する論理回路の設計を支援する装置で実行することが可能な方法において、
すべての階層のセルを、格子状に形成された配置領域に配置する工程と、
既にセルが配置されている配置領域と、新たにセルを配置することが可能な配置領域との境界部分に、他の階層のセルと接続することが可能なポートを配置する工程と、
同じ階層のセルについてはセルとセルとの間を、他の階層のセルについてはセルとポートとの間を、それぞれ配線する工程と
を含み、配線長の総和が最短となるよう配線する方法。 - 既にセルが配置されている配置領域は、新たにセルを配置することができない領域として記憶する請求項1に記載の方法。
- 階層ごとにセル及びポートを配置して配線するプロセスは、プロセス間通信により互いにデータ通信することが可能としてあり、
所定の階層においてセルを配置する配置領域が新たにセルを配置することが可能な配置領域であるか否かを、同一の配置領域にセルを配置するプロセスが存在するか否かにより判断する請求項1又は2に記載の方法。 - 複数の階層を有する論理回路の設計を支援する装置において、
すべての階層のセルを、格子状に形成された配置領域に配置する配置手段と、
既にセルが配置されている配置領域と、新たにセルを配置することが可能な配置領域との境界部分に、他の階層のセルと接続することが可能なポートを配置するポート配置手段と、
同じ階層のセルについてはセルとセルとの間を、他の階層のセルについてはセルとポートとの間を、それぞれ配線する配線手段と
を備え、前記配線手段は、配線長の総和が最短となるよう配線する装置。 - 既にセルが配置されている配置領域は、新たにセルを配置することができない領域として記憶する請求項4に記載の装置。
- 階層ごとにセル及びポートを配置して配線するプロセスは、プロセス間通信により互いにデータ通信することが可能としてあり、
所定の階層においてセルを配置する配置領域が新たにセルを配置することが可能な配置領域であるか否かを、同一の配置領域にセルを配置するプロセスが存在するか否かにより判断する請求項4又は5に記載の装置。 - 複数の階層を有する論理回路の設計を支援する装置で実行することが可能なコンピュータプログラムにおいて、
前記装置を、
すべての階層のセルを、格子状に形成された配置領域に配置する配置手段、
既にセルが配置されている配置領域と、新たにセルを配置することが可能な配置領域との境界部分に、他の階層のセルと接続することが可能なポートを配置するポート配置手段、及び
同じ階層のセルについてはセルとセルとの間を、他の階層のセルについてはセルとポートとの間を、それぞれ配線する配線手段
として機能させ、前記配線手段を、配線長の総和が最短となるよう配線する手段として機能させるコンピュータプログラム。 - 前記装置を、既にセルが配置されている配置領域は、新たにセルを配置することができない領域として記憶する手段として機能させる請求項7に記載のコンピュータプログラム。
- 前記装置は、階層ごとにセル及びポートを配置して配線するプロセスは、プロセス間通信により互いにデータ通信することが可能としてあり、
前記装置を、所定の階層においてセルを配置する配置領域が新たにセルを配置することが可能な配置領域であるか否かを、同一の配置領域にセルを配置するプロセスが存在するか否かにより判断する手段として機能させる請求項7又は8に記載のコンピュータプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012165312A JP2014026406A (ja) | 2012-07-26 | 2012-07-26 | Ic基板上にセルを配置して配線を最適化した論理回路の設計を支援する方法、該方法を用いて論理回路の設計を支援する装置及び該装置で実行することが可能なコンピュータプログラム |
US13/951,693 US8904327B2 (en) | 2012-07-26 | 2013-07-26 | Assisting in logic circuit design to place cells on an IC substrate and optimize wiring |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012165312A JP2014026406A (ja) | 2012-07-26 | 2012-07-26 | Ic基板上にセルを配置して配線を最適化した論理回路の設計を支援する方法、該方法を用いて論理回路の設計を支援する装置及び該装置で実行することが可能なコンピュータプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014026406A true JP2014026406A (ja) | 2014-02-06 |
Family
ID=49996269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012165312A Ceased JP2014026406A (ja) | 2012-07-26 | 2012-07-26 | Ic基板上にセルを配置して配線を最適化した論理回路の設計を支援する方法、該方法を用いて論理回路の設計を支援する装置及び該装置で実行することが可能なコンピュータプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8904327B2 (ja) |
JP (1) | JP2014026406A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05159025A (ja) * | 1991-12-04 | 1993-06-25 | Fujitsu Ltd | エリア分割配線方式 |
JPH08274177A (ja) * | 1995-03-30 | 1996-10-18 | Hitachi Ltd | 半導体集積回路の論理素子配置処理方法 |
JPH09129735A (ja) * | 1995-10-31 | 1997-05-16 | Toshiba Corp | 半導体集積回路のレイアウト生成方法 |
JPH10335473A (ja) * | 1997-05-30 | 1998-12-18 | Nec Corp | 階層レイアウト設計方法および階層レイアウト設計装置 |
JP2012227376A (ja) * | 2011-04-20 | 2012-11-15 | Fujitsu Semiconductor Ltd | レイアウト設計方法、および、レイアウト設計プログラム |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2648528B2 (ja) | 1990-08-03 | 1997-09-03 | 松下電器産業株式会社 | Lsi設計方法 |
JPH06309397A (ja) | 1993-04-23 | 1994-11-04 | Nec Ic Microcomput Syst Ltd | 回路の階層構造を操作する方法 |
JP3424997B2 (ja) | 1995-01-31 | 2003-07-07 | 富士通株式会社 | 回路設計装置 |
US6209123B1 (en) * | 1996-11-01 | 2001-03-27 | Motorola, Inc. | Methods of placing transistors in a circuit layout and semiconductor device with automatically placed transistors |
US6519749B1 (en) | 1998-01-09 | 2003-02-11 | Silicon Perspective Corporation | Integrated circuit partitioning placement and routing system |
JP4090118B2 (ja) | 1998-06-19 | 2008-05-28 | 富士通株式会社 | Lsiの製造方法及びレイアウト用プログラムを記録した記録媒体 |
JP3562975B2 (ja) | 1998-09-29 | 2004-09-08 | 株式会社東芝 | 集積回路設計方法及び集積回路設計装置 |
US6567967B2 (en) * | 2000-09-06 | 2003-05-20 | Monterey Design Systems, Inc. | Method for designing large standard-cell base integrated circuits |
CN100378734C (zh) | 2001-08-29 | 2008-04-02 | 英芬能技术公司 | 集成电路芯片设计 |
US6912704B1 (en) * | 2002-12-31 | 2005-06-28 | Adence Design Systems, Inc. | Method and system for floor planning non Manhattan semiconductor integrated circuits |
US20050097485A1 (en) * | 2003-10-29 | 2005-05-05 | Guenthner Russell W. | Method for improving performance of critical path in field programmable gate arrays |
US6958545B2 (en) * | 2004-01-12 | 2005-10-25 | International Business Machines Corporation | Method for reducing wiring congestion in a VLSI chip design |
US7305641B2 (en) * | 2005-01-12 | 2007-12-04 | International Business Machines Corporation | Method and system to redistribute white space for minimizing wire length |
US8234615B2 (en) * | 2010-08-04 | 2012-07-31 | International Business Machines Corporation | Constraint programming based method for bus-aware macro-block pin placement in a hierarchical integrated circuit layout |
-
2012
- 2012-07-26 JP JP2012165312A patent/JP2014026406A/ja not_active Ceased
-
2013
- 2013-07-26 US US13/951,693 patent/US8904327B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05159025A (ja) * | 1991-12-04 | 1993-06-25 | Fujitsu Ltd | エリア分割配線方式 |
JPH08274177A (ja) * | 1995-03-30 | 1996-10-18 | Hitachi Ltd | 半導体集積回路の論理素子配置処理方法 |
JPH09129735A (ja) * | 1995-10-31 | 1997-05-16 | Toshiba Corp | 半導体集積回路のレイアウト生成方法 |
JPH10335473A (ja) * | 1997-05-30 | 1998-12-18 | Nec Corp | 階層レイアウト設計方法および階層レイアウト設計装置 |
JP2012227376A (ja) * | 2011-04-20 | 2012-11-15 | Fujitsu Semiconductor Ltd | レイアウト設計方法、および、レイアウト設計プログラム |
Also Published As
Publication number | Publication date |
---|---|
US8904327B2 (en) | 2014-12-02 |
US20140033153A1 (en) | 2014-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4455359B2 (ja) | 半導体装置設計プログラム | |
US8479136B2 (en) | Decoupling capacitor insertion using hypergraph connectivity analysis | |
US8234612B2 (en) | Cone-aware spare cell placement using hypergraph connectivity analysis | |
US8418110B2 (en) | Using port obscurity factors to improve routing | |
US8356267B2 (en) | Statistical method for hierarchically routing layout utilizing flat route information | |
CN103930891B (zh) | 利用已有预布线算法,使用直线斯坦纳最小树(rsmt)确定节点之间的线路长度的方法 | |
US8701064B2 (en) | Timing error removing method and design support apparatus | |
JP2006323643A (ja) | 半導体集積回路のフロアプラン設計プログラム、フロアプラン設計装置、および設計方法 | |
CN111597768B (zh) | 用于构建版图图案集的方法、设备和计算机可读存储介质 | |
US20080097738A1 (en) | Redundant Micro-Loop Structure For Use In An Integrated Circuit Physical Design Process And Method Of Forming The Same | |
JP5533119B2 (ja) | レイアウト設計装置、レイアウト設計方法、及びレイアウト設計プログラム | |
US8972916B1 (en) | Method and system for checking the inter-chip connectivity of a three-dimensional integrated circuit | |
JP5772990B2 (ja) | 設計支援装置,設計支援方法および設計支援プログラム | |
JP4410088B2 (ja) | 半導体装置の設計支援方法、プログラム及び装置 | |
JP2014026406A (ja) | Ic基板上にセルを配置して配線を最適化した論理回路の設計を支援する方法、該方法を用いて論理回路の設計を支援する装置及び該装置で実行することが可能なコンピュータプログラム | |
JP2005235804A (ja) | 半導体装置の設計方法及びプログラム | |
JP4803078B2 (ja) | 半導体集積回路のレイアウト設計方法およびレイアウト設計用プログラム | |
JP4983068B2 (ja) | 半導体装置の設計支援装置、半導体装置の設計支援方法及び半導体装置の設計支援プログラム | |
JP6316311B2 (ja) | パターンベースの電源グランド(pg)ルーティングおよびビア生成 | |
JP5609302B2 (ja) | 接触定義装置、接触定義プログラム及び接触定義方法 | |
JP5194461B2 (ja) | 電流密度制限チェック方法及び電流密度制限チェック装置 | |
JP6754174B2 (ja) | 設計レイアウトデータの不良検出方法及び設計レイアウトデータの不良検出プログラム | |
US8966418B2 (en) | Priority based layout versus schematic (LVS) | |
JP6051548B2 (ja) | 自動配置配線装置および自動配置配線方法 | |
JP5187217B2 (ja) | 半導体レイアウトシステム、方法、及び、プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150610 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20160519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160526 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160608 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20161025 |