TW459348B - A method of designing LSI and an apparatus designing thereof - Google Patents

A method of designing LSI and an apparatus designing thereof Download PDF

Info

Publication number
TW459348B
TW459348B TW088115331A TW88115331A TW459348B TW 459348 B TW459348 B TW 459348B TW 088115331 A TW088115331 A TW 088115331A TW 88115331 A TW88115331 A TW 88115331A TW 459348 B TW459348 B TW 459348B
Authority
TW
Taiwan
Prior art keywords
data
aforementioned
design
component
array
Prior art date
Application number
TW088115331A
Other languages
English (en)
Inventor
Susumu Watanabe
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of TW459348B publication Critical patent/TW459348B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Description

4 5 9 34 8 五、發明說明（1) [圖1 ] 係顯示與本發明之第1實例相關之積體電路設計方法之 步驟。 [圖2] 係顯示與本發明之第1實例相關之積體電路設計之結構 之方塊圖。 [圖3] 係顯示具有階層構造之L S I之配置圖之一實例之說明 圖。 [圖4] 係顯示在圖3中所示之L S I階層構造之方塊圖。 [圖5] 係顯示在圖3所示之具有階層構造之LS I之配置圖之一實 例中將所設計之元件更換為内部元件後之狀態。 [圖6] 係顯示在圖5中所示之元件更換後之L S I之階層結構之方 塊圖。 [圖7] 係顯示元件數據交換及寫入時所形成之内部元件之識別 編號表之一實例内容之說明圖。 [圖8] 係顯示在包含圖形數之小順位下内部元件之登錄順序排 列後之内部元件之識別編號表之一實例内容之說明圖。 [圖9]
4 59 34 B _ 案號 88115331 五、發明說明（2) 係顯示各單元組群之内部元件編號及配置座標表之一實 例内容之說明圖。 [圊10(a)-(d)] 係顯示與各單元組群相關之光罩數據處理作業檔案之一 實例内容之說明圖。 [圖Π ] 係顯示與本發明之第2實例相關之積體電路設計方法之 步騍。 [圖 12] 係顯示與本發明之第2實例相關之積體電路設計之結構 之方塊圖。 [圖 1 3 ] 係顯示基準陣列數據及重複數據組成之實例說明圖。 [圖 14] 係顯示由圖1 3所示之基準陣列數據及重複數據組成所形 成之重複要素識別用記憶檔案之實例說明圖。 [圖 15(a)-(〇] 係顯示由圖1 4所示之重複要素識別用記憶檔案復元得之 陣列數據組成之說明圊。 [圖 16] 係顯示記錄執行與本發明之第1或第2實例相關之積體電 路設計方法程式之記錄媒體及使用該記錄媒體之電腦系統 之外觀組成之說明圖。 [圖 17]
O:\60\60302.ptc 第6頁 2001.04. 25. 006 459348 案號 88Π5331 年4 月曰_修正 五、發明說明（3) 係顯示圖1 6所示之電腦系統組成之方塊圖。 [圖 1 8 ] 係顯示具有階層構造之LS I之配置圖之一實例之說明 圖。 [圊 19] 係顯示在圖1 8中所示之L S I階層構造之方塊圖。 [符號說明] 2 1設計元件數據讀出方法 2 2元件數據更換寫入方法 2 3元件數據更換完了之判斷方法 2 4内部元件單元组群之製作方法 2 5平行處理之控制方法 2 6記憶方法 2 7計算機 4 1陣列數據讀出方法 4 2陣列數據讀出完了之判斷方法 4 3重複要素識別用記憶檔案之製作方法 4 4重複數據識別寫入方法 4 5除重複要素外之元件數據之復元方法 4 6記憶方法 5 0電腦系統 5 1電腦本體 5 2顯示裝置 5 3印表機 5 4 a鍵盤
O:\60\60302.ptc 第7頁 2001.04. 25. 007 459348 , ^ _案號88115331_ί^年4 月％日 修正_ 五、發明說明（4) 5 4 b滑鼠 5 5内部記憶體 56軟式磁碟驅動裝置 57CD-ROM驅動裝置 5 8硬碟驅動單元 6 1軟式磁碟片 62CD-ROM(唯讀記憶體） I 11基準陣列數據 II 2圖形數據 1 1 3圖形數據 [發明所屬之技術領域] 本發明係關於積體電路設計方法及積體電路設計裝置， 特別者係關於記錄L S I設計配置數據之階層平行處理方法 及陣列元件再建構方法，及CAD工具，在電腦系統中所執
o：\6〇\6〇3〇2.ptc 第 7a 頁 2001.04.25.008 4 5 9 34 8 修正 案號 88115331 五'發明說明（5) 行之電腦程式之記錄媒體。 [傳統之技術] 近年來大型積體電路（L S I )之配置因係以階層方式設 計，在設計配置數據之高速處理方法及裝置方面採用了維 持設計配置數據之階層結構之運用方法及電腦輔助設計 (C A D)工具。此時，組成階層結構之各設計元件係採取設 計元件之原有型態。 另一方面，階層化數據處理方法之個別技術亦採用配備 多個中央處理單元（CPU)緊密結合組成之計算機或以網路 連結之多台計算機以平行處理設計配置數據之C A D工具。 上述諸方法之目的均係為了使設計配置數據之處理高速 化及使作業用檔案低減化。 另外，為了使具有階層結構之設計配置數據之處理高速 化及使作業用檔案低減化，以重複圖案數據所呈現之相當 有效率的處理為重點。於一般之記憶體產品中，陣列元件 通常採用重複次數較大之2次陣列，亦使用於微電腦之隨 機存取記憶體/唯讀記憶體（RAM/ROM)記憶區域者。LSI設 計配置數據採取階層化之場合，在陣列元件數據範圍之圖 形數據、元件數據或其它陣列數據被重複配置時，數據處 理方法係展開陣列元件數據或實施單位配置元件數據之轉 換處理。 [發明欲解決之課題] 圖1 8係顯示具有階層結構之L SI之配置例之說明圖，圖 1 9係顯示如圖1 8所示之L S I階層結構之方塊圖。 在圖18所示之LSI配置中，在圖19之方塊圖中亦顯示
O:\60\60302.ptc 第8頁 2001.04. 25. 009 4 59 34 8 案號 88115331 年彳月>5曰 修正 五、發明說明（6) 出，在由單一晶片所構成之根（ROOT )上配置有2個A元件、 1個B元件、6個E元件，而在B元件中，S己置有階層化之3個 C元件、2個D元件。在此處，RO 0T之尺寸係1 0 0 0 0微米 X 1 0 0 0 0微米，A元件之尺寸為2 0 0 0微米X 8 0 0 0微米，B元件 之尺寸為3000微米X3000微米，C元件之尺寸為700微米 X 7 0 0微米，D元件之尺寸為1 8 0 0微米X 6 0 0微米，E元件之尺 寸為5 0 0微米X 1 0 0 0微米。 一般而言，採取維持LS I之設計配置數據之階層結構之 情況下，不限制設計元件中所含之圖形數大小（數據尺寸 之大小）或尺寸大小，而採用以設計元件之原有形態。例 如，圖1 8所示之實例中，ROOT元件、A元件、B元件、C元 件、D元件、E元件，因尺寸差異相當大，各元件中所包含 之圖形數，即數據尺寸差異相當大亦不受限，而採取ROOT 元件、A元件、B元件、C元件、D元件、E元件之原有設計 形態。因此，採用配備多個CPU緊密結合組成之計算機， 或以網路連結之多台計算機以平行處理設計配置數據時， 例如，尺寸不相當之A元件及E元件可採取同一程度之處理 單元。在極端之情形下，圖形數據僅含有數個之設計元件 及包含數百萬個圖形數據之巨大設計元件可採取同一程度 之處理單元。 而其結果在傳統之設計配置數據之平行處理中，會呈現 如下之問題。 首先，非常多種類、極端之情況下會採用數千種以上之 設計元件，而為了起動實施平行處理之前處理/後處理之
O:\60\60302.ptc 第9頁 2001.04.25.010 _# %號88115331_和年夺月 <日 修正_ 五、發明說明（7) 經常性消耗時間會變大。 其次，因平行處理各設計元件之數據量不均衡，平行處 理之各處理時間亦不均衡，影響平行處理之各處理時間長 短之要因係由巨大之設計元件之處理時間所控制，而無法 發揮平行處理之效果。 另外，傳統上採用階層化L S I設計配置數據之場合，在B 元件上所配置之C元件及D元件、在陣列元件數據範圍之圖 形數據、元件數據及其它陣列數據重複配置時，會展開陣 列元件數據，或轉換處理成單位配置元件數據。因此形成 需處理龐大的圖形數據及單位配置元件數據，及長時間之 處理時間問題，及需求大容量作業用記憶檔案之問題* 本發明因了解上述'問題，而提供了採用可平行處理數據 之計算機時，在維持階層結構下可進行高效率平行處理 LSI設計配置數據之積體電路設計裝置及積體電路設計方 法。 [解決問題點之方法] 根據本發明第一種結構之積體電路設計方法及積體電路 設計裝置，利用積體電路設計配置數據中之設計元件數據 之特定設計元件，將以元件分割，判斷基準為基準之分 割，完成之分割元件及分割除外之前述設計元件製成内部 元件，及藉組合前述内部元件以製作數據量大致相等之多 數個單元群組，其特徵為在前述單元群組中使包含於前述 内部元件中之數據進行階層化平行處理，及根據此一内 涵，可實施最具效率之LS I設計配置數據之階層結構平行 處理。在實
O:\60\60302.ptc 第10頁 2001.04. 25.011 4 5 9 34 8 ' , _案號88115331_和年彳月：xT曰_^_ 五、發明說明（8) 施數據處理之時，參照單元群組表，而以先行記憶方法形 成在單元群組中將内部元件依選定間隔配置所配置完成之 光罩數據處理用作業檔案，再參照光罩處理用作業檔案進 行數據處理。元件分割判斷基準係包含設計元件之數據量 是否超過基準數據量，或在設計平面上於縱軸方向或橫軸 方向之設計元件尺寸是否超過基準尺寸之任一種以上之基 準。單元群組之製作係為使包含於各單元群組中之數據量 大致相同之下，將比包含於内部元件中之數據量還大之内 部元件與比包含於内部元件中之數據量還小之之内部元件 交替組合而成。 根據本發明第二種結構積體電路設計方法及積體電路設 計裝置，將在積體電路設計配置數據範圍中之陣列數據， 含有具重複數據之數據範圍除外，將非重複陣列數據範圍 之複數或單數陣列元件或單位元件組合而復元，及根據此 内涵，數據範圍復元後，包含在已復元之復元數據範圍内 之數據，維持於積體電路設計配置數據之階層結構而進行 數據處理，可藉數據之重複將復元範圍除外而將僅包含於 重複數據範圍内之數據展開或轉換成單位元件之數據處 理*在數據不重複範圍處展開陣列數據時並非將所有之陣 列數據轉換處理成單位元件，而可大幅度降低處理時間及 作業用記憶檔案之容量。非重複陣列數據範圍之復元係使 組合陣列元件或單位元件之個數達最小限。又非重複陣列 數據範圍係採取尺寸較大之陣列元件優先組合。 根據本發明電腦程式之記錄媒體，其特徵為記錄在電腦
O:\60\60302.ptc 第11頁 2001.04.25.012 4 5 9 34 8 五、發明說明（9) 可平行處理數據之計算機2 7，以單元群組執行設計元件之 平行處理之平行處理控制方法2 5。 圖1中顯示之與本發明之第1實例相關之積體電路設計方 法係採用圖2中顯示之與本發明之第1實例相關之積體電路 設計裝置。如下文方式運作。 首先，利用設計元件讀取方法2 1，依順序自記憶於記憶 方法2 6中LSI設計配置數據261中讀取設計元件之數據（步 驟 1 1 )。 其次，將已讀取出之設計元件數據藉元件數據轉換方法 2 2轉換成内部元件數據，以記憶方法2 6製得内部元件檔案 2 6 2而登錄為内部元件數據（步驟1 2 )。此處，自設計元 件數據轉換成内部元件數據，其意義為參考所讀取出之設 計元件數據，在各設計元件之中，將尺寸超過預先指定之 元件分割判斷尺寸，且包含在内之圖形數超過預先指定之 元件分割判斷圖形數者分割成分割元件，而轉換成由分割 元件及未分割之設計元件所製得之與内部元件有關之内部 元件數據。已分割之原設計元件僅具有分割後之分割元件 之參考資訊，就作為不含圖形數據之元件原設計元件而 言，轉換製成與原設計元件同階層，包含在原設計元件中 之圖形數據係分割收納在分割後之分割元件中。另外，元 件數據轉換及寫入時，以記憶方法2 6製成内部元件識別編 號表2 6 3，將供識別各内部元件之名稱及識別編號登錄於 各内部元件中。在各内部元件識別編號表2 6 3中亦登錄包 含於各内部元件中之圖形數。
第13頁 4 5 9 34 8 五、發明說明（ίο) 重覆以下之步驟，經由元件數據轉換完了判斷方法以判 斷（步驟1 3 )，步驟1 1及步驟1 2中讀取設計元件數據及元件 數據轉換與登錄，就整體元件數據而言是否已完了，及讀 取設計元件數據及元件數據轉換與登錄，至整體元件數據 —-完成之步驟11及步驟12。 . 讀取設計元件數據及元件數據轉換與登錄，至整體元件 數據完成，參考内部元件識別編號表2 6 3，檢索收納在内 -部形式檔案2 6 2中包含各内部元件之圖形數，組合成圖形 數接近於預先指定值之内部元件，製成内部元件之單元群 -組。此時依記憶方法2 6製成單元群組表2 6 4，在各單元群 組表中登錄各内部元件之名稱' 識別編號及配置座標。另 ™ 外，依據單元群組表2 6 4，以記憶方法2 6製成將單元群組 之内部元件按預定間隔予以配置之光罩檔案處理用作業檔 案 2 6 5。 最後，藉平行處理控制方法2 5，參考内部元件識別編號 _ 表2 6 3及單元群組2 6 4，光罩數據處理用作業檔案2 6 5，使 用計算機2 7，在單元群組平行處理之控制下實施收納於内 -部形式檔案2 6 2中之各内部元件數據之數據處理（步驟 1 5 ) *而完成利用本發明之第1實例相關之積體電路設計方 法及積體電路設計裝置之L S I設計配置數據之階層化平行 處理。 ，π 本發明之第一實例係關於根據積體電路設計方法及積體 電路設計裝置，利用積體電路設計配置數據中之設計元件 數據之特定設計元件將以元件分割判斷基準為基準之分割
第14頁 459348 五、發明說明（11) 完成之分割元件及分割除外之前述設計元件製成内部元 件，及藉組合前述内部元件以製作數據量大致相等之多數 個單元群組，其因為在單元群組中使包含於内部元件中之 數據進行階層化平行處理，使平行處理單元群组之數據處 理時間大致相等，而可實施最具效率之LS I設計配置數據 之階層化平行處理。 以下根據所示之具體實例1 ，詳細說明與本發明相關之 積體電路設計方法及積體電路設計裝置。 圖3係顯示具有階層構造之LS I之配置圖之一實例之說明 圖。圖4係顯示在圖3中所示之L S I階層構造之方塊圖，係 與圖1 8及圖1 9所示之相同實例。 圖3所示之L S I配置中，如圖4所示之方塊圖，在由1個晶 片所構成之ROOT元件上，配置有2個A元件、1個B元件、6 個E元件，接著在B元件上，配置階層化之3個C元件、2個D 元件。此處，ROOT元件之X軸方向、Y軸方向之尺寸為 1 0 0 0 0微米X 1 0 0 0 0微米，A元件之尺寸為2 0 0 0微米X 8 0 0 0微 米，B元件之尺寸為3 0 0 0微米X 3 0 0 0微米，C元件之尺寸為 7 0 0微米X 7 0 0微米，D元件之尺寸為1 8 0 0微米X 6 0 0微米，E 元件之尺寸為5 0 0微米XI 0 0 0微米，而致各元件中所含圖形 數，A元件為1647000，B元件為200000 ，C元件為3860，D 元件為9 6 0 0 0 ，E元件為8 7 3 0。另外，本實例中ROOT元件中 並不含圖形數據而僅具有A元件中之2個、B元件中之1個、 E元件中之6個之配置資訊。 另外，在將設計元件數據轉換成内部元件數據時，是否
第15頁 4 59 34 8 五、發明說明（12) _ 將設計元件分割之判定基準係元件分割判斷尺寸（Y軸# 向）2 0 0 0微米指定元件分割判斷圖形數為1 0 0 〇 0 0。即設計 元件之Y軸方向邊之尺寸超過2000微米時，且包含於設計 元件之圖形數超過1 0 0 0 0 0時，在Y轴方向即將該設計元件 分割成多數個分割元件。又根據上述判斷基準’將由未分 -割之設計元件及已分割之分割元件所製得内部元件組合成 單元群組時之判斷基準係指定單元群組判斷圖形數為 500000。即在組合完成之内部元件中所含之圖形數合計不 超過5 0 0 0 0 0，且盡可能限制於接近5 0 0 〇 〇 〇，以製成組合内 -部元件之單元群組。另外，本實例中元件分割判斷尺寸雖 係僅由Y軸方向之尺寸判斷實施分割，而指定X軸方向及Y 〜 軸方向兩種尺寸所對應之元件分割判斷尺寸以實施分割亦 可。 圖5係顯示在圖3所示之具有階層構造之LS I之配置圖之 一實例中將所設計之元件轉換為内部元件後之狀態說明 圖。圖6係顯示在圖5中所示之元件轉換後之以1之階層結 、 構之方塊圖。 A元件及B元件因其Y軸方向邊之尺寸超過2〇〇〇微米，且 所包含之圖形數超過100000，故各自在Y軸方向分割A元件 成為A1元件、A2元件、A3元件、A4元件’B元件成為Bl元 件、元件《Α1元件、A2元件、A3元件、A4元件之尺寸為 2 0 0 0微米X 2 0 0 0微米。Y軸方向之邊尺寸在2 0 0 0微米以下。〜 B 1元件、B 2元件之尺寸為3 0 0 0微米X 1 5 0 〇微米。Y軸方向之 邊尺寸在2 0 0 0微米以下。另外，在分割元件時，為了抑制
4 5 9 34 8 五、發明說明（13) 元件種類增加，盡可能分割成相等尺寸。
元件轉換後之L S I之階層結構係如圖6所示，在R 00 T元件 上配置2個空白A元件、1個空白B元件、6個E元件，在2個 空白A元件上，各自配置A1元件、A2元件、A3元件、A4元 件，在1個空白B元件上配置3個C元件、2個D元件、B 1元 件、B2元件。ROOT元件上所配置之2個A元件及1個B元件具 有不包含圖形之空白元件，結果A元件分割成A 1元件、A 2 元件、A3元件、A4元件，B元件分割成B1元件、B2元件， 包含A元件及B元件之圖形數據係由各自包含於A1元件、A2 元件、A 3元件、A 4元件及B 1元件、B 2元件之圖形數據分割 收納處理而來。因此，元件轉換後，A元件及B元件可採用 各別之A1元件、A2元件、A3元件、A4元件及B1元件、B2元 件所具有之參考資訊以作為空白元件，而元件轉換後之 L S I階層結構，係形成在2個空白A元件上，各自配置A 1元 件、A 2元件、A 3元件、A4元件，在1個空白B元件上配置3 個C元件、2個D元件、B 1元件、B 2元件之結構。 另外，在本實例中，因為ROOT元件不含圖形數據而僅具 有2個A元件、1個B元件、6個E元件之配置資訊，故ROOT元 件之Y軸方向尺寸在超過元件分割判斷尺寸2 0 0 0微来時亦 不必拘泥於予以分割。在實際之L S I設計配置數據中，最 上位階層之ROOT元件等，雖然上位階層之設計元件比預先 指定之元件分割判斷尺寸為大，僅含元件資訊而不含圖形 數據 ，而含少數圖形數據之情況較多。分割此類設計元 件僅為增加内部元件之種類，而無法達成高速化處理之原
第17頁 4 5 9 34 8 :_ 五、發明說明（14) 始目的。因此不含圖形數據之設計元件或不包含在元件分 割判斷圖形數以下之圖形數之設計元件，在不限於元件尺 寸大小之下並不實施分割處理。 如以上說明圖5所顯示者，將在圖3中所示具有階層結構 之LS I配置實例之設計元件轉換成内部元件，而將轉換後 之内部元件之内部元件數據寫錄成内部形式之檔案。 圖7係顯示元件數據轉換及寫入時所形成之内部元件之 識別編號表内容之一實例之說明圖。 如圖7所示，在内部元件識別編號表中，登錄了供識別 各内部元件之名稱及識別編號、包含於各内部元件中之圖 形數。圖7所示之内部元件識別編號表之内容係内部元件 識別編號表製成後之物件，内部元件之登錄順序雖無特殊 涵意，係依據内部元件之登錄順序賦予識別編號一流水 號。包含於各元件中之A元件、B元件之圖形數，A 1元件為 389000、A2元件為402000 、A3元件為458000、A4元件為 398000、B1 元件為102000、B2 元件為98000。 圖8係顯示在包含圖形數之小順位下内部元件之登錄順 序排列後之内部元件之識別編號表之一實例内容之說明 圖。 為使包含在各内部元件之圖形數之檢索及内部元件之單 元群組之製作易於實施登錄在内部元件識別編號表中之内 部元件登錄順序係按包含於各内部元件中之圖形數按由大 變小之順序實施排列。結果内部元件之登錄順序係按C元 件、E元件、D元件、B 2元件、B 1元件、A 1元件、A 4元件、
第18頁 459348 五、發明說明（15) A 2元件、A 3元件之順序排列。 圖9係顯示各單元组群之内部元件編號及配置座標表之 一實例内容之說明圖。 在圖9中所示之各單元群組之内部元件編號及配置座標 表所收納之資訊，係收納包含於各單元群組中之内部元件 之元件編號及單元群組·内之配置座標。雖然内部元件之名 稱亦予以收納，因為内部元件之名稱係參考内部元件識別 編號表且與檢索内部元件編號分開，故並非一定要收納於 各單元群組之内部元件編號及配置座標表中。加註於單元 編號後之括弧内之數值係表示包含於各單元中之圖形數。 在本實例中，如上述，組合内部元件而製成單元群組時 之判斷基準，因為已指定單元群組判斷圖形數為5 0 0 0 0 0 ， 故參考内部元件識別編號表且檢索包含於内部元件中之圖 形數，使包含於已組合之内部元件中之圖形數合計不超過 5 0 0 0 0 0，使盡可能接近於5 0 0 0 0 0，且各單元群組中所包含 之圖形數約略一致，因以組合内部元件而製成單元群組。 單元群組製成之時，先由包含少數圖形數之内部元件實施 單元群組化，而留下後續包含多數圖形數之内部元件，而 使欲令包含於各單元群組中之圖形數大致均一變得不易。 因此，在本實例中，内部元件中包含較多圖形數之元件與 包含圖形數較少之元件交替組合，因以實施所包含圖形數 接近單元群組判斷圖形數5 0 0 0 0 0之單元群組之製作。因此 而製得由A 3元件、C元件、E元件組合得圖形數4 6 0 5 9 0之單 元群組1、由A 2元件、D元件組合得圖形數4 9 8 0 0 0之單元群
第19頁 459348 五、發明說明（16) 組2、由A4元件、B2元件組合得圖形數4 9 6 0 0 0之單元群組 3、由A 1元件、B 1元件組合得圖形數4 9 1 0 0 0之單元群組4等 4種單元群組。 圖1 0係顯示與各單元組群相關之光罩數據處理作業檔案 之一實例内容之說明圖。圖1 0 ( a)表示單元群組1 、圖 10(b)表示單元群組2、圖10(c)表示單元群組3、圖10(d) 表示單元群組4。 圖1 0所示之各單元群組之光罩數據處理用作業檔案係依 據如圖9所示之各單元群組之内部元件編號及配置座標表 所製得，而各單元群組之内部元件係依放置於預定之間隔 而予以配置。雖然内部元件間之預定間隔較佳為另處指 定，數據處理内容較佳如以下方式自動定義出。例如，在 内部元件之數據加工處理中 圖形數據僅為AND、OR、NOT 等之理論演算之場合，間隔設定於1微米程度之微小值， 另一方面，製成實際之LS I時因製程技術之精度之故，在 實施圖形數據過大之尺寸補正加工處理之場合，則將間隔 設定於尺寸補正值之2倍以上。 在本實例中，配置在X軸方向設定預定間隔之内部元件 之配置方法若配置在所設定之間隔中，不僅限於X軸方 向，在Y轴方向、45度斜角方向、X軸或Y軸之負值方向等 亦佳。 製得光罩數據處理用作業檔案之後，在搭配緊密組合之 多數個C P U之計算機或接續網路之多數台計算機等、可平 行處理數據之計算機起動預定之光罩數據處理之指令，製
第20頁 4 5 9 34 B 五、發明說明（17) 得如上述之内部形式檔案，參考各單元群組之内部元件編 號及配置座標表、供作各單元群組之光罩數據處理用作業 檔案，在維持L S I設計配置數據之階層結構下實施單元群 组之平行處理控制。起動指令之控制係依據預先指定之平 行度予以平行處理控制。
例如，指定為平行度2時之平行處理控制如以下方式執 行。因為何本實例形態之L S I配置數據係由4種類單元群組 所構成，在平行處理之時首先起動單元群組1之光罩數據 處理用作業檔案之製作指令，接著起動單元群組2之光罩 數據處理用作業檔案之製作指令。此處，因指定之平行度 為2，至單元群組1或單元群組2之任一項處理完成為止， 指令起動處理呈待機狀態。指令是否完成則每隔一定時間 間隔即重複調查處理。在單元群組1或單元群組2之任一項 處理完成之後，實施處理完成之單元群組之光罩數據處理 結果之後處理，而起動單元群組3之光罩數據處理之製作 指令。然後重覆上述步驟。 因為各單元群組之光罩數據處理結果之後處理之具體處 置為本發明範圍以外之事項，雖然不予詳述，參考收納於 内部形態檔案之各内部元件尺寸，及各單元群組之内部元 件編號及配置座標表，可易於使光罩數據處理用作業檔案 回復成原來之内部元件。 另外，使用接續於網路之多台計算機平行處理之場合， 起動指令前處理轉送光罩數據處理作業檔案，及在指令完 了後實施將光罩數據處理之結果轉送至後處理計算機為必
第21頁
4 5 9 34 B 五、發明說明（18) 要之工作。 圖1 1係顯示與本發明之第2實例相關之積體電路設計方 法步驟之流程圖。圖1 2係顯示與本發明之第2實例相關之 積體電路設計之結構之方塊圖。與本發明之第2實例相關 之積體電路設計方法及積體電路設計裝置係關於在進行 LS I設計配置數據之階層化處理時之陣列元件之再形成方 法。
在圖1 2中所示之本發明之第2實例之形態係關於積體電 路設計裝置係由以下所組成，記憶LS I設計配置數據4 6 1等 之各種數據之記憶方法4 6，及將利用記憶方法4 6所記憶之 L S I之設計配置數據中之陣列數據讀出之陣列數據之讀出 方法4 1 ，及判斷陣列數據是否全部讀出完了之陣列數據讀 出完了判斷方法4 2，及將已讀出之陣列數據設定成基準陣 列數據，以製得重複要素識別用記憶檔案之重複要素識別 用記憶檔案之製作方法4 3，及將源自L S I設計配置數據而 設定成基準陣列數據之基準陣列數據範圍之陣列元件要素 中重複之圖形數據、元件數據或其它陣列元件識別出，且 將具有重複數據之重複陣列元件要素之陣列元件要素編號 計算出，而對應重複陣列元件要素記錄成重複要素識別用 記憶檔案數據之重複要素識別記錄方法4 4，讀取重複要素 識別用記憶檔案，將源自基準陣列數據範圍之包含於重複 陣列元件要素中之重複要素元件之數據除外之元件數據範 圍復元組合成多數或單數陣列元件或單位元件之重複要素 除外之元件數據復元方法4 5。
第22頁 a 5 9 3 厶 8 五、發明說明（19) 圖1 1所示之之與本發明相關之第2實例之積體電路設計 方法係採用如圖1 2所示之與本發明之第2實例相關之積體 電路設計方法按以下方式實施。 首先，利用陣列數據之讀出方法4 1將利用記憶方法4 6所 記憶之L S I之設計配置數據4 6 1中之陣列數據依順序讀出 (步驟S3 1 )。此處，全部陣列數據讀出完了時則完成處 理，而全部陣列數據讀出未完了時則依以下步驟實施（步 驟S32)。
陣列數據讀出後，利用重複要素識別用記憶檔案之製作 方法43以記憶方法46製得重複要素識別用記憶檔案4 6 2， 及將所讀出之陣列數據設定成基準陣列數據予以登錄（步 驟S 3 3 )。即依據所讀出之陣列數據製成位元圖（B I TM A P )形 式之重複要素識別用記憶檔案4 6 2。位元值均以定義為 「不重複」之"0 "表示。 重複要素識別用記憶檔案4 6 2製成後，利用重複要素識 別記錄方法4 4，將以記憶方法4 6記憶之源自L S I設計配置 數據4 6 1而設定成基準陣列數據之基準陣列數據範圍之陣 列元件要素中重複之圖形數據、元件數據或其它陣列元件 識別出，且將對應於具有重複數據之重複陣列元件要素寫 錄成重複要素識別用記憶檔案4 6 2 (步驟S 3 4 )。具體而言， 比較陣列配置座標及重複間距座標，與圖形數據、元件數 據或其它陣列數據座標值，以計算出重複陣列要素編號。 重複之陣列要素之位元值改寫成定義為「具有重複」之 1 n表示。
第23頁 A593^B_ 五、發明說明（20) 然後，利用重複要素除外之元件數據復元方法4 5，讀取 重複要素識別用記憶檔案4 6 2 ，將源自基準陣列數據範圍 之包含於重複陣列元件要素中之重複要素元件之數據除外 之數據範圍復元組合成多數或單數陣列元件或單位元件 (步驟S 3 5 )。具體而言，即實施以下3個動作，（1 )將源自 L S I設計配置數據之基準陣列元件數據消除、（2)屐開重複 要素陣列元件數據、（3 )將源自重複要素識別用記憶檔案 4 6 2所復元組合成之多數或單數陣列元件或單位元件寫錄 成L S I設計配置數據。 數據範圍復元後，依所復元之復元數據範圍在保持數據 之階層化結構下實施數據處理，藉數據重複而僅將復元數 據範圍除外之重複數據範圍之數據展開或進行轉換成單位 元件數據之數據處理。 圖1 3係顯示基準陣列數據及重複數據組成之實例說明 圖。 圖1 3所示之基準陣列數據1 1 1係行（r 〇 w )數6行、列 (co lurnn )數6列，且基準陣列數據範圍1 1 1之2個陣列要素 位置各自重複配置圖形數據1 1 2、1 1 3。 圖1 4係顯示由圖1 3所示之基準陣列數據及重複數據組成 所形成之重複要素識別用記憶檔案之實例說明圖。 圖1 4所示之重複要素識別用記憶檔案係以位元圖形式製 成之實例，陣列數據之各陣列要素對應於各位元數據。即 基準陣列數據如圖1 3所示呈6行6列之二維陣列時，重複要 素識別用記憶檔案亦形成6行6列位元圖。位元數據"0 n係
苐24頁
4 59 34 B 五、發明說明（21) 表示未重複配置之陣列要素，位元數據π 1 ”係表示重複配 置之陣列要素。 圊1 5係顯示由圖1 4所示之重複要素識別用記憶檔案復元 得之陣列數據組成之說明圖。圖1 5 (a )至（f )表示6個實 例。 ‘ 圖1 3及圖1 4實例之復元陣列之最小復元陣列數為5個， 而圖1 5 ( a )至（f )所示之型式1至型式6之任一實例中，源自 基準陣列數據範圍之重複要素（留白部份）除外之元件數據 範圍（著色部份）亦係利用組合最小復元陣列數5個而復 元。即利用圖15(a)之型式1為6x2 、5x1 、3x3 、2x1 、3x2 之5個陣列之組合、圖15(b)之型式2為1x2、3x3、2x6、 3x1 、4x2之5個陣列之組合、圖15(c)之型式3為1x2、 5x3、3x1、2x1、6x2之5個陣列之組合、圖15(d)之型式4 為6x2、5x1 、3x3、1x2、2x3之5個陣列之組合、圖15(e) 之型式5為1x2、5x3、3x3、2x1、3x2之5個陣列之組合、 圖15(f)之型式6為1x2、3x3、2x6、3x3、1x2之5個陣列之 組合將源自基準陣列數據範圍之重複要素除外之元件數據 範圍予以復元。圖1 5 ( c )之型式3係以5 X 3及6 X 2之二維陣列 復元，顯示依序多次重複二維陣列之復元實例。 檢索X軸方向之連續要素，然後依已檢索之連續要素之 寬度使在Y軸方向經重複檢索要素之陣列復元之情況下， 形成型式3或型式4。型式3係依在X軸方向之連續要素之寬 度使在Y軸方向之重複要素朝Y值增加之方向檢索之情況， 型式4係依在X軸方向之連續要素之寬度使在Y軸方向之重
第25頁 4 5 9 348 五、發明說明（22) 複要素朝Y值減少之方向檢索之情況。 檢索Y軸方向之連續要素，然後依已檢索之連續要素之 寬度使在X軸方向經重複檢索要素之陣列復元之情況下， 形成型式1或型式2。 型式1係依在Y軸方向之連續要素之寬度使在X軸方向之 重複要素朝X值增加之方向檢索之情況，型式2係依在Y軸 方向之連續要素之寬度使在X軸方向之重複要素朝X值減少 之方向檢索之情況。 雖然型式5及6為依上述之任一種方式均不可復元之型 式，係可藉賦予上述基本復元方法之若干修正之復元型 式。 根據本發明之第2實例相關之積體電路設計方法及積體 電路設計裝置，因為係將在積體電路設計配置數據範圍中 之陣列數據含有具重複數據之數據範圍除外，將非重複陣 列數據範圍之複數或單數陣列元件或單位元件組合而復 元，數據範圍復元後，包含在已復元之復元數據範圍内之 數據維持於積體電路設計配置數據之階層結構而進行數據 處理，可藉數據之重複將復元範圍除外而將僅包含於重複 數據範圍内之數據展開或轉換成單位元件之數據處理，在 數據不重複範圍處展開陣列數據時並非將所有之陣列數據 轉換處理成單位元件，而是可大幅度降低處理時間及作業 用記憶檔案之容量。 實際上在實施積體電路設計中之積體電路設計配置數據 之處理時，利用與本發明之第2實例相關之積體電路設計
第26頁 4 5 9 348 五、發明說明（23) 方法及積體電路設計裝置實施數據處理及利用與本發明之 第1實例相關之積體電路設計方法及積體電路設計裝置實 施數據處理時，兩實例可獲得之效果可使執行積體電路設 計配置數據之處理更具效率。 圖1 6係顯示記錄執行與本發明之第1或第2實例相關之積 體電路設計方法程式之記錄媒體及使用該記錄媒體之電腦 系統之外觀組成之說明圖。圖1 7係顯示圖1 6所示之電腦系 統組成之方塊圖。 圖1 6所示之電腦系統係由以下所組成，收納於迷你長方 — 體中之電腦本體5 1 ，及CRT (陰極射線管）、電漿顯示器、 液晶顯示裝置5 2、及以印表機5 3作為記錄輸出裝置、及 — 以鍵盤5 4 a及滑鼠5 4 b作為輸入裝置、及軟式磁碟驅動裝 置5 6、及CD-ROM驅動裝置57。圖1 7係將此電腦系統組成 以方塊圖予以表示，電腦本體5 1被收納於長方體中， R A Μ (隨機存取記憶體）等之内部記憶體5 5，及硬碟驅動單 元5 8等之外部記憶體依序被設置。記錄電腦程式之記錄媒 體係使用於此電腦系統。記錄媒體雖可採用軟式磁碟片 61 、CD-ROM(唯讀記憶體）62，亦可使用其它如Μ0(磁光碟） 磁碟、D V D (數位影音光碟）、其它光學記錄碟片、記憶 卡、磁帶等。 [發明之效果] 一 本發明之第一實例係關於根據積體電路設計方法及積體 電路設計裝置 > 利用積體電路設計配置數據中之設計元件 數據之特定設計元件將以元件分割判斷基準為基準之分割
第27頁 4 5 9 34 8 五、發明說明（24) 完成之分割元件及分割除外之前述設計元件製成内部元 件，及藉組合前述内部元件以製作數據量大致相等之多數 個單元群組，其因為在前述單元群組令使包含於内部元件 中之數據進行階層化平行處理，使平行處理單元群組之數 據處理時間大致相等，而可實施最具效率之L S I設計配置 數據之階層化平行處理。 根據本發明之第2實例相關之積體電路設計方法及積體 電路設計裝置，因為係將在積體電路設計配置數據範圍中 之陣列數據含有具重複數據之數據範圍除外，將非重複陣 列數據範圍之複數或單數陣列元件或單位元件組合而復 元，數據範圍復元後，包含在已復元之復元數據範圍内之 數據維持於積體電路設計配置數據之階層結構而進行數據 處理，可藉數據之重複將復元範圍除外而將僅包含於重複 數據範圍内之數據展開或轉換成單位元件之數據處理，在 數據不重複範圍處展開陣列數據時，並非將所有之陣列數 據轉換處理成單位元件，而是可大幅度降低處理時間及作 業用記憶檔案之容量。
第28頁

Claims (1)

  1. 《6年?月 <日丫丨彡正I 4 5 9 34兔號觀533丨_7。年）月 I曰 補献__ 六、申請專利範圍 1 . 一種積體電路之設計方法，其特徵為藉積體電路設計 配置數據中之設計數據所特定設計之元件而依元件分割判 斷基準所分割之分割元件及分割物件以外之前述設計元件 所製得之内部元件，及將與前述内部元件組合之數據量製 成幾乎相等之多數個單元群組，對前述單元群組中之前述 内部元件所涵蓋之數據實施階層平行處理。 2. —種積體電路之設計方法，其特徵為具備： 將源自以記憶方法所記憶之積體電路之設計配置數據 以供設計元件之設計元件數據依序讀出之第1程序，及 參考前述設計元件數據及預定之元件分割判斷基準、 將前述設計元件中超出前述元件分割判斷基準之物件分割 成分割元件、且將前述設計元件數據轉換成供由前述分割 元件及分割物件以外之前述設計元件以形成内部元件之内 部元件數據，而以記憶方法將前述内部元件數據記憶成所 製得之内部形式檔案，且在以前述記憶方法所製成之内部 元件識別編號表中，將為識別前述各内部元件之各種資訊 及包含於前述各内部元件内之數據量登錄之第2程序，及 在至前述第1及第2程序之整個前述設計數據完成為 止，重複前述第1及第2程序之第3程序，及 參考在前述内部元件識別編號表中所登錄之前述各内 部元件令所包含之數據量，將數據量接近預定基準數據量 之前述内部元件組合而製成多數個單元群組，且依前述記 憶方法所製成之單元群組表，登錄為識別前述各單元群組 之各種資訊之第4程序，及
    Q:\60\60302.ptc 第1頁 2001. 07. 24. 031 4 5 9 3 4眷號 88115331_#年 7 月 < 曰__— 六、申請專利範圍 參考前述内部元件識別編號表及前述單元群組表，且 在前述單元群組之平行處理控制下實施前述内部形式檔案 中記憶之各内部元件數據之數據處理之第5程序。 3. 根據申請專利範圍第2項之積體電路之設計方法，其 中在實施前述第5程序中之前述數據處理時，參考前述單 元群組，以預定之前述記憶方法作成依前述單元群組將前 述内部元件固定於所定間隔配置之光罩數據處理用作業檔 案，且亦參考前述光罩數據處理用作業檔案以實施前述數 據處理。 4. 根據申請專利範圍第2項之積體電路之設計方法，其 中前述元件分割判斷基準係前述設計元件中所含之數據量 是否超過基準數據量，或前述設計元件在設計平面上之縱 軸方向及橫軸方向之尺寸是否超過基準尺寸，其中之任一 項基準。 5. 根據申請專利範圍第2項之積體電路之設計方法，其 中前述單元群組之形成係在與前述各單元群組中所包含之 數據量大致相同之下，實施比前述内部元件中所含之數據 量為大及比前述内部元件中所含之數據量為小之前述内部 元件之交替組合。 6. —種積體電路之設計裝置，其特徵為具備： 記憶積體電路設計配置數據及其它各種數據之記憶機 構，及 可實施平行處理之計算機， 將源自以前述記憶機構所記憶之積體電路之設計配置
    0: \ 60\60302.ptc 第2頁 2001.07. 24. 032 4 5 9 34^ 83Π5331_<?〇年 ^ 月·χΓ 曰 修正__ 六、申請專利範園 數據以供設計元件之設計元件數據讀出之設計元件數據之 讀出機構，及 參考前述設計元件數據及預定之元件分割判斷基準、 將前述設計元件中超出前述元件分割判斷基準之物件分割 成分割元件、且將前述設計元件數據轉換成供由前述分割 元件及分割物件以外之前述設計元件以形成内部元件之内 部元件數據，而以前述記憶機構將前述内部元件數據記憶 成所製得之内部形式檔案，且在以前述記憶機構所製成之 内部元件識別編號表中，將供識別前述各内部元件之各種 資訊及包含於前述各内部元件内之數據量登錄之元件數據 轉寫機構，及 判斷前述設計元件數據是否全部轉換完了之元件數據 轉換完了判斷機構，及 參考在前述内部元件識別編號表中所登錄之前述各内 部元件中所包含之數據量，將數據量接近預定基準數據量 之前述内部元件組合而製成多數個單元群組，且依前述記 憶方法所製成之單元群組表，將供識別前述各單元群組之 各種資訊登錄之單元群組形成機構，及 參考前述内部元件識別編號表及前述單元群組表，使 用前述計算機，在前述單元群組之平行處理控制下實施前 述内部形式檔案中記憶之各内部元件數據之數據處理之平 行處理控制機構。 7. —種積體電路設計方法，其特徵為將在陣列數據範圍 内含有積體電路設計配置數據之陣列數據之重複數據範圍
    O:\60\6Q302.pcc 第3頁 2001.07. 24. 033 ^ 5 9 34 8 案號88115331_和年夕月/曰 修正_— 六、申請專利範圍 除外，將非重複陣列數據範圍之複數或單數陣列元件或單 位元件組合而復元。 8. —種積體電路設計方法，其特徵為具備如下程序， 將源自以記憶方法所記憶之積體電路之設計配置數據之陣 列數據依順序讀出之第1程序，及 將被讀出之前述陣列數據設定成基準陣列數據，在依前 述記憶方法製得之重複要素識別用記憶檔案中登錄為[非 重複]數據之第2程序，及 在源自以前述記憶方法所記憶之積體電路之設計配置數 據設定成基準陣列數據之基準陣列數據範圍中，識別陣列 元件要素中之重複數據，在前述重複要素識別用記憶檔案 中將所對應之具重複數據之重複陣列元件要素寫錄為[具 重複]數據之第3程序，及 讀取源自前述記憶方法之前述重複要素識別用記憶檔 案，將源自前述基準陣列數據範圍之包含於重複陣列元件 要素中之重複要素元件之元件數據除外之非重複陣列數據 範圍復元組合成多數或單數或單位元件之第4程序。 9. 根據申請專利範圍第7或8項之任一項之積體電路設計 方法，其中前述非重複陣列數據範圍之復元所組合之陣列 元件或單位元件之個數為最小值。 1 0 .根據申請專利範圍第7或8項之任一項之積體電路設 計方法，其t前述非重複陣列數據範圍之復元係採取較大 尺寸之陣列元件在前述組合中為優先使用之方式。 1 1 ·根據申請專利範圍第7或8項之任一項之積體電路設
    0;\6()\6〇3〇2.pic 第4頁 2001. 07. 24.034 4 5 9 34 8案號88U5331_和年夕月曰 修正_ 六、申請專利範圍 計方法，其中在數據復元後，包含在已復元之復元數據範 圍中之數據，以如同前述積體電路設計配置數據之階層結 構實施數據處理，而僅實施將源自前述復元數據範圍之重 複數據除外而將包含於重複數據範圍中之數據之展開或單 位元件數據轉換之數據處理。 12. —種積體電路設計裝置，其特徵為具備： 將源自以記憶機構所記憶之積體電路之設計配置數 據之陣列數據依順序讀出之讀出機構，及 判斷前述設計元件數據是否全部轉換完了之陣列數 據讀出完了判斷機構，及 將被讀出之前述陣列數據設定成基準陣列數據，在 依前述記憶機構製得之重複要素識別用記憶檔案令登錄為 [非重複]數據之重複要素識別用記憶檔案之製作機構， 在源自以前述記憶機構所記憶之積體電路之設計配 置數據設定成基準陣列數據之基準陣列數據範圍中，識別 陣列元件要素中之重複數據，在前述重複要素識別用記憶 檔案中將所對應之具重複數據之重複陣列元件要素寫錄為 [具重複]數據之寫入重複數據識別寫入機構，及 讀取源自前述記憶機構之前述重複要素識別用記憶 檔案，將源自前述基準陣列數據範圍之包含於重複陣列元 件要素中之重複要素元件之元件數據除外之非重複陣列數 據範圍復元組合成多數或單數或單位元件之重複要素除外 數據之復元機構。 1 3. —種電腦程式之記錄媒體，其特徵為將在電腦系統
    0:\60\60302.ptc 第5頁 2001. 07.24.035
    0：\6Q\ft0302.ptc 第6頁 2001.07. 24. 036
TW088115331A 1998-09-29 1999-09-06 A method of designing LSI and an apparatus designing thereof TW459348B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27559698A JP3562975B2 (ja) 1998-09-29 1998-09-29 集積回路設計方法及び集積回路設計装置

Publications (1)

Publication Number Publication Date
TW459348B true TW459348B (en) 2001-10-11

Family

ID=17557658

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088115331A TW459348B (en) 1998-09-29 1999-09-06 A method of designing LSI and an apparatus designing thereof

Country Status (4)

Country Link
US (2) US6543039B1 (zh)
JP (1) JP3562975B2 (zh)
KR (1) KR100349280B1 (zh)
TW (1) TW459348B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7614026B2 (en) 2005-09-16 2009-11-03 Kabushiki Kaisha Toshiba Pattern forming method, computer program thereof, and semiconductor device manufacturing method using the computer program

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3562975B2 (ja) * 1998-09-29 2004-09-08 株式会社東芝 集積回路設計方法及び集積回路設計装置
JP4212257B2 (ja) * 2001-04-26 2009-01-21 株式会社東芝 半導体集積回路
JP2004030308A (ja) * 2002-06-26 2004-01-29 Nec Micro Systems Ltd 半導体集積回路のレイアウト作成方法
US7100128B1 (en) * 2003-01-14 2006-08-29 Cadence Design Systems, Inc. Zone tree method and mechanism
US7676781B1 (en) 2003-01-14 2010-03-09 Cadence Design Systems, Inc. Method and mechanism for implementing a minimum spanning tree
US7096445B1 (en) 2003-01-14 2006-08-22 Cadence Design Systems, Inc. Non-orthogonal structures and space tiles for layout, placement, and routing of an integrated circuit
US7240313B2 (en) * 2003-06-27 2007-07-03 Ttm Technologies, Inc. Method for analyzing material density variations on a multi-layer printed circuit board
US20050024402A1 (en) * 2003-07-31 2005-02-03 Quintana Jason M. Transfer of data from a controller to an output device
JP4778776B2 (ja) * 2005-11-01 2011-09-21 株式会社ニューフレアテクノロジー 荷電粒子線描画データの作成方法
JP4778777B2 (ja) * 2005-11-01 2011-09-21 株式会社ニューフレアテクノロジー 荷電粒子線描画データの作成方法
KR100640434B1 (ko) * 2005-11-30 2006-11-01 동부일렉트로닉스 주식회사 마스크 제작 파일 생성 방법
US20070192766A1 (en) * 2006-02-13 2007-08-16 Ketan Padalia Apparatus and methods for parallelizing integrated circuit computer-aided design software
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US8448102B2 (en) 2006-03-09 2013-05-21 Tela Innovations, Inc. Optimizing layout of irregular structures in regular layout context
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US8225261B2 (en) 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining contact grid in dynamic array architecture
US8247846B2 (en) 2006-03-09 2012-08-21 Tela Innovations, Inc. Oversized contacts and vias in semiconductor chip defined by linearly constrained topology
US7908578B2 (en) 2007-08-02 2011-03-15 Tela Innovations, Inc. Methods for designing semiconductor device with dynamic array section
US8245180B2 (en) 2006-03-09 2012-08-14 Tela Innovations, Inc. Methods for defining and using co-optimized nanopatterns for integrated circuit design and apparatus implementing same
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US8225239B2 (en) 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining and utilizing sub-resolution features in linear topology
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US7941776B2 (en) * 2006-05-26 2011-05-10 Open-Silicon Inc. Method of IC design optimization via creation of design-specific cells from post-layout patterns
US7823110B2 (en) * 2006-09-15 2010-10-26 Softjin Technologies Private Limited Method and system for processing geometrical layout design data
US8286107B2 (en) 2007-02-20 2012-10-09 Tela Innovations, Inc. Methods and systems for process compensation technique acceleration
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
JP2010009308A (ja) * 2008-06-26 2010-01-14 Fujitsu Microelectronics Ltd データ検証方法、データ検証装置、及びプログラム
KR101903975B1 (ko) 2008-07-16 2018-10-04 텔라 이노베이션스, 인코포레이티드 동적 어레이 아키텍쳐에서의 셀 페이징과 배치를 위한 방법 및 그 구현
US9122832B2 (en) 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
US20100180183A1 (en) * 2009-01-12 2010-07-15 Macronix International Co., Ltd. Circuit for reducing the read disturbance in memory
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
US20140177940A1 (en) * 2011-08-03 2014-06-26 Hitachi High-Technologies Corporation Recipe generation apparatus, inspection support apparatus, inspection system, and recording media
US9141730B2 (en) * 2011-09-12 2015-09-22 Applied Materials Israel, Ltd. Method of generating a recipe for a manufacturing tool and system thereof
JP2014026406A (ja) 2012-07-26 2014-02-06 International Business Maschines Corporation Ｉｃ基板上にセルを配置して配線を最適化した論理回路の設計を支援する方法、該方法を用いて論理回路の設計を支援する装置及び該装置で実行することが可能なコンピュータプログラム
JP2014035568A (ja) * 2012-08-07 2014-02-24 Renesas Electronics Corp マスク設計装置およびマスク設計方法
US10474781B2 (en) * 2014-05-24 2019-11-12 Synopsys, Inc. Virtual hierarchical layer usage
CN104503202B (zh) * 2014-12-25 2018-10-16 上海华虹宏力半导体制造有限公司 重复设计单元的区分方法
CN112580296A (zh) * 2020-12-16 2021-03-30 全芯智造技术有限公司 用于处理电路版图的方法、设备和存储介质
CN114330213B (zh) * 2022-03-14 2022-06-14 北京智芯仿真科技有限公司 一种基于版图多边形走线的自动识别转换方法及装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2839587B2 (ja) 1989-11-08 1998-12-16 株式会社東芝 荷電ビーム描画方法
JPH06104161A (ja) 1992-09-21 1994-04-15 Mitsubishi Electric Corp レイヤ自動生成装置およびｅｂカット処理装置
US5566078A (en) * 1993-05-26 1996-10-15 Lsi Logic Corporation Integrated circuit cell placement using optimization-driven clustering
US6155725A (en) * 1994-04-19 2000-12-05 Lsi Logic Corporation Cell placement representation and transposition for integrated circuit physical design automation system
US5909376A (en) * 1995-11-20 1999-06-01 Lsi Logic Corporation Physical design automation system and process for designing integrated circuit chips using highly parallel sieve optimization with multiple "jiggles"
JP2798055B2 (ja) * 1996-05-30 1998-09-17 日本電気株式会社 半導体集積回路のレイアウト方法
US5872718A (en) * 1996-06-28 1999-02-16 Lsi Logic Corporation Advanced modular cell placement system
JP3433025B2 (ja) * 1996-10-08 2003-08-04 株式会社東芝 モジュール配置方法
US6596032B2 (en) * 1996-10-15 2003-07-22 Fujitsu Limited Document processing apparatus storing and modifying data using effect data
JP2954894B2 (ja) * 1996-12-13 1999-09-27 株式会社半導体理工学研究センター 集積回路設計方法、集積回路設計のためのデータベース装置および集積回路設計支援装置
JPH10221836A (ja) 1997-02-10 1998-08-21 Toshiba Corp マスク作成用データの形成方法、マスクパターン作成方法、レティクルの製造方法及び半導体装置
JP3612166B2 (ja) * 1997-03-18 2005-01-19 株式会社東芝 荷電ビーム描画データ作成方法および装置
JP2964995B2 (ja) * 1997-06-09 1999-10-18 日本電気株式会社 図形処理装置
JPH118313A (ja) * 1997-06-13 1999-01-12 Nec Corp レイアウト検証装置及びレイアウト検証方法
US6021267A (en) * 1997-09-08 2000-02-01 International Business Machines Corporation Aspect ratio program for optimizing semiconductor chip shape
US6011911A (en) * 1997-09-30 2000-01-04 Synopsys, Inc. Layout overlap detection with selective flattening in computer implemented integrated circuit design
US6134702A (en) * 1997-12-16 2000-10-17 Lsi Logic Corporation Physical design automation system and process for designing integrated circuit chips using multiway partitioning with constraints
US6189130B1 (en) * 1998-04-30 2001-02-13 International Business Machines Corporation System and method for determining density maps in hierarchical designs
JP3562975B2 (ja) * 1998-09-29 2004-09-08 株式会社東芝 集積回路設計方法及び集積回路設計装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7614026B2 (en) 2005-09-16 2009-11-03 Kabushiki Kaisha Toshiba Pattern forming method, computer program thereof, and semiconductor device manufacturing method using the computer program

Also Published As

Publication number Publication date
US20030088839A1 (en) 2003-05-08
KR100349280B1 (ko) 2002-08-21
US6993728B2 (en) 2006-01-31
JP2000114379A (ja) 2000-04-21
KR20000028727A (ko) 2000-05-25
US6543039B1 (en) 2003-04-01
JP3562975B2 (ja) 2004-09-08

Similar Documents

Publication Publication Date Title
TW459348B (en) A method of designing LSI and an apparatus designing thereof
CA2341014A1 (en) A system and method for defining transforms of memory device addresses
JP2007103923A (ja) 荷電粒子線描画データの作成方法、荷電粒子線描画データの変換方法及び荷電粒子線描画方法
CN102880428A (zh) 分布式独立磁盘冗余阵列的创建方法及装置
US20090106310A1 (en) Grouping tables
CN101556802B (zh) 一种raid阵列转换的方法及装置
CN102880733B (zh) 由展平的图形数据库系统布局进行层次重建的系统和方法
TWI283349B (en) Data protection method
JP2004030638A (ja) マイクロプロセッサキャッシュ設計初期化
CN100403249C (zh) 磁盘阵列及其数据存取方法
TWI636458B (zh) 演算ｎ搜尋／ｍ寫入之三元內容可定址記憶體（ｔｃａｍ）
JPH07503340A (ja) 電子ビーム露光方法
JP4117994B2 (ja) Ｌｓｉマスク描画データ圧縮装置及び圧縮方法
JP5033135B2 (ja) レイアウト後ｅｄａアプリケーションを開発するための方法およびシステム
CN108984300B (zh) 一种版图数据的审阅方法、系统及存储介质
CN105426130B (zh) 邮件快速处理方法
CN105260261B (zh) 一种邮件恢复方法
US6189129B1 (en) Figure operation of layout for high speed processing
US20080320433A1 (en) Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, printed-circuit-board manufacturing method, circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit- board manufacturing method
TWI776028B (zh) 快閃記憶體管理方法及快閃記憶體
TWI695322B (zh) 記憶體及記憶體操作方法
CN105260882B (zh) 一种邮件高效处理方法
CN113821459A (zh) 一种缓存设备的数据下刷方法和系统
JP2001093800A (ja) 電子線描画装置
JPH0423171A (ja) 回路図接続検証装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent