JPH08180074A - 論理回路設計方法及び論理回路設計用ｃａｄ装置 - Google Patents

Abstract

(57)【要約】 【目的】 ファンアウトの不足を自動的に解消する。 【構成】 ＮＡＮＤ論理ゲート１のファンアウトが不足
する場合、よりファンアウトの大きなパワーバッファ２
を用いる。このような組合せに対して、１つのＮＡＮＤ
論理ゲート１のシンボルを割付ける。論理機能及びシン
ボル外形の大きさ（Ｗ×Ｈ）は互いに同一で、ファンア
ウトの大きさが相互に異なる複数のセルにて、１つのセ
ルセット群を構成する。ファンアウト不足の場合、同一
のセルセット群からよりファンアウトの大きなものを自
動的に置き換える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、設計される論理回路中
のセルの出力について、これに接続される負荷に対する
ファンアウトの不足をもチェックしながら行う論理回路
設計方法に係り、あるいは、設計に際して順次入力され
る論理回路のセル等に関するデータを論理回路データフ
ァイルへ記憶させるようにした論理回路設計用ＣＡＤ
（computer aided design ）装置に係り、特に、設計者
の作業量をより削減し、これによって、設計作業能率向
上及び設計作業に要する時間の短縮を図ると共に、配線
接続ミス等の設計作業ミスをより低減することができる
論理回路設計方法及び論理回路設計用ＣＡＤ装置に関す
る。

【０００２】

【従来の技術】ＬＳＩ（large scale integrated circu
it）の設計技術や製造技術等、様々なデジタル技術の進
歩には目覚しいものがある。例えば、近年においては、
非常に高性能なＣＰＵ（central processing unit ）が
ワンチップ化されている。又、半導体記憶装置の記憶容
量の増加にも目覚しいものがあり、様々な面でデジタル
技術が急速に進歩している。又、例えばマンマシンイン
タフェイスに関するソフトウェア技術等、様々なソフト
ウェア技術も急速に進歩している。

【０００３】このようなデジタル技術やソフトウェア技
術の進歩により、例えばＥＷＳ（engineering work sta
tion）等のコンピュータ装置を用いたＣＡＤ装置が、電
気回路設計等の様々な設計分野において広く用いられる
ようになっている。電気回路設計用ＣＡＤ装置、例えば
半導体集積回路に組込む論理回路を設計するために用い
る論理回路設計用ＣＡＤ装置においては、階層設計の考
え方が基幹となっている。

【０００４】例えば、予め決定されている機能や性能や
論理等から、より細部の構成や論理回路を順次設計して
いくという、トップダウン手法の設計法がある。又、既
に実績のある論理ブロックを組合せながら、次第に大規
模な構成へと設計していくというボトムアップ手法と言
われる設計法がある。前述の階層設計は、これらトップ
ダウン手法やボトムアップ手法において、細部の構成や
論理回路を順次設計していく際の、各段階をより明確に
していくというものである。例えば、隣接する回路素子
の集合によってブロックを定義し、該ブロックに対応す
るブロックシンボルを用いながら順次設計するというも
のである。

【０００５】図１３は、設計対象となる論理回路の一例
を示す論理回路図である。

【０００６】この図１３においては、従来からの論理回
路設計用ＣＡＤ装置等を用いて設計される、論理回路の
一例が示されている。この論理回路は、例えば、エクス
クルーシブＯＲ論理ゲート４と、インバータゲート５
と、ブロック回路８とにより構成されている。又、該ブ
ロック回路８は、Ｄ型フリップフロップ６と、ＮＡＮＤ
論理ゲート１と、ＡＮＤ論理ゲート７とにより構成され
ている。

【０００７】例えばこの図１３に示されるような論理回
路の場合、まず、前記ブロック回路８内の論理回路の設
計を行うのが一般的である。即ち、まず、該ブロック回
路８として、前記Ｄ型フリップフロップ６、前記ＮＡＮ
Ｄ論理ゲート１及び前記ＡＮＤ論理ゲート７等を用いた
回路を設計する。この後、前記エクスクルーシブＯＲ論
理ゲート４や前記インバータ論理ゲート５等と共に、予
めこのように設計された前記ブロック回路８を用い、前
記図１３に示す論理回路の設計を行う。この際、複数の
論理ゲートで構成される前記ブロック回路８について
も、該ブロック回路８全体として、あたかも１つの論理
ゲートの如く用いて設計することができる。

【０００８】ここで、一般的な論理回路設計用ＣＡＤ装
置においては、設計された論理回路に対して、予め登録
される設計ルールに基づき、様々な不具合を自動的に検
出するということが行われている。

【０００９】例えば特開平５−１２８２１３では、配線
設計時の設計ルールエラーが発生した場合の、設計者の
作業能率を向上するという技術が開示されている。該特
開平５−１２８２１３では、配線設計時の設計ルールエ
ラーの有無を判定するエラー判定部によりエラーの存在
が判定された場合、エラー検出部により、論理回路中の
エラー個所を自動検索している。更に、このエラー個所
の回路図中での位置座標を自動的に求め、適性倍率にて
このエラー該当個所を拡大表示するようにしている。

【００１０】該特開平５−１２８２１３によれば、設計
ルールエラーが発生した場合、該当個所が自動的に、画
面中央に適性倍率にて表示されるため、この後の配線修
正をより迅速に行うことができ、設計者の作業能率をよ
り向上することができる。特に前述の階層設計では、エ
ラー該当個所を拡大表示することに手間がかかる場合も
あるため、該特開平５−１２８２１３によれば、設計者
の作業能率をより向上することができる。

【００１１】

【発明が解決しようとする課題】しかしながら、従来の
論理回路設計方法や、従来の論理回路設計用ＣＡＤ装置
では、設計される論理回路中にファンアウトの不足が生
じた場合、手間のかかる設計作業を行わなければならな
かった。このファンアウトの不足とは、設計される論理
回路中のセルの出力について、これに接続される負荷に
対する出力駆動能力が不足してしまうというものであ
る。このようにファンアウトが不足する場合、ファンア
ウトのより大きなセルを利用するために、手間のかかる
設計作業が必要であった。

【００１２】設計される論理回路が例えば前記図１３に
示すもので、例えば前記エクスクルーシブＯＲ論理ゲー
ト４のファンアウトが不足してしまう場合を考える。こ
の場合、より出力駆動能力が大きく、ファンアウトが大
きい、同一論理のエクススルーシブＯＲ論理ゲートに置
き換える必要がある。あるいは、このようにファンアウ
トの大きな同一論理のものがない場合、図１４に示すよ
うに、より手間のかかる設計作業を行う必要がある。こ
の図１４では、前記エクススルーシブＯＲ論理ゲート４
の出力の、前記Ｄ型フリップフロップ６の入力Ｄに対す
る出力駆動能力を向上させるため、パワーバッファ２を
用いている。該パワーバッファ２のファンアウトは、前
記エクスクルーシブＯＲ論理ゲート４のファンアウトよ
り大きいものである。従って、この図１４の如く、この
パワーバッファ２を前記エクスクルーシブＯＲ論理ゲー
ト４の出力側へ挿入することで、前記Ｄ型フリップフロ
ップ６の前記入力Ｄに対するファンアウトを大きくする
ことができる。

【００１３】しかしながら、このパワーバッファ２を配
置するためには、例えば前記ブロック回路８をこの図１
４では右側方向へと移動させる等の手間を要する。又、
この際、配線９の右側の配線端９ａを前記Ｄ型フリップ
フロップ６のクロック入力ＣＫの符号９ｂで示す個所へ
接続するという、配線接続に関する手間もかかる。

【００１４】ここで、前述のようなファンアウトの不足
を、論理回路設計用ＣＡＤ装置で自動的に検出すること
も従来から行われている。又、このようなエラー検出に
際し、前記特開平５−１２８２１３を適用し、このよう
なファンアウト不足のエラーの生じた回路部分を拡大表
示することも考えられる。

【００１５】しかしながら、このような自動化を行った
としても、やはり設計者の手間がかかってしまう。即
ち、よりファンアウトの大きな同一論理の論理ゲートへ
ファンアウトの不足したものを置き換えるようにした場
合にも、設計者の手間がかかってしまう。又、前記図１
４の如く、前記パワーバッファ２を挿入配置するように
した場合にも、設計者の手間がかかってしまう。

【００１６】特に、設計される論理回路の規模が大きく
なると、このようなファンアウト不足エラーがより多く
発生するため、発生してしまったファンアウト不足エラ
ーそれぞれに対して、ファンアウトが大きい論理ゲート
への置換にて対処するか、あるいは前記パワーバッファ
の挿入にて対処するかの判断等を行う必要があり、作業
量を増大させてしまう。又、前記パワーバッファ２を追
加挿入する場合、このためのスペースを得るため他のセ
ルを移動させること等は手間がかかるだけでなく、配線
接続ミス等を生じる恐れもある。

【００１７】特に、設計される論理回路の規模が大きく
なるほど、このような前記パワーバッファ２を追加挿入
するために移動しなければならなくなってしまうセルの
数が膨大になり、又配線接続を変更しなければならない
ものの数もより多くなるものである。従って、このよう
に設計される論理回路の規模が大きくなると、ファンア
ウトが不足した場合、回路の修正に要する時間や手間は
非常に大きくなり、設計作業ミスもより多く発生してし
まう恐れがある。

【００１８】本発明は、前記従来の問題点を解決するべ
くなされたもので、設計者の作業量をより低減し、これ
によって、設計作業能率向上及び設計作業に要する時間
の短縮を図ると共に、配線接続ミス等の設計作業ミスを
より低減することができる論理回路設計方法及び論理回
路設計用ＣＡＤ装置を提供することを目的とする。

【００１９】

【課題を解決するための手段】まず、本願の第１発明の
論理回路設計方法は、設計される論理回路中のセルの出
力について、これに接続される負荷に対するファンアウ
トの不足をチェックしながら設計を行う論理回路設計方
法において、論理機能及びシンボル外形の大きさが互い
に同一で、ファンアウトの大きさが相互に異なる、複数
のセルで構成されるセルセット群を、各論理機能毎に予
め用意しておき、設計される論理回路中のそれぞれのセ
ルの出力について、ファンアウトの不足をチェックし、
ファンアウトの不足のあったセルを、該セルの論理機能
の前記セルセット群中の、よりファンアウトの大きなセ
ルへと置き換えると共に、これらファンアウトの不足の
チェック、及び、セルの置き換えを、設計される論理回
路中にファンアウトの不足するセルが無くなるまで繰り
返すようにしたことにより、前記課題を達成することが
できる論理回路設計方法を提供したものである。

【００２０】一方、本願の第２発明の論理回路設計用Ｃ
ＡＤ装置は、設計に際して順次入力される論理回路のセ
ル等に関するデータを論理回路データファイルへ記憶さ
せるようにした論理回路設計用ＣＡＤ装置において、論
理機能及びシンボル外形の大きさが互いに同一で、ファ
ンアウトの大きさが相互に異なる、複数のセルで構成さ
れるセルセット群を、各論理機能毎に予め記憶させたセ
ルデータライブラリと、設計される論理回路中のそれぞ
れのセルの出力について、ファンアウトの不足をチェッ
クする手段と、ファンアウトの不足のあったセルを、該
セルの論理機能の前記セルセット群中の、よりファンア
ウトの大きなセルへと置き換える手段とを備え、これら
ファンアウトの不足のチェック、及び、セルの置き換え
を、設計される論理回路中にファンアウトの不足するセ
ルが無くなるまで繰り返すようにしたことにより、前記
課題を達成することができる論理回路設計用ＣＡＤ装置
を提供したものである。

【００２１】

【作用】例えば、図１に示すような２入力ＮＡＮＤ論理
ゲート１を考える。該ＮＡＮＤ論理ゲート１について、
論理回路図上での表記上のシンボルの範囲を、例えばシ
ンボル外形１ａで示す。又、符号Ｗ及びＨは、該シンボ
ル外形の大きさを示す、幅寸法あるいは高さ寸法とす
る。

【００２２】ここで、例えば前記ＮＡＮＤ論理ゲート１
のファンアウトが不足する場合、図２に示すように、前
記パワーバッファ２を用いる。なお、該パワーバッファ
２についても、例えば前記幅寸法Ｗや前記高さ寸法Ｈ等
の、何らかの大きさを有するシンボル外形２ａとなる。
この図２に示されるように、ファンアウト不足に応じて
前記パワーバッファ２を用いる場合には、該パワーバッ
ファ２の前記シンボル外形２ａの分、論理回路図上での
表記上のスペースが拡大されてしまう。

【００２３】ここで、前記第１発明の論理回路設計方法
においても、又前記第２発明の論理回路設計用ＣＡＤ装
置においても、論理機能及びシンボル外形は互いに同一
で、ファンアウトの大きさが相互に異なる複数のセルに
て、セルセット群を構成するようにしている。

【００２４】例えば前記図１の前記ＮＡＮＤ論理ゲート
１の場合、同一のＮＡＮＤ論理演算を行うもので、又シ
ンボル外形の大きさが互いに同一であり、ファンアウト
の大きさが相互に異なる複数のものを、セルセット群と
して構成する。

【００２５】あるいは、前記図２のように前記パワーバ
ッファ２を用いてファンアウトの大きさを増大させる場
合には、該図２の前記ＮＡＮＤ論理ゲート１及び前記パ
ワーバッファ２を組合せて、例えば図３に示されるよう
な１つの論理ゲート１Ａと考え、前記論理ゲート１と同
一の大きさのシンボル外形とし、前記パワーバッファ２
を用いない前記ＮＡＮＤ論理ゲート１等と共に、前記セ
ルセット群を構成する。前記ＮＡＮＤ論理ゲート１及び
前記パワーバッファ２を組合せて、あたかも１つのＮＡ
ＮＤ論理ゲートとすることで、１個分の前記ＮＡＮＤ論
理ゲート１のシンボル外形の大きさと同一にすることが
できる。

【００２６】なお、前記図３において、“Ｎ”は、前記
論理ゲート１Ａのファンアウトの大きさを示す値であ
る。このように表記上、各論理ゲートのファンアウトの
大きさを、論理回路図中の各論理ゲートのシンボル付近
において示すようにしてもよい。

【００２７】又、前記セルセット群における複数のセル
による構成によって、ファンアウトの相異に基づき、１
つのセルから同一のセルセット群中のファンアウトの異
なる他のセルを、より容易に参照できる。又、このよう
に、ファンアウトの相異に基づき、同一の前記セルセッ
ト群中の１つのセルから他のファンアウトの異なるセル
をより容易に参照できるように構成されている。例えば
このようなセルセット群をセルデータライブラリとして
記憶させる場合、１つのセルセット群内の複数のセル
は、ファンアウトの大きさに従って検索するための、個
々のセルのファンアウトの大きさのデータと共に、同一
の記憶エリアへ記憶させてもよい。あるいは、同一のセ
ルセット群に含まれる複数のセル間の参照を行うため、
各セルのデータの記憶アドレス及び各セルのファンアウ
トの大きさのデータを対として備えたディレクトリファ
イル等を設け、各セルのデータの参照に用いる付加的な
情報を付与するようにしてもよい。

【００２８】又、本発明においては、設計される論理回
路中のそれぞれのセルの出力に対して、ファンアウトの
不足をチェックしている。このファンアウトの不足のチ
ェックは、対象となるセルの出力について、これに接続
される他のセルの入力等の負荷の合計が、チェック対象
の前記セルのファンアウトより大きい場合、ファンアウ
トの不足と判定する。又、チェック対象のセルの出力に
対する負荷の合計は、該セルの出力に接続される配線を
トレースすることで、該セルに接続される負荷となる他
のセルの入力を見出すことができるので、これに基づい
て合計して求めればよい。

【００２９】本発明においては、続いて、ファンアウト
の不足のあったセルを、該セルの論理機能の前記セルセ
ット群中の、よりファンアウトの大きなセルへと置き換
えるようにしている。ある論理機能の１つの前記セルセ
ット群中のファンアウトの異なる複数のセルに着目した
場合、これが１つのセルセット群として構成されている
ため、該セルセット群中でのセル間での相互参照が可能
となっている。従って、ファンアウトの不足のあったセ
ルの論理機能の、該当する前記セルセット群中を参照す
ることで、ファンアウトの不足しないファンアウトがよ
り大きなセルをより容易に見出すことができる。又、こ
のようによりファンアウトの大きなセルが見出されれ
ば、これをファンアウトの不足のあったセルへ置き換え
ることができる。

【００３０】又、本発明においては、このようなファン
アウトの不足のチェックや、ファンアウトの不足のあっ
たセルの置き換えを、設計される論理回路中にファンア
ウトの不足するセルがなくなるまで繰り返すようにして
いる。又、このようなファンアウトの不足のチェック
は、ファンアウトの不足のあったセルをファンアウトの
より大きなものに置き換えること、更にはこれらチェッ
クや置き換えを繰り返すことは、例えば、論理回路設計
用ＣＡＤ装置にて自動化することも可能である。

【００３１】従って、本発明によれば、設計される論理
回路中のセルにファンアウトの不足があったとしても、
該セルの論理機能の前記セルセット群中に、必要なファ
ンアウト以上のセルがあれば、これに自動的に置き換え
ることができる。従って、設計者によって、よりファン
アウトの大きなセルを見出す作業や、前記図１４を用い
前述したような、前記パワーバッファ２を追加装入する
ための作業を行う必要がない。従って、設計者の作業量
をより低減し、これによって、設計作業能率向上及び設
計作業に要する時間の短縮を図ると共に、例えば前記図
１４の前記配線９の配線接続に関する配線接続ミス等の
設計作業ミスをより低減することができるという優れた
効果を得ることができる。

【００３２】なお、本発明において、各論理機能毎に予
め用意される前記セルセット群の構成等については、特
に具体的に限定するものではない。例えば、専用ライブ
ラリにて構成するようにしてもよい。又用意される個々
のセルについて、これが属する前記セルセット群を識別
可能な、一定の規則性のある名称を付与するようにして
もよい。又、各セルのファンアウトの大きさの記憶方法
等についても特に限定するものではない。

【００３３】なお、前述のようなファンアウトの不足の
チェックや、ファンアウトが不足したセルの前述のよう
な置き換えについて、これを行う手段の詳細な構成や、
これを行うためのプログラムについて特に限定するもの
ではない。例えば、これらの処理を、個別のプログラム
（プログラムモジュール）とすることもできる。これに
よって、これらの処理の実行や繰り返しを、論理回路設
計用ＣＡＤ装置に用いるＥＷＳ等のコンピュータ装置
の、ＯＳ（operating system）のシェルプログラム等に
て制御することが容易である。

【００３４】

【実施例】以下、図を用いて本発明の実施例を詳細に説
明する。

【００３５】図４は、前記第１発明の論理回路設計方法
及び前記第２発明の論理回路設計用ＣＡＤ装置が適用さ
れた実施例の論理回路設計用ＣＡＤ装置のハードウェア
構成を示すブロック図である。

【００３６】この図４に示される如く、本実施例の前記
論理回路設計用ＣＡＤ装置は、主として、ＣＰＵ５０
と、主記憶装置５２と、ハードディスク装置５４と、フ
ロッピディスク装置５８と、キーボード６２と、ＣＲＴ
（cathode ray tube）制御装置６４ａと、ＣＲＴ６４ｂ
と、プリンタ装置６８と、システムバス７０とにより構
成されている。

【００３７】前記ＣＰＵ５０は、図５を用い後述する論
理回路処理部１０を実現する、前記ハードディスク装置
５４から前記主記憶装置５２へと読み出されたプログラ
ムモジュール等を実行する。

【００３８】前記ハードディスク装置５４には、本実施
例に係るプログラムモジュールや、この図４に示される
コンピュータ装置全体を動作させるＯＳプログラム、又
種々のデータ等が記憶されている。このように該ハード
ディクス装置５４へ記憶されるものは、必要に応じて前
記主記憶装置５２へと読み出される。又、該ハードディ
スク装置５４には、図５を用い後述するライブラリ群３
０等の、本実施例に係るデータ等も記憶されている。

【００３９】前記フロッピディスク装置５８は、種々の
プログラムモジュールやデータ等の、他のコンピュータ
システム等との受け渡し等に用いられている。

【００４０】前記キーボード６２は、前記ＣＲＴ制御装
置６４ａ及び前記ＣＲＴ６４ｂと共に、論理回路の設計
者（オペレータ）が当該実施例の論理回路設計用ＣＡＤ
装置を操作する際に用いられる。又、該キーボード６２
は、前記ライブラリ群３０等の種々のデータ設定等に際
しても用いられる。

【００４１】又、前記ＣＲＴ制御装置６４ａ及びＣＲＴ
６４ｂは、ビットマップ表示装置であり、英数字や漢字
等の文字だけでなく、グラフや論理回路図等も前記ＣＲ
Ｔ６４ｂに表示することができる。これらＣＲＴ制御装
置６４ａ及びＣＲＴ６４ｂは、設計中の論理回路の表示
等に用いられる。

【００４２】又、前記プリンタ装置６８は、前記ＣＲＴ
６４ｂの表示のハードコピーを取るために用いられる。
又、該プリンタ装置６８からは、設計された論理回路の
論理回路図や、後述するような設計ルールチェックやフ
ァンアウトチェック等に際して得られるエラーメッセー
ジ等を印刷して出力することができる。

【００４３】なお、前記システムバス７０は、前記ＣＰ
Ｕ５０、前記主記憶装置５２、前記ハードディスク装置
５４、前記フロッピディスク装置５８、前記キーボード
６２、前記ＣＲＴ制御装置６４ａ及び前記プリンタ装置
６８の間での、データ等の受け渡しの際に用いられる。

【００４４】図５は、本実施例のプログラムモジュール
及びデータの構成図である。

【００４５】この図５に示す如く、本実施例は、複数の
プログラムモジュールにて構成される論理回路処理部１
０、及び、複数のライブラリにて構成される前記ライブ
ラリ群３０にて構成される。

【００４６】前記論理回路処理部１０は、論理回路入力
部１２と、設計ルールチェック部１４と、ファンアウト
チェック部１６と、ファンアウト不良検索部１７と、回
路自動修正部１８とにより構成される。これら論理回路
入力部１２、設計ルールチェック部１４、ファンアウト
チェック部１６、ファンアウト不良検索部１７及び回路
自動修正部１８は、それぞれが独立したプログラムモジ
ュールとなっている。又、このようなプログラムモジュ
ールの実行の開始等の制御は、ＯＳの機能によってなさ
れている。

【００４７】ここで、一般に設計ルールチェックとは、
ネーミングルールチェック、接続チェック、ファンイン
ファンアウトチェック等の、いくつかの回路検証事項を
含んだものを言う。しかしながら、本実施例にあっては
特にファンアウトチェックに着目しているので、ファン
アウトチェックのみを独立した項目として扱い、それ以
外のチェック項目を設計ルールチェックとしている。具
体的には、ファンアウトチェックについては主として前
記ファンアウトチェック部１６や前記ファンアウト不良
検索部１７にて行い、それ以外のチェック項目について
は、主として前記設計ルールチェック部１４にて行うも
のとしている。

【００４８】一方、前記ライブラリ群３０は、セルデー
タライブラリ３２と、設計ルールライブラリ３４と、フ
ァンアウトチェックルールライブラリ３６と、ファンア
ウト不良検索用ライブラリ３７と、回路修正ルールライ
ブラリ３８と、論理回路データファイル４０とにより構
成されている。

【００４９】この図５において、まず、前記セルデータ
ライブラリ３２には、設計する論理回路に用いるセルに
関する情報が記憶されている。具体的には、用いられる
各セルについて、入力される論理状態に対して対応付け
られた、出力される論理状態の関係にて表わされる、論
理機能が記憶されている。又、各セルの、ファンインの
大きさ及びファンアウトの大きさが記憶されている。更
に、各セルの、論理回路図の表記に用いられるシンボル
及びシンボル外形の大きさが記憶されている。

【００５０】又、該セルデータライブラリ３２におい
て、複数のセルにて前述のようなセルセット群が構成さ
れている。即ち、複数のセルについては、論理機能及び
シンボル外形の大きさが互いに同一のもので、ファンア
ウトの大きさが相互に異なるものについて、１つの前記
セルセット群として構成されている。このような１つの
セルセット群においては、相互のセル間での相互参照が
容易になされるための情報が記憶されている。

【００５１】例えば、前記セルデータライブラリ３２に
は、図６〜図１０に示されるような各セルも記憶されて
いる。

【００５２】図６は、本実施例に登録されるＡＮＤ論理
ゲートのシンボル図である。

【００５３】この図６において、ＮＡＮＤ論理ゲート３
は、ファンアウトの大きさが基本的な大きさのものであ
る。なお、該ＡＮＤ論理ゲート３のファンアウトを、
「ファンアウト１」と称する。次に、ＡＮＤ論理ゲート
３Ａのファンアウトは、前記ＡＮＤ論理ゲート３の２倍
である。又、ＡＮＤ論理ゲート３Ｂのファンアウトは、
前記ＡＮＤ論理ゲート３の４倍である。

【００５４】なお、本実施例において、前記ＡＮＤ論理
ゲート３のファンアウトに対して、ある論理ゲートのフ
ァンアウトがＮ倍の場合、「ファンアウトＮ」と称す
る。例えば、前記ＡＮＤ論理ゲート３Ｂのファンアウト
は、ファンアウト４である。

【００５５】これらＡＮＤ論理ゲート３、３Ａ、３Ｂ
は、同一の論理機能であり、図示される如く同一のシン
ボル又シンボル外形の大きさとなっている。更に、これ
らＡＮＤ論理ゲート３、３Ａ、３Ｂは、１つの前記セル
セット群とされている。更に、これらＡＮＤ論理ゲート
３、３Ａ、３Ｂのそれぞれには、属するセルセット群及
び個々のファンアウトの大きさによって名称が付されて
いる。即ち、「ａｎｄ２」にて、属するセルセット群が
示され、「２入力ＡＮＤ論理ゲート」であることが示さ
れる。又、「−１」、「−２」、「−４」にて、個々の
ファンアウトの大きさが示されている。

【００５６】図７は、本実施例に登録されるパワーバッ
ファのシンボル図である。

【００５７】本実施例においては、前記図７に示される
パワーバッファ２、２Ａ、２Ｂの如く、論理機能及びシ
ンボル、又シンボル外形の大きさが互いに同一の、ファ
ンアウトの大きさがそれぞれ、ファンアウト１、２、４
の、前記パワーバッファ２、２Ａ、２Ｂが、１つの前記
セルセット群として登録されている。該セルセット群の
名称は「ｂｕｆ」である。又、前記パワーバッファ２、
２Ａ、２Ｂそれぞれには、属する前記セルセット群、個
々のファンアウトの大きさに従った名称、即ち「ｂｕｆ
−１」、「ｂｕｆ−２」、「ｂｕｆ−４」の名称が付さ
れている。

【００５８】図８は、本実施例に登録されるエクスクル
ーシブＯＲ論理ゲートのシンボル図である。

【００５９】この図８には、エクスクルーシブＯＲ論理
演算を行う、ファンアウト１のエクスクルーシブＯＲ論
理ゲート４のシンボルが示されている。本実施例におい
て元来登録されているエクスクルーシブＯＲ論理ゲート
は、基本的にはこの図８に示されるもののみである。
又、ファンアウト２あるいは４のエクスクルーシブＯＲ
論理ゲートについては、図９に示される如く、前記パワ
ーバッファ２Ａあるいは２Ｂを組合せて構成するように
している。

【００６０】即ち、ファンアウト２のエクスクルーシブ
ＯＲ論理ゲートは、図９の左側に示される如く、前記エ
クスクルーシブＯＲ論理ゲート４と前記パワーバッファ
２Ａとを組合せて構成している。又、ファンアウト４の
エクスクルーシブＯＲ論理ゲートは、ファンアウト１の
前記エクスクルーシブＯＲ論理ゲート４と、ファンアウ
ト４の前記パワーバッファ２Ｂとを組合せて構成するよ
うにしている。

【００６１】又、このように組合せたものに対して、前
記図８の前記エクスクルーシブＯＲ論理ゲート４と同一
の大きさのシンボル外形の、類似した形状のシンボルを
割り当てている。具体的には、前記エクスクルーシブＯ
Ｒ論理ゲート４と前記パワーバッファ２Ａとを組合せた
ものに対しては、図１０のエクスクルーシブＯＲ論理ゲ
ート４Ａのようなシンボルを割り当てている。又、前記
エクスクルーシブＯＲ論理ゲート４と前記パワーバッフ
ァ２Ｂとを組合せたものについては、図１０のエクスク
ルーシブＯＲ論理ゲート４Ｂのシンボルを割り当てるよ
うにしている。

【００６２】このように前記パワーバッファ２Ａや２Ｂ
を組合せながら、本実施例においては、前記図８に示さ
れる前記エクスクルーシブＯＲ論理ゲート４、又、前記
図１０に示される前記エクスクルーシブＯＲ論理ゲート
４Ａ及び４Ｂの如く、互いにシンボル外形の大きさが同
一で、ファンアウトの大きさがそれぞれファンアウト
１、２あるいは４の前記エクスクルーシブＯＲ論理ゲー
ト４、４Ａ及び４Ｂにて、１つの前記セルセット群を構
成している。

【００６３】なお、これら図６〜図１０において、ＡＮ
Ｄ論理ゲートのシンボルやパワーバッファのシンボル、
エクスクルーシブＯＲ論理ゲートのシンボル中の“２”
や“４”は、いずれも前記図３の“Ｎ”に相当するもの
であり、それぞれのファンアウトの大きさを示す。又、
以上説明した各論理ゲートについては、前記セルセット
群を構成しながら、前記セルデータライブラリ３２へ記
憶されている。

【００６４】次に前記論理回路処理部１０において、ま
ず、前記論理回路入力部１２は、前記セルデータライブ
ラリ３２へ予め記憶されているセルを用いながら、設計
される論理回路を順次入力する際用いられる。該論理回
路入力部１２は、前記キーボード６２、前記ＣＲＴ制御
装置６４ａ及び前記ＣＲＴ６４ｂを用いながらなされ
る、設計者による論理回路の入力に応じ、入力された論
理回路に関するデータを前記論理回路データファイル４
０へ書き込む。

【００６５】前記設計ルールチェック部１４は、前記論
理回路入力部１２で入力され、前記論理回路データファ
イル４０へ書き込まれたデータに基づき、入力済みの設
計された論理回路のチェックを行う。このチェックは、
前記設計ルールライブラリ３４へ予め登録された設計ル
ールに基づいて行われる。例えば、前記設計ルールチェ
ック部１４は、未接続の配線や、１つの配線に複数の出
力が接続される等の、設計上の不具合をチェックする。
又、このような該設計ルールチェック部１４によるチェ
ックの結果は、前記論理回路データファイル４０へと書
き込まれる。

【００６６】次に、前記ファンアウトチェック部１６
は、前記設計ルールチェック部１４で設計ルールチェッ
クを行った後に前記論理回路データファイル４０へ書き
込まれたデータに基づき、設計ルールチェックを終了し
た論理回路のファンアウトチェックを行う。このファン
アウトチェックは、設計される論理回路中のセルの出力
について、これに接続される負荷に対するファンアウト
の不足をチェックするというものである。又、このファ
ンアウトチェックは、前記ファンアウトチェックライブ
ラリ３６へ予め登録されたファンアウトチェックルール
に基づいて行われる。このような該ファンアウトチェッ
ク部１６によるチェックの結果は、前記論理回路データ
ファイル４０へと書き込まれる。

【００６７】前記ファンアウト不良検索部１７は、前記
ファンアウトチェック部１６で見出されたファンアウト
の不足のエラーを前記論理回路データファイル４０に対
して検索し、検索結果を前記回路自動修正部１８へと出
力する。この検索は、前記ファンアウト不良検索用ライ
ブラリ３７に予め登録されたファンアウト不良検索ルー
ルに基づいて行われる。又、前記回路自動修正部１８
は、前記ファンアウト不良検索部１７から入力されるフ
ァンアウトの不足のあったセルに関する情報に基づき、
又、前記論理回路データファィル４０に記憶される情報
に基づき、該セルの論理機能の前記セルセット群中の、
よりファンアウトの大きなセルへの置き換えを行なう。
このような置き換えは、前記セルデータライブラリ３２
に記憶される前記セルセット群のデータを用いて行われ
る。

【００６８】なお、本実施例においては、図１１のフロ
ーチャートを用い後述するとおり、前記ファンアウトチ
ェック部１６、前記ファンアウト不良検索部１７及び前
記回路自動修正部１８による一連の処理を、前記論理回
路データファイル４０へ記憶される設計された論理回路
中に、ファンアウトの不足するセルが無くなるまで繰り
返す。

【００６９】即ち、前述のように前記回路自動修正部１
８にてファンアウトの不足するセルが置き換えられた後
には、前記ファンアウトチェック部１６及び前記ファン
アウト不良検索部１７にて、前述した一連のチェックを
再び行う。又、前記ファンアウトチェック部１６で再び
ファンアウトの不足するセルが見出され、又、前記ファ
ンアウト不良検索部１７によってこれが検索された場合
には、再び前記回路自動修正部１８にて、前述のよう
に、よりファンアウトの大きなセルへの置き換えを行
い、この後、更に前記ファンアウトチェック部１６等に
よる処理を繰り返す。

【００７０】図１１は、本実施例においてなされる処理
を示すフローチャートである。

【００７１】まず、ステップ１０２では、前記図５に示
される前記論理回路処理部１０中の前記論理回路入力部
１２にて、設計される論理回路の入力を行う。

【００７２】続いてステップ１０４では、前記設計ルー
ルチェック部１４にて、前記ステップ１０２で前記論理
回路入力部１２により入力され、前記論理回路データフ
ァイル４０へ書き込まれた、設計された論理回路に関す
るデータに基づき、設計上の不具合のチェックを行う。
この不具合結果は、前記論理回路データファイル４０へ
書き込まれる。

【００７３】続いてステップ１０６では、前記ファンア
ウトチェック部１６にてファンアウトチェックを行う。
このファンアウトチェックは、前記設計ルールチェック
部１４にて設計ルールチェックを行った後に前記論理回
路データファイル４０に書き込まれている、設計された
論理回路に関するデータに基づき行われる。又、このフ
ァンアウトチェックの結果は、前記論理回路データファ
イル４０へ書き込まれる。

【００７４】続いてステップ１１２では、前記ファンア
ウト不良検索部１７にて、前記ステップ１０６のチェッ
ク結果に基づき、ファンアウトの不足するセルの有無を
判定する。これは、前記論理回路データファイル４０へ
書き込まれたファンアウトの不足のエラーの情報を検索
するというものである。

【００７５】ファンアウトの不足するセルがない場合、
この図１１に示される一連の処理を全て終了する。一
方、ファンアウトの不足するセルが１つでも存在する場
合、続いてステップ１１４へと進む。

【００７６】該ステップ１１４では、前記回路自動修正
部１８により、ファンアウトの不足のあったセルを、該
当するセルセット群中の、よりファンアウトの大きなセ
ルへの置き換えを行う。このような置き換えは、自動的
になされる。又、該ステップ１１４の後には、前記ステ
ップ１０６の前方へ分岐する。

【００７７】従って、該ステップ１１４の後には、前述
したステップ１０６や１１２等の処理が再びなされる。
又、これらステップ１０６、１１２、又１１４で示され
る処理は、前記ステップ１０２で入力され、設計された
論理回路中に、ファンアウトの不足するセルがなくなる
まで繰返される。

【００７８】以上説明したとおり、本実施例によれば、
前記図４に示すような具体的なコンピュータ装置のハー
ドウェアを用い、前記第１発明及び前記第２発明が適用
された論理回路設計用ＣＡＤ装置を実現することができ
る。従って、本実施例によれば、ファンアウトの不足の
エラーが生じた場合、例えば前記ＡＮＤ論理ゲート３、
前記パワーバッファ２、前記エクスクルーシブＯＲ論理
ゲート４等は、それぞれが属する前記セルセット群中の
よりファンアウトの大きなものへ自動的に置き換えるこ
とが可能である。又、前記エクスクルーシブＯＲ論理ゲ
ート４Ａや４Ｂの如く、本来ファンアウトの大きなもの
が登録されていない場合でも、前記パワーバッファ２Ａ
や２Ｂと組合せることで、ソフトマクロ的に、よりファ
ンアウトの大きなものを用意することができ、これによ
って１つのセルセット群を構成することができる。

【００７９】従って、本実施例によれば、ファンアウト
の不足するような場合の設計者の作業量をより低減し、
これによって、設計作業能率向上及び設計作業に要する
時間の短縮を図ると共に、配線接続ミス等の設計作業ミ
スをより低減することができる。

【００８０】なお、前記図１３に示されるような設計中
の論理回路の一例において、前述のように前記エクスク
ルーシブＯＲ論理ゲート４の出力でファンアウトの不足
が生じる場合、本実施例によれば、図１２に示されるよ
うな論理回路に自動的に修正し、ファンアウトの不足を
解消することができる。この図１２では、前記図１３に
示した前記エクスクルーシブＯＲ論理ゲート４が、ファ
ンアウト２の前記エクスクルーシブＯＲ論理ゲート４Ａ
に自動的に置き換えられている。これによって、ファン
アウトの不足が自動的に解消されている。即ち、論理ゲ
ートの置き換えの手間や、前記図１４の如く前記パワー
バッファ２を追加挿入するための手間や配線変更に要す
る手間等を省くことができる。

【００８１】

【発明の効果】以上説明したとおり、本発明によれば、
設計者の作業量をより削減し、これによって、設計作業
能率向上及び設計作業に要する時間の短縮を図ると共
に、配線接続ミス等の設計作業ミスをより低減すること
ができるという優れた効果を得ることができる。

【図面の簡単な説明】

【図１】本発明の要旨を示すＮＡＮＤ論理ゲートのシン
ボル図

【図２】本発明の要旨を示すパワーバッファを用いるこ
とでファンアウトを増加させた場合の論理回路図

【図３】本発明の要旨を示すファンアウトがＮのＮＡＮ
Ｄ論理ゲートのシンボル図

【図４】本発明が適用された論理回路設計用ＣＡＤ装置
の実施例のハードウェア構成図

【図５】前記実施例のプログラムモジュール及びライブ
ラリデータの構成図

【図６】前記実施例に登録されるＡＮＤ論理ゲートのセ
ルセット群を示すシンボル図

【図７】前記実施例に登録されるパワーバッファのセル
セット群を示すシンボル図

【図８】前記実施例に登録されるエクスクルーシブＯＲ
論理ゲートのシンボル図

【図９】前記実施例に登録されるファンアウト２あるい
は４のエクスクルーシブＯＲ論理ゲートのソフトマクロ
の内部の論理回路図

【図１０】前記実施例に登録されるファンアウト２及び
４のソフトマクロのエクスクルーシブＯＲ論理ゲートの
シンボル図

【図１１】前記実施例にてなされる処理を示すフローチ
ャート

【図１２】前記実施例の処理対象となる設計される論理
回路例を示す論理回路図

【図１３】前記実施例及び従来例においてファンアウト
不足が生じてしまう論理回路の一例を示す論理回路図

【図１４】ファンアウトの不足する論理回路を修正した
一例の従来の論理回路図

【符号の説明】

１…ＮＡＮＤ論理ゲート １ａ、２ａ…シンボル外形 ２、２ａ、２ｂ…パワーバッファ ３、３ａ、３ｂ…ＡＮＤ論理ゲート ４、４ａ、４ｂ…エクスクルーシブＯＲ論理ゲート ５…インバータゲート ６…Ｄ型フリップフロップ ７…ＡＮＤ論理ゲート ８…ブロック回路 ９…配線 １０…論理回路処理部 １２…論理回路入力部 １４…設計ルールチェック部 １６…ファンアウトチェック部 １８…回路自動修正部 ３０…ライブラリ群 ３２…セルデータライブラリ ３４…設計ルールライブラリ ３６…ファンアウトチェックルールライブラリ ３８…回路修正ルールライブラリ ４０…論理回路データファイル ５０…ＣＰＵ ５２…主記憶装置 ５４…ハードディスク装置 ５８…フロッピディスク装置 ６２…キーボード ６４ａ…ＣＲＴ制御装置 ６４ｂ…ＣＲＴ ６８…プリンタ装置 ７０…システムバス

Claims (2)

【特許請求の範囲】
1. 【請求項１】設計される論理回路中のセルの出力につい
   て、これに接続される負荷に対するファンアウトの不足
   をチェックしながら設計を行う論理回路設計方法におい
   て、 論理機能及びシンボル外形の大きさが互いに同一で、フ
   ァンアウトの大きさが相互に異なる、複数のセルで構成
   されるセルセット群を、各論理機能毎に予め用意してお
   き、 設計される論理回路中のそれぞれのセルの出力につい
   て、ファンアウトの不足をチェックし、 ファンアウトの不足のあったセルを、該セルの論理機能
   の前記セルセット群中の、よりファンアウトの大きなセ
   ルへと置き換えると共に、 これらファンアウトの不足のチェック、及び、セルの置
   き換えを、設計される論理回路中にファンアウトの不足
   するセルが無くなるまで繰り返すことを特徴とする論理
   回路設計方法。
2. 【請求項２】設計に際して順次入力される論理回路のセ
   ル等に関するデータを論理回路データファイルへ記憶さ
   せるようにした論理回路設計用ＣＡＤ装置において、 論理機能及びシンボル外形の大きさが互いに同一で、フ
   ァンアウトの大きさが相互に異なる、複数のセルで構成
   されるセルセット群を、各論理機能毎に予め記憶させた
   セルデータライブラリと、 設計される論理回路中のそれぞれのセルの出力につい
   て、ファンアウトの不足をチェックする手段と、 ファンアウトの不足のあったセルを、該セルの論理機能
   の前記セルセット群中の、よりファンアウトの大きなセ
   ルへと置き換える手段とを備え、 これらファンアウトの不足のチェック、及び、セルの置
   き換えを、設計される論理回路中にファンアウトの不足
   するセルが無くなるまで繰り返すことを特徴とする論理
   回路設計用ＣＡＤ装置。