JPH023258A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH023258A JPH023258A JP63150851A JP15085188A JPH023258A JP H023258 A JPH023258 A JP H023258A JP 63150851 A JP63150851 A JP 63150851A JP 15085188 A JP15085188 A JP 15085188A JP H023258 A JPH023258 A JP H023258A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- data
- processing
- line segment
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000012545 processing Methods 0.000 claims description 57
- 238000000034 method Methods 0.000 claims description 24
- 238000011161 development Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 12
- 238000004513 sizing Methods 0.000 description 6
- 239000013598 vector Substances 0.000 description 6
- 230000001174 ascending effect Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 210000000988 bone and bone Anatomy 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［目次〕
概要
産業上の利用分野
従来の技術 （第８図）発明が解決し
ようとする課題 課題を解決するための手段 作用 実施例 原理説明 （第１．２図）本発明の一
実施例 （第３〜７図）〔概要〕 半導体装置の製造方法に関し、 階層化データに対してオーバラップやスリットが発生し
ないようにリサイジング（Ｒｅｓｉｚｉｎｇ：拡大・縮
小）処理することのできる半導体装置の製造方法を提供
することを目的とし、 ＬＳＩチップの論理プロ・ンクを構成する内部セルを、
各階層毎に指定して、該セルの全階層における階層およ
び階層間の接続関係を階層化図形データとして作成する
半導体装置の製造方法において、上位階層と下位階層の
境界に枠を定義し、該枠に接する図形データ同士が離れ
ないようにリサイジング処理を行うようにしたことを特
徴とする半導体装置の製造方法。
ようとする課題 課題を解決するための手段 作用 実施例 原理説明 （第１．２図）本発明の一
実施例 （第３〜７図）〔概要〕 半導体装置の製造方法に関し、 階層化データに対してオーバラップやスリットが発生し
ないようにリサイジング（Ｒｅｓｉｚｉｎｇ：拡大・縮
小）処理することのできる半導体装置の製造方法を提供
することを目的とし、 ＬＳＩチップの論理プロ・ンクを構成する内部セルを、
各階層毎に指定して、該セルの全階層における階層およ
び階層間の接続関係を階層化図形データとして作成する
半導体装置の製造方法において、上位階層と下位階層の
境界に枠を定義し、該枠に接する図形データ同士が離れ
ないようにリサイジング処理を行うようにしたことを特
徴とする半導体装置の製造方法。
本発明は、半導体装置の製造方法に係り、詳しくは階層
化図形データに対してリサイジング処理を行うようにし
た半導体装置の製造方法に関する。
化図形データに対してリサイジング処理を行うようにし
た半導体装置の製造方法に関する。
近年のＬＳＩの大規模化、高密度化に伴ってそれに要す
る露光データ量や図形処理の処理時間は増加する一方で
あり、ＬＳＩの開発コストの増大にもつながっている。
る露光データ量や図形処理の処理時間は増加する一方で
あり、ＬＳＩの開発コストの増大にもつながっている。
このことは、従来からの展開処理を行った後図形処理を
行う手法が、処理対象の図形数の増加に対応しきれなく
なっているためである。ＬＳＩの図形数は展開前と後で
は１０〜１００倍程度の差があり展開前の時点で処理す
れば高速な図形処理が可能であり、階層化図形処理は有
効な手法である。すなわち、メモリ品種のような繰り返
しセルを持つ品種について、そのレイアウトパターンデ
ータの繰り返しのある階層構造をうまく利用して階層化
製造データ作成処理を行えば、高速かつデータ量の大幅
な圧縮が可能となる。
行う手法が、処理対象の図形数の増加に対応しきれなく
なっているためである。ＬＳＩの図形数は展開前と後で
は１０〜１００倍程度の差があり展開前の時点で処理す
れば高速な図形処理が可能であり、階層化図形処理は有
効な手法である。すなわち、メモリ品種のような繰り返
しセルを持つ品種について、そのレイアウトパターンデ
ータの繰り返しのある階層構造をうまく利用して階層化
製造データ作成処理を行えば、高速かつデータ量の大幅
な圧縮が可能となる。
図形がＮｏｕｃｈを含む場合には、一定幅だけ拡大した
後に同じ幅だけ縮小すればその幅だけのＮｏｕｃｈは除
去できる。また、異なる描画装置のインターフェースや
、設計規則の変更に対するためのデータ変換においては
、リサイジング処理は必要不可欠な処理である。
後に同じ幅だけ縮小すればその幅だけのＮｏｕｃｈは除
去できる。また、異なる描画装置のインターフェースや
、設計規則の変更に対するためのデータ変換においては
、リサイジング処理は必要不可欠な処理である。
従来のりサイジング処理方式においては、処理対象の図
形のみ考慮し指定されたりサイジング処理を施し、図形
間にオーバラップ（０νｅｒｌａｐ）が発生した場合は
マージ（Ｍｅｒｇｅ）処理を行って除去し、縮小処理の
場合はりサイジング処理前にマージ処理を行ったり、リ
サイジング処理後、スリット（Ｓｌｉｔ）に対して埋め
込み処理を行っている。
形のみ考慮し指定されたりサイジング処理を施し、図形
間にオーバラップ（０νｅｒｌａｐ）が発生した場合は
マージ（Ｍｅｒｇｅ）処理を行って除去し、縮小処理の
場合はりサイジング処理前にマージ処理を行ったり、リ
サイジング処理後、スリット（Ｓｌｉｔ）に対して埋め
込み処理を行っている。
しかしながら、このような従来の半導体装置の製造方法
にあっては、階層化図形データにより階層間で上述のよ
うな処理を行おうとすると次のような問題点が生じてし
まう。
にあっては、階層化図形データにより階層間で上述のよ
うな処理を行おうとすると次のような問題点が生じてし
まう。
すなわち、第８図に示すように階層間で接続しているよ
うな図形データに対して拡大処理を行うと■階層間にオ
ーバラップが、縮小処理では０階層間にスリットが発生
することになる。したがって、図形にオーバラップがあ
る場合にはベクトル・スキャン方式の電子ビーム描画装
置で描画したときオーバラップの部分が膨れてしまい配
線部分に接触してしまったり、スリットが空いている場
合にはＬＳＩの素子の形成はできない。それらを解決し
ようとするとりサイジング処理後階層展開処理を行いマ
ージ処理や微小スリット埋め込み処理を行わなければな
らず、そのために多くの処理時間と展開したデータを保
持する資源が必要になる。
うな図形データに対して拡大処理を行うと■階層間にオ
ーバラップが、縮小処理では０階層間にスリットが発生
することになる。したがって、図形にオーバラップがあ
る場合にはベクトル・スキャン方式の電子ビーム描画装
置で描画したときオーバラップの部分が膨れてしまい配
線部分に接触してしまったり、スリットが空いている場
合にはＬＳＩの素子の形成はできない。それらを解決し
ようとするとりサイジング処理後階層展開処理を行いマ
ージ処理や微小スリット埋め込み処理を行わなければな
らず、そのために多くの処理時間と展開したデータを保
持する資源が必要になる。
そこで本発明は、階層化データに対してオーバランプや
スリットが発生しないようにリサイジング処理すること
のできる半導体装置の製造方法を提供することを目的と
している。
スリットが発生しないようにリサイジング処理すること
のできる半導体装置の製造方法を提供することを目的と
している。
本発明による半導体装置の製造方法は上記目的達成のた
め、ＬＳＩチップの論理ブロックを構成する内部セルを
、各階層毎に指定して、該セルの全階層における階層お
よび階層間の接続関係を階層化図形データとして作成す
る半導体装置の製造方法において、上位階層と下位階層
の境界に枠を定義し、該粋に接する図形データ同士が離
れないように拡大・縮小処理を行うようにしたことを特
徴とする半導体装置の製造方法を備えている。
め、ＬＳＩチップの論理ブロックを構成する内部セルを
、各階層毎に指定して、該セルの全階層における階層お
よび階層間の接続関係を階層化図形データとして作成す
る半導体装置の製造方法において、上位階層と下位階層
の境界に枠を定義し、該粋に接する図形データ同士が離
れないように拡大・縮小処理を行うようにしたことを特
徴とする半導体装置の製造方法を備えている。
本発明では、上位階層が下位階層を参照しているとき上
位階層と下位階層の境界に枠が定義され、該枠に接する
図形データ同士が離れないようにリサイジング処理が行
われる。
位階層と下位階層の境界に枠が定義され、該枠に接する
図形データ同士が離れないようにリサイジング処理が行
われる。
したがって、階層間で接続されている図形データであっ
ても、オーバラップやスリットが発生することなくリサ
イジング処理が行われる。
ても、オーバラップやスリットが発生することなくリサ
イジング処理が行われる。
以下、本発明を図面に基づいて説明する。
祭皿設肌
第１．２図は本発明の詳細な説明するための図であり、
第１図はフレーム（枠）の定義方法を説明するための図
、第２図はその処理フローである。
第１図はフレーム（枠）の定義方法を説明するための図
、第２図はその処理フローである。
第１図において、フレーム（Ｆｒａｍｅ）データは階層
間の境界全てに定義するものとし、上位階層が下位階層
を参照している場合、■上位階層の下位階層の境界には
同図破線に示す中空のフレームを定義する。そして、そ
の中空フレームに対してリサイジング処理を行うことに
よりフレームデータに接している部分の線分端点の移動
を行わないようにする。したがって、階層境界で接して
いる図形の場合には、フレームにより端点移動が行われ
ないため、図形のオーバラップ、スリットの発生はなく
展開処理の必要はないので階層構造を維持したまま使用
可能データとなる。第２図は上記枠の定義方法を実現す
るためのプログラムを示すフローチャートであり、図中
Ｐｎ （ｎ＝１．２・・・・・・）はプログラムの各ス
テップを示す。
間の境界全てに定義するものとし、上位階層が下位階層
を参照している場合、■上位階層の下位階層の境界には
同図破線に示す中空のフレームを定義する。そして、そ
の中空フレームに対してリサイジング処理を行うことに
よりフレームデータに接している部分の線分端点の移動
を行わないようにする。したがって、階層境界で接して
いる図形の場合には、フレームにより端点移動が行われ
ないため、図形のオーバラップ、スリットの発生はなく
展開処理の必要はないので階層構造を維持したまま使用
可能データとなる。第２図は上記枠の定義方法を実現す
るためのプログラムを示すフローチャートであり、図中
Ｐｎ （ｎ＝１．２・・・・・・）はプログラムの各ス
テップを示す。
プログラムが開始すると、まずＰｌで入力データをＸ軸
に並行な線分と斜線骨（４５°ｘＨ）とに分け、線分方
向コードとフレームの認識フラグを持った右向きの線分
を作成する図形ベクトル化処理を行い、Ｐ２でベクトル
化処理を行った線分を左端点Ｘ座標をキーにしてソート
する。Ｐ、ではＰ２でソートした同−Ｘ座標の線分を入
力して内部領域に昇順にソーティング格納し、Ｐ、で前
記Ｐ３で格納された線分を昇順にサーチし、マスク（Ｍ
ａｓｋ）線分の組み合わせとフレーム線分との組み合わ
せを見つける。次いで、Ｐ、で見つけ出された線分がフ
レームに接しているか判定し、適切なりサイジング処理
を行う。ここでは、線分の反転処理、線分の上下入れ換
わりの時の補正処理も行う。Ｐ６では処理ベクトルが残
っているか否かを判別し、残っていれば再びＰ、に戻り
、残っていなければ処理を終了する。
に並行な線分と斜線骨（４５°ｘＨ）とに分け、線分方
向コードとフレームの認識フラグを持った右向きの線分
を作成する図形ベクトル化処理を行い、Ｐ２でベクトル
化処理を行った線分を左端点Ｘ座標をキーにしてソート
する。Ｐ、ではＰ２でソートした同−Ｘ座標の線分を入
力して内部領域に昇順にソーティング格納し、Ｐ、で前
記Ｐ３で格納された線分を昇順にサーチし、マスク（Ｍ
ａｓｋ）線分の組み合わせとフレーム線分との組み合わ
せを見つける。次いで、Ｐ、で見つけ出された線分がフ
レームに接しているか判定し、適切なりサイジング処理
を行う。ここでは、線分の反転処理、線分の上下入れ換
わりの時の補正処理も行う。Ｐ６では処理ベクトルが残
っているか否かを判別し、残っていれば再びＰ、に戻り
、残っていなければ処理を終了する。
二ＩＬ桝
次に、上記原理に基づくりサイジング処理方法を実施例
として説明する。第３〜７図は本発明の一実施例を示す
図である。第３図は本方法を実施するための装置のハー
ド的全体構成を示す図であり、この図において、１は本
システムのＣＰＵである。ＣＰＵＩは被処理図形データ
入力処理部２、リサイジング処理等図形処理を行うため
の図形処理部３ （本方法はこの中で採用される）、描
画データ出力処理部４からなり、図形データの作成等は
ＣＰＵＩにより行われる。すなわち、本システムの処理
を指示する制御カード５を被処理図形データ入力処理部
２に入力すると、所定の図形処理プログラムが起動し、
被処理図形データ６が読み込まれる。そして、作業用直
接アクセス装置７を用いて図形処理部３で図形処理が実
行され、処理の経過が処理リスト８に、描画データ９が
ＭＴ等に出力される。
として説明する。第３〜７図は本発明の一実施例を示す
図である。第３図は本方法を実施するための装置のハー
ド的全体構成を示す図であり、この図において、１は本
システムのＣＰＵである。ＣＰＵＩは被処理図形データ
入力処理部２、リサイジング処理等図形処理を行うため
の図形処理部３ （本方法はこの中で採用される）、描
画データ出力処理部４からなり、図形データの作成等は
ＣＰＵＩにより行われる。すなわち、本システムの処理
を指示する制御カード５を被処理図形データ入力処理部
２に入力すると、所定の図形処理プログラムが起動し、
被処理図形データ６が読み込まれる。そして、作業用直
接アクセス装置７を用いて図形処理部３で図形処理が実
行され、処理の経過が処理リスト８に、描画データ９が
ＭＴ等に出力される。
以上の構成において、第４図は図形処理のプログラムを
示すフローチャートである。まず、ｐＨで定義されたフ
レームデータとマクスデータとをベクトル化して入力し
、第５図に示すような線分データを図形線分フォーマッ
トとしてＷｌに退避させる。すなわち、前記第１図を例
に採り説明すると、まず、図中矢印の線分に示すように
Ｘ軸方向にあるもの（Ｘ軸方向に平行なもの、または斜
線）のみを取り出して、Ｗｌに格納する。したがって、
ＷｌにはＸ軸に平行な線分と斜線骨のみ入力される。Ｙ
軸方向にあるものも同様にベクトル化する。ＰＩＺでメ
イン・キーを左端点Ｘ座標とし、サブ・キーを左端点Ｙ
座標としてＰｌ＋で求めた線分データを昇順にソーティ
ングしてＷ２に退避させる。例えば、第１図の線分で示
せばいちばん左側にあるものからの、■、◎・・・・・
・の順にソーティングされることになる。次いで、Ｐｌ
３で第６図に示すようなワーク・リストのルート （ｒ
ｏｏｔ）ポインターをセンチネル（Ｓｅｎｔｉｎｅｌ）
をさすようにする（ワーク・リストの初期設定）。ここ
で、Ｓｅｎ ｔｉｎｅｌはそのポインターの終わりを示
している。すなわち、ここではワーク・リストのスペー
スを全て順序づけ空き領域として登録、ポインターを持
たすようにしている。次いで、ＰＩ３で第７図破線に示
すように端点に対して設けられているスイープ・ライン
（Ｓｗｅｅｐ−Ｌｉｎｅ）にＷ２で最も小さいＸ座標を
セットすることによりスイープ・ラインの初期設定を行
い、ＰＩ５でスイープ・ラインの設定をワーク・リスト
上のＸ座標値でスイープ・ラインより大きい値とＷ２の
先頭ベクトルの左Ｘ座標値とのうち小さい方をスイープ
・ライン値とする。
示すフローチャートである。まず、ｐＨで定義されたフ
レームデータとマクスデータとをベクトル化して入力し
、第５図に示すような線分データを図形線分フォーマッ
トとしてＷｌに退避させる。すなわち、前記第１図を例
に採り説明すると、まず、図中矢印の線分に示すように
Ｘ軸方向にあるもの（Ｘ軸方向に平行なもの、または斜
線）のみを取り出して、Ｗｌに格納する。したがって、
ＷｌにはＸ軸に平行な線分と斜線骨のみ入力される。Ｙ
軸方向にあるものも同様にベクトル化する。ＰＩＺでメ
イン・キーを左端点Ｘ座標とし、サブ・キーを左端点Ｙ
座標としてＰｌ＋で求めた線分データを昇順にソーティ
ングしてＷ２に退避させる。例えば、第１図の線分で示
せばいちばん左側にあるものからの、■、◎・・・・・
・の順にソーティングされることになる。次いで、Ｐｌ
３で第６図に示すようなワーク・リストのルート （ｒ
ｏｏｔ）ポインターをセンチネル（Ｓｅｎｔｉｎｅｌ）
をさすようにする（ワーク・リストの初期設定）。ここ
で、Ｓｅｎ ｔｉｎｅｌはそのポインターの終わりを示
している。すなわち、ここではワーク・リストのスペー
スを全て順序づけ空き領域として登録、ポインターを持
たすようにしている。次いで、ＰＩ３で第７図破線に示
すように端点に対して設けられているスイープ・ライン
（Ｓｗｅｅｐ−Ｌｉｎｅ）にＷ２で最も小さいＸ座標を
セットすることによりスイープ・ラインの初期設定を行
い、ＰＩ５でスイープ・ラインの設定をワーク・リスト
上のＸ座標値でスイープ・ラインより大きい値とＷ２の
先頭ベクトルの左Ｘ座標値とのうち小さい方をスイープ
・ライン値とする。
次いで、ＰＩ６でスイープ・ラインに接する線分をワー
ク・リスト上に読み込み、ＰＩ？でワーク・リスト内線
分を下から順次たどりマスク線分の組み合わせを探す。
ク・リスト上に読み込み、ＰＩ？でワーク・リスト内線
分を下から順次たどりマスク線分の組み合わせを探す。
その時フレーム線分が見つかったら退避しておく。ＰＩ
８ではＰＩ？で見つかった第７図のような組み合わせの
線分に対してリサイジング処理を行う。
８ではＰＩ？で見つかった第７図のような組み合わせの
線分に対してリサイジング処理を行う。
ここで、リサイジング処理のための端点移動の例を第７
図（ａ）〜（ｄ）に示す線分の組み合わせを例に採り説
明する。
図（ａ）〜（ｄ）に示す線分の組み合わせを例に採り説
明する。
＼の み人わせ（ａ）
選出されたマスク線分の上下にスイープ・ライン右、ま
たは、左のフレーム線分があるときであり、この場合は
マスク線分の端点Ｘ座標の移動は行わない。
たは、左のフレーム線分があるときであり、この場合は
マスク線分の端点Ｘ座標の移動は行わない。
＼の み人わせ（ｂ）
選出されたマスク線分とマスク線分との間にスイープ・
ラインの右、または、左のフレーム線分が二本あるとき
であり、この場合はマスク線分の端点の移動を行うとと
もに、マスク線分の発生を行う。すなわち、 １、縮小の時スイープ・ライン右にフレーム線分のＹ座
標と同じＹ座標の線分の発生を上下のフレーム線分に対
して行う。
ラインの右、または、左のフレーム線分が二本あるとき
であり、この場合はマスク線分の端点の移動を行うとと
もに、マスク線分の発生を行う。すなわち、 １、縮小の時スイープ・ライン右にフレーム線分のＹ座
標と同じＹ座標の線分の発生を上下のフレーム線分に対
して行う。
２、拡大の時スイープ・ライン左にフレーム線分のＹ座
標と同しＹ座標の線分の発生を上下のフレーム線分に対
して行う。
標と同しＹ座標の線分の発生を上下のフレーム線分に対
して行う。
ル の、み人わせ Ｃ
選出されたマスク線分の下にスイープ・ライン右、また
は、左のフレーム線分があってマスク線分とマスク線分
との間にスイープ・ライン右、または、左のフレーム線
分があるときであり、この場合は上のマスク線分の端点
移動を行うとともに、マスク線分の発生を行う。また、
下のマスク線分はＹ座標の移動のみ行う。すなわち、 １、縮小の時スイープ・ライン右にフレーム線分のＹ座
標と同じＹ座標の線分の発生を上のフレーム線分に対し
て行う。
は、左のフレーム線分があってマスク線分とマスク線分
との間にスイープ・ライン右、または、左のフレーム線
分があるときであり、この場合は上のマスク線分の端点
移動を行うとともに、マスク線分の発生を行う。また、
下のマスク線分はＹ座標の移動のみ行う。すなわち、 １、縮小の時スイープ・ライン右にフレーム線分のＹ座
標と同じＹ座標の線分の発生を上のフレーム線分に対し
て行う。
２、拡大の時スィーブ・ライン左にフレーム線分のＹ座
標と同じＹ座標の線分の発生を上のフレーム線分に対し
て行う。
標と同じＹ座標の線分の発生を上のフレーム線分に対し
て行う。
への みＡ＋ｄ
選出されたマスク線分の上にスイープ・ライン右または
左のフレーム線分があってマスク線分とマスク線分との
間にスイープ・ライン右または左のフレーム線分がある
ときであり、この場合は下のマスク線分の端点移動を行
うとともに、マスク線分の発生を行う。すなわち、１、
縮小の時スイープ・ライン右にフレーム線分のＹ座標と
同じＹ座標の線分の発生を下のフレーム線分に対して行
う。
左のフレーム線分があってマスク線分とマスク線分との
間にスイープ・ライン右または左のフレーム線分がある
ときであり、この場合は下のマスク線分の端点移動を行
うとともに、マスク線分の発生を行う。すなわち、１、
縮小の時スイープ・ライン右にフレーム線分のＹ座標と
同じＹ座標の線分の発生を下のフレーム線分に対して行
う。
２、拡大の時スイープ・ライン左にフレーム線分のＹ座
標と同じＹ座標の線分の発生を下のフレーム線分に対し
て行う。
標と同じＹ座標の線分の発生を下のフレーム線分に対し
て行う。
上記（ａ）〜（ｄ）以外の線分の組み合わせに対しては
上下ともマスク線分の端点移動を行う。
上下ともマスク線分の端点移動を行う。
再び、第４図に戻って、ＰＩ９でＷ２あるいはワーク・
リスト中にベクトルが残っているか否かを判別し、残っ
ていればＰ、に戻ってＷ２内線分データとワーク・リス
ト内線分データが無くなるまで上記ステップＰ、〜Ｐ８
を繰り返す。一方、ベクトルが残っていなければ該当す
る階層の処理が終わ゛ったと判断してＰ２゜で次の階層
の処理を行うか否かを判別し、処理を行うべき階層があ
ればＰ目に戻り、なければそのまま処理を終える。
リスト中にベクトルが残っているか否かを判別し、残っ
ていればＰ、に戻ってＷ２内線分データとワーク・リス
ト内線分データが無くなるまで上記ステップＰ、〜Ｐ８
を繰り返す。一方、ベクトルが残っていなければ該当す
る階層の処理が終わ゛ったと判断してＰ２゜で次の階層
の処理を行うか否かを判別し、処理を行うべき階層があ
ればＰ目に戻り、なければそのまま処理を終える。
以上説明したように、本実施例によれば階層化した図形
データであっても階層間で接続する図形データにオーバ
ラップや、スリットの発生させることなくリサイジング
処理を行うことが可能になるため、従来オーバラップや
スリット発生のため士むを得すりサイジング処理を断念
してフラットで処理していた不具合（オーバラップ除去
やスリットの埋め込み処理）を解消させることができ、
階層単位に処理が可能になることにより図形処理時間を
飛曜的に短縮させることができる。
データであっても階層間で接続する図形データにオーバ
ラップや、スリットの発生させることなくリサイジング
処理を行うことが可能になるため、従来オーバラップや
スリット発生のため士むを得すりサイジング処理を断念
してフラットで処理していた不具合（オーバラップ除去
やスリットの埋め込み処理）を解消させることができ、
階層単位に処理が可能になることにより図形処理時間を
飛曜的に短縮させることができる。
〔効果〕
本発明によれば、上位階層が下位階層を参照していると
き上位階層と下位階層の境界に枠を定義し、該枠に接す
る図形データ同士が離れないようにリサイジング処理を
行うようにしているので、階層間が接続されている図形
データであっても、オーバラップやスリットが発生する
ことなくリサイジング処理を行うことができ、図形処理
時間を大幅に短縮することができる。
き上位階層と下位階層の境界に枠を定義し、該枠に接す
る図形データ同士が離れないようにリサイジング処理を
行うようにしているので、階層間が接続されている図形
データであっても、オーバラップやスリットが発生する
ことなくリサイジング処理を行うことができ、図形処理
時間を大幅に短縮することができる。
第１．２図は本発明に係る半導体装置の製造方法の原理
説明を示す図であり、 第１図はその枠データの定義方法を説明するための図、 第２図はその枠データの定義方法を実現するためのプロ
グラムを示すフローチャート、第３〜７図は本発明に係
る半導体装置の製造方法の一実施例を示す図であり、 第３図はそのハード的構成を示す図、 第４図はその図形処理プログラムを示すフローチャート
、 第５図はその図形線分フォーマントを示す図、第６図は
そのワーク・リストの構造を示す図、第７図はその線分
の組み合わせを示す図、第８図は従来例の半導体装置の
製造方法の問題点を説明するための図、 である。 ・・・・・・ＣＰＵ。 ・・・・・・被処理図形データ入力処理部、・・・・・
・図形処理部、 ・・・−・・描画データ出力処理部、 ・・・・・・被処理データ、 ７・−・・・・作業用直接アクセス装置、９・・・・・
・描画データ（階層化図形データ）。
説明を示す図であり、 第１図はその枠データの定義方法を説明するための図、 第２図はその枠データの定義方法を実現するためのプロ
グラムを示すフローチャート、第３〜７図は本発明に係
る半導体装置の製造方法の一実施例を示す図であり、 第３図はそのハード的構成を示す図、 第４図はその図形処理プログラムを示すフローチャート
、 第５図はその図形線分フォーマントを示す図、第６図は
そのワーク・リストの構造を示す図、第７図はその線分
の組み合わせを示す図、第８図は従来例の半導体装置の
製造方法の問題点を説明するための図、 である。 ・・・・・・ＣＰＵ。 ・・・・・・被処理図形データ入力処理部、・・・・・
・図形処理部、 ・・・−・・描画データ出力処理部、 ・・・・・・被処理データ、 ７・−・・・・作業用直接アクセス装置、９・・・・・
・描画データ（階層化図形データ）。
Claims (1)
- 【特許請求の範囲】 ＬＳＩチップの論理ブロックを構成する内部セルを、各
階層毎に指定して、 該セルの全階層における階層および階層間の接続関係を
階層化図形データとして作成する半導体装置の製造方法
において、 上位階層と下位階層の境界に枠を定義し、 該枠に接する図形データ同士が離れないように拡大・縮
小処理を行うようにしたことを特徴とする半導体装置の
製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63150851A JPH0834248B2 (ja) | 1988-06-17 | 1988-06-17 | 半導体装置の製造方法 |
| US07/366,483 US5046012A (en) | 1988-06-17 | 1989-06-15 | Pattern data processing method |
| EP89401717A EP0350353B1 (en) | 1988-06-17 | 1989-06-16 | Layoutdata processing method |
| DE68926189T DE68926189T2 (de) | 1988-06-17 | 1989-06-16 | Verarbeitungsverfahren von Layoutdaten |
| KR1019890008382A KR920003480B1 (ko) | 1988-06-17 | 1989-06-17 | 패턴 데이타 처리 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63150851A JPH0834248B2 (ja) | 1988-06-17 | 1988-06-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH023258A true JPH023258A (ja) | 1990-01-08 |
| JPH0834248B2 JPH0834248B2 (ja) | 1996-03-29 |
Family
ID=15505764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63150851A Expired - Fee Related JPH0834248B2 (ja) | 1988-06-17 | 1988-06-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0834248B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6438890B1 (en) | 1998-05-29 | 2002-08-27 | Daiwa Seiko, Inc. | Fishing rod of reel mounting type |
| CN112034676A (zh) * | 2020-09-25 | 2020-12-04 | 上海华力微电子有限公司 | 像素图形的预处理方法 |
-
1988
- 1988-06-17 JP JP63150851A patent/JPH0834248B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6438890B1 (en) | 1998-05-29 | 2002-08-27 | Daiwa Seiko, Inc. | Fishing rod of reel mounting type |
| CN112034676A (zh) * | 2020-09-25 | 2020-12-04 | 上海华力微电子有限公司 | 像素图形的预处理方法 |
| CN112034676B (zh) * | 2020-09-25 | 2024-03-08 | 上海华力微电子有限公司 | 像素图形的预处理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0834248B2 (ja) | 1996-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5046012A (en) | Pattern data processing method | |
| US4441207A (en) | Design rule checking using serial neighborhood processors | |
| JP2000114379A (ja) | 集積回路設計方法及び集積回路設計装置 | |
| JPH04372134A (ja) | 半導体装置及びその製造装置 | |
| Seiler | A hardware assisted design rule check architecture | |
| JPH10154648A (ja) | 荷電ビーム描画データ作成装置 | |
| JPH023258A (ja) | 半導体装置の製造方法 | |
| US6577991B1 (en) | Recordable method of processing figure | |
| JP2889285B2 (ja) | 露光データ転送方法および転送装置 | |
| JPH11194480A (ja) | 描画用マスクパタンデータ生成方法とその装置 | |
| JPH04155336A (ja) | 図形処理装置 | |
| JP3249001B2 (ja) | マスクｒｏｍの露光データ作成方法 | |
| JPH0221635A (ja) | 半導体装置の製造方法 | |
| JPS5957427A (ja) | 電子ビ−ム描画デ−タ作成方法 | |
| JPH0452770A (ja) | 多角形群のリサイズ処理方法 | |
| JPH0317782A (ja) | 図形処理方法 | |
| JPH04137614A (ja) | 荷電ビーム描画方法 | |
| Eo et al. | A hardware accelerator for two-dimensional image analysis | |
| JPH04191739A (ja) | フォトマスク製造装置 | |
| Bhat et al. | Special purpose architecture for accelerating Bitmap DRC | |
| Pelz et al. | Efficient fracturing of all angle shaped VLSI mask pattern data | |
| JPH08138041A (ja) | ２値画像の拡大処理装置 | |
| JPH04253318A (ja) | 電子ビーム露光における図形分割方法 | |
| JPH0863511A (ja) | 集積回路のマスクパターンデータの階層展開処理方法 | |
| JPH02292674A (ja) | マスクパターン作成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |