JPH0834248B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0834248B2 JPH0834248B2 JP63150851A JP15085188A JPH0834248B2 JP H0834248 B2 JPH0834248 B2 JP H0834248B2 JP 63150851 A JP63150851 A JP 63150851A JP 15085188 A JP15085188 A JP 15085188A JP H0834248 B2 JPH0834248 B2 JP H0834248B2
- Authority
- JP
- Japan
- Prior art keywords
- line segment
- processing
- frame
- data
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術（第８図） 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 原理説明（第１、２図） 本発明の一実施例（第３〜７図） 〔概要〕 半導体装置の製造方法に関し、 階層化データに対してオーバラップやスリットが発生
しないようにリサイジング（Resizing:拡大・縮小）処
理することのできる半導体装置の製造方法を提供するこ
とを目的とし、 LSIチップの論理ブロックを構成する内部セルを、各
階層毎に指定して、該セルの全階層における階層および
階層間の接続関係を階層化図形データとして作成する半
導体装置の製造方法において、上位階層と下位階層の境
界に枠を定義し、該枠に接する図形データ同士が離れな
いようにリサイジング処理を行うようにしたことを特徴
とする半導体装置の製造方法。
しないようにリサイジング（Resizing:拡大・縮小）処
理することのできる半導体装置の製造方法を提供するこ
とを目的とし、 LSIチップの論理ブロックを構成する内部セルを、各
階層毎に指定して、該セルの全階層における階層および
階層間の接続関係を階層化図形データとして作成する半
導体装置の製造方法において、上位階層と下位階層の境
界に枠を定義し、該枠に接する図形データ同士が離れな
いようにリサイジング処理を行うようにしたことを特徴
とする半導体装置の製造方法。
本発明は、半導体装置の製造方法に係り、詳しくは階
層化図形データに対してリサイジング処理を行うように
した半導体装置の製造方法に関する。
層化図形データに対してリサイジング処理を行うように
した半導体装置の製造方法に関する。
近年のLSIの大規模化、高密度化に伴ってそれに要す
る露光データ量や図形処理の処理時間は増加する一方で
あり、LSIの開発コストの増大にもつながっている。こ
のことは、従来からの展開処理を行った後図形処理を行
う手法が、処理対象の図形数の増加に対応しきれなくな
っているためである。LSIの図形数は展開前と後では10
〜100倍程度の差があり展開前の時点で処理すれば高速
な図形処理が可能であり、階層化図形処理は有効な手法
である。すなわち、メモリ品種のような繰り返しセルを
持つ品種について、そのレイアウトパターンデータの繰
り返しのある階層構造をうまく利用して階層化製品デー
タ作成処理を行えば、高速かつデータ量の大幅な圧縮が
可能となる。
る露光データ量や図形処理の処理時間は増加する一方で
あり、LSIの開発コストの増大にもつながっている。こ
のことは、従来からの展開処理を行った後図形処理を行
う手法が、処理対象の図形数の増加に対応しきれなくな
っているためである。LSIの図形数は展開前と後では10
〜100倍程度の差があり展開前の時点で処理すれば高速
な図形処理が可能であり、階層化図形処理は有効な手法
である。すなわち、メモリ品種のような繰り返しセルを
持つ品種について、そのレイアウトパターンデータの繰
り返しのある階層構造をうまく利用して階層化製品デー
タ作成処理を行えば、高速かつデータ量の大幅な圧縮が
可能となる。
図形がNouchを含む場合には、一定幅だけ拡大した後
に同じ幅だけ縮小すればその幅だけのNouchは除去でき
る。また、異なる描画装置のインターフェースや、設計
規則の変更に対するためのデータ変換においては、リサ
イジング処理は必要不可欠な処理である。
に同じ幅だけ縮小すればその幅だけのNouchは除去でき
る。また、異なる描画装置のインターフェースや、設計
規則の変更に対するためのデータ変換においては、リサ
イジング処理は必要不可欠な処理である。
従来のリサイジング処理方式においては、処理対象の
図形のみ考慮し指定されたリサイジング処理を施し、図
形間にオーバーラップ（Overlap）が発生した場合はマ
ージ（Marge）処理を行って除去し、縮小処理の場合は
リサイジング処理前にマージ処理を行ったり、リサイジ
ング処理後、スリット（Slit）に対して埋め込み処理を
行っている。
図形のみ考慮し指定されたリサイジング処理を施し、図
形間にオーバーラップ（Overlap）が発生した場合はマ
ージ（Marge）処理を行って除去し、縮小処理の場合は
リサイジング処理前にマージ処理を行ったり、リサイジ
ング処理後、スリット（Slit）に対して埋め込み処理を
行っている。
しかしながら、このような従来の半導体装置の製造方
法にあっては、階層化図形データにより階層間で上述の
ような処理を行おうとすると次のような問題点が生じて
しまう。
法にあっては、階層化図形データにより階層間で上述の
ような処理を行おうとすると次のような問題点が生じて
しまう。
すなわち、第８図に示すように階層間で接続している
ような図形データに対して拡大処理を行うと階層間に
オーバラップが、縮小処理では階層間にスリットが発
生することになる。したがって、図形にオーバラップが
ある場合にはベクトル・スキャン方式の電子ビーム描画
装置で描画したときオーバラップの部分が膨れてしまい
配線部分に接触してしまったり、スリットが空いている
場合にはLSIの素子の形成はできない。それらを解決し
ようとするとリサイジング処理後階層展開処理を行いマ
ージ処理や微小スリット埋め込み処理を行わなければな
らず、そのために多くの処理時間と展開したデータを保
持する資源が必要になる。
ような図形データに対して拡大処理を行うと階層間に
オーバラップが、縮小処理では階層間にスリットが発
生することになる。したがって、図形にオーバラップが
ある場合にはベクトル・スキャン方式の電子ビーム描画
装置で描画したときオーバラップの部分が膨れてしまい
配線部分に接触してしまったり、スリットが空いている
場合にはLSIの素子の形成はできない。それらを解決し
ようとするとリサイジング処理後階層展開処理を行いマ
ージ処理や微小スリット埋め込み処理を行わなければな
らず、そのために多くの処理時間と展開したデータを保
持する資源が必要になる。
そこで本発明は、階層化データに対してオーバラップ
やスリットが発生しないようにリサイジング処理するこ
とのできる半導体装置の製造方法を提供することを目的
としている。
やスリットが発生しないようにリサイジング処理するこ
とのできる半導体装置の製造方法を提供することを目的
としている。
本発明による半導体装置の製造方法は上記目的達成の
ため、LSIチップの論理ブロックを構成する内部セル
を、各階層毎に指定して、該セルの全階層における階層
および階層間の接続関係を階層化図形データとして作成
する半導体装置の製造方法において、上位階層と下位階
層の境界に枠を定義し、該枠に接する図形データ同士が
離れないように拡大・縮小処理を行うようにしたことを
特徴とする半導体装置の製造方法を備えている。
ため、LSIチップの論理ブロックを構成する内部セル
を、各階層毎に指定して、該セルの全階層における階層
および階層間の接続関係を階層化図形データとして作成
する半導体装置の製造方法において、上位階層と下位階
層の境界に枠を定義し、該枠に接する図形データ同士が
離れないように拡大・縮小処理を行うようにしたことを
特徴とする半導体装置の製造方法を備えている。
本発明では、上位階層が下位階層を参照しているとき
上位階層と下位階層の境界に枠が定義され、該枠に接す
る図形データ同士が離れないようにリサイジング処理が
行われる。
上位階層と下位階層の境界に枠が定義され、該枠に接す
る図形データ同士が離れないようにリサイジング処理が
行われる。
したがって、階層間で接続されている図形データであ
っても、オーバーラップやスリットが発生することなく
リサイジング処理が行われる。
っても、オーバーラップやスリットが発生することなく
リサイジング処理が行われる。
以下、本発明を図面に基づいて説明する。
原理説明 第１、２図は本発明の原理を説明するための図であ
り、第１図はフレーム（枠）の定義方法を説明するため
の図、第２図はその処理フローである。第１図におい
て、フレーム（Frame）データは階層間の境界全てに定
義するものとし、上位階層が下位階層を参照している場
合、上位階層の下位階層の境界には同図破線に示す中
空のフレームを定義する。そして、その中空フレームに
対してリサイジング処理を行うことによりフレームデー
タに接している部分の線分端点の移動を行わないように
する。したがって、階層境界で接している図形の場合に
は、フレームにより端点移動が行われないため、図形の
オーバラップ、スリットの発生はなく展開処理の必要は
ないので、階層構造を維持したまま使用可能データとな
る。第２図は上記枠の定義方法を実現するためのプログ
ラムを示すフローチャートであり、図中Pn（ｎ＝1,2…
…）はプログラムの各ステップを示す。
り、第１図はフレーム（枠）の定義方法を説明するため
の図、第２図はその処理フローである。第１図におい
て、フレーム（Frame）データは階層間の境界全てに定
義するものとし、上位階層が下位階層を参照している場
合、上位階層の下位階層の境界には同図破線に示す中
空のフレームを定義する。そして、その中空フレームに
対してリサイジング処理を行うことによりフレームデー
タに接している部分の線分端点の移動を行わないように
する。したがって、階層境界で接している図形の場合に
は、フレームにより端点移動が行われないため、図形の
オーバラップ、スリットの発生はなく展開処理の必要は
ないので、階層構造を維持したまま使用可能データとな
る。第２図は上記枠の定義方法を実現するためのプログ
ラムを示すフローチャートであり、図中Pn（ｎ＝1,2…
…）はプログラムの各ステップを示す。
プログラムが開始すると、まずP1で入力データをＸ軸
に並行な線分と斜線分（45゜×ｎ）とに分け、線分方向
コードとフレームの認識フラグを持った右向きの線分を
作成する図形ベクトル化処理を行い、P2でベクトル化処
理を行った線分を左端点Ｘ座標をキーにしてソートす
る。P3ではP2でソートした同一Ｘ座標の線分を入力して
内部領域に昇順にソーティング格納し、P4で前記P3で格
納された線分を昇順にサーチし、マスク（Mask）線分の
組み合わせとフレーム線分との組み合わせを見つける。
次いで、P5で見つけ出された線分がフレームに接してい
るか判定し、適切なリサイジング処理を行う。ここで
は、線分の反転処理、線分の上下入れ換わりの時の補正
処理も行う。P6では処理ベクトルが残っているか否かを
判別し、残っていれば再びP3に戻り、残っていなければ
処理を終了する。
に並行な線分と斜線分（45゜×ｎ）とに分け、線分方向
コードとフレームの認識フラグを持った右向きの線分を
作成する図形ベクトル化処理を行い、P2でベクトル化処
理を行った線分を左端点Ｘ座標をキーにしてソートす
る。P3ではP2でソートした同一Ｘ座標の線分を入力して
内部領域に昇順にソーティング格納し、P4で前記P3で格
納された線分を昇順にサーチし、マスク（Mask）線分の
組み合わせとフレーム線分との組み合わせを見つける。
次いで、P5で見つけ出された線分がフレームに接してい
るか判定し、適切なリサイジング処理を行う。ここで
は、線分の反転処理、線分の上下入れ換わりの時の補正
処理も行う。P6では処理ベクトルが残っているか否かを
判別し、残っていれば再びP3に戻り、残っていなければ
処理を終了する。
一実施例 次に、上記原理に基づくリサイジング処理方法を実施
例として説明する。第３〜７図は本発明の一実施例を示
す図である。第３図は本方法を実施するための装置のハ
ード的全体構成を示す図であり、この図において、１は
本システムのCPUである。CPU1は被処理図形データ入力
処理部２、リサイジング処理等図形処理を行うための図
形処理部３（本方法はこの中で採用される）、描画デー
タ出力処理部４からなり、図形データの作成等はCPU1に
より行われる。すなわち、本システムの処理を指示する
制御カード５を被処理図形データ入力処理部２に入力す
ると、所定の図形処理プログラムが起動し、被処理図形
データ６が読み込まれる。そして、作業用直接アクセス
装置７を用いて図形処理部３で図形処理が実行され、処
理の経過が処理リスト８に、描画データ９がMT等に出力
される。
例として説明する。第３〜７図は本発明の一実施例を示
す図である。第３図は本方法を実施するための装置のハ
ード的全体構成を示す図であり、この図において、１は
本システムのCPUである。CPU1は被処理図形データ入力
処理部２、リサイジング処理等図形処理を行うための図
形処理部３（本方法はこの中で採用される）、描画デー
タ出力処理部４からなり、図形データの作成等はCPU1に
より行われる。すなわち、本システムの処理を指示する
制御カード５を被処理図形データ入力処理部２に入力す
ると、所定の図形処理プログラムが起動し、被処理図形
データ６が読み込まれる。そして、作業用直接アクセス
装置７を用いて図形処理部３で図形処理が実行され、処
理の経過が処理リスト８に、描画データ９がMT等に出力
される。
以上の構成において、第４図は図形処理のプログラム
を示すフローチャートである。まず、P11で定義された
フレームデータとマクスデータとをベクトル化して入力
し、第５図に示すような線分データを図形線分フォーマ
ットとしてW1に退避させる。すなわち、前記第１図を例
に採り説明すると、まず、図中矢印の線分に示すように
Ｘ軸方向にあるもの（Ｘ軸方向に平行なもの、または斜
線）のみを取り出して、W1に格納する。したがって、W1
にはＸ軸に平行な線分と斜線分のみ入力される。Ｙ軸方
向にあるものも同様にベクトル化する。P12でメイン・
キーを左端点Ｘ座標とし、サブ・キーを左端点Ｙ座標と
してP11で求めた線分データを昇順にソーティングしてW
2に退避させる。例えば、第１図の線分で示せばいちば
ん左側にあるものからア、イ、ウ……の順にソーティン
グされることになる。次いで、P13で第６図に示すよう
なワーク・リストのルート（root）ポインターをセンチ
ネル（Sentinel）をさすようにする（ワーク・リストの
初期設定）。ここで、Sentinelはそのポインターの終わ
りを示している。すなわち、ここではワーク・リストの
スペースを全て順序づけ空き領域として登録、ポインタ
ーを持たすようにしている。次いで、P14で第７図破線
に示すように端点に対して設けられているスイープ・ラ
イン（Sweep−Line）にW2で最も小さいＸ座標をセット
することによりスイープ・ラインの初期設定を行い、P
15でスイープ・ラインの設定をワーク・リスト上のＸ座
標値でスイープ・ラインより大きい値とW2の先頭ベクト
ルの左Ｘ座標値とのうち小さい方をスイープ・ライン値
とする。次いで、P16でスイープ・ラインに接する線分
をワーク・リスト上に読み込み、P17でワーク・リスト
内線分を下から順次たどりマスク線分の組み合わせを探
す。その時フレーム線分が見つかったら退避しておく。
P18ではP17で見つかった第７図のような組み合わせの線
分に対してリサイジング処理を行う。
を示すフローチャートである。まず、P11で定義された
フレームデータとマクスデータとをベクトル化して入力
し、第５図に示すような線分データを図形線分フォーマ
ットとしてW1に退避させる。すなわち、前記第１図を例
に採り説明すると、まず、図中矢印の線分に示すように
Ｘ軸方向にあるもの（Ｘ軸方向に平行なもの、または斜
線）のみを取り出して、W1に格納する。したがって、W1
にはＸ軸に平行な線分と斜線分のみ入力される。Ｙ軸方
向にあるものも同様にベクトル化する。P12でメイン・
キーを左端点Ｘ座標とし、サブ・キーを左端点Ｙ座標と
してP11で求めた線分データを昇順にソーティングしてW
2に退避させる。例えば、第１図の線分で示せばいちば
ん左側にあるものからア、イ、ウ……の順にソーティン
グされることになる。次いで、P13で第６図に示すよう
なワーク・リストのルート（root）ポインターをセンチ
ネル（Sentinel）をさすようにする（ワーク・リストの
初期設定）。ここで、Sentinelはそのポインターの終わ
りを示している。すなわち、ここではワーク・リストの
スペースを全て順序づけ空き領域として登録、ポインタ
ーを持たすようにしている。次いで、P14で第７図破線
に示すように端点に対して設けられているスイープ・ラ
イン（Sweep−Line）にW2で最も小さいＸ座標をセット
することによりスイープ・ラインの初期設定を行い、P
15でスイープ・ラインの設定をワーク・リスト上のＸ座
標値でスイープ・ラインより大きい値とW2の先頭ベクト
ルの左Ｘ座標値とのうち小さい方をスイープ・ライン値
とする。次いで、P16でスイープ・ラインに接する線分
をワーク・リスト上に読み込み、P17でワーク・リスト
内線分を下から順次たどりマスク線分の組み合わせを探
す。その時フレーム線分が見つかったら退避しておく。
P18ではP17で見つかった第７図のような組み合わせの線
分に対してリサイジング処理を行う。
ここで、リサイジング処理のための端点移動の例を第
７図（ａ）〜（ｄ）に示す線分の組み合わせを例に採り
説明する。
７図（ａ）〜（ｄ）に示す線分の組み合わせを例に採り
説明する。
線分の組み合わせ（ａ） 選出されたマスク線分の上下にスイープ・ライン右、
または、左のフレーム線分があるときであり、この場合
はマスク線分の端点Ｘ座標の移動は行わない。
または、左のフレーム線分があるときであり、この場合
はマスク線分の端点Ｘ座標の移動は行わない。
線分の組み合わせ（ｂ） 選出されたマスク線分とマスク線分との間にスイープ
・ラインの右、または、左のフレーム線分が二本あると
きであり、この場合はマスク線分の端点の移動を行うと
ともに、マスク線分の発生を行う。すなわち、 1.縮小の時スイープ・ライン右にフレーム線分のＹ座標
と同じＹ座標の線分の発生を上下のフレーム線分に対し
て行う。
・ラインの右、または、左のフレーム線分が二本あると
きであり、この場合はマスク線分の端点の移動を行うと
ともに、マスク線分の発生を行う。すなわち、 1.縮小の時スイープ・ライン右にフレーム線分のＹ座標
と同じＹ座標の線分の発生を上下のフレーム線分に対し
て行う。
2.拡大の時スイープ・ライン左にフレーム線分のＹ座標
と同じＹ座標の線分の発生を上下のフレーム線分に対し
て行う。
と同じＹ座標の線分の発生を上下のフレーム線分に対し
て行う。
線分の組み合わせ（ｃ） 選出されたマスク線分の下にスイープ・ライン右、ま
たは、左のフレーム線分があってマスク線分との間にス
イープ・ライン右、または、左のフレーム線分があると
きであり、この場合は上のマスク線分の端点移動を行う
とともに、マスク線分の発生を行く。また、下のマスク
線分はＹ座標の移動のみに行う。すなわち、 1.縮小の時スイープ・ライン右にフレーム線分のＹ座標
と同じＹ座標の線分の発生を上下のフレーム線分に対し
て行う。
たは、左のフレーム線分があってマスク線分との間にス
イープ・ライン右、または、左のフレーム線分があると
きであり、この場合は上のマスク線分の端点移動を行う
とともに、マスク線分の発生を行く。また、下のマスク
線分はＹ座標の移動のみに行う。すなわち、 1.縮小の時スイープ・ライン右にフレーム線分のＹ座標
と同じＹ座標の線分の発生を上下のフレーム線分に対し
て行う。
2.拡大の時スイープ・ライン左にフレーム線分のＹ座標
と同じＹ座標の線分の発生を上のフレーム線分に対して
行う。
と同じＹ座標の線分の発生を上のフレーム線分に対して
行う。
線分の組み合わせ（ｄ） 選出されたマスク線分の上にスイープ・ライン右また
は左のフレーム線分があってマスク線分とマスク線分と
の間にスイープ・ライン右または左のフレーム線分があ
るときであり、この場合は下のマスク線分の端点移動を
行うとともに、マスク線分の発生を行う。すなわち、 1.縮小の時スイープ・ライン右にフレーム線分のＹ座標
と同じＹ座標の線分の発生を下のフレーム線分に対して
行う。
は左のフレーム線分があってマスク線分とマスク線分と
の間にスイープ・ライン右または左のフレーム線分があ
るときであり、この場合は下のマスク線分の端点移動を
行うとともに、マスク線分の発生を行う。すなわち、 1.縮小の時スイープ・ライン右にフレーム線分のＹ座標
と同じＹ座標の線分の発生を下のフレーム線分に対して
行う。
2.拡大の時スイープ・ライン左にフレーム線分のＹ座標
と同じＹ座標の線分の発生を下のフレーム線分に対して
行う。
と同じＹ座標の線分の発生を下のフレーム線分に対して
行う。
上記（ａ）〜（ｄ）以外の線分の組み合わせに対して
は上下ともマスク線分の端点移動を行う。
は上下ともマスク線分の端点移動を行う。
再び、第４図に戻って、P19でW2あるいはワーク・リ
スト中にベクトルが残っているか否かを判別し、残って
いればP5に戻ってW2内線分データとワーク・リスト内線
分データが無くなるまで上記ステップP5〜P8を繰り返
す。一方、ベクトルが残っていなければ該当する階層の
処理が終わったと判断してP20で次の階層の処理を行う
か否かを判別し、処理を行うべき階層があればP11に戻
り、なければそのまま処理を終える。
スト中にベクトルが残っているか否かを判別し、残って
いればP5に戻ってW2内線分データとワーク・リスト内線
分データが無くなるまで上記ステップP5〜P8を繰り返
す。一方、ベクトルが残っていなければ該当する階層の
処理が終わったと判断してP20で次の階層の処理を行う
か否かを判別し、処理を行うべき階層があればP11に戻
り、なければそのまま処理を終える。
以上説明したように、本実施例によれば階層化した図
形データであっても階層間で接続する図形データにオー
バラップや、スリットの発生させることなくリサイジン
グ処理を行うことが可能になるため、従来オーバラップ
やスリット発生のため止むを得ずサイジング処理を断念
してフラットで処理していた不具合（オーバラップ除去
やスリットの埋め込み処理）を解消させることができ、
階層単位に処理が可能になることにより図形処理時間を
飛躍的に短縮させることができる。
形データであっても階層間で接続する図形データにオー
バラップや、スリットの発生させることなくリサイジン
グ処理を行うことが可能になるため、従来オーバラップ
やスリット発生のため止むを得ずサイジング処理を断念
してフラットで処理していた不具合（オーバラップ除去
やスリットの埋め込み処理）を解消させることができ、
階層単位に処理が可能になることにより図形処理時間を
飛躍的に短縮させることができる。
本発明によれば、上位階層が下位階層を参照している
とき上位階層と下位階層の境界に枠を定義し、該枠に接
する図形データ同士が離れないようにリサイジング処理
を行うようにしているので、階層間が接続されている図
形データであっても、オーバラップやスリットが発生す
ることなくリサイジング処理を行うことができ、図形処
理時間を大幅に短縮することができる。
とき上位階層と下位階層の境界に枠を定義し、該枠に接
する図形データ同士が離れないようにリサイジング処理
を行うようにしているので、階層間が接続されている図
形データであっても、オーバラップやスリットが発生す
ることなくリサイジング処理を行うことができ、図形処
理時間を大幅に短縮することができる。
第１、２図は本発明に係る半導体装置の製造方法の原理
説明を示す図であり、 第１図はその枠データの定義方法を説明するための図、 第２図はその枠データの定義方法を実現するためのプロ
グラムを示すフローチャート、 第３〜７図は本発明に係る半導体装置の製造方法の一実
施例を示す図であり、 第３図はそのハード的構成を示す図、 第４図はその図形処理プログラムを示すフローチャー
ト、 第５図はその図形線分フォーマットを示す図、 第６図はそのワーク・リストの構造を示す図、 第７図はその線分の組み合わせを示す図、 第８図は従来例の半導体装置の製造方法の問題点を説明
するための図、 である。 １……CPU、 ２……被処理図形データ入力処理部、 ３……図形処理部、 ４……描画データ出力処理部、 ６……被処理データ、 ７……作業用直接アクセス装置、 ９……描画データ（階層化図形データ）。
説明を示す図であり、 第１図はその枠データの定義方法を説明するための図、 第２図はその枠データの定義方法を実現するためのプロ
グラムを示すフローチャート、 第３〜７図は本発明に係る半導体装置の製造方法の一実
施例を示す図であり、 第３図はそのハード的構成を示す図、 第４図はその図形処理プログラムを示すフローチャー
ト、 第５図はその図形線分フォーマットを示す図、 第６図はそのワーク・リストの構造を示す図、 第７図はその線分の組み合わせを示す図、 第８図は従来例の半導体装置の製造方法の問題点を説明
するための図、 である。 １……CPU、 ２……被処理図形データ入力処理部、 ３……図形処理部、 ４……描画データ出力処理部、 ６……被処理データ、 ７……作業用直接アクセス装置、 ９……描画データ（階層化図形データ）。
Claims (1)
- 【請求項１】LSIチップの論理ブロックを構成する内部
セルを、各階層毎に指定して、 該セルの全階層における階層および階層間の接続関係を
階層化図形データとして作成する半導体装置の製造方法
において、 上位階層と下位階層の境界に枠を定義し、 該枠に接する図形データ同士が離れないように拡大・縮
小処理を行うようにしたことを特徴とする半導体装置の
製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63150851A JPH0834248B2 (ja) | 1988-06-17 | 1988-06-17 | 半導体装置の製造方法 |
| US07/366,483 US5046012A (en) | 1988-06-17 | 1989-06-15 | Pattern data processing method |
| DE68926189T DE68926189T2 (de) | 1988-06-17 | 1989-06-16 | Verarbeitungsverfahren von Layoutdaten |
| EP89401717A EP0350353B1 (en) | 1988-06-17 | 1989-06-16 | Layoutdata processing method |
| KR1019890008382A KR920003480B1 (ko) | 1988-06-17 | 1989-06-17 | 패턴 데이타 처리 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63150851A JPH0834248B2 (ja) | 1988-06-17 | 1988-06-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH023258A JPH023258A (ja) | 1990-01-08 |
| JPH0834248B2 true JPH0834248B2 (ja) | 1996-03-29 |
Family
ID=15505764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63150851A Expired - Fee Related JPH0834248B2 (ja) | 1988-06-17 | 1988-06-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0834248B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000041541A (ja) | 1998-05-29 | 2000-02-15 | Daiwa Seiko Inc | リ―ル装着式釣竿 |
| CN112034676B (zh) * | 2020-09-25 | 2024-03-08 | 上海华力微电子有限公司 | 像素图形的预处理方法 |
-
1988
- 1988-06-17 JP JP63150851A patent/JPH0834248B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH023258A (ja) | 1990-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920003480B1 (ko) | 패턴 데이타 처리 방법 | |
| EP1324234B1 (en) | Polygon representation in an integrated circuit layout | |
| US6056785A (en) | Electron-beam data generating apparatus | |
| US20020010904A1 (en) | Reduced disk access for complex mask generation | |
| US5493509A (en) | Method of and apparatus for generating mask layouts | |
| Seiler | A hardware assisted design rule check architecture | |
| JPH0834248B2 (ja) | 半導体装置の製造方法 | |
| JP3118048B2 (ja) | ブロック露光用パターン抽出方法 | |
| JPH09319788A (ja) | ネットワークによる並列処理システム | |
| US6577991B1 (en) | Recordable method of processing figure | |
| JP2851152B2 (ja) | 図形処理装置 | |
| Luo et al. | An edge-endpoint-based configurable hardware architecture for VLSI CAD layout design rule checking | |
| JPH04316314A (ja) | 荷電ビーム描画用データの作成方法 | |
| JPH11194480A (ja) | 描画用マスクパタンデータ生成方法とその装置 | |
| JPH10283390A (ja) | データ圧縮方法 | |
| JP3249001B2 (ja) | マスクｒｏｍの露光データ作成方法 | |
| Pelz et al. | Efficient fracturing of all angle shaped VLSI mask pattern data | |
| JPH0834250B2 (ja) | 半導体装置の製造方法 | |
| Al-Khalili et al. | An algorithm for polygon conversion to boxes for VLSI layouts | |
| CN116776805A (zh) | 布局设计工具、修改布局的方法和半导体制造系统 | |
| JP2938915B2 (ja) | 図形処理方法 | |
| JPH05234860A (ja) | 電子線描画データ作成方式 | |
| JPH05249651A (ja) | データ処理方法 | |
| Kubota et al. | A CAM‐based hardware implementation of the improved line‐search algorithm | |
| JPH0620008A (ja) | レイアウトデータの論理演算方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |