JP2851152B2 - 図形処理装置 - Google Patents

図形処理装置

Info

Publication number
JP2851152B2
JP2851152B2 JP27982290A JP27982290A JP2851152B2 JP 2851152 B2 JP2851152 B2 JP 2851152B2 JP 27982290 A JP27982290 A JP 27982290A JP 27982290 A JP27982290 A JP 27982290A JP 2851152 B2 JP2851152 B2 JP 2851152B2
Authority
JP
Japan
Prior art keywords
graphic
graphic data
hierarchical
data
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27982290A
Other languages
English (en)
Other versions
JPH04155336A (ja
Inventor
至 坂井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP27982290A priority Critical patent/JP2851152B2/ja
Publication of JPH04155336A publication Critical patent/JPH04155336A/ja
Application granted granted Critical
Publication of JP2851152B2 publication Critical patent/JP2851152B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】 [概要] 図形処理装置に係り、詳しくは半導体装置の製造プロ
セスにおいて使用されるフォトマスクの設計パターン図
形データからフォトマスク描画データを作成する図形処
理装置に関し、 フォトマスクのパターンの数に影響されることなく、
重複部分の図形データを除去でき、高精度のフォトマス
ク描画データを作成することを目的とし、 階層構造の設計パターン図形データを記憶する図形デ
ータ記憶手段と、図形データ記憶手段から上位の階層図
形データを入力し、その上位の階層図形データとその上
位の階層に対して下位の階層図形データとを比較し、上
位の階層のパターンを構成する各図形の中から下位の階
層のパターンの存在領域に交差又は含まれる図形を選択
する図形データ選択手段と、前記図形データ選択手段が
選択した上位階層の図形と下位階層のパターンを構成す
る各図形とを比較し、両階層間における図形の重複部分
を求めた図形比較手段と、前記図形比較手段にて求めた
重複部分を上位階層の前記図形から除去し、その除去し
た図形を前記上位の階層のパターンを構成する図形とし
てその上位の階層図形データを変更する重複図形除去手
段と、前記重複図形除去手段にて変更した上位の階層図
形データを下位の階層図形データとし、上位の階層図形
データを順次最上位の階層図形データまで前記各手段に
基づいて変更処理を実行させる繰り返し手段とにより構
成した。
[産業上の利用分野] 本発明は図形処理装置に係り、詳しくは半導体装置の
製造プロセスにおいて使用されるフォトマスクの設計パ
ターン図形データからフォトマスク描画データを作成す
る図形処理装置に関するものである。
半導体装置の大規模化及び高密度化に伴いフォトマス
クのパターンの数が増大し、その増大は設計パターン図
形データ及びフォトマスク描画データの増大につなが
る。その結果、これらデータを記憶する記憶手段の大容
量化を抑える上でもフォトマスクの設計パターン図形デ
ータの合理的な処理が要求される。
[従来の技術] 半導体装置の製造プロセスにおいて使用されるフォト
マスクの設計パターン図形データは階層構造となってい
る。例えば、1つの基本パターン又は所定数のパターン
で第1階層図形データを定義し、複数の前記第1階層図
形データ(最下位階層図形データ)と所定のパターンと
で第2階層図形データ(上位階層図形データ)を定義
し、さらに、複数の前記第2階層図形データ(この場
合、下位階層図形データとなる)と所定のパターンとで
第3階層図形データ(この場合、上位階層図形データと
なる)を定義し、以下、順次下位の階層の図形データを
用いて上位の階層の図形データが定義されるようにした
ものである。
詳述すれば、第10図に示す半導体装置の図形データA
は第9図に示すようにまず下位の階層図形データA1,A2
等にて定義され、その階層図形データA1は下位の階層図
形データa1にて定義され、階層図形データA2は下位の階
層図形データa1,a2,a3にて定義される。
そして、このように階層構造にて構成された設計パタ
ーン図形データから高精度のフォトマスクを作成するた
めにはフォトマスク描画データから重複する図形データ
を除去する必要があった。そこで、従来ではこの重複部
分の図形データの除去は各階層を全て展開しなければ、
重複部分を探し出すことはできず、重複部分の図形デー
タを除去できなかった。
そして、設計パターン図形データを構成する各階層の
図形データを全て展開しなければならないので、定義し
た図形データが全て展開されることからその図形データ
を記憶する記憶手段は大容量の記憶手段であった。
[発明が解決しようとする課題] しかしながら、半導体装置の大規模化、高密度化に伴
いフォトマスクのパターンの数が大幅に増大すると、展
開した全ての図形データを記憶する大記憶容量の記憶手
段が存在しなくなり、上記のような方法で重複した図形
データを除去することができなくなる。
本発明は上記問題点を解消するためになされたもので
あって、その目的はフォトマスクのパターンの数に影響
されることなく、重複部分の図形データを除去でき、高
精度のフォトマスク描画データを作成することができる
図形処理装置を提供することにある。
[課題を解決するための手段] 第1図は本発明の原理説明図である。
図形データ記憶手段1は階層構造の設計パターン図形
データを記憶する。図形データ選択手段2は図形データ
記憶手段1から上位の階層図形データを入力し、その上
位の階層図形データとその上位の階層に対して下位の階
層図形データとを比較するとともに、上位の階層のパタ
ーンを構成する各図形の中から下位の階層のパターンの
存在領域に交差又は含まれる図形を選択する。
図形比較手段3は図形データ選択手段2が選択した上
位の階層の図形と下位階層のパターンを構成する各図形
とを比較し、両階層間における図形の重複部分を求め
る。重複図形除去手段4は図形比較手段3にて求めた重
複部分を上位階層の前記図形から除去し、その除去した
図形をその上位の階層のパターンを構成する図形として
その上位の階層図形データを変更し出力する。
一方、繰り返し手段5は重複図形除去手段4にて変更
した上位の階層図形データを下位の階層図形データと
し、図形データ選択手段2に出力して上位の階層図形デ
ータを順次最上位に階層図形データまで前記各手段に基
づいて変更処理を実行させる。
[作用] 図形データ記憶手段1は階層構造の設計パターン図形
データを記憶し、図形データ選択手段2は図形データ記
憶手段1から上位の階層のパターンを構成する各図形
と、下位の階層パターンを構成する各図形とを比較し、
下位の階層のパターンの存在領域に対し交差又は含まれ
る上位の階層パターンを構成する各図形を選択する。そ
して、図形比較手段3は図形データ選択手段2が選択し
た上位の階層の図形と下位階層のパターンを構成する各
図形とを比較し、両階層間における図形の重複部分を求
める。その後、重複図形除去手段4は図形比較手段3に
て求めた重複部分を上位階層の前記図形から除去し、そ
の除去した図形を上位の階層図形データとして変更す
る。更に、繰り返し手段5は重複図形除去手段4にて変
更した上位の階層図形データを下位の階層図形データと
して前記図形データ選択手段2に出力する。そして、上
述した手順により上位の階層図形データを順次変更し、
最上位の階層図形データまで前記各手段に基づいて実行
して変更し、階層構造の設計パターン図形データを出力
する。
[実施例] 以下、本発明を具体化した図形処理装置の一実施例を
図面に従って説明する。
第2図に示すように、図形データ記憶装置10は重複図
形を含む階層構造の設計パターン図計データが記憶され
ていて、同階層構造の設計パターン図形データは処理装
置11に出力されるようになっている。座標データ記憶装
置12は各階層図形データを構成する各図形の座標を記憶
するようになっている。
前記処理装置11には制御プログラム記憶装置13が接続
され、この制御プログラム制御装置13のプログラムに基
づいて前記図形データ記憶装置10に記憶された階層構造
の設計パターン図形データを処理するようになってい
る。そして、前記制御プログラム記憶装置13は図形選択
プログラム、図形比較プログラム及び重複図形除去プロ
グラムが格納されている。
前記図形選択プログラムは図形データ記憶装置10の階
層構造の設計パターン図形データから上位の階層図形デ
ータを入力するとともに、その上位の階層図形データに
対して下位の階層図形データを入力するプログラムであ
る。又、図形選択プログラムは上位の階層のパターンを
構成する各図形の中から下位の階層図形データに基づき
下位の階層のパターンの存在領域に交差又は含まれる図
形を選択するプログラムである。
そして、前記処理装置11により上位の階層図形パター
ンを構成する各図形データ及び下位の階層図形パターン
を構成する各図形データの座標データを前記座標データ
記憶装置12に記憶するようになっている。
前記図形比較プログラムは前記図形選択プログラムに
よって選択された上位階層の図形と下位階層のパターン
を構成する各図形とを比較し、両階層間における図形の
重複部分を求め、前記座標データ記憶手段12の座標デー
タに基づいて図形重複部分の座標データを求めるように
なっている。
前記重複図形除去プログラムは前記図形比較プログラ
ムによって求められた図形重複部分の座標データに基づ
いて上位階層の図形から重複部分を除去し、除去処理し
た図形を上位の階層のパターンを構成する図形としてそ
の上位の階層図形データを変更するようになっている。
又、処理装置11には前記制御プログラム記憶装置13に
基づいて変更した階層図形データを順次記憶する変更図
形データ記憶装置17が接続されている。
次に、上記のように構成された図形処理装置により上
述した階層図形データA1,a1の図形処理について説明す
る。
第3,4図に示すように、階層構造の設計パターン図形
データとなる上位の階層図形データA1、下位の階層図形
データa1及び配置構成は図形データ記憶装置10に記憶さ
れている。そして、処理装置11はこの各階層図形データ
A1,a1の座標値及び上位の階層図形データA1及び下位の
階層図形データa1の配置座標を座標データ記憶装置12に
一旦記憶する。
つまり、第3図に示すように上位の階層図形データA1
は4つの図形S1〜S4によって構成され、各図形S1〜S4に
おける各端点の座標値と、上位の階層図形データA1の最
小座標値(X1,Y1)及び最大座標値(X2,Y2)とを記憶す
る。同様に、第4図に示すように下位の階層図形データ
a1は3つの図形P1〜P3によって構成され、各図形P1〜P3
における各端点の座標値と、下位の階層図形データa1の
最小座標値(X3,Y3)及び最大座標値(X4,Y4)とを記憶
する。
そして、処置装置11は制御プログラム記憶装置13の図
形選択プログラムに基づいて上位の階層図形データA1に
おける図形S1〜S4が下位の階層図形データa1の存在領域
に交差又は含まれる上位の階層図形データA1の図形S1〜
S4を選択する。
つまり、第5図に示すように処理装置11は下位の階層
図形データa1の最小座標値(X3,Y3)及び最大座標値(X
4,Y4)に基づいて下位の階層図形データa1の存在領域を
求め、この存在領域内に上位の階層図形データA1におけ
る各図形S1〜S4の各端点の座標値に基づいて求められた
各図形S1〜S4の存在領域が交差又は含まれるかを判断す
る。この結果、各図形S1〜S4のうち、図形S2〜S4が下位
の階層図形データa1の存在領域に交差又は含まれるため
図形S2〜S4が選択される。
そして、第6図に示すように処理装置11は前記図形比
較プログラムに基づいて前記図形選択プログラムによっ
て選択された上位の階層図形データの図形S2〜S4と、下
位の階層図形データa1の図形P1〜P3とを比較し、両階層
A1,a1間における図形S2〜S4,P1〜P3の重複部分を求め
る。
即ち、処理装置11は下位の階層図形データa1の各図形
P1〜P3の各端点に基づいて各図形P1〜P3の存在領域を求
め、この存在領域に対し前記上位の階層図形データA1に
おける図形S2〜S4とどれだけ重複しているかを求める。
この結果、上位の階層図形データA1における図形S2の一
部と下位の階層図形データa1における図形P1の一部が重
複するとともに、上位の階層図形データA1における図形
S4の一部と下位の階層図形データa1における図形P2の一
部が重複する。そして、処理装置11はこの重複部分とな
る重複図形J1,J2の最小座標値(X3,Y3)、(X5,Y5)及
び最大座標値(X6,Y6)、(X7,Y7)を前記座標データ記
憶装置12から読み出して求める。
その後、第7図に示すように、処理装置11は前記重複
図形J1,J2の最小座標値(X3,Y3)、(X5,Y5)及び最大
座標値(X6,Y6)、(X7,Y7)により、制御プログラム記
憶装置13の重複図形除去プログラムに基づいて上位の階
層図形データA1の図形S2,S4から重複図形J1,J2の存在領
域分だけを削除する。
そして、第8図に示すように、処理装置11は下位の階
層図形データa1の存在領域に交差又は含まれなかった上
位の階層図形データA1の図形S1と、除去処理した上位の
階層図形データA1の図形S2〜S4とを合成し、変更した新
たな上位の階層図形データA1として変更図形データ記憶
装置17に記憶する。
尚、本実施例においては上位の階層図形データA1及び
下位の階層図形データa1の2層構造の図形処理を行った
が、2層構造以上の場合には処理装置11が上位の階層図
形データA1を下位の階層図形データとし、この変更した
下位の階層図形データに対応した上位の階層図形データ
を図形データ記憶装置10から読み出し、上位の階層図形
データの図形処理を上記の順序によって繰り返し実行し
て変更すればよい。
従って、変更図形データ記憶装置17から描画データに
よる設計パターン図形データを読み出して高精度のフォ
トマスクを作成することができる。
又、重なり合う重複図形を上位と下位の階層図形デー
タを比較しながら上位の階層図形データから順次削除し
ていくため、従来の様に階層構造の設計パターン図形を
全て展開して重複図形の削除を行う必要がなくなり、図
形データを記憶する記憶容量を小さくすることができ
る。
この結果、半導体装置の大規模化、高密度化に伴うフ
ォトマスクのパターン数に影響されることなく、高精度
のフォトマスク描画データを迅速に作成することができ
る。
[発明の効果] 以上詳述したように、本発明はフォトマスクのパター
ンの数に影響されることなく、重複部分の図形データを
除去でき、高精度のフォトマスク描画データを作成する
ことができる優れた効果を有する。
【図面の簡単な説明】
第1図は本発明の原理説明図、 第2図は本発明を具体化した図形処理装置の構成図、 第3図は階層図形データA1のレイアウトを示す説明図、 第4図は階層図形データa1のレイアウトを示す説明図、 第5図は階層図形データa1に基づいて階層図形データA1
が選択された説明図、 第6図は階層図形データa1に基づいて選択された階層図
形データA1と階層図形データa1とが重複する部分を示す
説明図、 第7図は階層図形データA1から重複した部分を除去した
ことを示す説明図、 第8図は新たな階層図形データA1としたことを示す説明
図、 第9図は図形データの階層構造を示す説明図、 第10図は半導体集積回路の図形データを示す説明図であ
る。 図において、 1は図形データ記憶手段、 2は図形データ選択手段、 3は図形比較手段、 4は重複図形除去手段、 5は繰り返し手段である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 27/04 (58)調査した分野(Int.Cl.6,DB名) G03F 1/08 G06F 15/60

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】階層構造の設計パターン図形データを記憶
    する図形データ記憶手段(1)と、 図形データ記憶手段(1)から上位の階層図形データを
    入力し、その上位の階層図形データとその上位の階層に
    対して下位の階層図形データとを比較し、上位の階層の
    パターンを構成する各図形の中から下位の階層のパター
    ンの存在領域に交差又は含まれる図形を選択する図形デ
    ータ選択手段(2)と、 前記図形データ選択手段(2)が選択した上位階層の図
    形と下位階層のパターンを構成する各図形とを比較し、
    両階層間における図形の重複部分を求める図形比較手段
    (3)と、 前記図形比較手段(3)にて求めた重複部分を上位階層
    の前記図形から除去し、その除去した図形を前記上位の
    階層のパターンを構成する図形としてその上位の階層図
    形データを変更する重複図形除去手段(4)と、 前記重複図形除去手段(4)にて変更した上位の階層図
    形データを下位の階層図形データとし、上位の階層図形
    データを順次最上位の階層図形データまで前記各手段に
    基づいて変更処理を実行させる繰り返し手段(5)と を設けたことを特徴とする図形処理装置。
JP27982290A 1990-10-18 1990-10-18 図形処理装置 Expired - Fee Related JP2851152B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27982290A JP2851152B2 (ja) 1990-10-18 1990-10-18 図形処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27982290A JP2851152B2 (ja) 1990-10-18 1990-10-18 図形処理装置

Publications (2)

Publication Number Publication Date
JPH04155336A JPH04155336A (ja) 1992-05-28
JP2851152B2 true JP2851152B2 (ja) 1999-01-27

Family

ID=17616399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27982290A Expired - Fee Related JP2851152B2 (ja) 1990-10-18 1990-10-18 図形処理装置

Country Status (1)

Country Link
JP (1) JP2851152B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997048019A1 (fr) * 1996-06-11 1997-12-18 Hitachi, Ltd. Procede de fabrication d'un photomasque, procede de fabrication d'un masque a dephasage, et procede de fabrication d'un composant a semi-conducteur
US7069534B2 (en) 2003-12-17 2006-06-27 Sahouria Emile Y Mask creation with hierarchy management using cover cells

Also Published As

Publication number Publication date
JPH04155336A (ja) 1992-05-28

Similar Documents

Publication Publication Date Title
KR20000028727A (ko) 집적 회로 설계 방법 및 집적 회로 설계 장치
US6167555A (en) System and method for converting polygon-based wires of an integrated circuit design to path-based wires
US5515293A (en) Method and apparatus for generating a linked data structure for integrated circuit layout
US6665846B2 (en) Method and configuration for verifying a layout of an integrated circuit and application thereof for fabricating the integrated circuit
JP2851152B2 (ja) 図形処理装置
JP3095475B2 (ja) マスクパターンの検査方法
JPH09289253A (ja) レイアウト入力装置および方法、ならびにレイアウト検証装置および方法
JPH0379743B2 (ja)
JPH023258A (ja) 半導体装置の製造方法
JPH11194480A (ja) 描画用マスクパタンデータ生成方法とその装置
KR100898232B1 (ko) 축소과정에서의 패턴 설계 방법
JP3462956B2 (ja) マスクromデータ発生装置
JP3132554B2 (ja) 半導体装置の自動レイアウト設計方法および装置
JP3293640B2 (ja) 回路データ接続追跡システム
JP2001351984A (ja) ダミーパターンのレイアウト決定方法、それを用いた半導体装置およびその製造方法
JP4119504B2 (ja) 配線禁止領域設定方法
JPH03206646A (ja) 配線容量算出装置
CN116776805A (zh) 布局设计工具、修改布局的方法和半导体制造系统
JP2523703B2 (ja) 半導体集積回路の自動配線方法
JPH11232319A (ja) ネットリストの階層構造の復元装置
JPH0194638A (ja) ブロック端子の発生方法
JPH0221635A (ja) 半導体装置の製造方法
JP2003005348A (ja) レイアウト設計データのデータ変換方法およびデータ変換装置
JPH0620008A (ja) レイアウトデータの論理演算方式
JPH04111447A (ja) 半導体集積回路のマスクパターンデータ処理装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees