JP2000077780A - 半導体レーザとその製造方法 - Google Patents
半導体レーザとその製造方法Info
- Publication number
- JP2000077780A JP2000077780A JP10248217A JP24821798A JP2000077780A JP 2000077780 A JP2000077780 A JP 2000077780A JP 10248217 A JP10248217 A JP 10248217A JP 24821798 A JP24821798 A JP 24821798A JP 2000077780 A JP2000077780 A JP 2000077780A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inp
- mask
- semiconductor laser
- recombination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 93
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 48
- 230000006798 recombination Effects 0.000 claims abstract description 63
- 238000005215 recombination Methods 0.000 claims abstract description 63
- 230000003287 optical effect Effects 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 12
- 239000000203 mixture Substances 0.000 claims abstract description 9
- 238000012938 design process Methods 0.000 claims abstract description 6
- 238000005253 cladding Methods 0.000 claims description 26
- 230000000903 blocking effect Effects 0.000 claims description 24
- 238000005229 chemical vapour deposition Methods 0.000 claims description 23
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 19
- 238000000059 patterning Methods 0.000 claims description 10
- 238000000927 vapour-phase epitaxy Methods 0.000 claims description 3
- 239000012808 vapor phase Substances 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 36
- 229910052681 coesite Inorganic materials 0.000 abstract description 18
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 18
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 abstract description 18
- 239000000377 silicon dioxide Substances 0.000 abstract description 18
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 18
- 229910052682 stishovite Inorganic materials 0.000 abstract description 18
- 229910052905 tridymite Inorganic materials 0.000 abstract description 18
- 230000004888 barrier function Effects 0.000 abstract description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 239000007888 film coating Substances 0.000 description 7
- 238000009501 film coating Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 4
- 238000005424 photoluminescence Methods 0.000 description 4
- 239000013307 optical fiber Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 125000005842 heteroatom Chemical group 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002360 explosive Substances 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
- H01S5/2224—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semi-insulating semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
- H01S5/2226—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semiconductors with a specific doping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2272—Buried mesa structure ; Striped active layer grown by a mask induced selective growth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 DC-PBH構造で、活性層とは独立に最適化可能
な再結合層を設置して、高温動作・高出力動作に耐えら
れる半導体レーザとその製造方法を提供する。 【解決手段】 半導体基板上のpnpnサイリスタ構造から
なる電流ブロック層を備えた埋め込み型(BH:buried het
ero)の半導体レーザであって、光導波路内に上下のクラ
ッド層に挟まれた活性層を有し、かつ前記電流ブロック
層に挿入されるDC-PBH (Double-channel planar-buried
-hetero)構造を、上記活性層とは異なる設計・製造工程
により形成し、上記活性層とは異なる組成と層構造を持
つ再結合層を持たせたことを特徴とする半導体レーザと
その製造方法を提供する。
な再結合層を設置して、高温動作・高出力動作に耐えら
れる半導体レーザとその製造方法を提供する。 【解決手段】 半導体基板上のpnpnサイリスタ構造から
なる電流ブロック層を備えた埋め込み型(BH:buried het
ero)の半導体レーザであって、光導波路内に上下のクラ
ッド層に挟まれた活性層を有し、かつ前記電流ブロック
層に挿入されるDC-PBH (Double-channel planar-buried
-hetero)構造を、上記活性層とは異なる設計・製造工程
により形成し、上記活性層とは異なる組成と層構造を持
つ再結合層を持たせたことを特徴とする半導体レーザと
その製造方法を提供する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体レーザとそ
の製造方法に関し、特に、pnpnサイリスタ構造からなる
電流ブロック層を備えた埋め込み型（BH: buried heter
o）半導体レーザ（LD： Laser diode）であって、キャ
リアのチャージアップによるサイリスタ構造のターン・
オン動作を抑制するためのキャリア再結合層が電流ブロ
ック層中に挿入されているDC-PBH（Double- channel pl
anar-buried-hetero）構造を実現するに際し、活性層と
は独立して再結合層を形成し、最適化することが可能な
半導体レーザとその製造方法に関する。
の製造方法に関し、特に、pnpnサイリスタ構造からなる
電流ブロック層を備えた埋め込み型（BH: buried heter
o）半導体レーザ（LD： Laser diode）であって、キャ
リアのチャージアップによるサイリスタ構造のターン・
オン動作を抑制するためのキャリア再結合層が電流ブロ
ック層中に挿入されているDC-PBH（Double- channel pl
anar-buried-hetero）構造を実現するに際し、活性層と
は独立して再結合層を形成し、最適化することが可能な
半導体レーザとその製造方法に関する。
【０００２】
【従来の技術】高温動作可能な光加入者系用半導体レー
ザやEDFA励起用高出力半導体レーザを実現するために
は、優れた光学利得をもつ活性層が必要である他に、高
温条件下や高バイアス条件下においても漏れ電流（無効
電流）の少ない電流ブロック構造の実現が必須である。
従来は、このような観点から、pnpnサイリスタ構造から
なる電流ブロック構造がよく用いられている。
ザやEDFA励起用高出力半導体レーザを実現するために
は、優れた光学利得をもつ活性層が必要である他に、高
温条件下や高バイアス条件下においても漏れ電流（無効
電流）の少ない電流ブロック構造の実現が必須である。
従来は、このような観点から、pnpnサイリスタ構造から
なる電流ブロック構造がよく用いられている。
【０００３】しかしながら高バイアス条件化ではターン
・オン動作により電流ブロック機能が働かなくなる現象
が生じ、これを防止する手段として、pnpnサイリスタ中
にナローギャップなInGaAsP再結合層が挿入されたDC-PB
H構造が提案されている。
・オン動作により電流ブロック機能が働かなくなる現象
が生じ、これを防止する手段として、pnpnサイリスタ中
にナローギャップなInGaAsP再結合層が挿入されたDC-PB
H構造が提案されている。
【０００４】この方式の従来技術としては、特開昭６２
−１０２５８３号公報に開示された技術や、文献；「El
ectron. Lett., vol. 18, p. 953-954, 1982，I. Mito
etal.」並びに「 IEEE Photon. Tech. Lett, vol.9,
pp.291-293, 1997Y.Sakata et al」に開示された技術が
ある。
−１０２５８３号公報に開示された技術や、文献；「El
ectron. Lett., vol. 18, p. 953-954, 1982，I. Mito
etal.」並びに「 IEEE Photon. Tech. Lett, vol.9,
pp.291-293, 1997Y.Sakata et al」に開示された技術が
ある。
【０００５】これらの技術におけるDC-PBH構造は、活性
層と同じ層構造をキャリア再結合層としてn-InP基板とp
-InPブロック層の間に挿入された構造を有しており、高
バイアス時にキャリア再結合によりサイリスタのチャー
ジアップを防ぎターン・オン動作を抑制する効果が有
る。
層と同じ層構造をキャリア再結合層としてn-InP基板とp
-InPブロック層の間に挿入された構造を有しており、高
バイアス時にキャリア再結合によりサイリスタのチャー
ジアップを防ぎターン・オン動作を抑制する効果が有
る。
【０００６】この分野に関する技術を過去の特許出願か
ら遡及調査すると、まず、特開平８−２１３６９１号公
報には、半導体レーザの素子容量低減と高温動作環境に
おける漏れ電流低減のために、ｐ形ＩｎＰ基板上の、Ｉ
ｎＧａＡｓＰ活性層を持つ半導体レーザの電流ブロック
層の一部に、半絶縁性ＩｎＰ電流ブロック層、又は低キ
ャリア濃度ＩｎＰ層、又は上記ＩｎＧａＡｓＰ活性層と
同じ構造の再結合層を設ける技術が開示されている。
ら遡及調査すると、まず、特開平８−２１３６９１号公
報には、半導体レーザの素子容量低減と高温動作環境に
おける漏れ電流低減のために、ｐ形ＩｎＰ基板上の、Ｉ
ｎＧａＡｓＰ活性層を持つ半導体レーザの電流ブロック
層の一部に、半絶縁性ＩｎＰ電流ブロック層、又は低キ
ャリア濃度ＩｎＰ層、又は上記ＩｎＧａＡｓＰ活性層と
同じ構造の再結合層を設ける技術が開示されている。
【０００７】また、特開平８−２３６８５８号公報に
は、半導体レーザの高温動作特性を改善するため、Ｉｎ
ＧａＡｓＰ活性層とｉ−ＩｎＧａＡｓＰ再結合層を持つ
半導体レーザの電流ブロック層の構造において、上記活
性層と再結合層間の距離を0.6μm 以上とし、活性両側
に位置するp 型半導体層のキャリア濃度を、1 ×1018cm
-3以下にする技術が開示されている。
は、半導体レーザの高温動作特性を改善するため、Ｉｎ
ＧａＡｓＰ活性層とｉ−ＩｎＧａＡｓＰ再結合層を持つ
半導体レーザの電流ブロック層の構造において、上記活
性層と再結合層間の距離を0.6μm 以上とし、活性両側
に位置するp 型半導体層のキャリア濃度を、1 ×1018cm
-3以下にする技術が開示されている。
【０００８】また、特開平９−１６７８７４号公報に
は、半導体レーザの漏れ電流抑制のために、ＩｎＧａＡ
ｓＰからなるバルクまたは量子井戸構造が、選択エッチ
ングにより[011]方向に活性層ストライプを有するよう
に形成され、該活性層ストライプの両サイドを、ｐ型Ｉ
ｎＰ埋め込み層と、ｎ型ＩｎＰ電流ブロック層と、ｐ型
ＩｎＰ電流ブロック層によって埋め込み、かつ全体をｎ
型ＩｎＰ埋め込み層で埋め込んだ構造の半導体レーザが
開示されている。
は、半導体レーザの漏れ電流抑制のために、ＩｎＧａＡ
ｓＰからなるバルクまたは量子井戸構造が、選択エッチ
ングにより[011]方向に活性層ストライプを有するよう
に形成され、該活性層ストライプの両サイドを、ｐ型Ｉ
ｎＰ埋め込み層と、ｎ型ＩｎＰ電流ブロック層と、ｐ型
ＩｎＰ電流ブロック層によって埋め込み、かつ全体をｎ
型ＩｎＰ埋め込み層で埋め込んだ構造の半導体レーザが
開示されている。
【０００９】また、特開平９−２６６３４９号公報に
は、キャリア再結合層の形成過程の問題点と装置動作時
の問題点とを解決して低閾値電流化と、光スロープの効
率化を達成するために、ｐ−ｎ−ｐブロック層とｎ−ク
ラッド層の間に多重量子井戸または歪多重量子井戸キャ
リア再結合層を挿入した構造とする光半導体装置が開示
されている。上記の多重量子井戸または歪多重量子井戸
は、分離閉じ込めヘテロ構造を有していてもよく、かつ
光導波路内の活性層も多重量子井戸または歪多重量子井
戸であり、かつ両者はこれらより薄い多重量子井戸また
は歪多重量子井戸でつながっているものとしている。
は、キャリア再結合層の形成過程の問題点と装置動作時
の問題点とを解決して低閾値電流化と、光スロープの効
率化を達成するために、ｐ−ｎ−ｐブロック層とｎ−ク
ラッド層の間に多重量子井戸または歪多重量子井戸キャ
リア再結合層を挿入した構造とする光半導体装置が開示
されている。上記の多重量子井戸または歪多重量子井戸
は、分離閉じ込めヘテロ構造を有していてもよく、かつ
光導波路内の活性層も多重量子井戸または歪多重量子井
戸であり、かつ両者はこれらより薄い多重量子井戸また
は歪多重量子井戸でつながっているものとしている。
【００１０】さらに、特開平１０−９３１９０号公報に
は、ＤＣ−ＰＢＨ半導体レーザの高温時と高出力時の電
流−光出力特性を向上するために、電極メサ部分の幅が
活性層を含む層で10μm 以下または5 〜10μm とし、活
性層と層構造を同じとする再結合層を設けた半導体レー
ザが開示されている。
は、ＤＣ−ＰＢＨ半導体レーザの高温時と高出力時の電
流−光出力特性を向上するために、電極メサ部分の幅が
活性層を含む層で10μm 以下または5 〜10μm とし、活
性層と層構造を同じとする再結合層を設けた半導体レー
ザが開示されている。
【００１１】
【発明が解決しようとする課題】近年、光ファイバ通信
網は、幹線系はもとより、アクセス系、加入者系へと、
その適用範囲が広がってきており、特に光ファイバを各
家庭までつなぐFTTH（Fiber-To-The-Home）などにおい
ては、高温動作にも耐え、かつ安価な半導体レーザが強
く求められている。幹線系においては、爆発的な通信需
要の伸びに対応するため、既存の光ファイバー網を用い
て通信容量を大幅に拡大できる波長分割多重（WDM: Wav
elength division multi-plexing）通信方式が飛躍的に
進展してきているが、それに伴い、エルビウム添加光フ
ァイバ増幅器(EDFA： Er doped fiber amplifier)の性
能向上が要求され、そのためにEDFA励起用高出力半導体
レーザが求められている。
網は、幹線系はもとより、アクセス系、加入者系へと、
その適用範囲が広がってきており、特に光ファイバを各
家庭までつなぐFTTH（Fiber-To-The-Home）などにおい
ては、高温動作にも耐え、かつ安価な半導体レーザが強
く求められている。幹線系においては、爆発的な通信需
要の伸びに対応するため、既存の光ファイバー網を用い
て通信容量を大幅に拡大できる波長分割多重（WDM: Wav
elength division multi-plexing）通信方式が飛躍的に
進展してきているが、それに伴い、エルビウム添加光フ
ァイバ増幅器(EDFA： Er doped fiber amplifier)の性
能向上が要求され、そのためにEDFA励起用高出力半導体
レーザが求められている。
【００１２】しかしながら、上記の従来技術において
は、再結合層自体が活性層と同じ層構造であることか
ら、ターン・オン動作が抑制される代償として再結合層
で消費される無効電流が発生する問題があり、より一層
の高温動作・高出力動作に耐えられない。
は、再結合層自体が活性層と同じ層構造であることか
ら、ターン・オン動作が抑制される代償として再結合層
で消費される無効電流が発生する問題があり、より一層
の高温動作・高出力動作に耐えられない。
【００１３】なお、上記遡及調査済の特許公報に開示さ
れた半導体レーザにおいては、そのいずれもが、活性層
と再結合層との層構造は同じものであると見なさざるを
得ない開示がなされており、本発明に係る半導体レーザ
とその製造方法のように、両者を完全に異なる工程にお
いて完全に別物として形成し、かつそのことにより、再
結合層の最適設計を可能にしたプロセスまでは考案され
ていなかった。
れた半導体レーザにおいては、そのいずれもが、活性層
と再結合層との層構造は同じものであると見なさざるを
得ない開示がなされており、本発明に係る半導体レーザ
とその製造方法のように、両者を完全に異なる工程にお
いて完全に別物として形成し、かつそのことにより、再
結合層の最適設計を可能にしたプロセスまでは考案され
ていなかった。
【００１４】本発明は、以上のような従来の半導体レー
ザとその製造方法における問題点に鑑みてなされたもの
であり、その目的とするところは、DC-PBH構造を持つ半
導体レーザにおいて、活性層とは独立に最適化可能な再
結合層を設置し、高温動作・高出力動作に耐えられる半
導体レーザとその製造方法を提供することにある。
ザとその製造方法における問題点に鑑みてなされたもの
であり、その目的とするところは、DC-PBH構造を持つ半
導体レーザにおいて、活性層とは独立に最適化可能な再
結合層を設置し、高温動作・高出力動作に耐えられる半
導体レーザとその製造方法を提供することにある。
【００１５】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明によれば、半導体基板上のpnpnサイリスタ
構造からなる電流ブロック層を備えた埋め込み型(BH:bu
ried hetero)の半導体レーザであって、光導波路内に上
下のクラッド層に挟まれた活性層を有し、かつ前記電流
ブロック層に挿入されるDC-PBH (Double-channel plana
r-buried-hetero)構造は、前記活性層とは異なる設計・
製造工程により形成された、前記活性層とは異なる組成
と層構造を持つ再結合層を備えていることを特徴とする
半導体レーザ（請求項１）が提供される。
めに、本発明によれば、半導体基板上のpnpnサイリスタ
構造からなる電流ブロック層を備えた埋め込み型(BH:bu
ried hetero)の半導体レーザであって、光導波路内に上
下のクラッド層に挟まれた活性層を有し、かつ前記電流
ブロック層に挿入されるDC-PBH (Double-channel plana
r-buried-hetero)構造は、前記活性層とは異なる設計・
製造工程により形成された、前記活性層とは異なる組成
と層構造を持つ再結合層を備えていることを特徴とする
半導体レーザ（請求項１）が提供される。
【００１６】ここで、前記半導体基板は、n-InP基板で
あってもよい（請求項２）。また、前記再結合層は、前
記基板とｐ型ブロック層との間に挿入されたブロック層
よりもナローギャップな層であってもよい（請求項
３）。
あってもよい（請求項２）。また、前記再結合層は、前
記基板とｐ型ブロック層との間に挿入されたブロック層
よりもナローギャップな層であってもよい（請求項
３）。
【００１７】また、前記クラッド層は、n-InP層とp-InP
層であってもよい（請求項４）。また、前記活性層は、
請求項３記載の再結合層とは異なる組成と層構造を持つ
半導体層とすることができる（請求項５）。また、前記
再結合層は、1.20μmのバンドギャップ波長と0.10μmの
膜厚を持つことが可能である（請求項６）。
層であってもよい（請求項４）。また、前記活性層は、
請求項３記載の再結合層とは異なる組成と層構造を持つ
半導体層とすることができる（請求項５）。また、前記
再結合層は、1.20μmのバンドギャップ波長と0.10μmの
膜厚を持つことが可能である（請求項６）。
【００１８】上記の課題を解決するために、本発明によ
れば、半導体基板上のpnpnサイリスタ構造からなる電流
ブロック層を備えた埋め込み型(BH:buried hetero)の半
導体レーザであって、光導波路内に上下のクラッド層に
挟んで活性層を形成し、かつ前記電流ブロック層に挿入
されるDC-PBH(Double-channel planar-buried-hetero)
構造に前記活性層とは異なる組成と層構造を持つ再結合
層を前記活性層とは異なる設計・製造工程により形成す
ることを特徴とする半導体レーザの製造方法が開示され
る（請求項７）。
れば、半導体基板上のpnpnサイリスタ構造からなる電流
ブロック層を備えた埋め込み型(BH:buried hetero)の半
導体レーザであって、光導波路内に上下のクラッド層に
挟んで活性層を形成し、かつ前記電流ブロック層に挿入
されるDC-PBH(Double-channel planar-buried-hetero)
構造に前記活性層とは異なる組成と層構造を持つ再結合
層を前記活性層とは異なる設計・製造工程により形成す
ることを特徴とする半導体レーザの製造方法が開示され
る（請求項７）。
【００１９】ここで、前記半導体レーザの製造方法は、
（１００）n-InP基板の上面へ、有機金属気相成長法に
より、再結合層と、p-InP層とを全面成長させる工程
と、一対の誘電体ストライプマスクを[011]方向へパタ
ーニングしたものを選択エッチングマスクとして、p-In
P層と再結合層とを除去する工程と、活性層を含む光導
波路を有機金属気相成長法により形成する工程と、前記
光導波路のメサトップにのみ、誘電体セルフアラインマ
スクを形成した後、p-InP層，n-InP層，p-InP層からな
る電流ブロック層の埋め込み選択成長を行い、前記誘電
体セルフアラインマスクを除去した後、p-InPクラッド
層と、p-InGaAsキャップ層とを有機金属気相成長法によ
り成長させる工程を有することができる（請求項８）。
（１００）n-InP基板の上面へ、有機金属気相成長法に
より、再結合層と、p-InP層とを全面成長させる工程
と、一対の誘電体ストライプマスクを[011]方向へパタ
ーニングしたものを選択エッチングマスクとして、p-In
P層と再結合層とを除去する工程と、活性層を含む光導
波路を有機金属気相成長法により形成する工程と、前記
光導波路のメサトップにのみ、誘電体セルフアラインマ
スクを形成した後、p-InP層，n-InP層，p-InP層からな
る電流ブロック層の埋め込み選択成長を行い、前記誘電
体セルフアラインマスクを除去した後、p-InPクラッド
層と、p-InGaAsキャップ層とを有機金属気相成長法によ
り成長させる工程を有することができる（請求項８）。
【００２０】また、前記半導体レーザの製造方法は、
（１００）n-InP 基板の上面へ、一対の誘電体ストライ
プマスクを[011]方向へパターニングし、マスク開口領
域へ活性層を含む光導波路を有機金属気相成長法によっ
て形成させる工程と、前記活性層を覆うように誘電体マ
スクをパターニングした後、再結合層を有機金属気相成
長法により選択成長させ、前記光導波路のメサトップに
のみ、誘電体セルフアラインマスクを形成した後、p-In
P層，n-InP層，p-InP層からなる電流ブロック層の埋め
込み選択成長を行い、前記誘電体セルフアラインマスク
を除去した後、p-InPクラッド層，p-InGaAsキャップ層
を有機金属気相成長法により成長させる工程を有するこ
とができる（請求項９）。
（１００）n-InP 基板の上面へ、一対の誘電体ストライ
プマスクを[011]方向へパターニングし、マスク開口領
域へ活性層を含む光導波路を有機金属気相成長法によっ
て形成させる工程と、前記活性層を覆うように誘電体マ
スクをパターニングした後、再結合層を有機金属気相成
長法により選択成長させ、前記光導波路のメサトップに
のみ、誘電体セルフアラインマスクを形成した後、p-In
P層，n-InP層，p-InP層からなる電流ブロック層の埋め
込み選択成長を行い、前記誘電体セルフアラインマスク
を除去した後、p-InPクラッド層，p-InGaAsキャップ層
を有機金属気相成長法により成長させる工程を有するこ
とができる（請求項９）。
【００２１】また、前記半導体レーザの製造方法は、
（１００）n-InP 基板の上面へ、一対の誘電体ストライ
プマスクを[011]方向へパターニングし、マスク開口領
域へ活性層を含む光導波路を有機金属気相成長法によっ
て形成させる工程と、前記光導波路のメサトップにの
み、誘電体セルフアラインマスクを形成した後、再結合
層と、p-InP層，n-InP層，p-InP層からなる電流ブロッ
ク層の埋め込み選択成長を行い、前記誘電体セルフアラ
インマスクを除去した後、p-InPクラッド層，p-InGaAs
キャップ層を有機金属気相成長法により成長させる工程
を有することができる（請求項１０）。
（１００）n-InP 基板の上面へ、一対の誘電体ストライ
プマスクを[011]方向へパターニングし、マスク開口領
域へ活性層を含む光導波路を有機金属気相成長法によっ
て形成させる工程と、前記光導波路のメサトップにの
み、誘電体セルフアラインマスクを形成した後、再結合
層と、p-InP層，n-InP層，p-InP層からなる電流ブロッ
ク層の埋め込み選択成長を行い、前記誘電体セルフアラ
インマスクを除去した後、p-InPクラッド層，p-InGaAs
キャップ層を有機金属気相成長法により成長させる工程
を有することができる（請求項１０）。
【００２２】また、前記半導体レーザの製造方法は、
（１００）n-InP 基板の上面へ、誘電体ストライプマス
クを[011]方向へ形成し、その両側へ、再結合層と、p-I
nP層とを有機金属気相成長法により選択成長させる工程
と、前記誘電体ストライプマスクを除去した後、第２の
誘電体マスクをp-InP層上へパターニングし、これを選
択成長マスクとして、n-InP層、および活性層を含む光
導波路を有機金属気相成長法によって形成する工程と、
前記光導波路のメサトップにのみ、誘電体セルフアライ
ンマスクを形成した後、p-InP層，n-InP層，p-InP層か
らなる電流ブロック層の埋め込み選択成長を行い、前記
誘電体セルフアラインマスクを除去した後、p-InPクラ
ッド層と、p-InGaAsキャップ層とを有機金属気相成長法
により成長させる工程を有することができる（請求項１
１）。
（１００）n-InP 基板の上面へ、誘電体ストライプマス
クを[011]方向へ形成し、その両側へ、再結合層と、p-I
nP層とを有機金属気相成長法により選択成長させる工程
と、前記誘電体ストライプマスクを除去した後、第２の
誘電体マスクをp-InP層上へパターニングし、これを選
択成長マスクとして、n-InP層、および活性層を含む光
導波路を有機金属気相成長法によって形成する工程と、
前記光導波路のメサトップにのみ、誘電体セルフアライ
ンマスクを形成した後、p-InP層，n-InP層，p-InP層か
らなる電流ブロック層の埋め込み選択成長を行い、前記
誘電体セルフアラインマスクを除去した後、p-InPクラ
ッド層と、p-InGaAsキャップ層とを有機金属気相成長法
により成長させる工程を有することができる（請求項１
１）。
【００２３】また、前記半導体レーザの製造方法は、
（１００）n-InP 基板の上面へ、再結合層を全面成長さ
せ、前記再結合層上へ第１の誘電体マスクを所定間隔Ｗ
１で形成し、これを選択エッチングマスクとして、前記
再結合層の選択エッチングを行う工程と、第２の誘電体
マスクを、前記再結合層が除去された領域の中央に、所
定開口幅Ｗ２（Ｗ２＜Ｗ１）の開口部ができるようにパ
ターニングし、これを選択成長マスクとして前記開口部
へ、活性層を含む光導波路を有機金属気相成長法によっ
て形成する工程と、前記光導波路のメサトップにのみ、
誘電体セルフアラインマスクを形成した後、p-InP層，n
-InP層，p-InP 層からなる電流ブロック層の埋め込み選
択成長を行い、前記誘電体セルフアラインマスクを除去
した後、p-InPクラッド層と、p-InGaAsキャップ層とを
有機金属気相成長法により成長させる工程を有すること
ができる（請求項１２）。
（１００）n-InP 基板の上面へ、再結合層を全面成長さ
せ、前記再結合層上へ第１の誘電体マスクを所定間隔Ｗ
１で形成し、これを選択エッチングマスクとして、前記
再結合層の選択エッチングを行う工程と、第２の誘電体
マスクを、前記再結合層が除去された領域の中央に、所
定開口幅Ｗ２（Ｗ２＜Ｗ１）の開口部ができるようにパ
ターニングし、これを選択成長マスクとして前記開口部
へ、活性層を含む光導波路を有機金属気相成長法によっ
て形成する工程と、前記光導波路のメサトップにのみ、
誘電体セルフアラインマスクを形成した後、p-InP層，n
-InP層，p-InP 層からなる電流ブロック層の埋め込み選
択成長を行い、前記誘電体セルフアラインマスクを除去
した後、p-InPクラッド層と、p-InGaAsキャップ層とを
有機金属気相成長法により成長させる工程を有すること
ができる（請求項１２）。
【００２４】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。
を参照して説明する。
【００２５】（第１の実施の形態）図１は、本発明の第
１の実施の形態に係る半導体レーザの製造方法を示すた
めの製造工程順の断面図である。図２は、本発明の第１
の実施の形態に係る半導体レーザの全体構造を示すため
の外観図である。
１の実施の形態に係る半導体レーザの製造方法を示すた
めの製造工程順の断面図である。図２は、本発明の第１
の実施の形態に係る半導体レーザの全体構造を示すため
の外観図である。
【００２６】図１（ａ）に示す工程では、（１００）n-
InP 基板１の上面へ、有機金属気相成長法（MOVPE： Me
tal-organic vapor phase epitaxy、以下、「MOVPE 選
択成長法」と略称する）により、バンドギャップ波長1.
20μmで膜厚0.10μmのInGaAsP再結合層２と、p-InP層３
とを全面成長させる。続いて、一対のSiO2マスク４のス
トライプマスクを[011]方向へ間隔1.5μmでパターニン
グする。
InP 基板１の上面へ、有機金属気相成長法（MOVPE： Me
tal-organic vapor phase epitaxy、以下、「MOVPE 選
択成長法」と略称する）により、バンドギャップ波長1.
20μmで膜厚0.10μmのInGaAsP再結合層２と、p-InP層３
とを全面成長させる。続いて、一対のSiO2マスク４のス
トライプマスクを[011]方向へ間隔1.5μmでパターニン
グする。
【００２７】図１（ｂ）に示す工程では、これを選択エ
ッチングマスクとして、p-InP層３と、InGaAsP再結合層
２とを選択的にエッチング除去する。図１（ｃ）に示す
工程では、上記一対のSiO2マスク４を今度は選択成長マ
スクとして使用し、n-InP層６と、1.0%の圧縮歪を導入
した5nm厚のIn.881Ga.119As.567P.433井戸層と10nm厚In
0.810Ga0.190A0.405P0.595バリア層が６周期から成り1.
29μmのフォトルミネッンス波長を持つＭＱＷ活性層５
を含む光導波路構造を、MOVPE選択成長法によって形成
する。
ッチングマスクとして、p-InP層３と、InGaAsP再結合層
２とを選択的にエッチング除去する。図１（ｃ）に示す
工程では、上記一対のSiO2マスク４を今度は選択成長マ
スクとして使用し、n-InP層６と、1.0%の圧縮歪を導入
した5nm厚のIn.881Ga.119As.567P.433井戸層と10nm厚In
0.810Ga0.190A0.405P0.595バリア層が６周期から成り1.
29μmのフォトルミネッンス波長を持つＭＱＷ活性層５
を含む光導波路構造を、MOVPE選択成長法によって形成
する。
【００２８】図１（ｄ）に示す工程では、光導波路のメ
サトップにのみSiO2層７のセルフアラインマスクを形成
した後、p-InP 層８，n-InP 層９，p-InP 層１０からな
る電流ブロック層１３の埋め込み選択成長を行う。最後
に、SiO2層７を除去した後、p-InPクラッド層１１と、p
-InGaAsキャップ層１２とをMOVPE法により成長させ、ｎ
基板とp-キャップ層に電極を形成して、図２に全体構造
を示す半導体レーザを得る。
サトップにのみSiO2層７のセルフアラインマスクを形成
した後、p-InP 層８，n-InP 層９，p-InP 層１０からな
る電流ブロック層１３の埋め込み選択成長を行う。最後
に、SiO2層７を除去した後、p-InPクラッド層１１と、p
-InGaAsキャップ層１２とをMOVPE法により成長させ、ｎ
基板とp-キャップ層に電極を形成して、図２に全体構造
を示す半導体レーザを得る。
【００２９】作製した半導体レーザを共振器長300μmに
切り出し、後端面に90%の高反射膜コーティングを施
し、AlNヒートシンクに融着した後、レーザ特性の測定
を行った。25℃、85℃におけるしきい値電流は、各々、
4mA、10mA、同温度でのスロープ効率は、各々0.60W/A、
0.50W/Aとなり、高温の85℃においても、低しきい値、
高効率動作が確認された。また、85℃における15mW光出
力動作時の駆動電流は41mAとなり、優れた光出力特性を
確認した。
切り出し、後端面に90%の高反射膜コーティングを施
し、AlNヒートシンクに融着した後、レーザ特性の測定
を行った。25℃、85℃におけるしきい値電流は、各々、
4mA、10mA、同温度でのスロープ効率は、各々0.60W/A、
0.50W/Aとなり、高温の85℃においても、低しきい値、
高効率動作が確認された。また、85℃における15mW光出
力動作時の駆動電流は41mAとなり、優れた光出力特性を
確認した。
【００３０】（第２の実施の形態）図３は、本発明の第
２の実施の形態に係る半導体レーザの製造方法を示すた
めの製造工程順の断面図である。
２の実施の形態に係る半導体レーザの製造方法を示すた
めの製造工程順の断面図である。
【００３１】図３（ａ）に示す工程では、（１００）n-
InP 基板３１の上面へ、一対のSiO2層３４のストライプ
マスクを[011]方向へ間隔1.5μmでパターニングし、マ
スク開口領域へ、1.0%の圧縮歪を導入した5nm厚のIn
0.881Ga0.119As0.567P0.433井戸層と10nm厚In0.810Ga
0.190As0.405P0.595バリア層が６周期から成り1.29μm
のフォトルミネッセンス波長を持つＭＱＷ活性層３５を
含む光導波路構造をMOVPE選択成長法によって形成す
る。
InP 基板３１の上面へ、一対のSiO2層３４のストライプ
マスクを[011]方向へ間隔1.5μmでパターニングし、マ
スク開口領域へ、1.0%の圧縮歪を導入した5nm厚のIn
0.881Ga0.119As0.567P0.433井戸層と10nm厚In0.810Ga
0.190As0.405P0.595バリア層が６周期から成り1.29μm
のフォトルミネッセンス波長を持つＭＱＷ活性層３５を
含む光導波路構造をMOVPE選択成長法によって形成す
る。
【００３２】図３（ｂ）に示す工程では、ＭＱＷ活性層
３５を覆うようにSiO2マスク３１４をパターニングした
後、バンドギャップ波長1.20μmで膜厚0.10μmのInGaAs
P再結合層３２をMOVPE選択成長法により選択成長させ
る。
３５を覆うようにSiO2マスク３１４をパターニングした
後、バンドギャップ波長1.20μmで膜厚0.10μmのInGaAs
P再結合層３２をMOVPE選択成長法により選択成長させ
る。
【００３３】図３（ｃ）に示す工程では、光導波路のメ
サトップにのみSiO2層３７のセルフアラインマスクを形
成した後、p-InP 層３８，n-InP 層３９，p-InP 層３１
０からなる電流ブロック層３１３の埋め込み選択成長を
行う。最後に、SiO2層３７を除去した後、p-InPクラッ
ド層３１１と、p-InGaAsキャップ層３１２とをMOVPE法
により成長させ、ｎ基板とp-キャップ層に電極を形成し
て、図３（ｄ）に示す半導体レーザを得る。
サトップにのみSiO2層３７のセルフアラインマスクを形
成した後、p-InP 層３８，n-InP 層３９，p-InP 層３１
０からなる電流ブロック層３１３の埋め込み選択成長を
行う。最後に、SiO2層３７を除去した後、p-InPクラッ
ド層３１１と、p-InGaAsキャップ層３１２とをMOVPE法
により成長させ、ｎ基板とp-キャップ層に電極を形成し
て、図３（ｄ）に示す半導体レーザを得る。
【００３４】作製した半導体レーザを共振器長300μmに
切り出し、後端面に90%の高反射膜コーティングを施
し、AlNヒートシンクに融着した後、レーザ特性の測定
を行った。25℃、85℃におけるしきい値電流は、各々3.
9mA、9.8mA、同温度でのスロープ効率は各々0.61W/A、
0.51W/Aとなり、高温の85℃においても、低しきい値、
高効率動作が確認された。また、85℃における15mW光出
力動作時の駆動電流は40mAとなり、優れた光出力特性を
確認した。
切り出し、後端面に90%の高反射膜コーティングを施
し、AlNヒートシンクに融着した後、レーザ特性の測定
を行った。25℃、85℃におけるしきい値電流は、各々3.
9mA、9.8mA、同温度でのスロープ効率は各々0.61W/A、
0.51W/Aとなり、高温の85℃においても、低しきい値、
高効率動作が確認された。また、85℃における15mW光出
力動作時の駆動電流は40mAとなり、優れた光出力特性を
確認した。
【００３５】（第３の実施の形態）図４は、本発明の第
３の実施の形態に係る半導体レーザの製造方法を示すた
めの製造工程順の断面図である。
３の実施の形態に係る半導体レーザの製造方法を示すた
めの製造工程順の断面図である。
【００３６】図４（ａ）に示す工程では、（１００）n-
InP基板１の上面へ、一対のSiO2マスク４４のストライ
プマスクを[011]方向へ間隔1.5μmでパターニングし、
マスク開口領域へ、1.0%の圧縮歪を導入した5nm厚のIn
0.881Ga0.119As0.567P0.433井戸層と10nm厚In0.810Ga
0.190As0.405P0.595バリア層が６周期から成り1.29μm
のフォトルミネッセンス波長を持つＭＱＷ活性層４５を
含む光導波路構造を、MOVPE選択成長法によって形成す
る。
InP基板１の上面へ、一対のSiO2マスク４４のストライ
プマスクを[011]方向へ間隔1.5μmでパターニングし、
マスク開口領域へ、1.0%の圧縮歪を導入した5nm厚のIn
0.881Ga0.119As0.567P0.433井戸層と10nm厚In0.810Ga
0.190As0.405P0.595バリア層が６周期から成り1.29μm
のフォトルミネッセンス波長を持つＭＱＷ活性層４５を
含む光導波路構造を、MOVPE選択成長法によって形成す
る。
【００３７】図４（ｂ）に示す工程では、光導波路のメ
サトップにのみSiO2層４７のセルフアラインマスクを形
成した後、バンドギャップ波長1.20μmで膜厚0.10μmの
InGaAsP再結合層４２と、p-InP 層４８，n-InP 層４
９，p-InP 層４１０からなる電流ブロック層４１３の埋
め込み選択成長を行う。最後に、SiO2層４７を除去した
後、p-InPクラッド層４１１と、p-InGaAsキャップ層４
１２とをMOVPE法により成長させ、ｎ基板、p-キャップ
層に電極を形成して、図４（ｃ）に示す半導体レーザを
得る。
サトップにのみSiO2層４７のセルフアラインマスクを形
成した後、バンドギャップ波長1.20μmで膜厚0.10μmの
InGaAsP再結合層４２と、p-InP 層４８，n-InP 層４
９，p-InP 層４１０からなる電流ブロック層４１３の埋
め込み選択成長を行う。最後に、SiO2層４７を除去した
後、p-InPクラッド層４１１と、p-InGaAsキャップ層４
１２とをMOVPE法により成長させ、ｎ基板、p-キャップ
層に電極を形成して、図４（ｃ）に示す半導体レーザを
得る。
【００３８】作製した半導体レーザを共振器長300μmに
切り出し、後端面に90%の高反射膜コーティングを施
し、AlNヒートシンクに融着した後、レーザ特性の測定
を行った。25℃、85℃におけるしきい値電流は、各々4m
A、10mA、同温度でのスロープ効率は各々0.58W/A、0.49
W/Aとなり、高温の85℃においても、低しきい値、高効
率動作が確認された。また、85℃における15mW光出力動
作時の駆動電流は42mAとなり、優れた光出力特性を確認
した。
切り出し、後端面に90%の高反射膜コーティングを施
し、AlNヒートシンクに融着した後、レーザ特性の測定
を行った。25℃、85℃におけるしきい値電流は、各々4m
A、10mA、同温度でのスロープ効率は各々0.58W/A、0.49
W/Aとなり、高温の85℃においても、低しきい値、高効
率動作が確認された。また、85℃における15mW光出力動
作時の駆動電流は42mAとなり、優れた光出力特性を確認
した。
【００３９】（第４の実施の形態）図５は、本発明の第
４の実施の形態に係る半導体レーザの製造方法を示すた
めの製造工程順の断面図である。
４の実施の形態に係る半導体レーザの製造方法を示すた
めの製造工程順の断面図である。
【００４０】図５（ａ）に示す工程では、（１００）n-
InP基板５１の上面へ、幅1μmのSiO2マスク５１４のス
トライプマスクを[011]方向へ形成し、その両側へ、バ
ンドギャップ波長1.20μmで膜厚0.10μmのInGaAsP再結
合層５２と、p-InP層５３とをMOVPE選択成長法により、
選択成長させる。
InP基板５１の上面へ、幅1μmのSiO2マスク５１４のス
トライプマスクを[011]方向へ形成し、その両側へ、バ
ンドギャップ波長1.20μmで膜厚0.10μmのInGaAsP再結
合層５２と、p-InP層５３とをMOVPE選択成長法により、
選択成長させる。
【００４１】図５（ｂ）に示す工程では、SiO2マスク５
１４を除去した後、第２のSiO2マスク５４をp-InP層５
３上へパターニングし、これを選択成長マスクとして、
n-InP層５６、および1.0%の圧縮歪を導入した5nm厚のIn
0.881Ga0.119As0.567P0.433井戸層と10nm厚In0.810Ga
0.190As0.405P0.595バリア層が６周期から成り1.29μm
のフォトルミネッセンス波長を持つＭＱＷ活性層５５を
含む光導波路構造をMOVPE選択成長法によって形成す
る。
１４を除去した後、第２のSiO2マスク５４をp-InP層５
３上へパターニングし、これを選択成長マスクとして、
n-InP層５６、および1.0%の圧縮歪を導入した5nm厚のIn
0.881Ga0.119As0.567P0.433井戸層と10nm厚In0.810Ga
0.190As0.405P0.595バリア層が６周期から成り1.29μm
のフォトルミネッセンス波長を持つＭＱＷ活性層５５を
含む光導波路構造をMOVPE選択成長法によって形成す
る。
【００４２】図５（ｃ）に示す工程では、光導波路のメ
サトップにのみSiO2マスク５７のセルフアラインマスク
を形成した後、p-InP 層５８，n-InP 層５９，p-InP 層
１０からなる電流ブロック層５１３の埋め込み選択成長
を行う。最後に、SiO2層５７を除去した後、p-InPクラ
ッド層１１と、p-InGaAsキャップ層５１２とをMOVPE法
により成長させ、ｎ基板、p-キャップ層に電極を形成し
て、図５（ｄ）に示す半導体レーザを得る。
サトップにのみSiO2マスク５７のセルフアラインマスク
を形成した後、p-InP 層５８，n-InP 層５９，p-InP 層
１０からなる電流ブロック層５１３の埋め込み選択成長
を行う。最後に、SiO2層５７を除去した後、p-InPクラ
ッド層１１と、p-InGaAsキャップ層５１２とをMOVPE法
により成長させ、ｎ基板、p-キャップ層に電極を形成し
て、図５（ｄ）に示す半導体レーザを得る。
【００４３】作製した半導体レーザを共振器長300μmに
切り出し、後端面に90%の高反射膜コーティングを施
し、AlNヒートシンクに融着した後、レーザ特性の測定
を行った。25℃、85℃におけるしきい値電流は各々4m
A、10mA、同温度でのスロープ効率は各々0.60W/A、0.50
W/Aとなり、高温の85℃においても、低しきい値、高効
率動作が確認された。また、85℃における15mW光出力動
作時の駆動電流は41mAであり、優れた光出力特性を確認
した。
切り出し、後端面に90%の高反射膜コーティングを施
し、AlNヒートシンクに融着した後、レーザ特性の測定
を行った。25℃、85℃におけるしきい値電流は各々4m
A、10mA、同温度でのスロープ効率は各々0.60W/A、0.50
W/Aとなり、高温の85℃においても、低しきい値、高効
率動作が確認された。また、85℃における15mW光出力動
作時の駆動電流は41mAであり、優れた光出力特性を確認
した。
【００４４】（第５の実施の形態）図６は、本発明の第
５の実施の形態に係る半導体レーザの製造方法を示すた
めの製造工程順の断面図である。
５の実施の形態に係る半導体レーザの製造方法を示すた
めの製造工程順の断面図である。
【００４５】図６（ａ）に示す工程では、（１００）n-
InP基板１の上面へ、バンドギャップ波長1.20μmで膜厚
0.10μmのInGaAsP再結合層６２を全面成長させる。図６
（ｂ）に示す工程では、InGaAsP再結合層６２上へSiO2
マスク６１４を間隔3μmで形成し、これを選択エッチン
グマスクとして、InGaAsP再結合層６２の選択エッチン
グを行う。
InP基板１の上面へ、バンドギャップ波長1.20μmで膜厚
0.10μmのInGaAsP再結合層６２を全面成長させる。図６
（ｂ）に示す工程では、InGaAsP再結合層６２上へSiO2
マスク６１４を間隔3μmで形成し、これを選択エッチン
グマスクとして、InGaAsP再結合層６２の選択エッチン
グを行う。
【００４６】図６（ｃ）に示す工程では、第２のSiO2マ
スク６２４を、InGaAsP再結合層６２が除去された領域
の中央に、開口部（但し、開口幅約1.5nm ）ができるよ
うにパターニングし、これを選択成長マスクとして、前
記開口部へ、1.0%の圧縮歪を導入した5nm厚のIn0.881Ga
0.119As0.567P0.433井戸層と10nm厚In0.810Ga0.190As
0.405P0.595バリア層が６周期から成り1.29μmのフォト
ルミネッセンス波長を持つＭＱＷ活性層６５を含む光導
波路構造をMOVPE選択成長法によって形成する。
スク６２４を、InGaAsP再結合層６２が除去された領域
の中央に、開口部（但し、開口幅約1.5nm ）ができるよ
うにパターニングし、これを選択成長マスクとして、前
記開口部へ、1.0%の圧縮歪を導入した5nm厚のIn0.881Ga
0.119As0.567P0.433井戸層と10nm厚In0.810Ga0.190As
0.405P0.595バリア層が６周期から成り1.29μmのフォト
ルミネッセンス波長を持つＭＱＷ活性層６５を含む光導
波路構造をMOVPE選択成長法によって形成する。
【００４７】図６（ｄ）に示す工程では、次に、光導波
路のメサトップにのみSiO2マスク６７のセルフアライン
マスクを形成した後、p-InP 層６８，n-InP 層６９，p-
InP層６１０からなる電流ブロック層６１３の埋め込み
選択成長を行う。最後に、SiO2マスク６７を除去した
後、p-InPクラッド層６１１と、p-InGaAsキャップ層６
１２とをMOVPE法により成長させ、ｎ基板、p-キャップ
層に電極を形成して、図６（ｅ）に示す半導体レーザを
得る。
路のメサトップにのみSiO2マスク６７のセルフアライン
マスクを形成した後、p-InP 層６８，n-InP 層６９，p-
InP層６１０からなる電流ブロック層６１３の埋め込み
選択成長を行う。最後に、SiO2マスク６７を除去した
後、p-InPクラッド層６１１と、p-InGaAsキャップ層６
１２とをMOVPE法により成長させ、ｎ基板、p-キャップ
層に電極を形成して、図６（ｅ）に示す半導体レーザを
得る。
【００４８】作製した半導体レーザを共振器長300μmに
切り出し、後端面に90%の高反射膜コーティングを施
し、AlNヒートシンクに融着した後、レーザ特性の測定
を行った。25℃、85℃におけるしきい値電流は、各々4m
A、10mA、同温度でのスロープ効率は各々0.60W/A、0.50
W/Aとなり、高温の85℃においても、低しきい値、高効
率動作が確認された。また、85℃における15mW光出力動
作時の駆動電流は41mAであり、優れた光出力特性を確認
した。
切り出し、後端面に90%の高反射膜コーティングを施
し、AlNヒートシンクに融着した後、レーザ特性の測定
を行った。25℃、85℃におけるしきい値電流は、各々4m
A、10mA、同温度でのスロープ効率は各々0.60W/A、0.50
W/Aとなり、高温の85℃においても、低しきい値、高効
率動作が確認された。また、85℃における15mW光出力動
作時の駆動電流は41mAであり、優れた光出力特性を確認
した。
【００４９】（第６の実施の形態）本発明の第６の実施
の形態に係る半導体レーザの製造方法を示すための製造
工程順の断面図は、本発明の第１の実施の形態に係る半
導体レーザの製造方法を示すための製造工程順の断面図
と同じである。以下、図１を参照して本発明の第６の実
施の形態に係る半導体レーザの製造工程について説明す
る。
の形態に係る半導体レーザの製造方法を示すための製造
工程順の断面図は、本発明の第１の実施の形態に係る半
導体レーザの製造方法を示すための製造工程順の断面図
と同じである。以下、図１を参照して本発明の第６の実
施の形態に係る半導体レーザの製造工程について説明す
る。
【００５０】図１（ａ）に示す工程では、（１００）n-
InP 基板１の上面へ、MOVPE選択成長法により、（バン
ドギャップ波長1.20μmで膜厚0.10μmのInGaAsP再結合
層２と、p-InP層３とを全面成長させる。続いて、一対
のSiO2マスク４のストライプマスクを[011]方向へ間隔
1.5μmでパターニングする。
InP 基板１の上面へ、MOVPE選択成長法により、（バン
ドギャップ波長1.20μmで膜厚0.10μmのInGaAsP再結合
層２と、p-InP層３とを全面成長させる。続いて、一対
のSiO2マスク４のストライプマスクを[011]方向へ間隔
1.5μmでパターニングする。
【００５１】図１（ｂ）に示す工程では、これを選択エ
ッチングマスクとして、p-InP 層３と、InGaAsP再結合
層２とを選択的にエッチング除去する。図１（ｃ）に示
す工程では、上記一対のSiO2マスク４を今度は選択成長
マスクとして使用し、n-InP層６と、4nm厚のIn0.767Ga
0.233As0.808P0.192井戸層と10nm厚In0.760Ga0.240As
0.511P0.489バリア層4周期から成り、1.45μmのPL波長
を持つＭＱＷ活性層５を含む光導波路構造をMOVPE選択
成長法によって形成する。
ッチングマスクとして、p-InP 層３と、InGaAsP再結合
層２とを選択的にエッチング除去する。図１（ｃ）に示
す工程では、上記一対のSiO2マスク４を今度は選択成長
マスクとして使用し、n-InP層６と、4nm厚のIn0.767Ga
0.233As0.808P0.192井戸層と10nm厚In0.760Ga0.240As
0.511P0.489バリア層4周期から成り、1.45μmのPL波長
を持つＭＱＷ活性層５を含む光導波路構造をMOVPE選択
成長法によって形成する。
【００５２】図１（ｄ）に示す工程では、光導波路のメ
サトップにのみSiO2マスク７のセルフアラインマスクを
形成した後、p-InP 層８，n-InP 層９，p-InP 層１０か
らなる電流ブロック層１３の埋め込み選択成長を行う。
最後に、SiO2層７を除去した後、p-InPクラッド層１１
と、p-InGaAsキャップ層１２とをMOVPE法により成長さ
せ、ｎ基板、p-キャップ層に電極を形成して、図２に全
体構造を示す半導体レーザを得る。
サトップにのみSiO2マスク７のセルフアラインマスクを
形成した後、p-InP 層８，n-InP 層９，p-InP 層１０か
らなる電流ブロック層１３の埋め込み選択成長を行う。
最後に、SiO2層７を除去した後、p-InPクラッド層１１
と、p-InGaAsキャップ層１２とをMOVPE法により成長さ
せ、ｎ基板、p-キャップ層に電極を形成して、図２に全
体構造を示す半導体レーザを得る。
【００５３】作製した半導体レーザを共振器長1200μm
に切り出し、後端面に96%の高反射膜コーティング、前
端面に4%の低反射膜コーティングを施し、AlNヒートシ
ンクに融着した後、レーザ特性の測定を行った。25℃に
おいて、しきい値電流は22mA、スロープ効率は0.53W/A
であった。また、500mA電流注入時の光出力は240mW、最
大光出力は1600mA電流注入時に395mWと非常に大きい光
出力が得られた。
に切り出し、後端面に96%の高反射膜コーティング、前
端面に4%の低反射膜コーティングを施し、AlNヒートシ
ンクに融着した後、レーザ特性の測定を行った。25℃に
おいて、しきい値電流は22mA、スロープ効率は0.53W/A
であった。また、500mA電流注入時の光出力は240mW、最
大光出力は1600mA電流注入時に395mWと非常に大きい光
出力が得られた。
【００５４】以上の実施の形態では、ＩｎＧａＡｓＰ系
半導体レーザについてのみ説明したが、本発明の内容は
これに限定されるものではなく、ＩｎＧａＡｌＡｓ系、
ＩｎＧａＡｌＰ系、ＧａＮ系、ＩｎＳｂ系、ＺｎＳＳｅ
系等のＩＩＩ−Ｖ族およびＩＩ−ＶＩ族半導体材料全般
に適用可能であり、また応用デバイスも、光変調器、光
増幅器、光スイッチ、光検出器等の埋め込み型導波路光
半導体デバイス全般に適用可能である。
半導体レーザについてのみ説明したが、本発明の内容は
これに限定されるものではなく、ＩｎＧａＡｌＡｓ系、
ＩｎＧａＡｌＰ系、ＧａＮ系、ＩｎＳｂ系、ＺｎＳＳｅ
系等のＩＩＩ−Ｖ族およびＩＩ−ＶＩ族半導体材料全般
に適用可能であり、また応用デバイスも、光変調器、光
増幅器、光スイッチ、光検出器等の埋め込み型導波路光
半導体デバイス全般に適用可能である。
【００５５】
【発明の効果】以上に説明したとおり、本発明に係る半
導体レーザは、半導体基板上のpnpnサイリスタ構造から
なる電流ブロック層を備えた埋め込み型(BH:buried het
ero)の半導体レーザで、光導波路内に上下のクラッド層
に挟まれた活性層を有し、かつ電流ブロック層に挿入さ
れるDC-PBH (Double-channel planar-buried-hetero)構
造は、活性層とは異なる設計・製造工程により形成され
た、活性層とは異なる組成と層構造を持つ再結合層を備
えている半導体レーザなので、再結合層が活性層とは独
立な構造となり、活性層よりワイドギャップな構造とし
て設置したことにより、再結合層自体への漏れ電流が抑
制され、その結果、高温・高バイアス条件下においても
漏れ電流が少なくなり、低しきい値、高効率動作が可能
である。
導体レーザは、半導体基板上のpnpnサイリスタ構造から
なる電流ブロック層を備えた埋め込み型(BH:buried het
ero)の半導体レーザで、光導波路内に上下のクラッド層
に挟まれた活性層を有し、かつ電流ブロック層に挿入さ
れるDC-PBH (Double-channel planar-buried-hetero)構
造は、活性層とは異なる設計・製造工程により形成され
た、活性層とは異なる組成と層構造を持つ再結合層を備
えている半導体レーザなので、再結合層が活性層とは独
立な構造となり、活性層よりワイドギャップな構造とし
て設置したことにより、再結合層自体への漏れ電流が抑
制され、その結果、高温・高バイアス条件下においても
漏れ電流が少なくなり、低しきい値、高効率動作が可能
である。
【００５６】また、本発明に係る半導体レーザの製造方
法は、半導体基板上のpnpnサイリスタ構造からなる電流
ブロック層を備えた埋め込み型(BH:buried hetero)の半
導体レーザで、光導波路内に上下のクラッド層に挟んで
活性層を形成し、かつ電流ブロック層に挿入されるDC-P
BH(Double-channel planar-buried-hetero)構造に活性
層とは異なる組成と層構造を持つ再結合層を活性層とは
異なる設計・製造工程により形成すること、を特徴とす
る半導体レーザの製造方法であるので、上記のように、
低しきい値、高効率動作が可能な高性能半導体レーザが
製造できる。
法は、半導体基板上のpnpnサイリスタ構造からなる電流
ブロック層を備えた埋め込み型(BH:buried hetero)の半
導体レーザで、光導波路内に上下のクラッド層に挟んで
活性層を形成し、かつ電流ブロック層に挿入されるDC-P
BH(Double-channel planar-buried-hetero)構造に活性
層とは異なる組成と層構造を持つ再結合層を活性層とは
異なる設計・製造工程により形成すること、を特徴とす
る半導体レーザの製造方法であるので、上記のように、
低しきい値、高効率動作が可能な高性能半導体レーザが
製造できる。
【図１】 本発明の第１と第２の実施の形態に係る半導
体レーザの製造方法を示すための製造工程順の断面図で
ある。
体レーザの製造方法を示すための製造工程順の断面図で
ある。
【図２】 本発明の第１の実施の形態に係る半導体レー
ザの全体構造を示すための外観図である。
ザの全体構造を示すための外観図である。
【図３】 本発明の第２の実施の形態に係る半導体レー
ザの製造方法を示すための製造工程順の断面図である。
ザの製造方法を示すための製造工程順の断面図である。
【図４】 本発明の第３の実施の形態に係る半導体レー
ザの製造方法を示すための製造工程順の断面図である。
ザの製造方法を示すための製造工程順の断面図である。
【図５】 本発明の第４の実施の形態に係る半導体レー
ザの製造方法を示すための製造工程順の断面図である。
ザの製造方法を示すための製造工程順の断面図である。
【図６】 本発明の第５の実施の形態に係る半導体レー
ザの製造方法を示すための製造工程順の断面図である。
ザの製造方法を示すための製造工程順の断面図である。
１，３１，４１，５１，６１ n-InP基板 ２，３２，４２，５２，６２ InGaAsP再結合層 ３，８，１０，３８，４８，５３，５８，６８，３１
０，４１０，５１０，６１０ p-InP層 ４，７，３４，３７，４４，４７，５４，５７，６７，
３１４，５１４，６１４，６２４ SiO2マスク ５，３５，４５，５５，６５ ＭＱＷ活性層 ６，９，３９，４９，５６，５９，６９ n-InP層 １１，３１１，４１１，５１１，６１１ p-InPクラッ
ド層 １２，３１２，４１２，５１２，６１２ p-InGaAsキャ
ップ層 １３，３１３，４１３，５１３，６１３ 電流ブロック
層
０，４１０，５１０，６１０ p-InP層 ４，７，３４，３７，４４，４７，５４，５７，６７，
３１４，５１４，６１４，６２４ SiO2マスク ５，３５，４５，５５，６５ ＭＱＷ活性層 ６，９，３９，４９，５６，５９，６９ n-InP層 １１，３１１，４１１，５１１，６１１ p-InPクラッ
ド層 １２，３１２，４１２，５１２，６１２ p-InGaAsキャ
ップ層 １３，３１３，４１３，５１３，６１３ 電流ブロック
層
Claims (12)
- 【請求項１】 半導体基板上のpnpnサイリスタ構造から
なる電流ブロック層を備えた埋め込み型(BH:buried het
ero)の半導体レーザであって、 光導波路内に上下のクラッド層に挟まれた活性層を有
し、 かつ前記電流ブロック層に挿入されるDC-PBH (Double-c
hannel planar-buried-hetero)構造は、前記活性層とは
異なる設計・製造工程により形成された、前記活性層と
は異なる組成と層構造を持つ再結合層を備えているこ
と、 を特徴とする半導体レーザ。 - 【請求項２】 前記半導体基板は、n-InP基板であるこ
と、 を特徴とする請求項１記載の半導体レーザ。 - 【請求項３】 前記再結合層は、前記基板とｐ型ブロッ
ク層との間に挿入された前記電流ブロック層よりもナロ
ーギャップな半導体層であること、 を特徴とする請求項１又は請求項２記載の半導体レー
ザ。 - 【請求項４】 前記クラッド層は、n-InP層とp-InP層で
あること、 を特徴とする請求項１〜請求項３のいずれか１項に記載
の半導体レーザ。 - 【請求項５】 前記活性層は、請求項３記載の再結合層
とは異なる組成と層構造であること、 を特徴とする請求項１〜請求項４のいずれか１項に記載
の半導体レーザ。 - 【請求項６】 前記再結合層は、1.20μmのバンドギャ
ップ波長と0.10μmの膜厚を持つこと、 を特徴とする請求項１〜請求項５のいずれか１項に記載
の半導体レーザ。 - 【請求項７】 半導体基板上のpnpnサイリスタ構造から
なる電流ブロック層を備えた埋め込み型(BH:buried het
ero)の半導体レーザであって、 光導波路内に上下のクラッド層に挟んで活性層を形成
し、 かつ前記電流ブロック層に挿入されるDC-PBH(Double-ch
annel planar-buried-hetero)構造に前記活性層とは異
なる組成と層構造を持つ再結合層を前記活性層とは異な
る設計・製造工程により形成すること、 を特徴とする半導体レーザの製造方法。 - 【請求項８】 （１００）n-InP基板の上面へ、有機金
属気相成長法により、再結合層と、p-InP層とを全面成
長させる工程と、 一対の誘電体ストライプマスクを[011]方向へパターニ
ングしたものを選択エッチングマスクとして、p-InP層
と再結合層とを除去する工程と、活性層を含む光導波路
を有機金属気相成長法により形成する工程と、 前記光導波路のメサトップにのみ、誘電体セルフアライ
ンマスクを形成した後、p-InP層，n-InP層，p-InP層か
らなる電流ブロック層の埋め込み選択成長を行い、前記
誘電体セルフアラインマスクを除去した後、p-InPクラ
ッド層と、p-InGaAsキャップ層とを有機金属気相成長法
により成長させる工程を有すること、 を特徴とする請求項７記載の半導体レーザの製造方法。 - 【請求項９】 （１００）n-InP基板の上面へ、一対の
誘電体ストライプマスクを[011]方向へパターニング
し、マスク開口領域へ活性層を含む光導波路を有機金属
気相成長法によって形成させる工程と、 前記活性層を覆うように誘電体マスクをパターニングし
た後、再結合層を有機金属気相成長法により選択成長さ
せ、前記光導波路のメサトップにのみ、誘電体セルフア
ラインマスクを形成した後、p-InP層，n-InP層，p-InP
層からなる電流ブロック層の埋め込み選択成長を行い、
前記誘電体セルフアラインマスクを除去した後、p-InP
クラッド層，p-InGaAsキャップ層を有機金属気相成長法
により成長させる工程を有すること、 を特徴とする請求項７記載の半導体レーザの製造方法。 - 【請求項１０】 （１００）n-InP 基板の上面へ、一対
の誘電体ストライプマスクを[011]方向へパターニング
し、マスク開口領域へ活性層を含む光導波路を有機金属
気相成長法によって形成させる工程と、 前記光導波路のメサトップにのみ、誘電体セルフアライ
ンマスクを形成した後、再結合層と、p-InP層，n-InP
層，p-InP層からなる電流ブロック層の埋め込み選択成
長を行い、前記誘電体セルフアラインマスクを除去した
後、p-InPクラッド層，p-InGaAsキャップ層を有機金属
気相成長法により成長させる工程を有すること、 を特徴とする請求項７記載の半導体レーザの製造方法。 - 【請求項１１】 （１００）n-InP 基板の上面へ、誘電
体ストライプマスクを[011]方向へ形成し、その両側
へ、再結合層と、p-InP層とを有機金属気相成長法によ
り選択成長させる工程と、 前記誘電体ストライプマスクを除去した後、第２の誘電
体マスクをp-InP層上へパターニングし、これを選択成
長マスクとして、n-InP層、および活性層を含む光導波
路を有機金属気相成長法によって形成する工程と、 前記光導波路のメサトップにのみ、誘電体セルフアライ
ンマスクを形成した後、p-InP層，n-InP層，p-InP層か
らなる電流ブロック層の埋め込み選択成長を行い、前記
誘電体セルフアラインマスクを除去した後、p-InPクラ
ッド層と、p-InGaAsキャップ層とを有機金属気相成長法
により成長させる工程を有すること、 を特徴とする請求項７記載の半導体レーザの製造方法。 - 【請求項１２】 （１００）n-InP 基板の上面へ、再結
合層を全面成長させ、前記再結合層上へ第１の誘電体マ
スクを所定間隔Ｗ１で形成し、これを選択エッチングマ
スクとして、前記再結合層の選択エッチングを行う工程
と、 第２の誘電体マスクを、前記再結合層が除去された領域
の中央に、所定開口幅Ｗ２（Ｗ２＜Ｗ１）の開口部がで
きるようにパターニングし、これを選択成長マスクとし
て前記開口部へ、活性層を含む光導波路を有機金属気相
成長法によって形成する工程と、 前記光導波路のメサトップにのみ、誘電体セルフアライ
ンマスクを形成した後、p-InP層，n-InP層，p-InP 層か
らなる電流ブロック層の埋め込み選択成長を行い、前記
誘電体セルフアラインマスクを除去した後、p-InPクラ
ッド層と、p-InGaAsキャップ層とを有機金属気相成長法
により成長させる工程を有すること、 を特徴とする請求項７記載の半導体レーザの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24821798A JP3241002B2 (ja) | 1998-09-02 | 1998-09-02 | 半導体レーザの製造方法 |
| US09/386,873 US6350629B1 (en) | 1998-09-02 | 1999-08-31 | Optical semiconductor device having active layer and carrier recombination layer different from each other |
| US10/002,083 US20020042155A1 (en) | 1998-09-02 | 2001-11-01 | Optical semiconductor device having active layer and carrier recombination layer different from each other |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24821798A JP3241002B2 (ja) | 1998-09-02 | 1998-09-02 | 半導体レーザの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000077780A true JP2000077780A (ja) | 2000-03-14 |
| JP3241002B2 JP3241002B2 (ja) | 2001-12-25 |
Family
ID=17174932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24821798A Expired - Fee Related JP3241002B2 (ja) | 1998-09-02 | 1998-09-02 | 半導体レーザの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6350629B1 (ja) |
| JP (1) | JP3241002B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1225670B1 (en) * | 2001-01-18 | 2008-10-22 | Avago Technologies Fiber IP (Singapore) Pte. Ltd. | Semiconductor device with current confinement structure |
| US7393710B2 (en) * | 2004-10-26 | 2008-07-01 | Samsung Electro-Mechanics Co., Ltd | Fabrication method of multi-wavelength semiconductor laser device |
| CN101888060B (zh) * | 2010-06-02 | 2011-10-19 | 中国科学院半导体研究所 | 异质掩埋激光器的制作方法 |
| JP2017224763A (ja) * | 2016-06-16 | 2017-12-21 | 三菱電機株式会社 | 半導体素子の製造方法、半導体素子 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5831592A (ja) | 1981-08-18 | 1983-02-24 | Nec Corp | 埋め込み構造半導体レ−ザ |
| GB2175442B (en) * | 1985-05-15 | 1989-05-24 | Stc Plc | Laser manufacture |
| JPS62102583A (ja) | 1985-10-29 | 1987-05-13 | Nec Corp | 埋め込み構造半導体レ−ザ |
| JPS6482684A (en) | 1987-09-25 | 1989-03-28 | Nec Corp | Manufacture of semiconductor laser |
| JPH0744314B2 (ja) | 1989-07-22 | 1995-05-15 | 住友電気工業株式会社 | 埋め込み型半導体レーザ |
| US5179040A (en) * | 1990-07-16 | 1993-01-12 | Mitsubishi Denki Kabushiki Kaisha | Method of making a semiconductor laser device |
| JPH04317384A (ja) | 1991-04-16 | 1992-11-09 | Mitsubishi Electric Corp | 半導体発光装置 |
| JP2982619B2 (ja) * | 1994-06-29 | 1999-11-29 | 日本電気株式会社 | 半導体光導波路集積型受光素子 |
| JP3374878B2 (ja) * | 1994-09-02 | 2003-02-10 | 三菱電機株式会社 | 半導体エッチング方法 |
| JPH08213691A (ja) | 1995-01-31 | 1996-08-20 | Nec Corp | 半導体レーザ |
| JPH08236858A (ja) | 1995-02-24 | 1996-09-13 | Nec Corp | ｐ型基板埋め込み型半導体レーザ及びその製造方法 |
| JP2998629B2 (ja) | 1995-03-31 | 2000-01-11 | 日本電気株式会社 | 光半導体装置とその製造方法 |
| JP3251166B2 (ja) | 1995-12-15 | 2002-01-28 | 日本電気株式会社 | 半導体レーザの製造方法 |
| JP2982685B2 (ja) | 1996-03-28 | 1999-11-29 | 日本電気株式会社 | 光半導体装置 |
| JP2871635B2 (ja) | 1996-07-24 | 1999-03-17 | 日本電気株式会社 | 半導体レーザおよびその製造方法 |
| JP2924852B2 (ja) * | 1997-05-16 | 1999-07-26 | 日本電気株式会社 | 光半導体装置及びその製造方法 |
-
1998
- 1998-09-02 JP JP24821798A patent/JP3241002B2/ja not_active Expired - Fee Related
-
1999
- 1999-08-31 US US09/386,873 patent/US6350629B1/en not_active Expired - Fee Related
-
2001
- 2001-11-01 US US10/002,083 patent/US20020042155A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US6350629B1 (en) | 2002-02-26 |
| JP3241002B2 (ja) | 2001-12-25 |
| US20020042155A1 (en) | 2002-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3225942B2 (ja) | 半導体光素子、その製造方法及び半導体光学装置 | |
| JP4983790B2 (ja) | 光半導体装置とその製造方法 | |
| JP3484394B2 (ja) | 光半導体装置およびその製造方法 | |
| JP2004179274A (ja) | 光半導体装置 | |
| US5636237A (en) | Semiconductor laser device which makes it possible to realize high-speed modulation | |
| US20090267195A1 (en) | Semiconductor element and method for manufacturing semiconductor element | |
| US5692002A (en) | Buried heterostructure semiconductor laser fabricated on a p-type substrate | |
| JPH10321958A (ja) | 光半導体装置及びその製造方法 | |
| JP3241002B2 (ja) | 半導体レーザの製造方法 | |
| JP6206498B2 (ja) | 光半導体装置及びその製造方法 | |
| JP3488137B2 (ja) | 光半導体装置およびその製造方法 | |
| JP3024611B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP2812273B2 (ja) | 半導体レーザ | |
| JP2002111125A (ja) | 分布帰還型半導体レーザ | |
| JPH08236857A (ja) | 長波長半導体レーザおよびその製造方法 | |
| JP2002057409A (ja) | 半導体レーザ及びその製造方法 | |
| US5917846A (en) | Optical Semiconductor device with carrier recombination layer | |
| JP2550714B2 (ja) | 高抵抗半導体層埋め込み型半導体レーザ | |
| JP2004311556A (ja) | 半導体レーザ並びにそれを用いた光モジュール及び機能集積型レーザ | |
| JP2002026455A (ja) | 半導体光素子およびその製造方法 | |
| JP3403915B2 (ja) | 半導体レーザ | |
| JPH07111361A (ja) | 埋込型半導体レーザ素子及びその製造方法 | |
| JPH09232666A (ja) | 半導体レーザ及び並列伝送用光送信モジュール | |
| JP2921053B2 (ja) | 半導体発光装置 | |
| JP3295932B2 (ja) | 半導体レーザ素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |