JP3251166B2 - 半導体レーザの製造方法 - Google Patents
半導体レーザの製造方法Info
- Publication number
- JP3251166B2 JP3251166B2 JP34771495A JP34771495A JP3251166B2 JP 3251166 B2 JP3251166 B2 JP 3251166B2 JP 34771495 A JP34771495 A JP 34771495A JP 34771495 A JP34771495 A JP 34771495A JP 3251166 B2 JP3251166 B2 JP 3251166B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type inp
- semiconductor laser
- current blocking
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体レーザに関
し、特に光通信システムの主構成要素として好適とされ
る半導体レーザ及びその製造方法に関する。
し、特に光通信システムの主構成要素として好適とされ
る半導体レーザ及びその製造方法に関する。
【０００２】
【従来の技術】光通信技術の進歩に伴い、その適用分野
は基幹伝送系から、光加入者系、ＬＡＮ（ローカルエリ
アネットワーク）、及びデータリンク等の光アクセスネ
ットワーク系へ急速に広がりつつある。
は基幹伝送系から、光加入者系、ＬＡＮ（ローカルエリ
アネットワーク）、及びデータリンク等の光アクセスネ
ットワーク系へ急速に広がりつつある。
【０００３】また、交換機等の光インターフェースに用
いられる半導体レーザアレイにはｎｐｎバイポーラトラ
ンジスタと整合性のよいｐ型基板を用いた半導体レーザ
が望まれている。
いられる半導体レーザアレイにはｎｐｎバイポーラトラ
ンジスタと整合性のよいｐ型基板を用いた半導体レーザ
が望まれている。
【０００４】これらの分野で用いられる通信用半導体レ
ーザは様々な環境で大量に用いられることから、耐環境
性能に優れ、低価格であることが要求される。
ーザは様々な環境で大量に用いられることから、耐環境
性能に優れ、低価格であることが要求される。
【０００５】このためには基板面内における均一性、制
御性に優れ、多数枚基板への同時成長が可能な有機金属
気相成長（Metal Organic Vapor Phase Epitaxial grow
th、「ＭＯＶＰＥ」という）法をレーザの発光層及び埋
め込み層に用いる、全ＭＯＶＰＥプロセスによる半導体
レーザの作製が要請されており、近時、その研究開発が
活発化してきている。
御性に優れ、多数枚基板への同時成長が可能な有機金属
気相成長（Metal Organic Vapor Phase Epitaxial grow
th、「ＭＯＶＰＥ」という）法をレーザの発光層及び埋
め込み層に用いる、全ＭＯＶＰＥプロセスによる半導体
レーザの作製が要請されており、近時、その研究開発が
活発化してきている。
【０００６】全ＭＯＶＰＥプロセスを用いたｐ型ＩｎＰ
基板上半導体レーザについては、従来、数件の報告がな
されている（例えば、岡他、信学技法ＯＱＥ９２−１６
８、または松本他、ＯＱＥ９２−１７６等参照）が、い
ずれもレーザ活性層ストライプは＜０１１＞方向に選択
エッチングで形成し、埋め込み再成長でｐｎｐｎ電流ブ
ロック層を形成している。
基板上半導体レーザについては、従来、数件の報告がな
されている（例えば、岡他、信学技法ＯＱＥ９２−１６
８、または松本他、ＯＱＥ９２−１７６等参照）が、い
ずれもレーザ活性層ストライプは＜０１１＞方向に選択
エッチングで形成し、埋め込み再成長でｐｎｐｎ電流ブ
ロック層を形成している。
【０００７】
【発明が解決しようとする課題】ｐｎｐｎ電流ブロック
層を埋め込む際には、ｎ型ＩｎＰクラッド層からｎ型Ｉ
ｎＰ電流ブロック層へ漏れる電子の漏れ電流を、ｐ型Ｉ
ｎＰ埋め込み層で十分抑制する必要がある。しかしなが
ら、レーザ活性層ストライプを選択エッチングで＜０１
１＞方向に形成する場合、活性層近傍で｛１１１｝Ｂ面
または｛１１２｝Ｂ面がエッチング表面に現れ、これら
の面での埋め込み再成長時のＳｉ及びＺｎのドーピング
効率は、｛００１｝面と比べて、それぞれ５倍、及び１
／１０〜１／４倍になる（Ｒ．Ｂｈａｔ等、Ｊｏｕｒｎ
ａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ、１０７、
（１９９１）、７７２頁参照）。
層を埋め込む際には、ｎ型ＩｎＰクラッド層からｎ型Ｉ
ｎＰ電流ブロック層へ漏れる電子の漏れ電流を、ｐ型Ｉ
ｎＰ埋め込み層で十分抑制する必要がある。しかしなが
ら、レーザ活性層ストライプを選択エッチングで＜０１
１＞方向に形成する場合、活性層近傍で｛１１１｝Ｂ面
または｛１１２｝Ｂ面がエッチング表面に現れ、これら
の面での埋め込み再成長時のＳｉ及びＺｎのドーピング
効率は、｛００１｝面と比べて、それぞれ５倍、及び１
／１０〜１／４倍になる（Ｒ．Ｂｈａｔ等、Ｊｏｕｒｎ
ａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ、１０７、
（１９９１）、７７２頁参照）。
【０００８】このため、ｐ型ＩｎＰ埋め込み層成長にお
いて、十分に電子の漏れ電流を抑制するためには、｛０
０１｝面上において、飽和濃度近くの高濃度Ｚｎドーピ
ングが要求される。
いて、十分に電子の漏れ電流を抑制するためには、｛０
０１｝面上において、飽和濃度近くの高濃度Ｚｎドーピ
ングが要求される。
【０００９】しかし、このような高濃度Ｚｎドーピング
は、ｐ型ＩｎＰ埋め込み層内で不活性なＺｎにより結晶
欠陥が多数生じたり、ｎ型ＩｎＰ電流ブロック層へのＺ
ｎ拡散により、ｎ型ＩｎＰ電流ブロック層の耐圧がなく
なり、レーザの高温特性や信頼性を劣化させるという問
題点がある。
は、ｐ型ＩｎＰ埋め込み層内で不活性なＺｎにより結晶
欠陥が多数生じたり、ｎ型ＩｎＰ電流ブロック層へのＺ
ｎ拡散により、ｎ型ＩｎＰ電流ブロック層の耐圧がなく
なり、レーザの高温特性や信頼性を劣化させるという問
題点がある。
【００１０】従って、本発明の目的は、上記問題点を解
消し、全ＭＯＶＰＥプロセスによるｐ型ＩｎＰ基板上半
導体レーザにおいて、十分に電流を狭窄でき、広い温度
範囲においても低駆動、高出力特性が得られるようにし
た半導体レーザ及びその製造方法を提供することにあ
る。
消し、全ＭＯＶＰＥプロセスによるｐ型ＩｎＰ基板上半
導体レーザにおいて、十分に電流を狭窄でき、広い温度
範囲においても低駆動、高出力特性が得られるようにし
た半導体レーザ及びその製造方法を提供することにあ
る。
【００１１】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、有機金属気相成長法により作製されてな
るｐ型ＩｎＰ基板上埋め込み型半導体レーザにおいて、
ｐ型ＩｎＰクラッド層とｎ型ＩｎＰクラッド層との間に
挟まれてなる、ＩｎＧａＡｓＰからなるバルクまたは量
子井戸構造が、選択エッチングにより＜０１１￣＞方向
に活性層ストライプを構成し、前記活性層ストライプの
両脇がｐ型ＩｎＰ埋め込み層、ｎ型ＩｎＰ電流ブロック
層、及びｐ型ＩｎＰ電流ブロック層で埋め込まれてお
り、更に、全体がｎ型ＩｎＰ埋め込み層で埋め込まれて
おり、且つ、前記ｎ型ＩｎＰ電流ブロック層成長にはＴ
ＢＰ（ターシャリブチルホスフィン）が用いられてな
る、ことを特徴とする半導体レーザを提供する。
め、本発明は、有機金属気相成長法により作製されてな
るｐ型ＩｎＰ基板上埋め込み型半導体レーザにおいて、
ｐ型ＩｎＰクラッド層とｎ型ＩｎＰクラッド層との間に
挟まれてなる、ＩｎＧａＡｓＰからなるバルクまたは量
子井戸構造が、選択エッチングにより＜０１１￣＞方向
に活性層ストライプを構成し、前記活性層ストライプの
両脇がｐ型ＩｎＰ埋め込み層、ｎ型ＩｎＰ電流ブロック
層、及びｐ型ＩｎＰ電流ブロック層で埋め込まれてお
り、更に、全体がｎ型ＩｎＰ埋め込み層で埋め込まれて
おり、且つ、前記ｎ型ＩｎＰ電流ブロック層成長にはＴ
ＢＰ（ターシャリブチルホスフィン）が用いられてな
る、ことを特徴とする半導体レーザを提供する。
【００１２】また、本発明は、ＩｎＧａＡｓＰからなる
バルクまたは量子井戸構造を選択エッチングにより＜０
１１￣＞方向に活性層ストライプを形成し、前記活性層
ストライプの両脇をｐ型ＩｎＰ埋め込み層、ｎ型ＩｎＰ
電流ブロック層、及びｐ型ＩｎＰ電流ブロック層で埋め
込む際、前記ｎ型ＩｎＰ電流ブロック層成長時にターシ
ャリブチルホスフィン（ＴＢＰ）を用いて、前記活性層
近傍でのドーピング効率の低下を補い、前記活性層近傍
で電流狭窄に十分な濃度を有するｐ型ＩｎＰ埋め込み
層、ｎ型及びｐ型ＩｎＰ電流ブロック層を得るようにし
たことを特徴とする半導体レーザの製造方法を提供す
る。
バルクまたは量子井戸構造を選択エッチングにより＜０
１１￣＞方向に活性層ストライプを形成し、前記活性層
ストライプの両脇をｐ型ＩｎＰ埋め込み層、ｎ型ＩｎＰ
電流ブロック層、及びｐ型ＩｎＰ電流ブロック層で埋め
込む際、前記ｎ型ＩｎＰ電流ブロック層成長時にターシ
ャリブチルホスフィン（ＴＢＰ）を用いて、前記活性層
近傍でのドーピング効率の低下を補い、前記活性層近傍
で電流狭窄に十分な濃度を有するｐ型ＩｎＰ埋め込み
層、ｎ型及びｐ型ＩｎＰ電流ブロック層を得るようにし
たことを特徴とする半導体レーザの製造方法を提供す
る。
【００１３】すなわち、本発明は、ｐ型ＩｎＰ｛００
１｝面基板上に、半導体レーザのＤＨ（ダブルヘテロ）
構造を成長後、＜０１１￣＞方向に選択エッチングで活
性層ストライプを形成し、埋め込み再成長時において、
ｎ型ＩｎＰ電流ブロック層形成には、Ｐ原料にＴＢＰを
用いることを特徴としたものである。
１｝面基板上に、半導体レーザのＤＨ（ダブルヘテロ）
構造を成長後、＜０１１￣＞方向に選択エッチングで活
性層ストライプを形成し、埋め込み再成長時において、
ｎ型ＩｎＰ電流ブロック層形成には、Ｐ原料にＴＢＰを
用いることを特徴としたものである。
【００１４】本発明においては、ＩｎＧａＡｓＰ再結合
をｐ型ＩｎＰ電流ブロック層とｎ型ＩｎＰ埋め込み層と
の間に備えた構成としてもよい。
をｐ型ＩｎＰ電流ブロック層とｎ型ＩｎＰ埋め込み層と
の間に備えた構成としてもよい。
【００１５】
【作用】本発明の原理・作用を以下に説明する。前述し
たように、ｐ型ＩｎＰ基板上半導体レーザの高性能化に
は高温高出力時においても、電子の漏れ電流を抑制する
ために、活性層近傍のｐ型ＩｎＰ埋め込み層濃度を高く
する必要がある。
たように、ｐ型ＩｎＰ基板上半導体レーザの高性能化に
は高温高出力時においても、電子の漏れ電流を抑制する
ために、活性層近傍のｐ型ＩｎＰ埋め込み層濃度を高く
する必要がある。
【００１６】活性層ストライプを＜０１１￣＞方向に形
成した場合、活性層近傍で｛１１１｝Ａ面または｛１１
２｝Ａ面が現れる。この場合、ＩｎＰへのＳｉ及びＺｎ
のドーピング効率は、Ｒ．Ｂｈａｔ等によると、｛１１
１｝Ｂ面、｛１１２｝Ｂ面の場合とは逆に、｛００１｝
面に比べて、それぞれ１／１０〜１／４倍及び５倍にな
る。
成した場合、活性層近傍で｛１１１｝Ａ面または｛１１
２｝Ａ面が現れる。この場合、ＩｎＰへのＳｉ及びＺｎ
のドーピング効率は、Ｒ．Ｂｈａｔ等によると、｛１１
１｝Ｂ面、｛１１２｝Ｂ面の場合とは逆に、｛００１｝
面に比べて、それぞれ１／１０〜１／４倍及び５倍にな
る。
【００１７】従って、ｐ型ＩｎＰ埋め込み層及びｐ型Ｉ
ｎＰ電流ブロック層成長においては、｛００１｝面上で
１×１０17ｃｍ-3以上の低濃度Ｚｎドーピングで十分で
ある。
ｎＰ電流ブロック層成長においては、｛００１｝面上で
１×１０17ｃｍ-3以上の低濃度Ｚｎドーピングで十分で
ある。
【００１８】一方、ｎ型ＩｎＰ電流ブロック層成長にお
いては、活性層近傍でのＳｉのドーピング効率は低下す
るが、Ｓｉドーピング効率は、Ｐ原料にＴＢＰ（ターシ
ャリブチルホスフィン）を用いた場合、ＰＨ3を用いた
場合の約１０倍高くなるため、ドーピング効率の低下は
ＴＢＰを用いることで十分補うことができる。
いては、活性層近傍でのＳｉのドーピング効率は低下す
るが、Ｓｉドーピング効率は、Ｐ原料にＴＢＰ（ターシ
ャリブチルホスフィン）を用いた場合、ＰＨ3を用いた
場合の約１０倍高くなるため、ドーピング効率の低下は
ＴＢＰを用いることで十分補うことができる。
【００１９】その結果、活性層近傍で電流狭窄に十分な
濃度を有するｐ型ＩｎＰ埋め込み層、ｎ型及びｐ型Ｉｎ
Ｐ電流ブロック層を低欠陥かつ低Ｚｎ拡散で形成するこ
とができる。
濃度を有するｐ型ＩｎＰ埋め込み層、ｎ型及びｐ型Ｉｎ
Ｐ電流ブロック層を低欠陥かつ低Ｚｎ拡散で形成するこ
とができる。
【００２０】更に、高温での低閾値、高出力特性を実現
するために、活性層よりバンドギャップが若干大きい、
ＩｎＧａＡｓＰ再結合層をｐ型ＩｎＰ電流ブロック層と
ｎ型ＩｎＰ埋め込み層との間に形成する。
するために、活性層よりバンドギャップが若干大きい、
ＩｎＧａＡｓＰ再結合層をｐ型ＩｎＰ電流ブロック層と
ｎ型ＩｎＰ埋め込み層との間に形成する。
【００２１】これにより、ｐ型ＩｎＰ電流ブロック層を
流れる正孔はＩｎＧａＡｓＰ再結合層で再結合するた
め、ｐ型ＩｎＰ電流ブロック層のポテンシャル低下を抑
えることができ、電流ブロック構造のターンオンを防止
することができる。従って、広い温度範囲で低駆動、高
出力動作が可能な半導体レーザが実現される。
流れる正孔はＩｎＧａＡｓＰ再結合層で再結合するた
め、ｐ型ＩｎＰ電流ブロック層のポテンシャル低下を抑
えることができ、電流ブロック構造のターンオンを防止
することができる。従って、広い温度範囲で低駆動、高
出力動作が可能な半導体レーザが実現される。
【００２２】
【発明の実施の形態】図面を参照して本発明の実施の形
態を以下に詳細に説明する。
態を以下に詳細に説明する。
【００２３】図１（Ａ）及び図１（Ｂ）は、本発明の実
施形態を示す半導体レーザの断面構造を模式的に示す図
であり、図２（Ａ）〜図４（Ｆ）は本発明の実施形態に
係るは製造方法を工程順に示す図である。
施形態を示す半導体レーザの断面構造を模式的に示す図
であり、図２（Ａ）〜図４（Ｆ）は本発明の実施形態に
係るは製造方法を工程順に示す図である。
【００２４】図１（Ａ）を参照して、本実施形態に係る
ｐ型ＩｎＰ基板上埋め込み型半導体レーザは、ｐ型Ｉｎ
Ｐ基板１０上（００１）面に、ｐ型ＩｎＰクラッド層１
１と、ＩｎＧａＡｓＰからなるバルクまたは量子井戸か
らなる活性層１２と、ｎ型ＩｎＰクラッド層１３を形成
した後ＳｉＯ2をストライプマスクとして選択エッチン
グにより＜０１１￣＞方向に活性層ストライプを形成
し、ストライプの両脇はｐ型ＩｎＰ埋め込み層１６、ｎ
型ＩｎＰ電流ブロック層１７、及びｐ型ＩｎＰ電流ブロ
ック層１８で埋め込まれ、全体がｎ型ＩｎＰ埋め込み層
２１で埋め込まれた構成とされている。埋め込み再成長
時において、ｎ型ＩｎＰ電流ブロック層１７の成長にお
いては、活性層１２近傍でのＳｉのドーピング効率は低
下するが、Ｓｉドーピング効率は、Ｐ原料にＴＢＰ（タ
ーシャリブチルホスフィン）を用いた場合、ＰＨ3を用
いた場合の１０倍程高くなるため、ドーピング効率の低
下はＴＢＰを用いることで十分補われ、活性層１２近傍
で電流狭窄に十分な濃度を有するｐ型ＩｎＰ埋め込み層
１６、ｎ型及びｐ型ＩｎＰ電流ブロック層１７、１８を
低欠陥かつ低Ｚｎ拡散で形成することができる。
ｐ型ＩｎＰ基板上埋め込み型半導体レーザは、ｐ型Ｉｎ
Ｐ基板１０上（００１）面に、ｐ型ＩｎＰクラッド層１
１と、ＩｎＧａＡｓＰからなるバルクまたは量子井戸か
らなる活性層１２と、ｎ型ＩｎＰクラッド層１３を形成
した後ＳｉＯ2をストライプマスクとして選択エッチン
グにより＜０１１￣＞方向に活性層ストライプを形成
し、ストライプの両脇はｐ型ＩｎＰ埋め込み層１６、ｎ
型ＩｎＰ電流ブロック層１７、及びｐ型ＩｎＰ電流ブロ
ック層１８で埋め込まれ、全体がｎ型ＩｎＰ埋め込み層
２１で埋め込まれた構成とされている。埋め込み再成長
時において、ｎ型ＩｎＰ電流ブロック層１７の成長にお
いては、活性層１２近傍でのＳｉのドーピング効率は低
下するが、Ｓｉドーピング効率は、Ｐ原料にＴＢＰ（タ
ーシャリブチルホスフィン）を用いた場合、ＰＨ3を用
いた場合の１０倍程高くなるため、ドーピング効率の低
下はＴＢＰを用いることで十分補われ、活性層１２近傍
で電流狭窄に十分な濃度を有するｐ型ＩｎＰ埋め込み層
１６、ｎ型及びｐ型ＩｎＰ電流ブロック層１７、１８を
低欠陥かつ低Ｚｎ拡散で形成することができる。
【００２５】また、図１（Ｂ）に示す本発明の実施形態
においては、高温での低閾値、高出力特性を実現するた
めに、活性層１２よりバンドギャップが若干大きいＩｎ
ＧａＡｓＰ再結合層１９が、ｐ型ＩｎＰ電流ブロック層
１８とｎ型ＩｎＰ埋め込み層２１との間に設けられた構
成とされている。
においては、高温での低閾値、高出力特性を実現するた
めに、活性層１２よりバンドギャップが若干大きいＩｎ
ＧａＡｓＰ再結合層１９が、ｐ型ＩｎＰ電流ブロック層
１８とｎ型ＩｎＰ埋め込み層２１との間に設けられた構
成とされている。
【００２６】図１に示した本発明の実施形態に係る半導
体レーザの製造方法を、図２から図４を参照して以下に
説明する。
体レーザの製造方法を、図２から図４を参照して以下に
説明する。
【００２７】まず、厚さ３５０μｍのｐ型ＩｎＰ基板１
０の（００１）面上に、有機金属気相成長（ＭＯＶＰ
Ｅ）法により、ｐ型ＩｎＰクラッド層１１（厚さ１．５
μｍ、キャリア濃度５×１０17ｃｍ-3）、ＩｎＧａＡｓ
Ｐのバルクまたは量子井戸構造を有する活性層１２（厚
さ０．１５μｍ、発光波長１．３μｍ）、ｎ型ＩｎＰク
ラッド層１３（厚さ０．５μｍ、キャリア濃度１×１０
18ｃｍ-3）、及びｎ型ＩｎＧａＡｓからなるエッチング
層１４（厚さ０．１μｍ、キャリア濃度１×１０18ｃｍ
-3）を成長する（図２（Ａ）参照）。
０の（００１）面上に、有機金属気相成長（ＭＯＶＰ
Ｅ）法により、ｐ型ＩｎＰクラッド層１１（厚さ１．５
μｍ、キャリア濃度５×１０17ｃｍ-3）、ＩｎＧａＡｓ
Ｐのバルクまたは量子井戸構造を有する活性層１２（厚
さ０．１５μｍ、発光波長１．３μｍ）、ｎ型ＩｎＰク
ラッド層１３（厚さ０．５μｍ、キャリア濃度１×１０
18ｃｍ-3）、及びｎ型ＩｎＧａＡｓからなるエッチング
層１４（厚さ０．１μｍ、キャリア濃度１×１０18ｃｍ
-3）を成長する（図２（Ａ）参照）。
【００２８】次に、ＣＶＤ（化学気相成長）法とフォト
リソグラフィとを用いて、基板の＜０１１￣＞方向に厚
さ２００ｎｍ、幅４μｍのシリコン酸化膜ＳｉＯ2から
なるストライプマスク１５を形成した（図２（Ｂ）参
照）後、臭素とメチルアルコールの混合液でｐ型ＩｎＰ
クラッド層１１までエッチングすることによって、活性
層幅１．５μｍのメサを形成する（図３（Ｃ）参照）。
リソグラフィとを用いて、基板の＜０１１￣＞方向に厚
さ２００ｎｍ、幅４μｍのシリコン酸化膜ＳｉＯ2から
なるストライプマスク１５を形成した（図２（Ｂ）参
照）後、臭素とメチルアルコールの混合液でｐ型ＩｎＰ
クラッド層１１までエッチングすることによって、活性
層幅１．５μｍのメサを形成する（図３（Ｃ）参照）。
【００２９】活性層ストライプの埋め込み成長は、Ｐ原
料に、ｎ型ＩｎＰ電流ブロック層形成のみＴＢＰを用
い、その他の層形成にはＰＨ3を用いる。ストライプマ
スク１５を選択成長マスクとして用い、まずｐ型ＩｎＰ
埋め込み層１６（厚さ０．４μｍ、活性層近傍でのキャ
リア濃度５×１０17ｃｍ-3（｛００１｝面で２×１０17
ｃｍ-3となるＺｎのドーピング濃度）を形成し、次にｎ
型ＩｎＰ電流ブロック層１７（厚さ０．５μｍ、キャリ
ア濃度１×１０18ｃｍ-3）をＰ原料にＴＢＰを用いて形
成し、ｐ型電流ブロック層１８（厚さ１．６μｍ、キャ
リア濃度１×１０18ｃｍ-3）、バンドギャップ波長が活
性層のバンドギャップ波長より若干短い組成のアンドー
プＩｎＧａＡｓＰキャリア再結合層１９（活性層１．３
μｍ組成の場合、キャリア再結合層は１．２μｍ組成）
及びｎ型ＩｎＰギャップ層２０を順次形成する（図３
（Ｄ）参照）。なお、図１（Ａ）に示す構成の場合、キ
ャリア再結合層１９の形成は省略される。
料に、ｎ型ＩｎＰ電流ブロック層形成のみＴＢＰを用
い、その他の層形成にはＰＨ3を用いる。ストライプマ
スク１５を選択成長マスクとして用い、まずｐ型ＩｎＰ
埋め込み層１６（厚さ０．４μｍ、活性層近傍でのキャ
リア濃度５×１０17ｃｍ-3（｛００１｝面で２×１０17
ｃｍ-3となるＺｎのドーピング濃度）を形成し、次にｎ
型ＩｎＰ電流ブロック層１７（厚さ０．５μｍ、キャリ
ア濃度１×１０18ｃｍ-3）をＰ原料にＴＢＰを用いて形
成し、ｐ型電流ブロック層１８（厚さ１．６μｍ、キャ
リア濃度１×１０18ｃｍ-3）、バンドギャップ波長が活
性層のバンドギャップ波長より若干短い組成のアンドー
プＩｎＧａＡｓＰキャリア再結合層１９（活性層１．３
μｍ組成の場合、キャリア再結合層は１．２μｍ組成）
及びｎ型ＩｎＰギャップ層２０を順次形成する（図３
（Ｄ）参照）。なお、図１（Ａ）に示す構成の場合、キ
ャリア再結合層１９の形成は省略される。
【００３０】ストライプマスクをフッ酸で除去後、ｎ型
ＩｎＰ埋め込み層２１（厚さ１．５μｍ、キャリア濃度
１×１０18ｃｍ-3）、ｎ型ＩｎＧａＡｓコンタクト層２
２（厚さ０．５μｍ、キャリア濃度１×１０19ｃｍ-3）
を成長させる（図４（Ｅ）参照）。
ＩｎＰ埋め込み層２１（厚さ１．５μｍ、キャリア濃度
１×１０18ｃｍ-3）、ｎ型ＩｎＧａＡｓコンタクト層２
２（厚さ０．５μｍ、キャリア濃度１×１０19ｃｍ-3）
を成長させる（図４（Ｅ）参照）。
【００３１】更に、ＡｕＧｅＮｉからなるｎ側電極２３
を蒸着した後、厚さ１２０μｍ位までｐ型ＩｎＰ基板１
０裏面を研磨し、ＡｕＧｅからなるｐ側電極２４を蒸着
する（図４（Ｆ）参照）。
を蒸着した後、厚さ１２０μｍ位までｐ型ＩｎＰ基板１
０裏面を研磨し、ＡｕＧｅからなるｐ側電極２４を蒸着
する（図４（Ｆ）参照）。
【００３２】最後に劈開により共振器を出した後、共振
器端面にＳｉＯ2／Ｓｉ多層膜をコーティングして、図
１（Ｂ）に示す本実施形態の半導体レーザが完成する。
器端面にＳｉＯ2／Ｓｉ多層膜をコーティングして、図
１（Ｂ）に示す本実施形態の半導体レーザが完成する。
【００３３】このように、本実施形態においては、従来
の電流狭窄構造形成方法を改善し、低欠陥で電流ブロッ
ク構造の電流ブロック層への漏れ電流を抑制する手法を
提供したものである。これにより、発振閾値電流の温度
特性に優れ、８５℃以上の高温で低駆動電流動作が可能
な半導体レーザを実現できる。
の電流狭窄構造形成方法を改善し、低欠陥で電流ブロッ
ク構造の電流ブロック層への漏れ電流を抑制する手法を
提供したものである。これにより、発振閾値電流の温度
特性に優れ、８５℃以上の高温で低駆動電流動作が可能
な半導体レーザを実現できる。
【００３４】
【発明の効果】以上説明したように、本発明によれば、
ｐ型ＩｎＰ基板上の半導体レーザにおいて、従来のｐ型
基板上半導体レーザよりも電流狭窄構造が改善されるた
めに、高温、高出力時でも低駆動電流動作が可能な半導
体レーザを実現することができる。
ｐ型ＩｎＰ基板上の半導体レーザにおいて、従来のｐ型
基板上半導体レーザよりも電流狭窄構造が改善されるた
めに、高温、高出力時でも低駆動電流動作が可能な半導
体レーザを実現することができる。
【図１】本発明の実施形態に係る半導体レーザの断面構
造を示す図である。
造を示す図である。
【図２】（Ａ）、（Ｂ）は本発明の実施形態に係る半導
体レーザの製造方法を工程順に説明するための図であ
る。
体レーザの製造方法を工程順に説明するための図であ
る。
【図３】（Ｃ）、（Ｄ）は本発明の実施形態に係る半導
体レーザの製造方法を工程順に説明するための図であ
る。
体レーザの製造方法を工程順に説明するための図であ
る。
【図４】（Ｅ）、（Ｆ）は本発明の実施形態に係る半導
体レーザの製造方法を工程順に説明するための図であ
る。
体レーザの製造方法を工程順に説明するための図であ
る。
１０ ｐ型ＩｎＰ基板 １１ ｐ型ＩｎＰクラッド層 １２ ＩｎＧａＡｓＰバルクまたは量子井戸からなる活
性層 １３ ｎ型ＩｎＰクラッド層 １４ ｎ型ＩｎＧａＡｓエッチング層 １５ ＳｉＯ2からなるストライプマスク １６ ｐ型ＩｎＰ埋め込み層 １７ ｎ型ＩｎＰ電流ブロック層 １８ ｐ型ＩｎＰ電流ブロック層 １９ ＩｎＧａＡｓＰキャリア再結合層 ２０ ｎ型ＩｎＰキャップ層 ２１ ｎ型ＩｎＰ埋め込み層 ２２ ｎ型ＩｎＧａＡｓコンタクト層 ２３ ｎ側電極 ２４ ｐ側電極
性層 １３ ｎ型ＩｎＰクラッド層 １４ ｎ型ＩｎＧａＡｓエッチング層 １５ ＳｉＯ2からなるストライプマスク １６ ｐ型ＩｎＰ埋め込み層 １７ ｎ型ＩｎＰ電流ブロック層 １８ ｐ型ＩｎＰ電流ブロック層 １９ ＩｎＧａＡｓＰキャリア再結合層 ２０ ｎ型ＩｎＰキャップ層 ２１ ｎ型ＩｎＰ埋め込み層 ２２ ｎ型ＩｎＧａＡｓコンタクト層 ２３ ｎ側電極 ２４ ｐ側電極
Claims (2)
- 【請求項１】 有機金属気相成長法により作製されてなる
ｐ型ＩｎＰ基板上埋め込み型半導体レーザの製造方法に
おいて、ＩｎＧａＡｓＰからなるバルクまたは量子井戸
構造を選択エッチングにより＜０１１￣＞方向に活性層
ストライプを形成し、前記活性層ストライプの両脇をｐ
型ＩｎＰ埋め込み層、ｎ型ＩｎＰ電流ブロック層、及び
ｐ型ＩｎＰ電流ブロック層で埋め込む際に、Ｐ原料とし
て、前記ｎ型ＩｎＰ電流ブロック層成長時にはターシャ
リブチルホスフィン（ＴＢＰ）を用いることで、前記活
性層近傍でのドーピング効率の低下を補い、前記活性層
近傍で電流狭窄に十分な濃度を有するｐ型ＩｎＰ埋め込
み層、ｎ型及びｐ型ＩｎＰ電流ブロック層を得るように
したことを特徴とする半導体レーザの製造方法。 - 【請求項２】 請求項１記載の半導体レーザの製造方法に
おいて、埋め込み層のうち前記ｎ型ＩｎＰ電流ブロック
層以外の他の層の成長時には、Ｐ原料として、ＰＨ
3（ホスフィン）を用いる、ことを特徴とする半導体レ
ーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34771495A JP3251166B2 (ja) | 1995-12-15 | 1995-12-15 | 半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34771495A JP3251166B2 (ja) | 1995-12-15 | 1995-12-15 | 半導体レーザの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09167874A JPH09167874A (ja) | 1997-06-24 |
| JP3251166B2 true JP3251166B2 (ja) | 2002-01-28 |
Family
ID=18392096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34771495A Expired - Fee Related JP3251166B2 (ja) | 1995-12-15 | 1995-12-15 | 半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3251166B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3241002B2 (ja) | 1998-09-02 | 2001-12-25 | 日本電気株式会社 | 半導体レーザの製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61220489A (ja) * | 1985-03-27 | 1986-09-30 | Toshiba Corp | 半導体レ−ザの製造方法 |
| JPH04317384A (ja) * | 1991-04-16 | 1992-11-09 | Mitsubishi Electric Corp | 半導体発光装置 |
-
1995
- 1995-12-15 JP JP34771495A patent/JP3251166B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 信学技法 ＯＱＥ９１−１７８ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09167874A (ja) | 1997-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4932033A (en) | Semiconductor laser having a lateral p-n junction utilizing inclined surface and method of manufacturing same | |
| JP3095545B2 (ja) | 面発光型半導体発光装置およびその製造方法 | |
| JP2718342B2 (ja) | 半導体レーザ及びその製造方法 | |
| JPH08213691A (ja) | 半導体レーザ | |
| JPH10321958A (ja) | 光半導体装置及びその製造方法 | |
| JPH0856045A (ja) | 半導体レーザ装置 | |
| JP3251166B2 (ja) | 半導体レーザの製造方法 | |
| JP3488137B2 (ja) | 光半導体装置およびその製造方法 | |
| JPH05343737A (ja) | 半導体発光素子の製造方法 | |
| US6350629B1 (en) | Optical semiconductor device having active layer and carrier recombination layer different from each other | |
| JPH0831659B2 (ja) | 半導体発光素子の製造方法 | |
| JP2893990B2 (ja) | 半導体レーザおよびその作製方法 | |
| JPH1140897A (ja) | 半導体レーザ素子及びその製造方法 | |
| JP3444812B2 (ja) | 半導体発光素子 | |
| JPH11266051A (ja) | 半導体発光素子 | |
| KR100311459B1 (ko) | 레이져다이오드의제조방법 | |
| JP3266114B2 (ja) | 半導体レーザの製造方法 | |
| JP2956255B2 (ja) | リッジ導波型半導体レーザの製造方法 | |
| JP2962639B2 (ja) | 半導体発光素子 | |
| KR100366697B1 (ko) | 반도체 레이저 다이오드 및 그 제조 방법 | |
| JPH07120836B2 (ja) | 半導体レーザ | |
| JP3206573B2 (ja) | 半導体レーザおよびその作製方法 | |
| JPH10261831A (ja) | 半導体レーザ | |
| JP2556276B2 (ja) | 半導体レーザ | |
| JP3156682B2 (ja) | 半導体素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000425 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071116 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |