JP2000058766A - モジュ―ル式充填構造体を備えた集積半導体チップ - Google Patents

モジュ―ル式充填構造体を備えた集積半導体チップ

Info

Publication number
JP2000058766A
JP2000058766A JP11210855A JP21085599A JP2000058766A JP 2000058766 A JP2000058766 A JP 2000058766A JP 11210855 A JP11210855 A JP 11210855A JP 21085599 A JP21085599 A JP 21085599A JP 2000058766 A JP2000058766 A JP 2000058766A
Authority
JP
Japan
Prior art keywords
substrate
region
semiconductor chip
chip
filling structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11210855A
Other languages
English (en)
Other versions
JP4152533B2 (ja
Inventor
Dominique Dr Savignac
サヴィニャック ドミニク
Helmut Schneider
シュナイダー ヘルムート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JP2000058766A publication Critical patent/JP2000058766A/ja
Application granted granted Critical
Publication of JP4152533B2 publication Critical patent/JP4152533B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 チップの製造過程の際にかかる相応のコスト
を可能な限り少なく維持し、面を覆い、基板電位特性を
集積半導体チップ上で面を覆うように均一化すること。 【解決手段】 基板と、その上に配置されたモジュール
式充填構造体とを備えた集積半導体チップにおいて、前
記モジュール式充填構造体は金属化面の金属導体路を含
み、前記充填構造体は、前記充填構造体が延在するチッ
プ面の領域に、多数の導電性のコンタクト個所が、前記
金属化面の金属導体路と、前記基板とのあいだに設けら
れているように形成されていることを特徴とするモジュ
ール式充填構造体を備えた集積半導体チップを構成す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、請求項１の上位概
念による、モジュール式充填構造体を備えた集積半導体
チップに関する。
【０００２】
【従来の技術】集積半導体チップの表面（レイアウト構
造）を見ると、構造の違いから最上部の層に、いわゆる
アクティブ領域と非アクティブ領域とを区別することが
できる。アクティブ領域には例えば構成素子または機能
群（例えばトランジスタ、メモリセル）が設けられてお
り、これらがこの半導体チップの機能を果たしている。
これに対して非アクティブ領域には構成素子または機能
群は含まれていない。最近の製造過程は、集積半導体チ
ップの形態的構造の点から、例えば基板から第１金属化
面までを含めた全ての関連する処理面において均一な表
面構造を要求する。このことが意味するのは、この処理
面の構造が、チップのアクティブ領域および非アクティ
ブ領域においてほぼ同じでなければならないことであ
る。このために上記の処理面内の非アクティブ領域内
に、いわゆるモジュール式充填構造体が設けられてい
る。このモジュール式充填構造体は、アクティブ領域の
構造と同じように構成されている。このモジュール式充
填構造体を使用することは、すでに一般に実用されてい
ることである。このモジュール式充填構造体は、簡単に
いうと、殊に以下の３つの理由から使用される。
【０００３】・ それぞれの最上部層の下に均一な表面
構造を形成することにより、チップ面全体に渡って同じ
層硬度を得るため。このことはＣＭＰ(Chemical Mechan
ical Polishing)、ディッシング(Dishing)の点から重要
である。
【０００４】・ 露光照明および屈折効果をチップ面全
体に渡って均一化するため。（ＯＰＥ:Optical Proximi
ty Effect) ・ エッチング過程をチップ面全体に渡って均一化しか
つ改善するため。ＲＩＥ(Reactive Ion Ething)，Micro
Loading 半導体チップの作動に対して、このチップの基板電位を
可能な限り均一化することは、追求に値することであ
る。これによって達成されるのは、この基板電位が、基
板上に設けられるすべての構成素子に対して均一に分散
されることである。したがってより改善されかつ均一な
電圧供給が、チップ面に分散された構成素子全体に渡っ
て行われる。導体路上での電圧パルスの波動伝搬特性
は、１つにまとまった電位を介して計算することがで
き、かつ均一になる。したがってこの一様な基板電位に
より、基板上にある配線面の波動伝達特性も改善される
ことになる。これまで基板電位の均一化を、ＥＰＩ基板
を使用し、かつ個々の回路に付加的な基板コンタクトに
より達成しようとしていた。ＥＰＩ基板を使用すること
により、さらに公知の「ラッチアップ」効果を低減する
ことができる。しかしこの手段の欠点は、基板上にエピ
タキシャル成長層をデポジットするために、コストのか
かる付加的な処理ステップが製造過程において必要なこ
とである。
【０００５】
【発明が解決しようとする課題】本発明の課題は、基板
電位特性を集積半導体チップ上で面を覆うように均一化
することである。ここでこのチップの製造過程の際にか
かる相応のコストを可能な限り少なく維持しなければな
らない。
【０００６】
【課題を解決するための手段】上記課題は、基板と、そ
の上に配置されたモジュール式充填構造体とを備え、前
記モジュール式充填構造体は金属化面の金属導体路を含
み、つぎのように形成されている、すなわち前記充填構
造体が延在するチップ面の領域に、多数の導電性のコン
タクト個所が、前記金属化面の金属導体路と、前記基板
とのあいだに設けられていることを特徴とするモジュー
ル式充填構造体を備えた集積半導体チップを構成するこ
とによって解決される。
【０００７】有利な実施形態および別の実施形態は従属
請求項に記載されている。
【０００８】
【発明の実施の形態】以下では、本発明を図を用いて詳
しく説明する。
【０００９】図１は、モジュール式充填構造体１〜５の
断面図を概略的に示している。ここでは金属化面５の金
属導体路までを含めた、関連するすべての処理面が示さ
れている。上記の課題を可能な限り良好に解決するため
には、モジュール式充填構造体１〜５の構成および構造
は、チップのアクティブ領域の構成および構造に同じで
ければならない。これにより断面図に示した種々の充填
構造体１〜５の構成がほぼ決まる。
【００１０】モジュール式充填構造体１〜５が延在する
チップ面の領域には、多数の導電性のコンタクト個所１
が、金属化面５の金属導体路と基板６との間に設けられ
ている。この充填構造体は、相等しい多数の区分Ａから
構成されている。個々の区分Ａには、導電性のコンタク
ト個所１が金属化面５の金属導体路と基板６との間に設
けられている。この相等しい区分Ａは各々、個々の区分
Ａの大きさに応じた相応の基板６区分と、この基板６の
上にあるポリシリコンを備えた領域２と、基板６内にあ
りかつ前記のポリシリコンを備えた領域２から離れて配
置されているドーピング領域３と、このドーピング領域
３および金属化面５の金属導体路に電気的に接続された
導電性のコンタクト個所１とを含んでいる。基板６に
は、ポリシリコンを備えた領域２の下にそれぞれ、酸化
物で充填されたトレンチ４が配置されている。この充填
構造体の相等しい多数の区分Ａのうちの２つの隣接する
区分Ａにおいて、ポリシリコンを備えた領域２と酸化物
で充填されたトレンチ４とは、それぞれに共通の領域と
して構成されている。
【００１１】これまでチップの表面構造を均一にするた
めの充填構造体は、電気的には使用されていない。した
がって充填構造体が延在するチップ面の領域には、基板
６とこの基板６上にある処理面との間に電気的な接続は
存在していない。モジュール式充填構造体が延在するチ
ップ面の領域には、金属化面５の金属導体路が設けられ
ている。チップの基板電圧を均一化するために、この金
属化面５は導電性のコンタクト個所１およびドーピング
領域３を介して基板６に電気的に接続されている。ここ
でドーピング領域３は、高くドーピングされたシリコン
を有する領域を含んでいる。金属化面５の金属導体路
は、半導体チップの動作時には基準電位（例えばＧＮ
Ｄ）にある。
【００１２】金属化層５の金属導体路と基板６との間
を、表面を覆うように導通接続することにより、基板電
位はつねに基準電位に維持される。その他にチップの面
構造の均一化は、金属化面５に設けられた金属導体路に
よりさらに改善される。チップ面全体に渡り基板６上に
設けられたすべての構成素子の電圧供給は均一になる。
一様な基板電位により、充填構造体１〜５に存在する配
線面７と基板６との間の線路キャパシタンス（この線路
キャパシタンスは配線面７の波動伝達特性に関係する）
は、全チップ面に均一に分散される。これにより配線面
７の波動伝達特性は均一化され改善される。このことよ
ってチップは高い信頼性で動作する。なぜならばチップ
の電圧パルスまたは電流パルスの波動伝搬特性が計算で
きるからである。さらに均一な基板電位により「ラッチ
アップ」効果が効率的に抑止される。
【００１３】上記のような構成は、基板電位の均一化に
対して付加的なチップ面も、付加的処理ステップも不要
である。付加的なチップ面が不要であるのは、上記のよ
うにすでに面構造の均一化のために使用されるモジュー
ル式充填構造体１〜５が、これを電気的な目的にも使用
することにより、ほんの１つの付加的な機能を得るから
である。付加的な処理ステップは不要である。なぜなら
ここまで設けられた充填パターンがいまやコンタクト個
所１の形態で導通性を有するからであり、その充填構造
体の幾何学的な形態および構成は同じままだからであ
る。電気的なコンタクトはチップのアクティブ領域にお
いて、例えば構成素子の接続のために必要である。した
がってこのために必要な処理ステップは単に、充填構造
体１〜５が延在するチップの表面にまで拡張されるだけ
である。ここで導電性のコンタクト個所１は、その構成
においてチップのアクティブ領域のコンタクトに相応し
ている。金属化面５の金属導体路を構成するための処理
ステップは、金属化層をチップのアクティブ領域に設け
る処理ステップに相応する。
【００１４】図２は充填構造体が延在するチップ面の１
部分のレイアウト構造を示している。線Ｂ−Ｂに沿った
充填構造体の断面図が図１では概略的に示されていた。
図１の区分Ａは図２では破線で示されている。モジュー
ル式充填構造体を備えたレイアウト構造の実施例が、図
１では断面図で示したチップの関連する処理面により示
されている。
【００１５】半導体チップの基板は、（完全には見えて
いない）酸化物で充填されたトレンチ４を有する。この
トレンチ４の上に、ポリシリコン２を備えた領域２が設
けられている。ここでこのポリシリコン２を備えた領域
２は、酸化物で充填されたトレンチ４の面の１部だけを
覆っている。酸化物で充填されたトレンチ４、およびこ
のトレンチ４の上に設けられたポリシリコンを備えた領
域２とは連結されて、充填構造体が延在しているチップ
面の領域全体に渡って配置されている。ここでこの充填
構造体は、酸化物で充填されたトレンチ４およびポリシ
リコンを備えた領域２を有せず、かつ規則的な間隔で配
置かつ平行に配向されている領域を包囲している。ポリ
シリコンを備えた領域２と酸化物で充填されたトレンチ
４とによって包囲されているこのような領域内には、ド
ーピング層３が半導体チップの基板６に設けられてい
る。ドーピング領域３のこのような領域内にはこのドー
ピング領域３の上に、導電性のコンタクト個所１が設け
られており、このコンタクト個所１はそれぞれのドーピ
ング領域３を介して半導体チップの基板６への電気的な
導通接続を形成している。ここでこのコンタクト個所１
はこの領域の１部分だけを覆っている。金属化面５のベ
ルト状の金属導体路は、十字形に規則的な間隔を置き、
それぞれの方向で相互に平行に配向されている。この金
属導体路は、それぞれ相互に直角に位置する金属化面５
の金属導体路が十字形面を形成するように配置されてい
る。ここでこの十字形面は、それぞれコンタクト個所１
の上にあり、かつこのコンタクト個所１を覆っている。
金属化面５の金属導体路は、コンタクト個所１に十字形
面の領域で導通接続されている。
【００１６】実施例ではドーピング領域３は、ｐ+ドー
ピングされたシリコンから、また基板６はｐ-ドーピン
グされたシリコンから構成されている。しかしドーピン
グ領域３にｎ+ドーピングされたシリコンと、基板６に
ｎ-ドーピングされたシリコンを有する構成も可能であ
る。
【図面の簡単な説明】
【図１】金属化面までを含むモジュール式充填構造体の
断面図である。
【図２】チップ面の１部分の平面図（レイアウト構造）
である。
【符号の説明】
１ コンタクト個所 ２ ポリシリコンを備えた領域 ３ ドーピング領域 ４ トレンチ ５ 金属化面 ６ 基板

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 基板（６）と、その上に配置されたモジ
    ュール式充填構造体（１〜５）とを備え、前記モジュー
    ル式充填構造体（１〜５）は金属化面（５）の金属導体
    路を含み、 前記モジュール式充填構造体（１〜５）は、該充填構造
    体（１〜５）が延在するチップ面の領域に多数の導電性
    のコンタクト個所（１）が、前記金属化面（５）の金属
    導体路と、前記基板（６）との間に設けられているよう
    に形成されていることを特徴とするモジュール式充填構
    造体を備えた集積半導体チップ。
  2. 【請求項２】 モジュール式充填構造体は、相等しい多
    数の区分（Ａ）から成り、 各々の区分（Ａ）には、導電性のコンタクト個所（１）
    が、金属化面（５）金属導体路と基板（６）との間に設
    けられている請求項１に記載の集積半導体チップ。
  3. 【請求項３】 相等しい区分（Ａ）の各々は、 それぞれの区分（Ａ）の大きさに相応した基板（６）部
    分と、 基板（６）の上に位置する、ポリシリコンを備えた領域
    （２）と、 前記基板内に設けられ、かつ前記ポリシリコンを備えた
    領域（２）とは離れて設けられたドーピング領域（３）
    と、 前記ドーピング領域（３）および前記金属化面（５）の
    金属導体路に導通接続されている導電性のコンタクト個
    所（１）とを含む請求項２に記載の集積半導体チップ。
  4. 【請求項４】 ポリシリコンを備えた領域（２）の下の
    基板（６）内にそれぞれ、酸化物で充填されたトレンチ
    （４）が設けられている請求項３に記載の集積半導体チ
    ップ。
  5. 【請求項５】 ドーピング領域（３）と基板（６）は、
    同じドーピング極性でドーピングされたシリコンから成
    り、 該シリコンは、ドーピング領域（３）では比較的高い濃
    度でドーピングされており、基板（６）では比較的低い
    濃度でドーピングされている請求項３に記載の集積半導
    体チップ。
  6. 【請求項６】 前記ポリシリコンを備えた領域（２）と
    前記酸化物で充填されたトレンチ（４）は、充填構造体
    の相等しい多数の区分（Ａ）のうちの２つの隣接する区
    分（Ａ）に、それぞれ共通の領域として構成されている
    請求項４に記載の集積半導体チップ。
  7. 【請求項７】 充填構造体（１〜５）が延在するチップ
    面の領域において、充填構造体（１〜５）はつぎのレイ
    アウト構造を有する、すなわち半導体チップの基板
    （６）は、酸化物で充填されたトレンチ（４）を有し、 該トレンチ（４）の上にポリシリコンを備えた領域
    （２）が配置されており、ここで該ポリシリコンを備え
    た領域（２）は、前記酸化物で充填されたトレンチ
    （４）の面の一部のみを覆っており、 前記酸化物で充填されたトレンチ（４）および該トレン
    チ（４）の上に配置されたポリシリコンを備えた領域
    （２）は連結されて、充填構造体が延在するチップ面の
    領域全体に配置され、 該充填構造体は、酸化物で充填されたトレンチ（４）と
    ポリシリコンを備えた領域（２）とを有しない領域を包
    囲し、 該領域は、規則的な間隔で配置されかつ平行に配向され
    ており、 ポリシリコンを備えた領域（２）と酸化物で充填された
    トレンチ（４）とにより包囲された前記領域内には、ド
    ーピング領域（３）が半導体チップの基板（６）に配置
    されており、 ドーピング領域（３）の前記領域内には、導電性のコン
    タクト個所（１）が配置されており、 該コンタクト個所（１）はそれぞれのドーピング領域
    （３）上に、半導体チップの基板（６）への導通接続を
    形成し、 ドーピング領域（３）は、前記領域の一部だけ覆い、 十字形に規則的な間隔でかつそれぞれの方向に相互に平
    行に配向されている、金属化面（５）のベルト形状の金
    属導体路は、それぞれ相互に直角に位置する、金属化面
    （５）の金属導体路が十字形面を形成し、該十字形面が
    それぞれ前記導電性のコンタクト個所（１）の上に位置
    しかつ該コンタクト個所（１）を覆うように配置されて
    おり、 金属化面（５）金属導体路は、導電性のコンタクト個所
    （１）に、十字形面の領域において導通接続されている
    請求項１から６までのいずれか１項に記載の集積半導体
    チップ。
JP21085599A 1998-07-29 1999-07-26 モジュール式充填構造体を備えた集積半導体チップ Expired - Fee Related JP4152533B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19834234A DE19834234C2 (de) 1998-07-29 1998-07-29 Integrierter Halbleiterchip mit Füllstrukturen
DE19834234.9 1998-07-29

Publications (2)

Publication Number Publication Date
JP2000058766A true JP2000058766A (ja) 2000-02-25
JP4152533B2 JP4152533B2 (ja) 2008-09-17

Family

ID=7875762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21085599A Expired - Fee Related JP4152533B2 (ja) 1998-07-29 1999-07-26 モジュール式充填構造体を備えた集積半導体チップ

Country Status (6)

Country Link
US (1) US6307263B1 (ja)
EP (1) EP0977262A3 (ja)
JP (1) JP4152533B2 (ja)
KR (1) KR100673670B1 (ja)
DE (1) DE19834234C2 (ja)
TW (1) TW447104B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6833622B1 (en) 2003-02-27 2004-12-21 Cypress Semiconductor Corp. Semiconductor topography having an inactive region formed from a dummy structure pattern
DE102005008476B4 (de) * 2005-02-24 2006-12-21 Infineon Technologies Ag Leitbahnanordnung sowie zugehöriges Herstellungsverfahren
KR100855558B1 (ko) 2007-07-02 2008-09-01 삼성전자주식회사 반도체 집적 회로 장치 및 그 제조 방법
US8765607B2 (en) 2011-06-01 2014-07-01 Freescale Semiconductor, Inc. Active tiling placement for improved latch-up immunity

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6370550A (ja) * 1986-09-12 1988-03-30 Nec Corp 半導体集積回路装置
JP2858404B2 (ja) * 1990-06-08 1999-02-17 株式会社デンソー 絶縁ゲート型バイポーラトランジスタおよびその製造方法
US5196920A (en) * 1992-04-21 1993-03-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device for limiting capacitive coupling between adjacent circuit blocks
US5625232A (en) * 1994-07-15 1997-04-29 Texas Instruments Incorporated Reliability of metal leads in high speed LSI semiconductors using dummy vias
US5464996A (en) * 1994-08-29 1995-11-07 Texas Instruments Incorporated Process tracking bias generator for advanced lateral overflow antiblooming drain
JP3207347B2 (ja) * 1996-01-26 2001-09-10 シャープ株式会社 半導体装置
US5747380A (en) * 1996-02-26 1998-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Robust end-point detection for contact and via etching
CN1143386C (zh) * 1996-03-22 2004-03-24 艾利森电话股份有限公司 由导电针阵列屏蔽的半导体器件及制备这种器件的方法
TW329563B (en) * 1996-06-01 1998-04-11 Winbond Electronics Corp The manufacturing method for load resistors of SRAM
JPH1041302A (ja) * 1996-07-26 1998-02-13 Nec Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20000012029A (ko) 2000-02-25
DE19834234A1 (de) 2000-02-10
US6307263B1 (en) 2001-10-23
TW447104B (en) 2001-07-21
KR100673670B1 (ko) 2007-01-23
DE19834234C2 (de) 2000-11-30
JP4152533B2 (ja) 2008-09-17
EP0977262A2 (de) 2000-02-02
EP0977262A3 (de) 2000-05-10

Similar Documents

Publication Publication Date Title
US5196373A (en) Method of making trench conductor and crossunder architecture
GB2137413A (en) Variable geometry automated universal array
JP2008124516A (ja) 集積回路ダイ及びその製造方法
JPH077143A (ja) 二重バッファベースゲートアレイセル
IL29307A (en) Voltage distribution system for integrated circuits
US5057895A (en) Trench conductor and crossunder architecture
JP2000058766A (ja) モジュ―ル式充填構造体を備えた集積半導体チップ
EP0638936B1 (en) Gate array LSI
US6661086B2 (en) Three-dimensionally embodied circuit with electrically connected semiconductor chips
US8013455B2 (en) Semiconductor device having pads
KR100396065B1 (ko) 집적회로구조및이의제조방법
KR101676810B1 (ko) 반도체 소자, 이를 포함하는 디스플레이 드라이버 집적 회로 및 디스플레이 장치
US5070388A (en) Trench-resident interconnect structure
US5021869A (en) Monolithic semiconductor chip interconnection technique and arrangement
JPH09172014A (ja) 半導体装置の電源線構造
US6677676B1 (en) Semiconductor device having steady substrate potential
US7195961B2 (en) SOI structure comprising substrate contacts on both sides of the box, and method for the production of such a structure
KR102544806B1 (ko) 트랜지스터 구조 및 관련 인버터
CN109473420A (zh) 耐电弧的开裂阻止
JPH10189593A (ja) 基準平面金属化層を有する集積回路電気装置
KR910008989B1 (ko) 집적회로 마스터슬라이스
JPH077141A (ja) サリサイドパワー分布を有するベーシックゲートアレイセル
CN116364691A (zh) 半导体结构及其形成方法
JP2004281531A (ja) 半導体装置
JPS63110750A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080702

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130711

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees