FR2673038A1 - Procede de fabrication d'un transistor a effet de champ utilisant un masque de resine photosensible. - Google Patents
Procede de fabrication d'un transistor a effet de champ utilisant un masque de resine photosensible. Download PDFInfo
- Publication number
- FR2673038A1 FR2673038A1 FR9201626A FR9201626A FR2673038A1 FR 2673038 A1 FR2673038 A1 FR 2673038A1 FR 9201626 A FR9201626 A FR 9201626A FR 9201626 A FR9201626 A FR 9201626A FR 2673038 A1 FR2673038 A1 FR 2673038A1
- Authority
- FR
- France
- Prior art keywords
- layer
- semiconductor
- cavity
- semiconductor layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 230000005669 field effect Effects 0.000 title claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 136
- 238000005530 etching Methods 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000011347 resin Substances 0.000 claims abstract description 31
- 229920005989 resin Polymers 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims description 46
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 21
- 239000010931 gold Substances 0.000 claims description 15
- 239000010936 titanium Substances 0.000 claims description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 9
- 230000007423 decrease Effects 0.000 claims description 9
- 229910052737 gold Inorganic materials 0.000 claims description 9
- 229910052697 platinum Inorganic materials 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 8
- 239000007864 aqueous solution Substances 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 5
- 239000007788 liquid Substances 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 229910000927 Ge alloy Inorganic materials 0.000 claims description 2
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 claims description 2
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 claims description 2
- 230000004888 barrier function Effects 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 238000000407 epitaxy Methods 0.000 claims description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 2
- 125000002524 organometallic group Chemical group 0.000 claims description 2
- 235000002906 tartaric acid Nutrition 0.000 claims description 2
- 239000011975 tartaric acid Substances 0.000 claims description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims 2
- 239000007789 gas Substances 0.000 claims 2
- 229910021529 ammonia Inorganic materials 0.000 claims 1
- 230000008569 process Effects 0.000 description 15
- 239000000463 material Substances 0.000 description 9
- 238000001459 lithography Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 229910017401 Au—Ge Inorganic materials 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 206010017577 Gait disturbance Diseases 0.000 description 1
- 241001125929 Trisopterus luscus Species 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Weting (AREA)
Abstract
L'invention décrit un procédé de fabrication d'un transistor à effet de champ dans lequel l'électrode de grille (4) est formée dans une double cavité comprenant une première cavité (6) à un niveau et une seconde cavité (5) à un niveau inférieur. La seconde cavité, plus étroite, est emboîtée dans la première, plus large. On forme cette structure en faisant croître successivement sir un substrat une première couche de semiconducteur (11) ayant une faible vitesse de gravure et une seconde couche de semiconducteur (12) ayant une vitesse de gravure plus élevée. On forme sur la seconde couche de semiconducteur une couche de résine photosensible présentant une ouverture en une position sélectionnée, et on utilise cette couche de résine photosensible à titre de masque pour graver sélectivement les couches de semiconducteur.
Description
PROCEDE DE FABRICATION D'UN TRANSISTOR
A EFFET DE CHAMP UTILISANT UN MASQUE
DE RESINE PHOTOSENSIBLE
La présente invention concerne un procédé de fabrication d'un dispositif à semiconducteurs, et elle concerne plus particulièrement un procédé de fabrication d'un transistor à effet de champ ayant une structure de grille qui comporte des cavités à différents niveaux, c'est-à-dire que chaque électrode de grille est disposée10 dans un trou qui est obtenu en formant une cavité supérieu- re plus large et une cavité inférieure plus étroite, au même emplacement dans la surface d'une couche de semicon- ducteurs. En considérant la figure 8, on voit une coupe d'un transistor à effet de champ de type métal-semiconduc- teur, ou MESFET, ayant la structure de grille classique qui comporte deux cavités à des niveaux différents, c'est-à- dire une cavité à deux étages Ce transistor à effet de champ comprend un substrat 1 en Ga As, et une couche active20 2 en Ga As de type n, formée sur le substrat 1 Une première cavité 6 est formé dans un emplacement donné dans la couche
active 2 Une seconde cavité 5 est formée au centre de la surface de fond de la première cavité 6 Un trou 20 est donc formé par la cavité supérieure plus large 5 et par la25 cavité inférieure plus étroite 6.
Une électrode de grille 4 se trouve au centre de la surface de fond de la seconde cavité inférieure 5, et en
2 contact de type Schottky avec la couche active 2 L'élec-
trode de grille 4 est formée par la croissance successive d'une couche de titane, d'une couche de platine et d'une couche d'or (aucune d'elles n'est représentée) sur la 5 couche active 2 Une électrode de source 3 a et une électro- de de drain 3 b sont formées de part et d'autre du trou 20 constitué par les deux cavités, et sont en contact ohmique avec la couche active 2. Des transistors MESFET ayant cette structure de
grille à double cavité ont été très utilisés à titre de transistors à puissance de sortie élevée Ils sont caracté-
risés par une faible consommation de puissance électrique et par un rendement en puissance élevé Le rendement en puissance d'un transistor MESFET est le rapport entre la15 puissance de sortie que fournit le dispositif et la puis- sance électrique que l'alimentation fournit au dispositif, et il est donné par l'expresion: (Pou T PIN)/(VDD IDD)
dans laquelle VDD est la tension que l'alimentation appli-
que au dispositif, IDD est le courant qui circule entre la source et le drain, POUT est la puissance de sortie, et PIN
est la puissance d'entrée, comme représenté sur la figure 11.
La structure de grille à double cavité procure une plus faible résistance source-drain et permet donc d'obtenir un rendement en puissance plus élevé que celui de transistors à effet de champ ayant la structure de grille à une seule cavité et de transistors à effet de champ n'ayant aucune cavité On considère à l'heure actuelle que cette30 caractéristique de la structure à double cavité résulte du fait que la composante résistive entre la source et le drain est plus faible que celle de la structure à une seule cavité. Ce transistor MESFET est fabriqué de la manière qu'on va maintenant décrire En premier lieu, comme 3 représenté sur la figure 9 (a), on forme sur le substrat 1,
par implantation ionique ou par épitaxie, la couche active de type N 2, constituée par le même cristal que le substrat en Ga As 1 On peut remplacer le substrat en Ga As par un 5 substrat en Si ou en In P Dans ce cas, la couche active est une couche de Si de type N ou une couche de In P de type n.
On forme par photolithographie l'électrode de source 3 a et l'électrode de drain 3 b qui doivent établir un contact ohmique avec la couche active 2, sur des côtés opposés de10 la région de la couche active 2 dans laquelle on doit for- mer une double cavité.
Ensuite, comme représenté sur la figure 9 (b), on forme un motif de résine photosensible 7, par exposition, développement et photolithographie Plus précisément, on15 forme une couche de résine photosensible 7 sur la totalité de la surface de la couche active 2 On forme une ouverture 7 a entre l'électrode de source 3 a et l'électrode de drain 3 b, par exposition et développement Ensuite, en utilisant ce motif de matière de réserve 7 à titre de masque, on grave la couche active 2 par un procédé approprié, par exemple la gravure ionique réactive (ou RIE) ou la gravure
chimique par voie humide De cette manière, on forme la première cavité 6 dans la couche active 2 (figure 9 (c)). Après avoir enlevé le motif de résine photosen-
sible 7, on forme un motif de résine photosensible 8, com- portant une ouverture 8 a au centre de la première cavité 6, en procédant par exposition, développement et photolitho- graphie, de la même manière que dans le processus précédent (figure 9 (d)) En utilisant à titre de masque le motif de
résine photosensible 8, on grave la couche active 2 pour former la seconde cavité 5 (figure 9 (e)).
On dépose ensuite le matériau de l'électrode de grille sur la totalité de la surface de la structure multi-
couche, et on forme l'électrode de grille 4 par la techni-35 que de décollement Dans cet exemple, on fait croître la 4 couche de Ti jusqu'à une épaisseur de 100 nanomètres, on fait croître la couche de Pt jusqu'à une épaisseur de 100 manomètres, et on fait croître la couche de Au jusqu'à une épaisseur de 300 nanomètres (figure 10 (a)) Ensuite, on enlève le motif de résine photosensible 8, et ceci est suivi par la formation de l'électrode de grille 4 dans la
seconde cavité 5 à l'intérieur du trou 20 (figure 10 (b)). Dans le procédé de fabrication qui est décrit ci- dessus, les deux cavités sont formées l'une après l'autre.
Ce processus est complexe et sa mise en oeuvre exige une longue durée En outre, le rendement de fabrication est
faible. Plus précisément, la formation des cavités 5 et 6 nécessite une étape de lithographie et une étape de gravu-
re, ce qui fait que la formation des deux cavités demande beaucoup de temps De plus, il est très difficile de placer
correctement la seconde cavité 5 à l'intérieur de la pre- mière cavité 6 En réalité, il arrive souvent que la secon- de cavité ne se loge pas entièrement dans la première20 cavité Ceci est un facteur important conduisant à un faible rendement de fabrication.
La publication de demande de brevet du Japon N O 286369/1989 décrit un procédé de fabrication de transistors MESFET ayant des valeurs de seuil différentes, sur le même substrat Plus précisément, on fait croître l'une sur l'autre des couches de semiconducteur ayant des vitesses de gravure différentes, pour former des régions de canal On grave sélectivement la couche de semiconducteur supérieure, en utilisant un premier masque, pour mettre à nu des par-30 ties sélectionnées de la couche de semiconducteur inférieu- re, ayant une vitesse de gravure différente de celle de la
couche supérieure Dans ces conditions, on forme un second masque ayant des ouvertures qui correspondent aux parties sélectionnées de la couche de semiconducteur supérieure et35 aux parties à nu de la couche de semiconducteur inférieure.
On grave les couches de semiconducteur qui sont mises à nu
dans les ouvertures du masque, d'une manière telle que l'une des deux couches de semiconducteur ne soit pas gravée au cours d'une étape de gravure Cependant, ce procédé ne 5 résout pas le problème de l'alignement des deux masques De plus, on ne peut pas réduire le nombre d'étapes de gravure.
La publication de demande de brevet du Japon n 7664/1989 décrit un procédé de fabrication d'un tran-
sistor à effet de champ ayant la structure doublement gra-10 vée Dans ce procédé, on implante sélectivement des ions dans une couche à graver, pour faire varier la vitesse de gravure des parties sélectionnées de la couche gravée. Ainsi, la structure à double cavité est formée par sa caractéristique d'auto-alignement au cours d'une seule15 étape de gravure Cependant, dans ce procédé, la frontière entre la région implantée et la région non implantée n'est
pas nette Il en résulte qu'il est difficile de maîtriser les profils des cavités De plus, il est impossible de former une structure ayant trois cavités, ou plus, à des20 niveaux différents.
En outre, dans ce procédé, la seconde région de cavité a une vitesse de gravure supérieure à celle de la première région de cavité, et par conséquent on doit faire démarrer simultanément la gravure de ces deux régions.25 Ainsi, il est nécessaire d'utiliser pendant l'implantation ionique un masque ayant des ouvertures qui correspondent au motif de la seconde région de cavité De plus, il est né- cessaire d'utiliser pendant la gravure un masque ayant des ouvertures correspondant au motif de la première région de30 cavité Un processus de fabrication de masque utilisant une procédure de surgravure latérale est nécessaire pour former ce dernier masque. La publication de demande de brevet du Japon no 223771/1989 décrit un procédé supplémentaire pour fabriquer la structure à double cavité Plus précisément, on forme 6 une couche isolante sur la région de canal d'une couche de
semiconducteur sur laquelle sont formées des électrodes de source et de drain On forme sur la couche isolante une couche de résine photosensible comportant des ouvertures 5 qui correspondent au motif de la seconde région de cavité. En utilisant comme masque la couche de résine photosensi-
ble, on effectue une gravure anisotrope de la couche iso- lante, après quoi on grave la couche de semiconducteur jusqu'à une profondeur donnée On effectue ensuite une10 surgravure latérale de la couche isolante En utilisant cette couche isolante à titre de masque, on accomplit une étape de gravure pour former la première cavité Dans ce procédé, il est nécessaire de former un seul masque en résine photosensible Néanmoins, le masque doit faire15 l'objet d'une surgravure latérale, de la même manière que dans le processus qui est décrit dans la publication de demande de brevet du Japon n' 7664/1989 En outre, le processus est très complexe, du fait qu'il nécessite l'utilisation de plusieurs techniques de gravure.20 Un but de l'invention est de procurer un procédé de fabrication d'un dispositif à semiconducteurs dans lequel on forme une structure ayant des cavités à diffé- rents niveaux, en une seule étape de lithographie et une seule étape de gravure, sans la nécessité d'une étape25 supplémentaire de fabrication de masque, et dans lequel l'emboîtement des cavités aux différents niveaux est obtenu en utilisant la caractéristique d'autoalignement de la couche de semiconducteur dans laquelle on forme des cavités.30 Un procédé de fabrication d'un dispositif à semi- conducteurs conforme à l'invention comprend les étapes suivantes: on forme une couche de semiconducteur sur un substrat semiconducteur, d'une manière telle que la vitesse de gravure diminue lorsqu'on se dirige vers le bas dans la35 couche de semiconducteur; on forme une couche de résine
7 photosensible ayant une ouverture dans une position sélec-
tionnée, sur la couche de semiconducteur, et on grave la couche de semiconducteur en utilisant la couche de résine photosensible à titre de masque; et on forme une électrode 5 de grille au fond de la cavité qui est formée par la gra- vure La partie supérieure de chaque cavité est plus large
que la partie inférieure On peut fabriquer la cavité ayant cette structure en une seule étape de lithographie et une seule étape de gravure, sans avoir besoin d'une étape10 supplémentaire de fabrication de masque.
Dans un mode de réalisation de l'invention, l'étape de formation d'une couche de semiconducteur sur un substrat semiconducteur comprend la formation d'une premiè- re couche de semiconducteur ayant une faible vitesse de15 gravure, sur le substrat semiconducteur, et ensuite la formation d'une seconde couche de semiconducteur, ayant une vitesse de gravure élevée, sur la première couche de semi- conducteur L'étape de formation d'une couche de résine photosensible et de gravure de la couche de semiconducteur20 comprend l'enlèvement sélectif, par gravure, des seconde et première couches de semiconducteur, pour former une cavité concave à deux étages dans l'ouverture qui est formée dans la couche de résine photosensible On peut former les deux cavités en une seule étape de lithographie De plus, l'em-25 boitement des trous formant chaque cavité individuelle peut être obtenu par les caractéristiques d'auto-alignement des couches de semiconducteur Du fait que la couche supérieure dans laquelle est formée une cavité a une vitesse de gravu- re supérieure à celle de la couche inférieure dans laquelle30 est formée une cavité, un seul masque ayant des ouvertures correspondant au motif de la couche inférieure contenant une cavité est nécessaire pour disposer d'un masque que l'on utilise pour former la structure à double cavité; aucun masque supplémentaire N 'est nécessaire.35 Dans un autre mode de réalisation de l'invention, 8 l'étape de formation d'une couche de semiconducteur sur un substrat semiconducteur comprend la croissance successive de trois couches de semiconducteur, ou plus, ayant des vitesses de gravure différentes, sur le substrat semicon- 5 ducteur, de façon que la vitesse de gravure de la structure multicouche qui est formée diminue lorsqu'on se dirige vers le bas L'étape de formation d'une couche de résine photo- sensible et de gravure de la couche de semiconducteur com- prend l'enlèvement sélectif de ces couches de semiconduc-10 teur, pour former des cavités ayant pratiquement une sec- tion transversale triangulaire avec un sommet dirigé vers
le bas, dans l'ouverture qui est formée dans la couche de résine photosensible La largeur de chaque cavité diminue vers le bas, en échelons On peut donc fabriquer aisément15 une structure à cavités multiples ayant une forme presque conique, que l'on sait être la forme qui procure le meil-
leur rendement en puissance. Dans un mode de réalisation supplémentaire de l'invention, l'étape de formation d'une couche de semicon-
ducteur sur un substrat semiconducteur comprend la crois- sance de la couche de semiconducteur d'une manière telle que la vitesse de gravure diminue continuellement à partir de la surface supérieure, vers la surface inférieure. L'étape de formation d'une couche de résine photosensible25 et de gravure de la couche de semiconducteur comprend la gravure de la couche de semiconducteur de façon à former
une cavité conique dans l'ouverture qui est formée dans la couche de résine photosensible On peut donc fabriquer aisément une structure à cavité présentant une cavité coni-30 que, que l'on sait être la forme de cavité qui procure le meilleur rendement en puissance.
D'autres caractéristiques et avantages de l'in- vention seront mieux compris à la lecture de la description
qui va suivre de modes de réalisation, donnés à titre35 d'exemples non limitatifs La suite de la description se
9 réfère aux dessins annexés dans lesquels Les figures 1 (a) 1 (c) sont des représentations en coupe d'un transistor MESFET fabriqué par un procédé conforme à l'invention, ce transistor MESFET ayant une 5 structure de grille à double cavité; Les figures 2 (a) 2 (d) sont des représentations en coupe qui illustrent les étapes que l'on accomplit pour
former une cavité dans le MESFET représenté sur les figures 1 (a) 1 (c), en formant deux trous à des niveaux diffé-
rents; Les figures 3 (a) 3 (b) sont des représentations en coupe qui illustrent les étapes que l'on accomplit pour
former une électrode de grille du MESFET qui est représenté sur les figures 1 (a) 1 (c);15 La figure 4 est une représentation en coupe d'un MESFET fabriqué par un autre procédé conforme à l'inven-
tion, ce MESFET ayant une structure de grille à double cavité; La figure 5 est une représentation en coupe d'un MESFET fabriqué par un procédé supplémentaire conforme à l'invention, ce MESFET ayant une structure de grille à triple cavité; La figure 6 est une représentation en coupe d'un MESFET fabriqué par encore un autre procédé conforme à l'invention, ce MESFET ayant une structure qui comporte une cavité conique;
La figure 7 est une représentation en coupe d'un transistor à mobilité élevée des électrons, ou HEMT, fabri-
qué par encore un autre procédé conforme à l'invention, ce30 transistor HEMT ayant une structure de grille à double cavité; La figure 8 est une représentation en coupe d'un MESFET de l'art antérieur ayant la structure de grille à double cavité; Les figures 9 (a) 9 (e) sont des représentations en coupe qui illustrent les étapes que l'on accomplit pour former des cavités sur deux niveaux différents dans le MESFET de l'art antérieur qui est représenté sur la figure 8; Les figures 10 (a) 10 (b) sont des représenta- tions en coupe qui illustrent les étapes que l'on accomplit
pour former une électrode de grille dans le MESFET de l'art antérieur qui est représenté sur la figure 8; et La figure 11 est un schéma de circuit qui illus-
tre l'avantage de la structure de grille à double cavité d'un MESFET.
En se référant aux figures 1 (a) 1 (c), on voit un MESFET qui est fabriqué par un procédé conforme à l'in-
vention La figure 1 (a) est une coupe du MESEET La figure15 1 (b) est une coupe de la partie A de la figure 1 (a), qui montre les électrodes de source et de drain La figure 1 (c) est une coupe de la partie B de la figure 1 (a), qui montre la représentation en coupe de l'électrode de grille Une couche de canal 10, consistant en une couche de Ga As de20 type n, est formée sur un substrat en Ga As, 1 Une couche de semiconducteur inférieure 11 dans laquelle on doit former une cavité, est formée sur la couche de canal 10. Cette couche de semiconducteur 11 est une couche consistant en Al Ga As de type N Une couche de semiconducteur supé-25 rieure 12 dans laquelle on doit former une cavité, est formée sur la couche de semiconducteur inférieure 11 Cette couche supérieure 12 est une couche de Ga As de type N Une ouverture 12 a est formée dans une position sélectionnée dans la couche de semiconducteur supérieure 12 Une autre30 ouverture lla est formée dans la couche de semiconducteur inférieure 11, au centre de l'ouverture supérieure 12 a Ces ouvertures 12 a et lla forment respectivement une première cavité 6 et une seconde cavité 5, qui sont à des niveaux différents On forme de cette manière une double cavité 20.35 Une électrode de source 3 a et une électrode de
il drain 3 b sont formées sur la couche de semiconducteur supé-
rieure 12, de part et d'autre de la double cavité 20, et elles établissent un contact ohmique avec la couche de semiconducteur supérieure 12 Comme le montre la figure 5 1 (b), l'électrode de source 3 a comprend une couche d'allia- ge or-germanium 31 ayant une épaisseur de 50 nanomètres, une couche de nickel 32 ayant une épaisseur de 10 nanomè- tres, et une couche d'or 33 ayant une épaisseur de 100 manomètres L'électrode de drain 3 b est formée de façon10 similaire Une électrode de grille 4 est formée à l'intérieur de l'ouverture lia dans la couche de canal 10 Comme le montre la figure l(c), l'électrode de grille 4 est for- mée sur la couche de canal 10, et elle comprend une couche de titane 41 formée sur la couche de canal 10, une couche15 de platine 42 sur la couche de titane 41, et une couche d'or 43 sur la couche de platine 42 La couche de titane 41
mesure 100 nanomètres d'épaisseur, et elle forme une bar- rière de Schottky avec la couche de canal 10 La couche de platine 42 mesure 100 nanomètres d'épaisseur La couche20 d'or 43 mesure 300 nanomètres d'épaisseur.
On va maintenant décrire le procédé de fabrica- tion En premier lieu, comme le montre la figure 2 (a), on forme la couche de Ga As de type n, constituant la couche de canal 10, sur le substrat en Ga As, 1 On fait croître la25 couche de Al Ga As de type N sur la couche de semiconducteur inférieure 11 dans laquelle on doit former une cavité, sur la couche de canal 10 On forme ensuite la couche de Ga As de type n+, constituant la couche de semiconducteur supé- rieure 12 dans laquelle on doit former une cavité, sur la30 couche de semiconducteur inférieure 11 On forme ces couches de semiconducteur par épitaxie par jets moléculaires
(ou EJT), par dépôt chimique en phase vapeur aux organomé- talliques (ou MOCVD), ou par un autre procédé.
On forme ensuite une couche de résine photosen-
sible (non représentée) sur la couche de semiconducteur 12 supérieure 12 On forme des ouvertures (non représentées) aux emplacements auxquels on doit former les électrodes de source et de drain On forme une couche d'alliage Au-Ge, 31, une couche de Ni, 32, et une couche d'Au, 33, avec des épaisseurs données, sur la totalité de la surface de la structure multicouche, par évaporation On enlève des par-
ties non désirées de ces couches par la technique de décol- lement On applique un traitement thermique à la structure multicouche, à une température de 400 'C, pendant environ 510 minutes On obtient ainsi l'électrode de source 3 a et l'électrode de drain 3 b.
On forme ensuite la couche de résine photosensi- ble 13 sur la totalité de la surface de la structure multi-
couche On forme une ouverture 13 a dans la région comprise15 entre l'électrode de source 3 a et l'électrode de drain 3 b. L'électrode de grille doit être formée dans cette région (figure 2 (b)) A ce moment, la largeur de l'ouverture 13 a est pratiquement égale à la largeur de la partie inférieure de la double cavité 20.20 On immerge la structure multicouche comprenant le substrat en Ga As, 1, dans un agent de gravure ou d'attaque qui présente une vitesse de gravure élevée pour Ga As, mais une vitesse de gravure faible pour Al Ga As A titre d'exem- ple, on utilise pour l'agent de gravure un mélange liquide25 comprenant une partie d'une solution aqueuse de NH 4 OH ayant une concentration de 30 %, et 30 parties d'une solution aqueuse de H 202 ayant une concentration de 30 %. Lorsqu'on immerge ainsi la structure multicouche dans l'agent de gravure, la partie à nu de la couche de
Ga As de type N, 12, est enlevée en premier par l'opération de gravure, ce qui forme une ouverture 12 a 1 (figure 2 (c)).
Ensuite, la gravure de la couche de Al Ga As de type N, 11, commence A ce moment, la couche de Ga As 12 est gravée à une vitesse 10 fois plus rapide que la vitesse à laquelle35 la couche de Al Ga As 11 est gravée Par conséquent, la 13 gravure latérale progresse rapidement dans la couche de Ga As, 12, recouvrant la couche de Al Ga As, 11, tandis que la gravure progresse vers le bas dans la couche 11 Il en résulte que lorsque l'ouverture lla est complètement formée 5 dans la couche de semiconducteur inférieure 11 dans laquel- le on doit former une cavité, l'ouverture 12 aldans la
couche de semiconducteur 12 dans laquelle on doit former une cavité s'est développée pour former l'ouverture plus large 12 a Comme le montre la figure 2 (d), on obtient de10 cette manière la double cavité 20.
Ensuite, on dépose successivement par évaporation une couche de Ti, 31, une couche de Pt, 32, et une couche
d'Au, 33, à titre de matériaux de l'électrode de grille 4, sur toute la surface de la couche de résine photosensible15 13, par évaporation (figure 3 (a)) On enlève par la techni- que de décollement les parties des couches qui n'appartien-
nent pas à l'électrode de grille De cette manière, on achève le transistor à effet de champ désiré, ayant la structure de grille à double cavité (figure 3 (b)).20 Dans l'exemple présent, on forme successivement sur le substrat la couche de semiconducteur inférieure 11 dans laquelle on doit former une cavité, et la couche de semiconducteur supérieure 12 dans laquelle on doit former une cavité On grave la couche supérieure 12 à une vitesse25 plus élevée que celle de la couche inférieure 11 On grave ces deux couches, en utilisant à titre de masque le motif de matière de réserve 13 présentant l'ouverture 13 a à une position donnée Par conséquent, lorsqu'on forme les cavi- tés par gravure, la couche de semiconducteur supérieure 1230 est gravée plus rapidement que la couche de semiconducteur inférieure 11 Il en résulte qu'après que l'ouverture 12 a 1 a été formée dans la couche de semiconducteur supérieure 12, la gravure latérale dans l'ouverture 12 a 1 progresse plus rapidement que la gravure verticale dans la couche de semiconducteur inférieure 11 Par conséquent, on obtient la 14 structure à double cavité en une seule étape de gravure de cavité et une seule étape de gravure De plus, la seconde cavité est emboîtée de façon sûre dans la première cavité. En outre, un seul masque est nécessaire pour obtenir la 5 seconde cavité, ce masque présentant l'ouverture qui cor- respond au motif de la région correspondant à la seconde cavité, du fait que la vitesse de gravure de la région gravée supérieure est plus élevée que celle de la région gravée inférieure Aucun masque supplémentaire n'est donc10 nécessaire, contrairement au procédé qui est décrit dans la publication de demande de brevet du Japon N O 223771/1989 précitée Il en résulte qu'on peut fabriquer la structure à double cavité avec un rendement de fabrication élevé, en une courte durée et avec un plus faible coût.15 On dépose les matériaux de l'électrode de grille sur le motif de résine photosensible 13 qu'on utilise lorsque la double cavité a été formée On décolle et on enlève des parties non désirées de ces matériaux pour former l'électrode de grille 4, et par conséquent aucun20 motif de masque n'est nécessaire pour former l'électrode de grille De plus, on peut former l'électrode de grille avec précision à l'intérieur de la cavité. Du fait que l'électrode de grille est formée par trois couches consistant en Ti, Pt et Au, et du fait que la couche inférieure est en titane, l'électrode de grille complète peut adhérer fermement au substrat Du fait que la
couche intermédiaire est en platine, on peut empêcher une diffusion d'Au dans le substrat à partir de la couche supérieure en Au, ainsi qu'une diffusion de Ga et As vers30 la couche d'Au, à partir du substrat en Ga As.
Chaque électrode parmi l'électrode de source 3 a et l'électrode de drain 3 b comprend trois couches qui con-
sistent respectivement en un alliage Au-Ge, en Ni et en Au. La couche inférieure est constituée par l'alliage Au-Ge Le35 traitement thermique est effectué après la formation des électrodes Le germanium présent dans la couche inférieure diffuse dans la couche de semiconducteur, ce qui crée une couche de diffusion fortement dopée dans la couche de semi- conducteur immédiatement au-dessous des électrodes Pour 5 cette raison, on peut former un bon contact ohmique De plus, on peut faire en sorte que la diffusion de Ge soit homogène, du fait de la formation de la couche de Ni sur la couche en alliage de Au-Ge. On forme la couche de Ga As, 10, dans laquelle les électrons se déplacent à une vitesse plus élevée que dans la couche de Al Ga As, 11, à titre de couche active pour le
fonctionnement, entre la couche de Al Ga As inférieure, 11, dans laquelle est formée une cavité, et le substrat 1, et on peut réaliser de ce fait un dispositif fonctionnant à15 une vitesse élevée.
Dans l'exemple ci-dessus, la couche supérieure parmi les deux couches dans lesquelles on forme des cavi-
tés, consiste en un cristal de Ga As, tandis que la couche inférieureconsiste en un cristal de Al Ga As D'autres com-20 binaisons de cristaux sont également possibles Par exem- ple, il est possible d'utiliser une combinaison de Ga As et
In Ga As et une combinaison de Ga As et In P Dans ces cas, on utilise pour l'agent de gravure un mélange liquide compre- nant 5 parties d'une solution aqueuse d'acide tartrique à25 50 %, et 1 partie d'une solution aqueuse de H 202 à 30 %.
De plus, dans l'exemple ci-dessus, on forme les cavités par gravure par voie humide On peut également
utiliser la gravure par voie sèche On peut par exemple utiliser le gaz C Cl F 2 pour la combinaison de Ga As et30 Al Ga As.
Dans l'exemple qu'on a déjà décrit, on forme la couche de Ga As de type N à titre de couche active entre la couche de semiconducteur 11 contenant une cavité, et le substrat 1 Lorsque la couche de semiconducteur 11 est35 constituée par un matériau dans lequel les électrons se 16 déplacent à une vitesse suffisamment élevée, ou lorsque la vitesse de fonctionnement ne présente pas une grande impor- tance, on peut utiliser la couche de semiconducteur 11 à titre de couche active. 5 En se référant maintenant à la figure 4, on voit un autre MESFET fabriqué conformément à l'invention Ce dispositif à semiconducteurs est similaire au dispositif qu'on a déjà décrit en relation avec les figures 1 (a) - 1 (d), 2 (a) 2 (d), 3 (a) 3 (b), à l'exception du fait que la couche active 10 n'est pas utilisée, et que la couche de semiconducteur 11 dans laquelle on foit former une cavité est utilisée à titre de couche active Lorsqu'on forme la première cavité 5, on n'enlève pas complètement par l'opé- ration de gravure la couche de semiconducteur 11, mais on15 laisse une partie de canal llb sous l'électrode de grille 14. Dans cet exemple, on peut omettre l'étape de croissance de la couche active 10 Dans ce cas, on peut fabriquer plus rapidement le dispositif.20 Dans les exemples ci-dessus, la structure à cavi- tés comporte deux cavités qui sont formées à des niveaux différents La structure à cavités peut également comporter trois cavités, ou plus, formées à des niveaux différents. En se référant à la figure 5, on voit un MESFET supplémentaire fabriqué conformément à l'invention, qui comporte une structure à triple cavité Ce dispositif est similaire au dispositif que l'on a décrit en premier, à l'exception des points suivants Une première couche de semiconducteur 21, une seconde couche de semiconducteur 2230 et une troisième couche de semiconducteur 23 sont formées sur la couche active 10 Des cavités sont formées dans ces trois couches 21-23 Chacune de ces trois couches est cons- tituée par un matériau ayant la composition Al x Ga 1 As. Dans ces trois couches, le rapport x a respectivement les35 valeurs x 21 ' x 22, x 23 On fixe les rapports de façon à 17 satisfaire les relations x 21 C x 22 < x 23, de façon que la
couche supérieure soit gravée avec la vitesse la plus élevée On forme une première ouverture 21 a, une seconde ouverture 22 a et une troisième ouverture 23 a dans les cou-
ches de semiconducteur respectives 21-23 L'ouverture dans la couche inférieure présente l'aire la plus grande Ces ouvertures 21 a-23 a forment respectivement une première cavité 25, une seconde cavité 26 et une troisième cavité 27, pour créer ainsi une structure à triple cavité 40 On fabrique ce dispositif par un procédé similaire au procédé de fabrication du premier exemple, à l'exception du fait qu'on fait croître successivement, à l'étape de la figure 1 (a), les trois couches 21 a-23 a ayant différentes composi- tions AIX Ga x As, dans lesquelles x est différent pour chaque couche différente Dans ce cas, on détermine les compositions des couches de semiconducteur 21-23 de façon que la couche supérieure soit gravée avec la vitesse la plus élevée Ce dispositif procure les mêmes avantages que celui de l'exemple décrit en premier De plus, la cavité20 globale peut avoir une forme presque conique, et on a remarqué de façon empirique que cette forme procure le
meilleur rendement en puissance. En se référant à la figure 6, on voit encore un autre MESFET fabriqué conformément à l'invention Ce dis-
positif est similaire au dispositif décrit en premier, à l'exception du fait qu'une couche de semiconducteur 50 dans
laquelle on doit former une cavité, est formée sur la couche active de Ga As, 10, et que la couche de semi- conducteur 50 dans laquelle on doit former une cavité pré-30 sente une ouverture 50 a La couche de semiconducteur 50 est constituée par un matériau Alx Gaî x As, dans lequel le rap-
port x diminue continuellement depuis la surface inférieure jusqu'à la surface supérieure Le procédé de fabrication ne diffère du procédé décrit dans le premier exemple que par35 le fait que la couche ayant la composition Al x Ga x As est 18 formée en faisant diminuer continuellement le rapport x à l'étape de la figure 1 (a), et que la vitesse de gravure augmente continuellement à partir de la surface inférieure, vers la surface supérieure. 5 Dans cet exemple, la vitesse de gravure de la couche de semiconducteur dans laquelle on doit former une
cavité diminue lorsqu'on se dirige vers le bas On peut donc former dans cette couche une cavité conique 5 l, qui est la forme connue pour offrir le meilleur rendement en puis-10 sance, en gravant sélectivement la couche de semiconduc- teur, par l'utilisation d'un motif de masque donné.
Dans les exemples ci-dessus, la structure de grille à cavités est appliquée à des MESFET On peut égale-
ment appliquer cette structure avec une utilité égale à un15 transistor à mobilité élevée des électrons (ou HEMT).
En se référant maintenant à la figure 7, on voit un transistor HEMT ayant une structure de grille à double cavité conforme à l'invention Ce dispositif est similaire au dispositif décrit en premier, à l'exception du fait20 qu'une couche de Al Ga As de type n, 14, qui fournit des électrons, est formée entre la couche active de Ga As, 10, et le substrat 1, et qu'une couche de Ga As non dopée, 15, constituant une couche de gaz d'électrons secondaire, est formée sous la couche 14. 25 Comme décrit dans ce qui précède, dans le nouveau procédé de fabrication d'un dispositif à semiconducteurs, on forme sur un substrat semiconducteur une couche de semi- conducteur dans laquelle la vitesse de gravure diminue lorsqu'on se dirige vers le bas, et on grave ensuite sélec-30 tivement cette couche, en utilisant un masque de résine photosensible On peut donc former en une seule étape de
lithographie et une seule étape de gravure une cavité com- prenant une partie supérieure plus large et une partie inférieure plus étroite, sans la nécessité d'une étape35 supplémentaire de formation de masque On peut donc amé-
19 liorer la productivité.
Conformément à l'invention, on forme sur un substrat semiconducteur une première couche de semiconduc-
teur ayant une faible vitesse de gravure On forme sur la 5 première couche de semiconducteur une seconde couche de semiconducteur ayant une vitesse de gravure plus élevée On
grave sélectivement ces deux couches de semiconducteur pour produire une structure doublement gravée On peut fabriquer cette structure en une seule étape de lithographie De10 plus, on assure l'emboîtement des cavités aux différents niveaux par l'utilisation de leurs caractéristiques d'auto-
alignement Du fait que la région dans laquelle on forme une cavité en premier est gravée avec une vitesse plus élevée que la région dans laquelle on forme ensuite une cavité, un seul masque ayant une ouverture correspondant au motif de la région dans laquelle on forme une cavité en
second, est nécessaire pour obtenir la structure à double cavité; aucun masque supplémentaire n'est nécessaire Ceci procure une amélioration du rendement de fabrication De20 plus, le temps nécessaire pour fabriquer le dispositif est réduit On peut donc réduire le coût de fabrication.
De plus, conformément à l'invention, on fait croître sur un substrat semiconducteur trois couches de semiconducteur, ou plus, de façon que la couche inférieure25 soit gravée avec la vitesse la plus faible On grave ces couches de semiconducteur en utilisant un masque de résine
photosensible donné On peut donc former aisément une structure à cavités multiples ayant une forme presque conique, qui est connue comme étant la forme procurant le30 meilleur rendement en puissance.
En outre, conformément à l'invention, on forme sur un substrat semiconducteur une couche de semiconducteur
dans laquelle la vitesse de gravure augmente continuelle- ment depuis la surface inférieure jusqu'à la surface supé-35 rieure On grave cette couche de semiconducteur, en utili-
sant un masque de résine photosensible donné On peut ainsi former aisément une structure à cavité ayant une cavité presque conique, qui est connue comme étant la forme qui
procure le meilleur rendement en puissance.
Il va de soi que de nombreuses modifications peuvent être apportées au procédé décrit et représenté,
sans sortir du cadre de l'invention.
Claims (5)
1 Procédé de fabrication d'un transistor à effet de champ sur un substrat semiconducteur ( 1), caractérisé en ce qu'il comprend les étapes suivantes: on forme une 5 couche de semiconducteur ( 11, 12) sur le substrat semicon- ducteur ( 1), d'une manière telle que la vitesse de gravure diminue vers le bas dans la couche de semiconducteur ( 11, 12); on forme une couche de résine photosensible ( 13) pré- sentant une ouverture ( 13 a) dans un emplacement sélectionné sur la couche de semiconducteur ( 11, 12), et on grave la couche de semiconducteur en utilisant la couche de résine
photosensible ( 13) à titre de masque; et on forme une élec- trode de grille ( 4) au fond d'une cavité ( 5, 6) qui est formée par l'opération de gravure.15 2 Procédé selon la revendication 1, caractérisé en ce que l'étape de formation d'une couche de semiconduc-
teur sur un substrat semiconducteur ( 1) comprend la forma- tion d'une première couche de semiconducteur ( 11) ayant une faible vitesse de gravure, sur le substrat semiconducteur20 ( 1), et la formation d'une seconde couche de semiconducteur ( 12), ayant une vitesse de gravure élevée, sur la première couche de semiconducteur ( 11), et l'étape de formation d'une couche de résine photosensible ( 13) et de gravure de la couche de semiconducteur ( 11, 12) comprend la gravure25 sélective des seconde ( 12) et première ( 11) couches de semiconducteur, et la formation d'une cavité concave à deux
étages ( 5, 6) dans l'ouverture ( 13 a) dans la couche de résine photosensible ( 13).
3 Procédé selon la revendication 1, caractérisé
en ce que l'étape de formation d'une couche de semiconduc- teur sur un substrat semiconducteur ( 1) comprend la forma-
tion sur le substrat semiconducteur ( 1) de trois couches de semiconducteur ( 21, 22, 23), ou plus, ayant des vitesses de gravure qui diminuent successivement en direction descen-35 dante; et l'étape de formation d'une couche de résine 22 photosensible et de gravure de la couche de semiconducteur
comprend l'enlèvement sélectif de ces couches de semicon- ducteur ( 21, 22, 23), pour former des cavités ( 25, 26, 27) dont la largeur augmente par échelons en direction ascen- 5 dante.
4 Procédé selon la revendication 1, caractérisé en ce que l'étape de formation d'une couche de semiconduc-
teur sur un substrat semiconducteur ( 1) comprend la forma- tion de la couche de semiconducteur ( 50) d'une manière10 telle que la vitesse de gravure augmente continuellement depuis la surface inférieure vers la surface supérieure; et
l'étape de formation d'une couche de résine photosensible et de gravure de la couche de semiconducteur ( 50) comprend la gravure de la couche de semiconducteur pour former une15 cavité conique ( 51) dans l'ouverture qui est formée dans la couche de résine photosensible.
Procédé selon l'une quelconque des revendica- tions 1 à 4, caractérisé en ce que l'électrode de grille ( 4) comprend une couche de titane ( 41) qui est formée sur la couche de semiconducteur ( 10), une couche de platine ( 42) qui est formée sur la couche de titane ( 41), et une couche d'or ( 43) qui est formée sur la couche de platine
( 42).
6 Procédé selon l'une quelconque des revendica-
tions 1 à 5, caractérisé en ce qu'une électrode de source ( 3 a) et une électrode de drain ( 4 a) sont formées de part et d'autre de la cavité ( 5, 6) qui est formée par l'opération de gravure, et chacune de ces électrodes comprend une couche d'alliage or-germanium ( 31) qui est formée sur la30 couche de semiconducteur ( 10), une couche de nickel ( 32) qui est formée sur la couche d'alliage ( 31), et une couche
d'or ( 33) qui est formée sur la couche de nickel ( 32). 7 Procédé selon la revendication 1, caractérisé en ce que l'étape de formation d'une couche de semiconduc-
teur ( 11, 12) sur un substrat semiconducteur ( 1) comprend 23 la formation d'une couche active ( 10) dans laquelle les
électrons se déplacent à une vitesse plus élevée que dans la couche de semiconducteur, avant la formation de la pre-
mière couche de semiconducteur ( 11). 5 8 Procédé selon la revendication 2, caractérisé en ce que le substrat semiconducteur ( 1) consiste en Ga As, la première couche de semiconducteur ( 11) est une couche de Ga As de type N fortement dopée, la seconde couche de semi- conducteur ( 12) est une couche de Al Ga As fortement dopée,10 et l'agent de gravure est soit un mélange liquide d'une solution aqueuse d'ammoniaque et d'une solution aqueuse de peroxyde d'hydrogène, soit le gaz C Cl F 2. 9 Procédé selon la revendication 2, caractérisé en ce que le substrat semiconducteur consiste en Ga As, la
première couche de semiconducteur ( 11) est une couche de Ga As de type N fortement dopée, la seconde couche de semi-
conducteur ( 12) est une couche de In Ga As fortement dopée, ou une couche de In P fortement dopée, et l'agent de gravure consiste en un mélange liquide d'une solution aqueuse20 d'acide tartrique et d'une solution aqueuse de peroxyde d'hydrogène.
Procédé selon la revendication 1, caractérisé en ce que le transistor à effet de champ est un transistor à mobilité élevée des électrons (ou HEMT) qui comporte une couche fournissant des électrons ( 14) sous la couche active ( 10), et une couche de gaz d'électrons secondaire ( 15) qui est formée entre la couche fournissant des électrons ( 14) et le substrat semiconducteur ( 1). 11 Procédé selon la revendication 1, caractérisé en ce que le transistor à effet de champ est un transistor métal-semiconducteur dont l'électrode de grille ( 4) forme une barrière de Schottky avec le substrat semiconducteur ( 1). 12 Procédé selon la revendication 1, caractérisé en ce que l'étape de formation d'une électrode de grille ( 4) au fond de chaque cavité ( 5, 6) qui est formée par l'opération de gravure, comprend la formation de cette électrode de grille ( 4) en utilisant à titre de masque la couche de résine photosensible ( 13) qui est employée dans l'étape précédente. 13 Procédé selon la revendication 14, caracté- risé en ce qu'on forme l'électrode de grille ( 4) en formant successivement une couche de titane ( 41), une couche de platine ( 42) et une couche d'or ( 43) sur la totalité de la10 surface de la couche de résine photosensible ( 13), et en enlevant la couche de résine photosensible ( 13) par la technique de décollement.
14 Procédé selon la revendication 2, caractérisé en ce que l'étape de formation des première et seconde couches de semiconducteur ( 11, 12) comprend la croissance de ces couches par dépôt chimique en phase vapeur aux organométalliques (ou MOCVD), ou par épitaxie par jets
moléculaires (ou EJT).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3044243A JPH04260338A (ja) | 1991-02-14 | 1991-02-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2673038A1 true FR2673038A1 (fr) | 1992-08-21 |
Family
ID=12686097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9201626A Withdrawn FR2673038A1 (fr) | 1991-02-14 | 1992-02-13 | Procede de fabrication d'un transistor a effet de champ utilisant un masque de resine photosensible. |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5270228A (fr) |
| JP (1) | JPH04260338A (fr) |
| FR (1) | FR2673038A1 (fr) |
| GB (1) | GB2252873B (fr) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0444328A (ja) * | 1990-06-11 | 1992-02-14 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH05326561A (ja) * | 1992-05-22 | 1993-12-10 | Nec Corp | 電界効果トランジスタの製造方法 |
| US5436201A (en) * | 1993-05-28 | 1995-07-25 | Hughes Aircraft Company | Dual etchant process, particularly for gate recess fabrication in GaAs MMIC chips |
| EP0642175B1 (fr) * | 1993-09-07 | 2004-04-28 | Murata Manufacturing Co., Ltd. | Dispositif semi-conducteur avec électrode Schottky et sa méthode de fabrication |
| EP0708481A3 (fr) * | 1994-10-20 | 1997-04-02 | Hughes Aircraft Co | Bosses thermiques améliorées pour circuits intégrés monolithiques de haute puissance du type flip chip et procédé de fabrication |
| US5556797A (en) * | 1995-05-30 | 1996-09-17 | Hughes Aircraft Company | Method of fabricating a self-aligned double recess gate profile |
| JP3147009B2 (ja) | 1996-10-30 | 2001-03-19 | 日本電気株式会社 | 電界効果トランジスタ及びその製造方法 |
| US6194747B1 (en) * | 1997-09-29 | 2001-02-27 | Nec Corporation | Field effect transistor |
| EP0974160A1 (fr) | 1998-02-09 | 2000-01-26 | Koninklijke Philips Electronics N.V. | Procede de fabrication d'un dispositif a semi-conducteur comprenant un transistor a effet de champ a canal enterre |
| US6242293B1 (en) | 1998-06-30 | 2001-06-05 | The Whitaker Corporation | Process for fabricating double recess pseudomorphic high electron mobility transistor structures |
| US6232159B1 (en) * | 1998-07-22 | 2001-05-15 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating compound semiconductor device |
| US6060402A (en) * | 1998-07-23 | 2000-05-09 | The Whitaker Corporation | Process for selective recess etching of epitaxial field effect transistors with a novel etch-stop layer |
| US6307221B1 (en) | 1998-11-18 | 2001-10-23 | The Whitaker Corporation | InxGa1-xP etch stop layer for double recess pseudomorphic high electron mobility transistor structures |
| US6271547B1 (en) | 1999-08-06 | 2001-08-07 | Raytheon Company | Double recessed transistor with resistive layer |
| US6797994B1 (en) | 2000-02-14 | 2004-09-28 | Raytheon Company | Double recessed transistor |
| US6261936B1 (en) * | 2000-06-07 | 2001-07-17 | Advanced Micro Devices, Inc. | Poly gate CD passivation for metrology control |
| US6391720B1 (en) | 2000-09-27 | 2002-05-21 | Chartered Semiconductor Manufacturing Ltd. | Process flow for a performance enhanced MOSFET with self-aligned, recessed channel |
| US6703638B2 (en) | 2001-05-21 | 2004-03-09 | Tyco Electronics Corporation | Enhancement and depletion-mode phemt device having two ingap etch-stop layers |
| US6838325B2 (en) | 2002-10-24 | 2005-01-04 | Raytheon Company | Method of forming a self-aligned, selectively etched, double recess high electron mobility transistor |
| US7488992B2 (en) * | 2003-12-04 | 2009-02-10 | Lockheed Martin Corporation | Electronic device comprising enhancement mode pHEMT devices, depletion mode pHEMT devices, and power pHEMT devices on a single substrate and method of creation |
| US20060009038A1 (en) | 2004-07-12 | 2006-01-12 | International Business Machines Corporation | Processing for overcoming extreme topography |
| US7321132B2 (en) | 2005-03-15 | 2008-01-22 | Lockheed Martin Corporation | Multi-layer structure for use in the fabrication of integrated circuit devices and methods for fabrication of same |
| KR100636680B1 (ko) * | 2005-06-29 | 2006-10-23 | 주식회사 하이닉스반도체 | 리세스 게이트 및 비대칭 불순물영역을 갖는 반도체소자 및그 제조방법 |
| KR100801729B1 (ko) * | 2005-11-25 | 2008-02-11 | 주식회사 하이닉스반도체 | 함몰된 게이트구조를 갖는 트랜지스터 및 그 제조방법 |
| US9583589B1 (en) | 2015-10-14 | 2017-02-28 | Northrop Grumman Systems Corporation | Self-aligned double gate recess for semiconductor field effect transistors |
| CN111742416B (zh) * | 2018-02-23 | 2024-03-19 | 株式会社钟化 | 太阳能电池的制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3972770A (en) * | 1973-07-23 | 1976-08-03 | International Telephone And Telegraph Corporation | Method of preparation of electron emissive materials |
| FR2633100A1 (fr) * | 1988-06-20 | 1989-12-22 | Mitsubishi Electric Corp | Transistor a effet de champ et procede de fabrication |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5661169A (en) * | 1979-10-25 | 1981-05-26 | Oki Electric Ind Co Ltd | Preparation of compound semiconductor device |
| JPS58143577A (ja) * | 1982-02-22 | 1983-08-26 | Toshiba Corp | 埋め込みゲ−ト電界効果トランジスタの製造方法 |
| DE3230945A1 (de) * | 1982-08-20 | 1984-02-23 | Telefunken electronic GmbH, 7100 Heilbronn | Verfahren zum herstellen eines feldeffekttransistors |
| US4473939A (en) * | 1982-12-27 | 1984-10-02 | Hughes Aircraft Company | Process for fabricating GaAs FET with ion implanted channel layer |
| JPS59168677A (ja) * | 1983-03-14 | 1984-09-22 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPS59218778A (ja) * | 1983-05-27 | 1984-12-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| DE3476841D1 (en) * | 1983-11-29 | 1989-03-30 | Fujitsu Ltd | Compound semiconductor device and method of producing it |
| JPS60240130A (ja) * | 1984-05-14 | 1985-11-29 | Toshiba Corp | 半導体装置の製造方法 |
| US4719498A (en) * | 1984-05-18 | 1988-01-12 | Fujitsu Limited | Optoelectronic integrated circuit |
| JPS6189681A (ja) * | 1984-10-08 | 1986-05-07 | Mitsubishi Electric Corp | 電界効果トランジスタの製造方法 |
| JPS62122276A (ja) * | 1985-11-22 | 1987-06-03 | Hitachi Ltd | 化合物半導体装置の製造方法 |
| JPS62176171A (ja) * | 1986-01-30 | 1987-08-01 | Toshiba Corp | 電界効界形トランジスタの製造方法 |
| DE3706274A1 (de) * | 1986-02-28 | 1987-09-03 | Hitachi Ltd | Halbleiterelement und verfahren zu dessen herstellung |
| JPS63228761A (ja) * | 1987-03-18 | 1988-09-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR920006875B1 (ko) * | 1987-03-18 | 1992-08-21 | 후지쓰 가부시끼가이샤 | 비합금 오옴 콘택트들을 가지고 있는 화합물 반도체 장치 |
| JPS647664A (en) * | 1987-06-30 | 1989-01-11 | Toshiba Corp | Manufacture of field-effect transistor |
| KR920009718B1 (ko) * | 1987-08-10 | 1992-10-22 | 스미도모덴기고오교오 가부시기가이샤 | 화합물반도체장치 및 그 제조방법 |
| JPH01223771A (ja) * | 1988-03-02 | 1989-09-06 | Mitsubishi Electric Corp | 電界効果トランジスタの製造方法 |
| JP2658171B2 (ja) * | 1988-05-12 | 1997-09-30 | 富士通株式会社 | 電界効果トランジスタの製造方法 |
| JPH02148740A (ja) * | 1988-11-29 | 1990-06-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH02199825A (ja) * | 1989-01-27 | 1990-08-08 | Nec Corp | 電極の製造方法 |
| US4927782A (en) * | 1989-06-27 | 1990-05-22 | The United States Of America As Represented By The Secretary Of The Navy | Method of making self-aligned GaAs/AlGaAs FET's |
| US5110765A (en) * | 1990-11-30 | 1992-05-05 | At&T Bell Laboratories | Selective etch for GaAs-containing group III-V compounds |
-
1991
- 1991-02-14 JP JP3044243A patent/JPH04260338A/ja active Pending
- 1991-08-13 GB GB9117502A patent/GB2252873B/en not_active Expired - Fee Related
- 1991-08-15 US US07/745,333 patent/US5270228A/en not_active Expired - Fee Related
-
1992
- 1992-02-13 FR FR9201626A patent/FR2673038A1/fr not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3972770A (en) * | 1973-07-23 | 1976-08-03 | International Telephone And Telegraph Corporation | Method of preparation of electron emissive materials |
| FR2633100A1 (fr) * | 1988-06-20 | 1989-12-22 | Mitsubishi Electric Corp | Transistor a effet de champ et procede de fabrication |
Non-Patent Citations (4)
| Title |
|---|
| 1983 IEEE MTT-S INTERNATIONAL MICROWAVE SYMPOSIUM DIGEST pages 136 - 138 YONG-HOON YUN ET AL 'Ka-BAND GaAs POWER FETs' * |
| JAPANESE JOURNAL OF APPLIED PHYSICS, SUPPLEMENT 19-1 vol. 19, 1980, TOKYO JA pages 339 - 343 ASAMITSU HIGASHISAKA ET AL 'Power GaAs MESFETs with a Graded Recess Structure' * |
| JOURNAL OF THE ELECTROCHEMICAL SOCIETY vol. 134, no. 10, Octobre 1987, MANCHESTER, NEW HAMPSHIRE US pages 2613 - 2616 C. J. WU ET AL 'Narrow Recess HEMT Technology' * |
| NEUES AUS DER TECHNIK no. 1, 20 Février 1989, WURZBURG DE page 2 'Atzen von Kanälen in Aluminiumgalliumarsenid mit Seitenkanten, deren Winkel mit der Oberfläche kleiner ist als 55Ø' * |
Also Published As
| Publication number | Publication date |
|---|---|
| GB9117502D0 (en) | 1991-09-25 |
| US5270228A (en) | 1993-12-14 |
| JPH04260338A (ja) | 1992-09-16 |
| GB2252873B (en) | 1995-03-29 |
| GB2252873A (en) | 1992-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2673038A1 (fr) | Procede de fabrication d'un transistor a effet de champ utilisant un masque de resine photosensible. | |
| EP2009682B1 (fr) | Transistor à effet de champ de type finfet isolé du substrat | |
| FR2661278A1 (fr) | Transistor a effet de champ et procede de fabrication. | |
| FR2639762A1 (fr) | Procede de fabrication de transistors a effet de champ asymetriques et transistors correspondants | |
| EP0285206B1 (fr) | Procédé de réalisation d'un dispositif semiconducteur du type transistor à effet de champ | |
| FR2662854A1 (fr) | Structure de trou de connexion isolee pour des dispositifs a semiconducteurs et procede de fabrication. | |
| FR2485812A1 (fr) | Dispositif a semi-conducteurs et procede de fabrication de ce dispositif | |
| FR2682534A1 (fr) | Dispositif a semiconducteurs comportant un empilement de sections d'electrode de grille, et procede de fabrication de ce dispositif. | |
| FR2633100A1 (fr) | Transistor a effet de champ et procede de fabrication | |
| JPH0434301B2 (fr) | ||
| FR2794897A1 (fr) | Plaquette a semi-conducteur et dispositif a semi-conducteur fabrique a partir d'une telle plaquette | |
| FR2632775A1 (fr) | Transistor a effet de champ et procede de fabrication | |
| CA2092895A1 (fr) | Dispositif semiconducteur a transistors complementaires | |
| FR2656466A1 (fr) | Circuit integre a semiconducteurs composes ayant une region implantee. | |
| FR2701166A1 (fr) | Transistor à effet de champ et procédé pour la fabrication d'un tel transistor. | |
| EP0690506B1 (fr) | Procédé de réalisation d'un dispositif semiconducteur comprenant au moins deux transistors à effet de champ ayant des tensions de pincement différentes | |
| FR2654256A1 (fr) | Procede d'implantation ionique vis a vis d'une electrode d'un dispositif semiconducteur. | |
| FR2696873A1 (fr) | Transistor à effet de champ et procédé pour sa fabrication. | |
| FR2502399A1 (fr) | Dispositif a semi-conducteurs comportant un contact rapporte a faible resistance | |
| FR2649535A1 (fr) | Procede de fabrication d'une grille en metal refractaire d'un transistor a effet de champ | |
| FR2496342A1 (fr) | Dispositif semi-conducteur du type metal-oxyde-semi-conducteur et son procede de fabrication | |
| FR2673044A1 (fr) | Transistor a effet de champ comprenant une couche enterree, et procede de fabrication. | |
| FR2572587A1 (fr) | Procede de fabrication d'un transistor a effet de champ du type a grille schottky | |
| FR2525814A1 (fr) | Procede de formation d'une couche protectrice dans une structure a semi-conducteurs | |
| FR2681475A1 (fr) | Dispositif a semiconducteurs comportant plusieurs electrodes de grille et procede de fabrication. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |