FR2566180A1 - Procede pour la formation d'un isolateur sur une couche mise en configuration - Google Patents
Procede pour la formation d'un isolateur sur une couche mise en configuration Download PDFInfo
- Publication number
- FR2566180A1 FR2566180A1 FR8509070A FR8509070A FR2566180A1 FR 2566180 A1 FR2566180 A1 FR 2566180A1 FR 8509070 A FR8509070 A FR 8509070A FR 8509070 A FR8509070 A FR 8509070A FR 2566180 A1 FR2566180 A1 FR 2566180A1
- Authority
- FR
- France
- Prior art keywords
- layer
- insulating layer
- insulating
- conductive layer
- pickling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000012212 insulator Substances 0.000 title description 6
- 238000005554 pickling Methods 0.000 claims abstract description 23
- 238000009413 insulation Methods 0.000 claims abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 239000003795 chemical substances by application Substances 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 3
- -1 carbon halide Chemical class 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 238000001704 evaporation Methods 0.000 claims description 2
- 230000008020 evaporation Effects 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims 1
- 150000004820 halides Chemical class 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 238000011282 treatment Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- DLYUQMMRRRQYAE-UHFFFAOYSA-N tetraphosphorus decaoxide Chemical compound O1P(O2)(=O)OP3(=O)OP1(=O)OP2(=O)O3 DLYUQMMRRRQYAE-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
UNE STRUCTURE PRESENTANT UNE SURFACE PRATIQUEMENT PLANE EST FORMEE A L'AIDE D'UN PROCEDE SELON LEQUEL UNE COUCHE ISOLANTE 24, PRESENTANT UNE PARTIE 26 QUI SAILLIT VERS LE HAUT, EST FORMEE SUR UNE COUCHE CONDUCTRICE MISE EN CONFIGURATION 20, PRESENTANT UNE PARTIE CORRESPONDANTE 22 QUI SAILLIT VERS LE HAUT, EST FORMEE SUR UNE COUCHE CONDUCTRICE MISE EN CONFIGURATION, 20 PRESENTANT UNE PARTIE CORRESPONDANTE 22 SAILLANT VERS LE HAUT. UNE COUCHE ADDITIONNELLE 28 PRESENTANT UNE SURFACE PRATIQUEMENT PLANE EST FORMEE SUR LA COUCHE ISOLANTE. LA COUCHE ADDITIONNELLE EST SOUMISE A DECAPAGE A L'AIDE D'UN AGENT DE DECAPAGE SUSCEPTIBLE D'ATTAQUER LA COUCHE ADDITIONNELLE BIEN PLUS FORTEMENT QUE LA COUCHE ISOLANTE DE MANIERE QU'AU MOINS UNE PARTIE DE LA SAILLIE ISOLANTE NE SOIT DECOUVERTE. LA COUCHE ADDITIONNELLE ET LA COUCHE ISOLANTE (UNE FOIS MISE A NU) SONT ENSUITE SOUMISES A DECAPAGE AVEC UN AGENT DE DECAPAGE SUSCEPTIBLE D'ATTAQUER LES DEUX COUCHES PRATIQUEMENT A LA MEME VITESSE. AINSI, LA SURFACE SUPERIEURE EST DESCENDUE SANS QUE LA COUCHE CONDUCTRICE NE SOIT MISE A NU, NOTAMMENT LA PARTIE SAILLANTE DE CETTE DERNIERE.
Description
PHA 1105
"Procédé pour la formation d'un isolateur sur une couche mise en configuration." Un procédé pour la réalisation d'une couche isolante sur un corps muni d'une première couche électroconductrice mise en configuration présentant une partie qui dépasse des parties voisines de la couche conductrice, une couche électro-isolante étant formée sur la couche conductrice et sur des parties voisines du corps de façon qu'une 6 partie de la couche isolante, notamment à l'endroit de la partie saillante de la couche conductrice, dépasse les parties voisines de la
couche isolante.
Une technique usuelle pour la séparation de regions semiconductrices actives à la surface d'une plaque de silicium est l'isolation par oxyde, pour laquelle une région de champ isolante en dioxyde de silicium est formée par croissance latérale autour des régions actives. Dans de tels dispositifs, au bord des régions actives, l'oxyde de champ est assez souvent sous forme d'une tête d'oiseau saillant au-dessus des parties voisines des régions d'oxyde et de
silicium.
Le contact électrique avec des parties déterminées des régions actives est réalisé par l'intermédiaire d'une couche conductrice mise en
configuration et s'étendant sur les régions de silicium et d'oxyde.
D'une façon générale, la couche conductrice est formée par dépôt d'une couche métallique sur la surface supérieure de la structure suivi d'un enlèvement des parties indésirables du métal. Il se forme ainsi deux gradins le long de la surface supérieure résultante. Un gradin se produit à partir de la face supérieure de la partie métallique située au-dessus de la tête d'oiseau jusqu'à la face supérieure du métal voisin. Un autre gradin se produit sur les bords latéraux du reste du métal. Dans le cas d'application d'une autre couche métallique mise en configuration, on dépose tout d'abord une couche isolante sur la surface supérieure de la structure. Le profil de la face supérieure de la couche isolante représente en général celui de la première couche métallique. Le brevet des Etats-Unis d'Amérique 3,962,779 montre par exemple que la face supérieure de la couche isolante
PHA 1105 -2- 2566180
atteint une hauteur maximale au-dessus de la tête d'oiseau et baisse jusqu'à une hauteur minimale à des endroits situés au-delà des bords de la première couche métallique. Cette inégalité de la surface suscite des difficultés pendant le revêtement convenable avec la deuxième couche métallique. Une telle inégalité de surface dans une structure de ce genre
peut être réduite par enlèvement, au moins partiel, de la tête d'oiseau.
(comme cela a été décrit dans le brevet des Etats-Unis d'Amérique 4,025, 411 Selon ce brevet, une couche de photorésist est formée sur la tête d'oiseau et sur les parties voisines de la structure de façon que
la surface supérieure du photorésist soit en majeure partie plane.
Ensuite, la structure est exposée à un traitement de décapage par pulvérisation, pour lequel le photorésist et le dioxyde de silicium sont attaqués pratiquement à la même vitesse. Ainsi, la tête d'oiseau est enlevée sans enlèvement de parties voisines de la région d'isolation par oxyde. Lors de l'enlèvement des inégalités de la surface, le décapage doit être réglé très rigoureusement de manière à éviter toute
pénétration dans les régions actives.
Selon ledit brevet, on utilise une technique analogue pour aplanir une couche isolante, qui est formée sur une couche métallique mise en configuration, qui s'étend sur une surface plane. Il n'y a pas de tête d'oiseau. Une couche polymère, dont la surface supérieure est en majeure partie plane, est formée sur le métal et sur les parties voisines de la couche isolante. Puis, la structure est soumise à un traitement avec un faisceau d'ions en vue d'abaisser la surface plane jusqu'à ce que le métal soit découvert. Bien que, dans un nombre limité d'applications, cette technique puisse être efficace, elle ne peut pas être utilisée dans la situation dans laquelle le premier métal s'étend sur une tête d'oiseau et doit être séparé électriquement d'une partie
d'une deuxième couche métallique.
L'invention vise à réaliser une structure à l'aide d'un procédé permettant de réduire l'inégalité de surface sans affecter sa capacité d'isolation électrique. Le présent procédé peut être appliqué notamment aux dispositifs semi-conducteurs à isolation par oxyde, o les têtes d'oiseau provoquent des inégalités de surface, mais également
à d'autres dispositifs présentant de telles aspérités de surface.
Un procédé conforme à l'invention est caractérisé en ce qu'une couche additionnelle présentant une surface pratiquement plane est formée sur la couche isolante, au moins une partie de la partie saillante de la couche isolante est découverte par décapage de la couche additionnelle à l'aide d'un premier agent de décapage, qui attaque le matériau de la couche additionnelle plus fortement que le matériau de la couche isolante et que la partie restante de la couche additionnelle et la couche isolante, pour autant que celle-ci est découverte, sont décapées avec un deuxième agent de décapage, qui attaque les matériaux de la couche isolante et de la couche additionnelle pratiquement à la même vitesse. La partie saillante de la couche conductrice peut être la 1 conséquence de la présence de la tête d'oiseau d'une région isolée par oxyde. Lorsqu'une couche conductrice est formée sur la couche conductrice et des parties voisines du corps, la partie de la couche isolante dépasse également vers le haut à l'endroit de la partie
saillante de la couche conductrice.
La couche additionnelle présentant une surface plane est en général formée sur la couche isolante par dépôt d'une couche de photorésist et chauffage de cette dernière jusqu'à ce que la surface soit en majeure partie plane. Le découvrement de la couche isolante, par exemple par décapage, est en en général terminé avant que des parties de la couche isolante situés à côté de la partie saillante ne soient découvertes. Le traitement de décapage avec le deuxième agent de décapage est en général terminé avant qu'une partie de la couche conductrice ne soit découverte. De ce fait, la surface supérieure isolante est en majeure partie plane, à l'exception de la partie située au-dessus de la partie saillante de la couche conductrice o la surface supérieure isolante correspond en général à la surface supérieure de la couche conductrice. Une ou plusieurs ouvertures d'interconnexion peuvent être réalisées par décapage du reste de la partie de la couche isolante jusqu'à la couche conductrice. Du fait que la partie restante de la couche isolante au-delà des bords latéraux de la couche conductrice, est plus épaisse qu'au-dessus, la ou les ouvertures d'interconnexion peut (peuvent) être sur-dimensionnée(s) - c'est-à-dire plus larges que la partie (ou les parties) sous-jacente(s) de la couche conductrice - sans toutefois traverser le matériau isolant sur les côtés de la couche conductrice. La pénétration indésirable dans le matériau situé
PHA 1105 -4-
au-dessous de la couche isolante est ainsi évitée. Une deuxième couche conductrice mise en configuration est ensuite formée sur le reste de la partie de la couche isolante. Les couches conductrices sont-mises sélectivement en contact les unes avec les autres par l'intermédiaire des ouvertures d'interconnexion. S'il ne faut pas de contact entre certaines parties des couches conductrices à l'endroit de la partie saillante de la première couche conductrice, la séparation requise est obtenue grâce à la partie correspondante du reste de la partie de la
couche isolante.
La description ci-après, en se référant aux dessins annexés,
le tout donné à titre d'exemple non limitatif, fera bien comprendre
comment l'invention peut être réalisée. -
Les figures la, lb, lc, ld, le et 1f et lg montrent chacune en section transversale une vue de face d'une structure semiconductrice dans des étapes de sa réalisation à l'aide d'un procédé conforme à l'invention, et les figures 2e, 2f et 2g chacune en section transversale une vue latérale de la structure suivant des plans 2e-2e, 2f-2f
respectivement 2g-2g des figures le-lg.
Les mêmes chiffres de référence sont utilisés sur le dessin et
dans la description pour indiquer des éléments identiques ou analogues.
Les figures la-lg montrent des vues de face d'étapes de la fabrication d'une structure semiconductrice isolée par oxyde présentant une configuration très plane, ce qui facilite l'utilisation de couches conductrices multiples. Les figures 2e-2g montrent des vues latérales des étapes respectivement des figures le-g. Sauf indication contraire, les traitements suivants sont effectués sous pression atmosphérique et à
la température ambiante normale (environ 25 C).
On part d'un corps semiconducteur 10 présentant un substrat de silicium monocristallin dopé à l'aide d'impuretés semiconductrices de type p et/ou de type n appropriées. Le corps 10 peut présenter une couche épitaxiale (non représentée sur les dessins) le long du bord
supérieur du substrat.
Une région isolante épaisse 12 en dioxyde de silicium d'une épaisseur d'environ 1,4/um est formée par croissance le long de la face supérieure du corps 10 suivant des techniques usuelles, de façon que cette région entoure latéralement une région semiconductrice active
PHA 1105 -5-
14 et isole ainsi d'autres régions semiconductrices actives analogues.
Cela s'effectue par formation d'une couche en oxynitrure de silicium le long de la face supérieure du corps 10, formation de rainures à travers la couche en oxynitrure jusque dans le silicium sous-jacent à l'endroit prévu pour la région à isolation par oxyde 12, et ensuite par chauffage de la structure pour la formation par croissance de la région 12. Au cours des étapes suivantes, la couche en oxynitrure est enlevée et plusieurs régions de type n et/ou de type p (non représentées sur le dessin) sont formées dans la région 14. Tout matériau autre que le silicium est enlevé de la surface supérieure de la région 14. On obtient
ainsi la structure représentée à la figure la.
Par suite du processus d'isolation par oxyde, la région d'oxyde de champ 12 présente une partie en forme de tête d'oiseau 16 saillant vers le haut le long du bord de la région 14. La tête d'oiseau 16 dépasse de la partie principale voisine 18 de l'isolateur 12 d'environ 0,4/um et de la région active 14 de quelques dizaines de
nanomètes de moins.
Une couche électroconductrice mise en configuration 20 d'une épaisseur d'environ 0,5/um est formée sur la tête d'oiseau 16 et sur les parties voisines des régions 14 et 18 comme le représente la figure lb. La couche conductrice 20 est formée par dépôt d'une couche métallique, comme un alliage d'aluminium à 0,5% de cuivre, sur toute la surface supérieure de la structure, puis par formation d'un masque de photorésist à l'endroit o doit être appliquée la couche 20, et par enlèvement des parties indésirables de la couche métallique avec un agent de décapage comme un plasma constitué par du trichlorure de bore et du chlore. Sur la figure lb, la couche 20 est une piste conductrice qui s'étend parallèlement au plan de la figure. A cause de la tête d'oiseau 16, une partie 22 de la couche 20 dépasse des parties voisines
de la couche 20.
Une couche électro-isolante 24 en dioxyde de silicium contenant environ 12% de pentoxyde de phosphore est appliquée par évaporation chimique sur toute la surface supérieure de la structure, comme le montre la figure lc. La couche en verre au phospho-silicate 24 présente une épaisseur moyenne de 1,4/um. Du fait que ce dépôt s'effectue sous pression atmosphérique, un peu plus de verre au phospho-silicate s'accumule sur la saillie métallique 22. De ce fait,
PHA 1105 -6-
la couche diélectrique 24 présente une partie 26 saillant vers le haut et présentant une épaisseur d'environ 1,55/um au-dessus de la saillie métallique 22. Une différence en hauteur tu d'environ 0,55/um se forme ainsi entre la face supérieure de la saillie d'oxyde 26 et la face supérieure de la partie voisine de l'isolateur 24 qui se situe sur
le conducteur 20 au-dessus de la partie principale en oxyde de champ 18.
Les gradins aux bords du conducteur 20 se retrouvent en majeure partie au niveau de la couche isolante 24. De ce fait, il existe une différence en hauteur tL d'environ 0,5/um entre la face supérieure de la partie de la couche 24 qui est en contact avec la partie d'isolation principale 18 et la face supérieure de la partie voisine de la couche 24 au-dessus
de la couche 20.
Environ 1,2/um de photorésist positif de Hunt 204 est déposé sur toute la face supérieure du diélectrique 24. Le photorésist subit un itraitement thermique à 103 C pendant 30 minutes et est ensuite exposé à un rayonnement parallèle. Puis, le photorésist est porté à 200'C pendant minutes. De ce fait, le photorésist commence à couler jusqu'à ce qu'il s'en soit formé une couche 28 présentant une surface pratiquement plane, comme le représente la figure ld. La structure est placée dans un réacteur à plasma AME 8110 par exemple (réalisé par Applied Materials
Inc.). On fait le vide dans le réacteur à une pression de 80 millitorrs.
La structure est exposée pendant 5,5 minutes à un plasma, constitué par de l'oxygène, à vitesse de circulation de 80 scem (centimètre cube standard par minute). La puissance haute fréquence du réacteur est de 251350 W. Le plasma d'oxygène attaque le photorésist de la couche 28 (pratiquement infinie) notablement plus fortement que le verre au phospho- silicate de la couche 24. Comme le montrent les figures le et 2e, une partie de la saillie 26 est ainsi découverte lorsque la couche
de photorésist 28 est soumise à décapage dans la direction descendante.
3ja partie découverte de la saillie 26 s'étend sur environ 0,35/um
au-dessus de la surface supérieure résultante du reste de la couche 28.
Alors que la structure se trouve toujours dans le réacteur à plasma, elle est soumise pendant 14 minutes à un plasma constitué par de l'oxygène à une vitesse de circulation de 33 sccm et d'un halogenure de carbone tel que le tétrafluorure de carbone à 47 scom. La puissance haute fréquence reste de 1350 W. Le plasma d'oxygène et de tétrafluorure de carbone attaque pratiquement à la même vitesse le
PHA 1105 -7-
le photorésist et le verre au silicate de phosphore. Le matériau de la face supérieure de la couche de photorésist 28 et de la couche isolante 24 est régulièrement enlevé lorsqu'elle est mise à nu. La face supérieure se déplace à tous les points sur pratiquement la même distance vers le bas jusqu'à obtention de la structure des figures If et 2f. Les marches au bord du conducteur 20 ne sont pas représentées dans la partie restante 30 du diélectrique 24. La partie restante 33 de la saillie isolante 26 correspond en majeure partie à la surface l0 supérieure de la saillie conductrice 22. La différence de hauteur tF entre la partie la plus basse et la partie la plus haute de la surface supérieure isolante n'est que d'environ 0,35/um. L'isolateur 30 présente ainsi une épaisseur variant entre un minimum d'environ 0,9/um à la partie 32 jusqu'à un maximum d'environ 1,4/um à l'endroit o le
diélectrique jointe la partie d'oxyde de champ principale 18.
L'épaisseur d'oxyde est également d'environ 1,4/um à l'endroit o le
diélectrique 30 jointe la région active 14.
Des ouvertures d'interconnexion représentées à la figure lg par une ouverture d'interconnexion 34 sont ouvertes dans la couche d'isolation 30 jusque sur le conducteur 20 à des endroits sélectionnés le long de la face supérieure de la structure. Les ouvertures d'interconnexion sont formés par application d'un masque de photorésist, puis par ouverture de trous dans le masque de photorésist à l'aide d'une combinaison d'une solution d'acide fluorhydrique usuelle pendant 2,5 minutes et d'un plasma de CHF-CO02-He pendant 3 minutes suivi de l'enlèvement du masque de photorésist. Comme le représente la figure 2g, qui montre l'ouverture d'interconnexion 34 d'une façon plus ou moins désalignée, les ouvertures d'interconnexion peuvent être sur-dimensionnées sans traverser entièrement la couche d'isolation 30 sur les bords du conducteur 20. La plus grande épaisseur de la couche 30 au-delà des bords de la couche 20 procure la nécessaire marge de sûreté
de décapage.
Une couche électroconductrice mise en configuration 36 et d'une épaisseur de 0,1/um est formée sur la face supérieure de la structure. La couche conductrice 36 s'obtient par dépôt d'une couche métallique, comme un alliage d'aluminium à 0,5% de cuivre, sur
toute la surface supérieure, puis formation d'un masque de photo-
2 56 618 0
PHA 1105 2566180
résist à l'endroit o la couche 36 doit être réalisée suivi de l'enlèvement des parties indésirables de la couche métallique avec l'agent de décapage décrit ci-dessus pour l'aluminium. La figure lg montre deux parties de la couche 36, chaque partie étant une piste conductrice, qui se situe partiellement au-dessus de la tête d'oiseau 16 et qui s'étend perpendiculairement au plan de la-figure. L'une de ces pistes assure le contact avec la saillie conductrice 22 à l'aide de l'ouverture d'interconnexion 34, alors que l'autre piste de la saillie 22 est isolée par la saillie isolante 32. La structure peut être finie
de façon usuelle.
Bien que l'invention soit décrite à l'aide d'une forme de
réalisation particulière, cette description n'est donnée qu'à titre
d'exemple et l'invention n'y est nullement limitée. L'isolateur 24 pourrait avoir une épaisseur pratiquement constante.La-face supérieure pratiquement plane de la couche 28 pourrait être obtenue avec d'autres
techniques que les techniques de dép8t et chauffage décrites ci-dessus.
Des matériaux autres qu'un photorésist pourraient être utilisés pour la formation de la couche 28. Du silicium polycristallin dopé pourrait être utilisé au lieu d'un alliage métallique pour chacun des conducteurs 20 et 36. C'est ainsi que pour le spécialiste, de divers variantes, changements et applications sont possibles sans sortir du cadre de la
présente invention.
PHA 1105 -9-
Claims (16)
1. Procédé pour la réalisation d'une couche isolante sur un corps muni d'une première couche électroconductrice mise en configuration présentant une partie qui dépasse des parties voisines de la couche conductrice, une couche électro-isolante étant formée sur la couche conductrice et sur des parties voisines du corps de façon qu'une partie de la couche isolante, notamment à l'endroit de la partie saillante de la couche conductrice, dépasse des parties voisines de la couche isolante, caractérisé en ce qu'une couche additionnelle présentant une surface pratiquement plane est formée sur la couche isolante, en ce qu'au moins une partie de la partie saillante de la couche isolante est découverte par décapage de la couche additionnelle à l'aide d'un premier agent de décapage qui attaque le matériau de la couche additionnelle plus fortement que le matériau de la couche isolante et que la partie restante de la partie de la couche additionnelle et la couche isolante, pour autant que celle-ci est découverte, sont décapés avec un deuxième agent de décapage qui attaque les matériaux de la couche isolante et de
la couche additionnelle pratiquement à la même vitesse.
2. Procédé selon la revendication 1, caractérisé en ce que l'étape de mise à nu de la couche isolante est terminée avant que des parties de la couche isolante, adjacentes à la partie saillante, ne
soient mise à nu.
3. Procédé selon la revendication 2, caractérisé en ce que l'étape de décapage est terminée avant qu'une partie de la couche
isolante ne soit mise à nu.
4. Procédé selon la revendication 3, caractérisé en ce que pour réaliser au moins une ouverture d'interconnexion, une ouverture est ménagée dans la partie restante de la couche isolante jusque sur la couche conductrice et la partie restante de la couche isolante et la partie mise à nu de la couche conductrice sont munies d'une deuxième
couche électroconductrice mise en configuration.
5. Procédé selon la revendication 4, caractérisé en ce que l'ouverture est réalisée de façon surdimensionnée mais cette étape
PHA 1105 -10-
d'ouverture est terminée avant que l'ouverture ne s'étende à côté des bords de la première couche conductrice, à travers la partie restante de
la couche isolante.
6. Procédé selon la revendication 1, caractérisé en ce que la
couche additionnelle contient un photorésist.
7. Procédé selon la revendication 6, caractérisé en ce que le processus servant à former la couche additionnelle comprend les étapes suivantes: le dépôt d'une couche de photorésist sur la couche isolante;et le chauffage de la couche de photorésist jusqu'à ce que sa
surface supérieure soit pratiquement plane.
8. Procédé selon la revendication 7, caractérisé en ce que la couche isolante est en majeure partie constituée par un oxyde semiconducteur.
9. Procédé selon la revendication 8, caractérisé en ce que le
premier agent de décapage est un plasma contenant de l'oxygène.
10. Procédé selon la revendication 9, caractérisé en ce que le deuxième agent de décapage est un plasma contenant de l'oxygène et un
halogénure de carbone.
11. Procédé selon la revendication 10, caractérisé en ce que l'oxyde semiconducteur contient du dioxyde de silicium et l'halogénure
de carbone est constitué par du tétrafluorure de carbone.
12. Procédé selon la revendication 1, selon lequel le corps est constitué par une structure semiconductrice monocristalline dont une surface présente une région électro-isolante mise en configuration et munie d'une partie marginale s'étendant au-dessus des parties voisines de la couche isolante, notamment à l'endroit de la partie saillante de la couche conductrice, caractérisé en ce que l'épaisseur de la couche
conductrice est pratiquement constante.
13. Procédé selon la revendication 12, caractérisé en ce que la
couche isolante est réalisée par évaporation chimique.
14. Procédé selon la revendication 13, caractérisé en ce que la
couche isolante est formée à la pression atmosphérique.
15. Procédé selon la revendication 14, caractérisé en ce que la couche saillante de la partie isolante est plus épaisse que les parties
voisines de la couche isolante.
16 Procédé selon la revendication 15, caractérisé en ce que la
PHA 1105 -11-
couche isolante est réalisée de manière à présenter une épaisseur
pratiquement constante.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/621,001 US4594769A (en) | 1984-06-15 | 1984-06-15 | Method of forming insulator of selectively varying thickness on patterned conductive layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2566180A1 true FR2566180A1 (fr) | 1985-12-20 |
| FR2566180B1 FR2566180B1 (fr) | 1989-07-28 |
Family
ID=24488323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8509070A Expired FR2566180B1 (fr) | 1984-06-15 | 1985-06-14 | Procede pour la formation d'un isolateur sur une couche mise en configuration |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4594769A (fr) |
| JP (1) | JPH0750702B2 (fr) |
| CA (1) | CA1229180A (fr) |
| DE (1) | DE3520083C2 (fr) |
| FR (1) | FR2566180B1 (fr) |
| GB (1) | GB2160359B (fr) |
| IT (1) | IT1190363B (fr) |
| NL (1) | NL8501688A (fr) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4708767A (en) * | 1984-10-05 | 1987-11-24 | Signetics Corporation | Method for providing a semiconductor device with planarized contacts |
| JPS62282446A (ja) * | 1986-05-31 | 1987-12-08 | Toshiba Corp | 半導体装置の製造方法 |
| NL8701717A (nl) * | 1987-07-21 | 1989-02-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een geplanariseerde opbouw. |
| US6074569A (en) * | 1997-12-09 | 2000-06-13 | Hughes Electronics Corporation | Stripping method for photoresist used as mask in Ch4 /H2 based reactive ion etching (RIE) of compound semiconductors |
| US6319796B1 (en) | 1999-08-18 | 2001-11-20 | Vlsi Technology, Inc. | Manufacture of an integrated circuit isolation structure |
| CN107665829B (zh) * | 2017-08-24 | 2019-12-17 | 长江存储科技有限责任公司 | 晶圆混合键合中提高金属引线制程安全性的方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0023146A2 (fr) * | 1979-07-23 | 1981-01-28 | Fujitsu Limited | Procédé pour la fabrication d'un dispositif semiconducteur, dans lequel sont formées des premières et secondes couches |
| WO1985004623A1 (fr) * | 1984-04-04 | 1985-10-24 | Advanced Micro Devices, Inc. | Procede en deux etapes permettant de rendre planes des structures de circuits integres en vue de leur metallisation multicouche |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3962779A (en) * | 1974-01-14 | 1976-06-15 | Bell Telephone Laboratories, Incorporated | Method for fabricating oxide isolated integrated circuits |
| DE2547792C3 (de) * | 1974-10-25 | 1978-08-31 | Hitachi, Ltd., Tokio | Verfahren zur Herstellung eines Halbleiterbauelementes |
| US4044454A (en) * | 1975-04-16 | 1977-08-30 | Ibm Corporation | Method for forming integrated circuit regions defined by recessed dielectric isolation |
| JPS5383467A (en) * | 1976-11-30 | 1978-07-22 | Nec Corp | Production of semiconductor device |
| JPS53129970A (en) * | 1977-04-20 | 1978-11-13 | Hitachi Ltd | Production of semiconductor device |
| US4222816A (en) * | 1978-12-26 | 1980-09-16 | International Business Machines Corporation | Method for reducing parasitic capacitance in integrated circuit structures |
| JPS5648140A (en) * | 1979-09-27 | 1981-05-01 | Seiko Epson Corp | Manufacture of semiconductor device |
| JPS56108264A (en) * | 1980-01-31 | 1981-08-27 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of semiconductor device |
| JPS5750436A (en) * | 1980-09-12 | 1982-03-24 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS58135645A (ja) * | 1982-02-08 | 1983-08-12 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1984
- 1984-06-15 US US06/621,001 patent/US4594769A/en not_active Expired - Lifetime
-
1985
- 1985-06-05 DE DE3520083A patent/DE3520083C2/de not_active Expired - Fee Related
- 1985-06-12 GB GB08514823A patent/GB2160359B/en not_active Expired
- 1985-06-12 CA CA000483809A patent/CA1229180A/fr not_active Expired
- 1985-06-12 IT IT21117/85A patent/IT1190363B/it active
- 1985-06-12 NL NL8501688A patent/NL8501688A/nl not_active Application Discontinuation
- 1985-06-14 FR FR8509070A patent/FR2566180B1/fr not_active Expired
- 1985-06-14 JP JP60128392A patent/JPH0750702B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0023146A2 (fr) * | 1979-07-23 | 1981-01-28 | Fujitsu Limited | Procédé pour la fabrication d'un dispositif semiconducteur, dans lequel sont formées des premières et secondes couches |
| WO1985004623A1 (fr) * | 1984-04-04 | 1985-10-24 | Advanced Micro Devices, Inc. | Procede en deux etapes permettant de rendre planes des structures de circuits integres en vue de leur metallisation multicouche |
Non-Patent Citations (1)
| Title |
|---|
| EXTENDED ABSTRACTS OF THE JOURNAL OF THE ELECTROCHEMICAL SOCIETY, vol. 83, no. 2, 1983, pages 327-328, résumé no. 209, Pennington, New Jersey, US; K.H. OH et al.: "Bird's head smoothing by two-step plasma etch" * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6110257A (ja) | 1986-01-17 |
| JPH0750702B2 (ja) | 1995-05-31 |
| GB2160359A (en) | 1985-12-18 |
| GB8514823D0 (en) | 1985-07-17 |
| CA1229180A (fr) | 1987-11-10 |
| US4594769A (en) | 1986-06-17 |
| NL8501688A (nl) | 1986-01-02 |
| IT1190363B (it) | 1988-02-16 |
| GB2160359B (en) | 1988-02-24 |
| FR2566180B1 (fr) | 1989-07-28 |
| DE3520083C2 (de) | 1994-05-26 |
| IT8521117A0 (it) | 1985-06-12 |
| DE3520083A1 (de) | 1985-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0165085B1 (fr) | Procédé de réalisation de contacts d'aluminium à travers une couche isolante épaisse dans un circuit intégré | |
| EP0038238B1 (fr) | Procédé de fabrication d'un dispositif semiconducteur à grille profonde accessible par la surface | |
| US6162658A (en) | Metallization of buried contact solar cells | |
| EP0057126B1 (fr) | Procédé de fabrication d'une structure de transistors | |
| EP0143700A2 (fr) | Procédé de fabrication de circuit intégré avec connexions de siliciure de tantale et circuit intégré réalisé selon ce procédé | |
| FR2517881A1 (fr) | Procede de formation d'elements de taille inferieure au micron dans des dispositifs a semi-conducteur | |
| FR2496983A1 (fr) | Procede de fabrication par auto-alignement d'un dispositif semiconducteur comportant un igfet de dimension tres faible | |
| WO1986007190A1 (fr) | Procede de fabrication de transistors mos a electrodes de siliciure metallique | |
| NL8101122A (nl) | Vervaardiging van halfgeleiderinrichtingen, voorzien van vlakke, verdiepte, oxydeisolatiegebieden. | |
| FR2566180A1 (fr) | Procede pour la formation d'un isolateur sur une couche mise en configuration | |
| FR2568058A1 (fr) | Procede pour la fabrication de transistors a effet de champ a grille isolee (igfet) a vitesse de reponse elevee dans des circuits integres de haute densite | |
| EP0203012B1 (fr) | Dispositif semi-conducteur photosensible, et procédé de fabrication d'un tel dispositif | |
| EP0273792A1 (fr) | Procédé de réalisation sur un substrat d'éléments espacés les uns des autres | |
| EP1485951A1 (fr) | Dispositif photovoltaique multi-jonctions a cellules independantes sans effet d'ombrage et procede de realisation d'un tel dispositif | |
| FR2502399A1 (fr) | Dispositif a semi-conducteurs comportant un contact rapporte a faible resistance | |
| FR3107988A1 (fr) | Formation d'un thyristor, triac ou diode de suppression de tensions transitoires | |
| EP0209425B1 (fr) | Procédé de réalisation d'un dispositif semiconducteur à plusieurs niveaux de grilles | |
| WO1997015075A1 (fr) | Metallisation de photopiles a contact enterre | |
| EP0275595B1 (fr) | Procédé de réalisation d'interconnexions et de croisements entre niveaux de métallisation d'un circuit intégré | |
| EP0109331B1 (fr) | Thyristor asymétrique à forte tenue en tension inverse | |
| FR2530079A1 (fr) | Procede de fabrication de dispositifs a semi-conducteurs de puissance a grille isolee | |
| EP0038248A1 (fr) | Transistor à effet de champ à jonction de puissance à fonctionnement vertical, et procédé de fabrication | |
| FR2663157A1 (fr) | Procede d'autoalignement des contacts metalliques sur un dispositif semiconducteur et semiconducteur autoaligne. | |
| FR2499316A1 (fr) | Perfectionnement a la realisation d'une cellule solaire en vue, notamment, de modeler l'epaisseur de sa couche active, et cellule ainsi obtenue | |
| FR2627902A1 (fr) | Procede pour aplanir la surface d'un dispositif semiconducteur |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| CD | Change of name or company name | ||
| CD | Change of name or company name | ||
| D6 | Patent endorsed licences of rights | ||
| ST | Notification of lapse |