DE3520083A1 - Verfahren zum bilden einer in muster gebrachten leitenden schicht - Google Patents

Verfahren zum bilden einer in muster gebrachten leitenden schicht

Info

Publication number
DE3520083A1
DE3520083A1 DE19853520083 DE3520083A DE3520083A1 DE 3520083 A1 DE3520083 A1 DE 3520083A1 DE 19853520083 DE19853520083 DE 19853520083 DE 3520083 A DE3520083 A DE 3520083A DE 3520083 A1 DE3520083 A1 DE 3520083A1
Authority
DE
Germany
Prior art keywords
layer
insulating layer
conductive layer
insulating
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19853520083
Other languages
English (en)
Other versions
DE3520083C2 (de
Inventor
Russell Craig Felton Calif. Ellwanger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE3520083A1 publication Critical patent/DE3520083A1/de
Application granted granted Critical
Publication of DE3520083C2 publication Critical patent/DE3520083C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

PHA 1105 -if. 25-4-1985
"Verfahren zum Bilden einer in Muster gebrachten leitenden Schicht".
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen einer isolierenden Schicht auf einem Körper mit strukturierten ersten elektrisch leitenden Schicht mit einem Teil, der benachbarte Teile der leitenden Schicht überragt, wobei eine elektrisch isolierende Schicht auf der leitenden Schicht und auf benachbarten Teilen des Körpers derart gebildet wird, dass ein Teil der Isolierschicht, namentlich an der Stelle des erhabenen Teils der leitenden Schicht, benachbarte Teile der Isolierschicht überragt.
Eine übliche Technik zum Trennen aktiver Halbleitergebiete an der Oberfläche einer Siliziumplatte ist Oxidisolierung, wobei ein dickes isolierendes Gebiet aus Siliziumdioxid lateral um die aktiven Gebiete erzeugt wird. Am Rand der aktiven Gebiete hat bei derartigen Anordnungen das Oxidgebiet oft die Form eines Vogelkopfes, der benachbarte Teile der Oxid- und Siliziumgebiete überragt.
Elektrischer Kontakt mit bestimmten Teilen der aktiven Gebiete wird über eine strukturierte leitende Schicht gemacht, die auf den Oxid- und Siliziumgebieten liegt. Die leitende Schicht wird meistens durch Niederschlag einer Metallschicht auf der Oberseite der Struktur mit nachfolgender Entfernung unerwünschter Teile des Metalls gebildet: Dabei entstehen mindestens zwei Arten von Höhenunterschied längs der restlichen oberen Fläche. Ein Höhenunterschied tritt von der Oberseite des Metallteils über dem Vogelkopf bis an die Oberseite des benachbarten Metalles auf. Ein anderer Höhenunterschied tritt an den Seiten des restlichen Metalles auf.
Wenn eine weitere strukturierte Metallschicht verwendet werden muss, wird zunächst auf der oberen Fläche der Struktur eine Isolierschicht niedergeschlagen. Das Profil der oberen Seite der Isolierschicht zeigt im all-
PHA 1105 .§- 25-^-1985
gemeinen das Profil der ersten Metallschicht. In US Patent 3.962.779 wird beispielsweise dargelegt, dass die Oberseite der Isolierschicht eine maximale Höhe erreicht über dem Vogelkopf und an Stellen jenseits der Ränder der ersten Metallschicht bis auf eine minimale Höhe sinkt. Diese "Unebenheit der Oberfläche ergibt Schwierigkeiten bei der einwandfreien Bedeckung mit der zweiten Metallschicht.
Eine derartige Unebenheit bei einer Struktur dieser Art lässt sich dadurch verringern, dass der Vogelkopf teilweise oder völlig entfernt wird, wie dies beispielsweise in US Patent 4.025.411 beschrieben ist. Nach diesem Patent wird eine Photolackschicht auf dem "Vogelkopf und auf den benachbarten Teilen der Struktur derart gebildet, dass die obere Fläche des Photolacks zum grossen Teil eben ist. Daraufhin wird die Struktur einer Kathodenzerstäubungsbehandlung ausgesetzt, wobei der Photolack und das Siliziumdioxid (mit nahezu derselben Geschwindigkeit) angegriffen werden. Dadurch wird der Vogelkopf entfernt, ohne dass benachbarte Teile des Oxidisolierungsgebietes entfernt werden. Beim Verringern der Unebenheit der Oberfläche muss das Ätzen äusserst sorgfältig geregelt werden, und das Eindringen in die aktiven Gebiete muss vermieden werden.
Nach dem genannten Patent wird ein ähnliche Technik angewandt zum Glätten einer Isolierschicht, die auf einer strukturierten Metallschicht gebildet wird, die sich auf einer ebenen Oberfläche befindet. Ein Vogelkopf ist nicht vorhanden. Eine Polymerschicht mit einer zum grossen Teil ebenen oberen Fläche wird auf dem Metall und auf benachbarten Teilen der Isolierschicht gebildet. Danach wird die Struktur einer Behandlung mit Hilfe eines Ionenstrahles ausgesetzt, damit die ebene Oberfläche abgetragen wird, bis das Metall freigelegt ist. Obschon diese Technik bei einer beschränkten Anzahl von Anwendungen wirksam sein kann, ist diese nicht anwendbar in der Situation, in der das erste Metall auf einem Vogelkopf liegt und von einem Teil einer darauf liegenden zweiten Metallschicht elektrisch getrennt werden muss.
PHA 1105 ·6· 25-^-1985
Die Erfindung hat nun zur Aufgabe, eine Struktur herzustellen mit Hilfe eines derartigen Verfahrens, dass die Unebenheit der Oberfläche verringert wird ohne dass die elektrische Isolierleistung beeinträchtigt wird. Das betreffende Verfahren lässt sich insbesondere anwenden bei Halbleiteranordnung mit Oxidisolierung, bei denen Vogelköpfe Unebenheiten in der Oberfläche verursachen aber auch bei anderen Anordnungen, in denen ähnliche Oberflächenunregelmässigkeiten vorhanden sind.
Ein erfindungsgemässes Verfahren weist dazu das Kennzeichen auf, dass eine zusätzliche Schicht mit einer nahezu ebenen Oberfläche auf der Isolierschicht gebildet wird und mindestens ein Teil des erhabenen Teiles der Isolierschicht durch Ätzen der zusätzlichen Schicht mit einem ersten Ätzmittel, das Material der zusätzlichen Schicht stärker angreift als Material der Isolierschicht, freigelegt wird und dass der restliche Teil der zusätzlichen Schicht und der Isolierschicht, insofern diese freigelegt wird, mit einem zweiten Atzmittel geätzt werden, das die Materialien der Isolierschicht und der zusätzlichen Schicht mit nahezu gleicher Geschwindigkeit angreift.
Der erhabene Teil der leitenden Schicht kann beispielsweise eine Folge des Vogelkopfes eines mit Hilfe von Oxid isolierten Gebietes sein. Wenn eine elektrisch isolierende Schicht auf der leitenden Schicht und auf benachbarten Teilen des Körpers gebildet wird, erstreckt sich der Teil der Isolierschicht an der Stelle des erhabenen Teils der Isolierschicht ebenfalls nach oben.
Die zusätzliche Schicht mit einer ebenen Oberfläche wird vorzugsweise dadurch auf der Isolierschicht gebildet, dass eine Photolackschicht angebracht und diese erwärmt wird, bis die Oberfläche zum grossen Teil eben istv Das Freilegen der Isolierschicht beispielsweise durch Atzen, wird vorzugsweise beendet, bevor Teile der Isolierschicht neben dem erhabenen Teil derselben frei gelegt werden.
Die Atzbehandlung mit dem zweiten Atzmittel wird vorzugsweise beendet, bevor ein Teil der leitenden Schicht freigelegt ist. Dadurch ist die isolierende obere Fläche
PHA 1105
zum grossen Teil eben mit Ausnahme des Teils über dem erhabenen Teil der leitenden Schicht, wo die isolierende Oberfläche im allgemeinen der oberen Fläche der leitenden Schicht entspricht.
Eine oder mehrere Öffnungen zum Bilden von Durchverbindungen können nun durch den restlichen Teil der Isolierschicht hindurch bis auf die leitende Schicht geätzt werden, dadurch dass der restliche Teil der Isolierschicht jenseits der seitlichen Ränder der leitenden Schicht dicker ist als darüber, kann (können) die Durchverbindung(en) mit übergrossen Abmessungen gemacht werden - d.h. breiter als der (die) darunter liegende(n) Teil(e) der leitenden Schicht - ohne neben der leitenden Schicht durch das Isoliermaterial hindurch zu gehen. Dadurch wird ein unerwünschtes Eindringen in das Material unter der Isolierschicht vermieden. Eine strukturierte zweite leitende Schicht wird danach auf dem restlichen Teil der Isolierschicht gebildet. Mittels der Durchverbindung(en) sind die leitenden Schichten selektiv miteinander in Kontakt. Venn zwischen bestimmten Teilen der leitenden Schichten an der Stelle des erhabenen Teils der ersten leitenden Schicht kein Kontakt erwünscht ist, wird mit dem entsprechenden Teil des restlichen Teils der Isolierschicht die erforderliche Trennung erhalten.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigen
Fig. 1a, 1b, 1c, 1d, 1e, 1f und 1g je einen Schnitt durch eine Vorderansicht einer Halbleiterstruktur in mehreren Stufen der Herstellung mit Hilfe eines Verfahrens nach der Erfindung,
Fig. 2e, 2f und 2g je im Schnitt eine Seitenansicht der Struktur nach den Ebenen 2e, 2e, 2f-2f bzw. 2g-2g in den Fig. 1e-1g.
Um gleichartige Elemente zu bezeichnen werden in den Zeichnungen und in der Beschreibung dieselben Bezugszeichen verwendet.
In den Zeichnungen sind die Fig. 1a-1g Vorder-
PHA 1105 . β. 25-4-1985
ansichten für Schritte in der Herstellung einer durch Oxid isolierten Halbleiterstruktur mit einer sehr flachen Konfiguration, wodurch die Verwendung mehrfacher leitender Schichten erleichtert wird. Die Fig. 2e-2g zeigen Seitenansichten der in den Fig. 1e-1g dargestellten Schritte.
Wenn nicht anders angegeben, werden die Bearbeitungsschritte unter atmosphärischem Druck und bei Raumtemperatur (etwa 25°C) durchgeführt.
Es wird ausgegangen von einem Halbleiterkörper-10 mit einem einkristallinen Siliziumsubstrat, das mit geeigneten P-leitenden und/oder N-leitenden Halbleiterverunreinigungen dotiert ist. Der Körper 10 kann eine Epitaxialschicht (in der Zeichnung nicht gesondert dargestellt) längs der oberen Seite des Substrates aufweisen.
U) Ein dickes elektrisch isolierendes Gebiet 12 aus
Siliziumdioxid mit einer Dicke von etwa 1 ,4/um wird längs der oberen Fläche des Halbleiterkörpers 10 entsprechend Üblicher Techniken angebracht und zwar derart, dass dieses Gebiet ein aktives Halbleitergebiet 14 lateral umgibt und es dadurch von anderen gleichartigen aktiven Halbleitergebieten isoliert. Dies erfolgt vorzugsweise dadurch, dass längs der oberen Gläche des Halbleiterkörpers 10 eine Siliziumoxinitridschicht gebildet wird, dass Rillen durch die Oxinitridschicht hindurch bis in das darunter liegende Silizium an der Stelle des anzubringenden elektrisch isolierenden Gebietes 12 gebildet werden und dass daraufhin die Struktur zum Anwachsen des elektrisch isolierenden Gebietes 12 erhitzt wird. In den nachfolgenden Schritten wird die Oxinitridschicht entfernt und es werden in dem aktiven Halbleitergebiet 14 mehrere N-leitende und/oder P-leitende Gebiete (nicht dargestellt) angebracht. Das gesamte Material, das kein einkristallines Silizium ist, wird von der oberen Fläche des Halbleitergebietes 14 entfernt. Dadurch wird die in Fig. 1a dargestellte Struktur erhalten.
Infolge des Oxidisolierverfahrens hat das elektrisch isolierende Gebiet 12 einen erhabenen Teil 16 in Form eines Vogelkopfes längs des Randes des Halbleiter-
PHA 1105 . (f. 25-4-1985
gebietes 14. Der Vogelkopf 16 überragt den benachbarten Hauptteil 18 des elektrisch isolierenden Gebietes 12 um etwa 0,4/um und das aktive Halbleitergebiet 14 in den Gr'Össenordnung von 0,4 /um minus mehrere zehn Nanometer. Eine strukturierte elektrisch leitende Schicht mit einer Dicke von etwa 0,5/um wird auf dem Vogelkopf 16 und den benachbarten Teilen des Halbleitergebietes 14 und des elektrisch isolierenden Gebietes 18 gebildet, wie dies in Fig. 1b dargestellt ist. Die leitende Schicht 20 wird durch Niederschlag einer Metallschicht, wie einer Legierung aus Aluminium mit 0,5$> Kupfer, auf der gesamten Oberfläche der Struktur, durch die Bildung einer Photolackmaske an der Stelle, wo die elektrisch leitende Schicht 20 angebracht werden muss und durch Entfernen der uner-1b wünschten Teile der Metallschicht mit einem Atzmittel, wie einem Plasma, das aus Bortrichlorid und Chlor besteht, gebildet. In Fig. 1b ist die elektrisch leitende Schicht eine Leiterspur, die sich parallel zur Ebene der Figur erstreckt. Wegen des Vogelkopfes 16 überragt ein Teil 22 der elektrisch leitenden Schicht 20 die benachbarten Teile der Schicht 20.
Eine elektrisch isolierende Schicht 24 aus Siliziumdioxid mit etwa 12°/o Phosphorpentoxid wird auf der gesamten oberen Fläche der Struktur aufgedampft, wie dies in Fig. 1e dargestellt ist. Die elektrisch isolierende Schicht 24 in Form einer Phosphorsilikatglasschicht (PSG) hat eine mittlere Dicke von 1,4 /um. Da dieses Niederschlagen unter a,tmosphärischem Druck erfolgt, häuft sich etwas mehr PSG über dem Teil 22 der Schicht' 20 auf. Dadurch hat die elektrisch isolierende Schicht 24 einen erhabenen Teil 26 mit einer Dicke von etwa 1,55/um über dem metallenen Schicht teil 22. Dadurch ergibt sich ein Höhenunterschied t von etwa 0,55/um zwischen der oberen Seite des erhabenen Teils 26 der Schicht 24 und der oberen Seite des benachbarten Teils der elektrisch isolierenden Schicht 24, der auf der elektrisch leitenden Schicht 20 über dem Hauptteil 18 des elektrisch isolierenden Gebietes 12 liegt. Die durch die Ränder des Leiters 20 gebildeten Stufen werden
zum grossen Teil in die Isolierschicht 24 übernommen. Dadurch ergibt sich zwischen der oberen Seite des Teils der Schicht 24, der mit dem Hauptteil 18 des elektrisch isolierenden Gebietes 12 in Kontakt ist und der oberen Seite des benachbarten Teils der Schicht 24 über der Schicht 20 ein Höhenunterschied tT von etwa 0,5 /um.
Auf der gesamten oberen Fläche der elektrisch
isolierenden Schicht 24 wird eine etwa 1,2 /um dicke Schicht eines positiven Photolackes angebracht. Der Photolack erfährt eine Wärmebehandlung bei 103°C während 30 Minuten und wird dann mit parallel gerichteter Strahlung belichtet. Danach wird der Photolack während 30 Minuten auf 200°C erhitzt. Dadurch wird der Photolack flüssig und es wird daraus eine Schicht 28 mit einer nahezu ebenen Oberfläche
1Ij gebildet, wie dies in Fig. 1d angegeben ist.
Die Struktur wird beispielsweise in einen AME-811O-Plasmareaktor gegeben (Erzeugnis von Applied Materials Inc.). Der Reaktor wird auf einen Druck von 10,64 Pa SI-Einheiten evakuiert. Die Struktur wird 5j5 Minuten einem Plasma ausgesetzt, das aus Sauerstoff mit einer Strömungsgeschwindigkeit von 80 sccm (standard cubic centimeter) je Minute besteht. Die HF-Leistung für den Reaktor beträgt 1350 V. Das Sauerstoffplasma greift den Photolack in der Schicht 28 (nahezu unendlich) viel stärker an als das PSG in der Schicht 24. Wie in den Fig. 1e und 2e dargestellt, wird ein Teil des erhabenen Teils 26 dabei frei gelegt, wenn die Photolackschicht 28 in Abwärtsrichtung geätzt wird. Der frei gelegte Bereich des erhabenen Teils 26 erstreckt sich über etwa 0,35/um über die resultierende obere Fläche des restlichen Teils der Schicht 28.
Während sich die Struktur noch in dem Plasmareaktor befindet, wird sie während 14 Minuten einem Plasma ausgesetzt, das aus Sauerstoff (strömungsgeschwindigkeit 33 sccm) und einem Tetrafluorkohlenstoff (Strömungsgeschwindigkeit 47 sccm) besteht. Die HF-Leistung bleibt I35O W. Das Plasma, das aus Sauerstoff und Tetrafluorkohlenstoff besteht, greift den Photolack und das PSG mit nahezu derselben Geschwindigkeit an. Das Material der oberen Fläche
PHA 1105 'J(Jl' 25-4-1985
der Photolackschicht 28 und der Isolierschicht 24 wird, wenn es freigelegt wird, allmählich entfernt. Die obere Fläche wird an allen Stellen über nahezu denselben Abstand abgesenkt, bis die Struktur der Fig. 1f und 2f erhalten ist.
Die Stufen am Rand des Leiters 20 sind im restlichen Teil 30 der elektrisch isolierenden Schicht 24 nicht ausgebildet. Der restliche Teil 32 des erhabenen Teils 26 der Schicht 24 entspricht zum grossen Teil der oberen Fläche der erhabenen Teils 22 der elektrisch leitenden Schicht 20. Der Höhenunterschied t„ zwischen dem niedrigsten und dem höchsten Teil der isolierenden oberen Fläche beträgt nur etwa 0,35 /um. Der restliche Teil 30 der elektrisch isolierenden Schicht 24 hat dadurch eine Dicke zwischen einem Minimum von etwa 0,9/um bei dem Teil 32 und einem Maximum von etwa 1,4/um an der Stelle, wo er an den Hauptteil 18 des elektrisch isolierenden Gebietes 12 grenzt. Die Oxiddicke beträgt auch etwa 1,4 /um an der Stelle, wo der restliche Teil 30 der elektrisch isolierenden Schicht 24 an das aktive Halbleitergebiet 14 grenzt. Öffnungen für eine Durchverbindung 34, wie in Fig. 1g werden nun durch den restlichen Teil JO der elektrisch isolierenden Schicht 24 hindurch bis auf die elektrisch leitende Schicht 20 an selektierten Stellen längs der oberen Fläche der Struktur gebildet. Die Durchverbindungen werden durch Anbringen einer Photolackmaske, durch Ätzen mittels Löchern in der Photolackmaske mit einer Kombination einer üblichen Fluorwasserstoffsäurelösung während 2,5 Minuten und eines CHF /COp/He-Plasmas während 3 Minuten und nachfolgender Entfernung der Photolackmaske gebildet. Wie in Fig. 2g angegeben, worin die Durchverbindung 34 etwas fehlausgerichtet dargestellt ist, können die Durchverbindungen mit Übergrossen Abmessungen hergestellt werden, ohne dass neben dem Leiter 20 völlig durch den restlichen Teil 30 der isolierenden Schicht 24 hindurch gegangen werden muss. Die grössere Dicke des Schichtteils 30 jenseits der Ränder der Schicht 20 gewährleistet die notwendige Atzsicherheitsmarge.
PHA 1105 . λ*). 25-^-1985
Eine strukturierte elektrisch leitende Schicht mit einer Dicke von 1,0 /um wird auf der oberen Fläche der Struktur gebildet. Die leitende Schicht 36 wird durch Niederschlag einer Metallschicht, wie einer Aluminiumlegierung mit O,5°/o Kupfer, auf der gesamten oberen Fläche durch die Bildung einer Photolackmaske an der Stelle, wo die Schicht 36 angebracht werden muss, und einen nachfolgenden Entfernung der unerwünschten Teile der Metallschicht mit dem obenstehend beschriebenen Atzmittel für Aluminium erhalten. Fig. 1g zeigt zwei Teile der Schicht 36, wobei jeder Teil eine Leiterspur ist, die teilweise über dem Vogelkopf 16 liegt und sich senkrecht zur Zeichenebene erstreckt. Eine dieser Spuren kontaktiert den erhabenen Teil 22 der elektrisch leitenden Schicht 20 mittels der Durchverbindung 3k, während der andere Teil des erhabenen Teils 22 durch den erhabenen Teil 32 der isolierenden Schicht 2k isoliert ist. Die Struktur kann nun auf übliche Weise abgearbeitet werden.
Obschon die Erfindung an Hand einer besonderen Ausführungsform beschrieben wurde, ist diese Beschreibung ausschliesslich als Beispiel gegeben und die Erfindung beschränkt sich keineswegs darauf. Die isolierende Schicht 2k könnte beispielsweise mit einer nahezu konstanten Dicke gebildet werden. Die nahezu flache obere Fläche für die Schicht 28 könnte mit anderen Techniken als den Niederschlag-Erhitzungstechniken erhalten werden, die obenstehend beschrieben wurden. Andere Materialien als Photolack könnten zum Bilden der Schicht 28 benutzt werden. Dotiertes polykristallines Silizium könnte statt einer Metalllegierung für jeden der Leiter 20 und 36 benutzt werden. So gibt es für den Fachmann im Rahmen der Erfindung mehrere Abwandlungen, Änderungen und Anwendungsmöglichkeiten.
- Leer'se'ite -

Claims (1)

  1. PHA 1103 25-4-1985
    PATENTANSPRÜCHE
    1. Verfahren zum Herstellen einer Isolierschicht auf einem Körper mit einer strukturierten ersten elektrisch leitenden Schicht mit-einem Teil, der benachbarte Teile der leitenden Schicht überragt, wobei eine elektrisch isolierende Schicht auf der leitenden Schicht und auf benachbarten Teilen des Körpers derart gebildet wird, dass ein Teil der Isolierschicht, namentlich an der Stelle des erhabenen Teils der leitenden Schicht, benachbarte Teile der Isolierschicht überragt, dadurch gekennzeichnet, dass eine zusätzliche Schicht mit einer nahezu ebenen Oberfläche auf der Isolierschicht gebildet wird und mindestens ein Teil des erhabenen Teils der Isolierschicht durch Atzen der zusätzlichen Schicht mit einem ersten Atzmittel, das Material der zusätzlichen Schicht stärker angreift als Material der Isolierschicht, freigelegt wird und dass der restliche Teil der zusätzlichen Schicht und der Isolierschicht, insofern diese freigelegt wird, mit einem zweiten Atzmittel geätzt werden, das die Materialien der Isolierschicht und der zusätzlichen Schicht mit nahezu gleicher Geschwindigkeit angreift,
    2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Freilegen der Isolierschicht beendet wird, bevor neben dem erhabenen Teil liegende Teile der Isolierschicht freigelegt werden.
    3· Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass der Atzschritt beendet wird, bevor ein Teil der leitenden Schicht freigelegt wird.
    k. Verfahren nach Anspruch 3» dadurch gekennzeichnet, dass für eine Durchverbindung eine Öffnung in dem restliehen Teil der Isolierschicht bis auf die leitende Schicht angebracht wird und der restliche Teil der Isolierschicht und der freigelegte Teil der leitenden Schicht mit einer zweiten strukturierten elektrisch leitenden Schicht ver-
    3^083
    PHA 1105 .£. 25-4-1985
    sehen werden.
    5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die Öffnung für die Durchverbindungen mit übergrossen Abmessungen gemacht wird, dass aber dieser Offnungsschritt beendet wird, bevor die Öffnung sich neben den Rändern der ersten leitenden Schicht völlig durch den restlichen Teil der Isolierschicht hindurch erstreckt.
    6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass für die zusätzliche Schicht Photolack eingesetzt wird.
    7· Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass der Schritt zur Bildung der zusätzlichen Schicht die nachfolgenden Schritte aufweist:
    - Anbringen einer Photolackschicht auf der Isolierschicht,
    - Erhitzen der Photolackschicht bis deren obere Fläche nahezu eben wird.
    8. Verfahren nach Anspruch 7» dadurch gekennzeichnet, dass die Isolierschicht zum grossen Teil aus einem Halbleiteroxid besteht.
    9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass das erste Atzmittel ein sauerstoffhaltiges Plasma ist.
    10. Verfahren nach Anspruch 9» dadurch gekennzeichnet, dass das zweite Ätzmittel ein sauerstoff- und halogenkohlenstoffhaltiges Plasma ist.
    11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass das Halbleiteroxid Siliziumdioxid aufweist und der Halogenkohlenstoff aus Tetrafluorkohlenstoff besteht.
    12. Verfahren nach Anspruch 1, wobei der Körper aus einer einkristallinen Halbleiterstrukiur mit an einer Oberfläche einem strukturierten elektrisch isolierenden Gebiet mit einem Randteil besteht, der (namentlich an der Stelle des erhabenen Teils der leitenden Schicht) benachbarte Teile des isolierenden Gebietes überragt, dadurch gekennzeichnet, dass die Dicke der leitenden Schicht nahezu konstant ist.
    13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass die Isolierschicht durch chemisches Aufdampfen gebildet wird.
    14. Verfahren nach Anspruch 13» dadurch gekennzeichnet,
    PHA 1105
    dass die Isolierschicht unter atmosphärischem Druck gebildet wird.
    15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass der erhabene Teil der Isolierschicht dicker ist als die benachbarten Teile der Isolierschicht.
    16. Verfahren nach Anspruch 15» dadurch gekennzeichnet, dass die Isolierschicht mit einer nahezu konstanten Dicke gebildet wird.
    1Γ-20 25 30 35
DE3520083A 1984-06-15 1985-06-05 Verfahren zum Herstellen einer geglätteten Isolierung Expired - Fee Related DE3520083C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/621,001 US4594769A (en) 1984-06-15 1984-06-15 Method of forming insulator of selectively varying thickness on patterned conductive layer

Publications (2)

Publication Number Publication Date
DE3520083A1 true DE3520083A1 (de) 1985-12-19
DE3520083C2 DE3520083C2 (de) 1994-05-26

Family

ID=24488323

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3520083A Expired - Fee Related DE3520083C2 (de) 1984-06-15 1985-06-05 Verfahren zum Herstellen einer geglätteten Isolierung

Country Status (8)

Country Link
US (1) US4594769A (de)
JP (1) JPH0750702B2 (de)
CA (1) CA1229180A (de)
DE (1) DE3520083C2 (de)
FR (1) FR2566180B1 (de)
GB (1) GB2160359B (de)
IT (1) IT1190363B (de)
NL (1) NL8501688A (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4708767A (en) * 1984-10-05 1987-11-24 Signetics Corporation Method for providing a semiconductor device with planarized contacts
JPS62282446A (ja) * 1986-05-31 1987-12-08 Toshiba Corp 半導体装置の製造方法
NL8701717A (nl) * 1987-07-21 1989-02-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een geplanariseerde opbouw.
US6074569A (en) * 1997-12-09 2000-06-13 Hughes Electronics Corporation Stripping method for photoresist used as mask in Ch4 /H2 based reactive ion etching (RIE) of compound semiconductors
US6319796B1 (en) 1999-08-18 2001-11-20 Vlsi Technology, Inc. Manufacture of an integrated circuit isolation structure
CN107665829B (zh) * 2017-08-24 2019-12-17 长江存储科技有限责任公司 晶圆混合键合中提高金属引线制程安全性的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3962779A (en) * 1974-01-14 1976-06-15 Bell Telephone Laboratories, Incorporated Method for fabricating oxide isolated integrated circuits
US4025411A (en) * 1974-10-25 1977-05-24 Hitachi, Ltd. Fabricating semiconductor device utilizing a physical ion etching process

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4044454A (en) * 1975-04-16 1977-08-30 Ibm Corporation Method for forming integrated circuit regions defined by recessed dielectric isolation
JPS5383467A (en) * 1976-11-30 1978-07-22 Nec Corp Production of semiconductor device
JPS53129970A (en) * 1977-04-20 1978-11-13 Hitachi Ltd Production of semiconductor device
US4222816A (en) * 1978-12-26 1980-09-16 International Business Machines Corporation Method for reducing parasitic capacitance in integrated circuit structures
EP0023146B1 (de) * 1979-07-23 1987-09-30 Fujitsu Limited Verfahren zur Herstellung einer Halbleiteranordnung, in der erste und zweite Schichten geformt sind
JPS5648140A (en) * 1979-09-27 1981-05-01 Seiko Epson Corp Manufacture of semiconductor device
JPS56108264A (en) * 1980-01-31 1981-08-27 Nippon Telegr & Teleph Corp <Ntt> Manufacture of semiconductor device
JPS5750436A (en) * 1980-09-12 1982-03-24 Fujitsu Ltd Manufacture of semiconductor device
JPS58135645A (ja) * 1982-02-08 1983-08-12 Fujitsu Ltd 半導体装置の製造方法
US4481070A (en) * 1984-04-04 1984-11-06 Advanced Micro Devices, Inc. Double planarization process for multilayer metallization of integrated circuit structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3962779A (en) * 1974-01-14 1976-06-15 Bell Telephone Laboratories, Incorporated Method for fabricating oxide isolated integrated circuits
US4025411A (en) * 1974-10-25 1977-05-24 Hitachi, Ltd. Fabricating semiconductor device utilizing a physical ion etching process

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 57-50436 A2. In: Patents Abstracts of Japan, E-117, 8.7.1982, Vol. 6, No. 123: JP 53-83467 A2. In: Patents Abstracts of Japan, E-78, 27.9.1978, Vol. 2, No. 116 *

Also Published As

Publication number Publication date
JPH0750702B2 (ja) 1995-05-31
GB8514823D0 (en) 1985-07-17
CA1229180A (en) 1987-11-10
JPS6110257A (ja) 1986-01-17
GB2160359B (en) 1988-02-24
IT1190363B (it) 1988-02-16
IT8521117A0 (it) 1985-06-12
GB2160359A (en) 1985-12-18
NL8501688A (nl) 1986-01-02
FR2566180B1 (fr) 1989-07-28
FR2566180A1 (fr) 1985-12-20
DE3520083C2 (de) 1994-05-26
US4594769A (en) 1986-06-17

Similar Documents

Publication Publication Date Title
DE68919549T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung.
EP0001100B1 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE3834241C2 (de) Halbleitereinrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE69307216T2 (de) Verfahren für DMOS-Transistor mit Grabenstruktur unter Verwendung von sechs Masken
EP0286708B1 (de) Verfahren zur Herstellung von Kontaktöffnungen in einer Doppellagenisolation
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
EP0123309B1 (de) Verfahren zum Herstellen von stabilen, niederohmigen Kontakten in integrierten Halbleiterschaltungen
DE19741832A1 (de) Verfahren zur Herstellung einer Solarzelle und Solarzelle
DE2808257A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3788470T2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isoliertem Gate.
DE2832740A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE69128135T2 (de) Verfahren zur Herstellung einer mikroelektronischen Einrichtung mit einem ersten und einem zweiten Element
DE2160450B2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE2454705A1 (de) Ladungskopplungsanordnung
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE3240162C2 (de) Verfahren zum Herstellen eines doppelt-diffundierten Leistungs-MOSFET mit Source-Basis-Kurzschluß
DE3815512C2 (de) Solarzelle und Verfahren zu ihrer Herstellung
DE2340142A1 (de) Verfahren zum herstellen von halbleiteranordnungen
DE3781660T2 (de) Verfahren zur herstellung von elementen mit zwischenraum.
EP0000545A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung
DE69022710T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
DE2645014A1 (de) Verfahren zur herstellung einer integrierten mos-schaltungsstruktur mit doppelten schichten aus polykristallinem silizium auf einem silizium-substrat
DE3520083C2 (de) Verfahren zum Herstellen einer geglätteten Isolierung
DE4033658A1 (de) Verfahren zur bearbeitung von grabenflanken in halbleitersubstraten

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: KUNZE, K., DIPL.-ING. DR.-ING., PAT.-ASS., 2000 HA

8110 Request for examination paragraph 44
D2 Grant after examination
8328 Change in the person/name/address of the agent

Free format text: VOLMER, G., DIPL.-ING., PAT.-ASS., 4350 RECKLINGHAUSEN

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL

8327 Change in the person/name/address of the patent owner

Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V., EINDHOVEN, N

8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee