FR2517881A1 - Procede de formation d'elements de taille inferieure au micron dans des dispositifs a semi-conducteur - Google Patents

Procede de formation d'elements de taille inferieure au micron dans des dispositifs a semi-conducteur Download PDF

Info

Publication number
FR2517881A1
FR2517881A1 FR8220195A FR8220195A FR2517881A1 FR 2517881 A1 FR2517881 A1 FR 2517881A1 FR 8220195 A FR8220195 A FR 8220195A FR 8220195 A FR8220195 A FR 8220195A FR 2517881 A1 FR2517881 A1 FR 2517881A1
Authority
FR
France
Prior art keywords
layer
oxide
oxygen
attack
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8220195A
Other languages
English (en)
Other versions
FR2517881B1 (fr
Inventor
Eliezer Kinsbron
William Thomas Lynch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of FR2517881A1 publication Critical patent/FR2517881A1/fr
Application granted granted Critical
Publication of FR2517881B1 publication Critical patent/FR2517881B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28132—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66643—Lateral single gate silicon transistors with source or drain regions formed by a Schottky barrier or a conductor-insulator-semiconductor structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Weting (AREA)
  • Element Separation (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

L'INVENTION CONCERNE LA TECHNOLOGIE DES SEMI-CONDUCTEURS. ON DEFINIT UN ELEMENT 93 DANS UNE STRUCTURE QUI EST DE FACON CARACTERISTIQUE UN TRANSISTOR A EFFET DE CHAMP A GRILLE ISOLEE, EN UTILISANT UNE COUCHE D'OXYDE DE PAROI LATERALE 71 QUI EST FORMEE PAR ATTAQUE IOXIQUE REACTIVE, PAR L'OXYGENE, DE LA STRUCTURE EN COURS DE FABRICATION, A UN MOMENT AUQUEL UNE COUCHE A NU SITUEE A PROXIMITE DE LA PAROI LATERALE CONTIENT DES ATOMES D'UNE MATIERE, TELLE QUE LE SILICIUM OU L'ALUMINIUM, QUI SE COMBINENT AVEC LES IONS OXYGENE POUR FORMER LA COUCHE D'OXYDE DE PAROI LATERALE. ON PEUT UTILISER CETTE COUCHE D'OXYDE EN TANT QUE MASQUE POUR LA FORMATION D'UN ELEMENT 93 TEL QUE LA GRILLE D'UN TRANSISTOR A EFFET DE CHAMP. APPLICATION A LA FABRICATION DES CIRCUITS INTEGRES.

Description

La présente invention concerne des procédés de fabrication de dispositifs
à semiconducteur et elle porte
plus particulièrement sur des procédés de formation d'élé-
ments de taille inférieure au micron pour des transistors en circuits intégrés à semiconducteur. Des transistors à effet de champ à grille isolée,
encore appelés transistors à effet de champ métal-oxyde-se-
miconducteur (TEC MOS), ayant un canal court (moins d'envi-
ron 2 pm), sont souhaitables pour le fonctionnement en hau-
te fréquence, soit de façon caractéristique au-dessus de 50 M Hz La demande debremt FR 81 07374 décrit des procédés pour réaliser des transistors à effet de champ à grille isolée avec des séparations extrêmement faibles ( 50 nm ou moins)
entre les extrémités des régions de grille et celles des ré-
gions de source (et de drain) Les transistors correspondant sont ainsi caractérisés par des résistances source-canal
avantageusement faibles.
les procédés décrits dans la demande de brevet précitée comprennent la formation, par croissance thermique,
de couches minces de dioxyde de silicium sur les parois la-
térales d'électrodes de grille en silicium polycristallin.
La couche d'oxyde de paroi latérale résultante est utile en
tant que couche d'espacement pour aligner la source par rap-
port au canal de la région de grille.
Bien qu'on puisse former des couches assez minces
(d'une épaisseur d'environ 20 nm) de l'oxyde de paroi néces-
saire, par croissance thermique de dioxyde de silicium sur
la grille en silicium polycristallin, une limitation indési-
rable d'une telle croissance thermique résulte des faits
suivants: ( 1) la croissance d'oxyde sur le silicium poly-
cristallin ne peut pas ttre maîtrisée ou rendue uniforme d'une manière aisée, à cause de la structure polycristalline du silicium polycristallin sous-jacent; ( 2) simultanément à
la croissance de l'oxyde de paroi latérale, la longueur sour-
ce-drain de l'électrode de grille en silicium polycristallin diminue de façon correspondante; de ce fait, la mattrise de la longueur cruciale de l'électrode de grille, et donc du canal de transistor sous-jacent, est dégradée; ( 3) l'oxyde formé simultanément par croissance sur les régions de source et de drain abaisse les surfaces supérieures de la source et
du drain jusqu'à des niveaux inférieurs à la surface supérieu-
re de la région de canal, avec des écarts défavorablement élevés entre ces surfaces (approximativement égaux à la moi- tié de l'épaisseur de l'oxyde formé par croissance); et ( 4)
une opération d'attaque séparée est nécessaire pour l'enlè-
vement de l'oxyde formé par croissance à des emplacements
situés au-dessus de la source et du drain.
Il serait donc souhaitable de disposer d'un procé-
dé pour définir des éléments dans des structures de disposi-
tifs à semiconducteur en formant des couches d'oxyde de pa-
roi latérale,qui atténue un ou plusieurs de ces inconvénients
de l'art antérieur.
Dans l'invention, on forme la couche d'oxyde de pa-
roi latérale par pulvérisation inverse, de façon à supprimer les inconvénients de l'art antérieur, dans la mesure o ils
sont dûs à la formation de la couche d'oxyde de paroi laté-
rale par oxydation thermique Il est en outre possible de forner des couches d'oxyde de paroi latérale sur des matières,
telles que des matières de réserve organiques, qui ne se pr C-
tes pas à l'oxydation thermique.
L'invention sera mieux comprise à la lecture de la
description qui va suivre de modes de réalisation et en se
référant aux dessins annexés sur lesquels: L Ies figures 1 à 5 représentent en coupes diverses
phases d'un processus de fabrication d'une structure de tran-
sistor à effet de champ à grille isolée, conformément à l'in-
vention; Ia figure 6 représente en coupe un transistor à
effet de champ à grille isolée différent, fabriqué conformé-
ment à l'invention; Les figures 7 à 12 représentent en coupes diverses phases d'un autre processus de fabrication d'une structure de transistor à effet de champ à grille isolée, conformément à l'invention; et La figure 13 montre une coupe, en vue de dessus,
de la structure de transistor représentée sur la figure 12.
Dans un but de clarté, aucun des dessins n'est à l'échelle. On voit sur la figure 1 un bloc de semiconducteur
en silicium, 10, qui a de façon caractéristique une conducti-
vité de type n comportant une surface horizontale plane principale 10 5, qui est de façon caractéristique un plan cristallographique ( 100); et le bloc a une concentration résultante uniforme et élevée d'impuretés de type donneur,
au voisinage de la surface, qui est égale à environ 1016 im-
puretés par cm 3 Une couche d'oxyde de grille relativement
mince, 11, en dioxyde de silicium formé par croissance ther-
mique, et une couche d'oxyde de champ relativement épaisse,
13, sont placées sur des parties complémentaires de la surfa-
ce 10 5, selon un motif classique, pour former un grand nom-
bre de structures de transistors similaires sur la surface principale 10 5 Une couche de silicium polycristallin 12 est placée sur les surfaces supérieures à nu de la couche d'oxyde de grille 11 et de la couched'oxyde de champ 13 Sur une partie limitée de la couche de silicium polycristallin 12 se trouvent une couche de matière de réserve 14, qui est de façon caractéristique la matière de réserve HPR-204 de la firme Hunt, et une couche de dioxyde de silicium auxiliaire 15. Des motifs ont été définis préalablement dans les deux couches 14 et 15, en utilisant par exemple le traitement à trois niveaux décrits par J M Moran et D Maydan dans un article intitulé "High Resolution, Steep Profile, Resist Patterns", publié dans Bell System Technical Journal, vol. 58, pages 10271036 ( 1979) Sous l'effet de ce traitement à trois niveaux, qui utilise une attaque ionique réactive par l'oxygène pour définir un motif dans la couche de matière de réserve 14, des couches d'accumulation de paroi latérale 16, en dioxyde de silicium, se forment sur les parois latérales
verticales de la couche de matière de réserve 14 dans laquel-
le on a défini un motif, pendant la dernière phase de cette attaque ionique réactive par l'oxygène (lorsque des parties de la couche de silicium polycristallin 12 sont mises à nu et, après avoir subi physiquement une pulvérisation inverse, réagissent avec les ions oxygène) La largeur des couches 14 et 15 qui sont ainsi délimitées est de façon caractéristique
d'environ 1 ou 2 Pm.
La couche d'accumulation d'oxyde 16 ainsi que la couche d'oxyde 15 dans laquelle on a formé un motif sont en- suite de préférence complètement enlevées par un traitement à la température ambiante avec une solution tamponnée d'acide
fluorhydrique (NH 4 F et HF dans un rapport molaire caractéris-
tique de 30:1) Ensuite, en utilisant en tant que masque pro-
tecteur la couche de matière de réserve 14 dans laquelle on a définit un motif, on place la structure de la figure 1 dans
une chambre appropriée et on la soumet à une attaque anisotro-
pe avec du chlore gazeux à une pression caractéristique d'en-
viron 1,3 Pa, avec une densité de puissance RF d'une valeur
caractéristique d'environ 0,1 W/cm 2, et une fréquence RF d'en-
viron 13,56 M Hz On entend par attaque "anisotrope" le fait que des parois latérales pratiquement verticales sont formées dans la matière attaquée à des emplacements situés sous les bords de n'importe quel masque protecteur utilisé pendant
l'attaque, c'est-à-dire aux intersections des régions de ma-
tière attaquée et non attaquée On définit ainsi un motif dans la couche de silicium polycristallin 12 (figure 2) de façon qu'elle constitue une couche d'électrode de grille en silicium polycristallin ayant une largeur prédéterminée qui est de
25.façon caractéristique d'environ 1 à 2 pm, avec des parois la-
térales 12 5 pratiquement verticales, à cause de l'anisotropie
de l'attaque par le chlore.
Ia surface supérieure de la structure résultante,
représentée sur la figure 2, est ensuite soumise (avantageuse-
ment dans la même chambre que pour l'opération précédente d'attaque par les ions chlore) à un bombardement vertical d'ions oxygène 17, capable d'effectuer une attaque ionique réactive anisotrope de la couche d'oxyde de grille 11 On
forme ainsi une couche de dioxyde de silicium de paroi laté-
rale 21 (figure 3) sur les parois latérales verticales 12 5
de la couche d'électrode de grille 12 (ainsi que sur les pa-
rois latérales résultantes de la couche d'oxyde de grille 11) Pour assurer un enlèvement complet des parties à nu de
la couche de dioxyde de silicium 11 dans les régions qui re-
couvrent les zones futures de source et de drain, il est préférable d'accomplir l'attaque ionique réactive pendant une durée suffisante pour enlever environ 1,5 nm de silicium à partir du bloc 10, dans les parties à nu de la surface 10 5 qui se trouvent sous les régions situées entre l'oxyde de champ et l'électrode de grille Pendant cette attaque ionique réactive de l'oxyde de grille, une partie supérieure de la
couche de matière de réserve 14 est également enlevée simul-
tanément.
En utilisant pour l'attaque ionique par l'oxygène la même chambre que pour l'attaque ionique par le chlore,
effectuée précédemment, les résidus de chlore sont automati-
quement extraits de la chambre pendant l'attaque ionique par
l'oxygène.
L'attaque ionique réactive par l'oxygène de la par-
tie à nu de la couche de dioxyde de silicium 11 est accomplie, par exemple, dans une chambre contenant de l'oxygène pur (partiellement ionisé) ou un mélange gazeux (partiellement
ionisé) d'oxygène et d'environ 0,5 % à 1,0 % en volume de té-
trafluorure de carbone (CF 4) Pour que l'attaque soit aniso-
trope, on utilise une pression d'oxygène relativement faible, habituellement dans la plage utile d'environ 0,26 à 0,53 Pa, avec une densité de puissance RF relativement plus élevée, habituellement dans la plage utile d'environ 0,25 à 0,75 W/
cm 2, avec une fréquence RF d'une valeur caractéristique d'en-
viron 13,56 M Hz.
On pense que pendant que la couche d'oxyde 11 est soumise à cette attaque ionique réactive par l'oxygène, les ions oxygène réagissent avec le silicium qui est soumis à une pulvérisation inverse à partir de la partie à nu de cette couche de dioxyde de silicium 11 (et ensuite à partir de la partie à nu du bloc de silicium 10), pour former un plasma à partir duquel la couche de dioxyde de silicium de paroi latérale 21 (figure 3) se dépose sur la paroi latérale 12 5 de la couche d'électrode de grille 12 D'autre part, il peut se faire qu'un transport de silicium et d'oxygène à partir de la couche de dioxyde de silicium 11, pour former la couche d'oxyde de paroi latérale 21, puisse être accompli par un
bombardement avec des ions autres que de l'oxygène.
Dans les cas dans lesquels on n'attaque que partiel-
lement la partie de la couche d'oxyde 11 qui recouvre le bloc 10 entre la couche de grille en silicium polycristallin 12 et la couche d'oxyde de champ 13, la couche d'oxyde de paroi latérale 21 peut avoir une épaisseur (mesurée à sa partie
inférieure) descendant jusqu'à environ 5 nr et, de toute ma-
nière, cette épaisseur est habituellement dans la plage de
5 à 50 nm D'autre part, dans les cas dans lesquels on effec-
tue une attaque qui enlève complètement cette couche d'oxyde 11 et pénètre dans le silicium sous-jacent du bloc 10, l'épaisseur de la couche d'oxyde de paroi latérale 21 est de
façon caractéristique dans la plage d'environ 50 à 200 nim.
L'épaisseur de la couche d'oxyde de paroi latérale
21 augmente lorsque la durée d'attaque ionique réactive aug-
mente et le traitement d'attaque progresse sous la surface d'origine 10 5 du bloc de silicium 10 On peut ainsi définir l'épaisseur de l'oxyde de paroi latérale en définissant
l'épaisseur de la couche d'oxyde de grille 11 (plus l'épais-
seur du silicium enlevé par l'attaque ionique réactive par l'oxygène), et par la durée d'exposition à l'attaque ionique
réactive La couche d'oxyde de paroi latérale 21 fait fonc-
tion de couche d'espacement pour définir la distance (au
point le plus proche) de la source et du drain (formés ulté-
rieurement) par rapport à la région de grille du transistor
à effet de champ en cours de fabrication.
Une fois que cette opération d'attaque ionique
réactive par l'oxygène a été accomplie, on enlève complète-
ment toute partie à nu restante de la couche d'oxyde 11, par exemple par attaque par plasma avec du Freon 23 (un mélange d'environ 96 % en volume de CH O F 3 avec N 1 H 3) Pour éviter une attaque isotrope indésirable qui résulterait d'un mélange de
CHF 3 résiduel avec 012 dans une répétition future du proces-
sus qui est décrit, on effectue avantageusement cette attaque par plasma avec du 2 reon dans une chambre différente de celle qu'on vient d'utiliser pour l'attaque ionique réactive par l'oxygène On enlève ensuite toute épaisseur restante de la couche de matière de réserve organique 14 par un procédé classique, comme par traitement avec un mélange (dans les proportions d'environ 5:1 en volume) d'acide sulfurique et de peroxyde d'hydrogène, à une température caractéristique d'environ 8500. On va maintenant considérer la figure 4 en notant qu'on forme du siliciure de platine sur la surface à nu du bloc de silicium 10 et sur l'électrode de grille 12, pour former des contacts d'électrodes 33 et 35, en siliciure de platine, du type à barrière de Schottky pour la source et le drain, plus une couche de métallisation en siliciure de platine, 34, pour l'électrode de grille La partie du bloc qui se trouve directement au- dessous de l'électrode de
grille 12 constitue la région de canal de la première struc-
ture de transistor Pour former le siliciure de platine, on dépose du platine, par exemple par évaporation, jusqu'à une épaisseur d'environ 15 nm, sur-toute la structure qui est fabriquée, à une température caractéristique d'environ 2500 (c'est-à-dire à la température ambiante), et on le soumet ensuite à un traitement thermique, de façon caractéristique par chauffage dans l'argon et 1 ou 2 % en volume d'oxygène, pendant environ 30 minutes à environ 62500, pour former du siliciure de platine partout o du silicium se trouve sous le platine déposé Selon une variante, on peut-procéder par pulvérisation de platine sur la structure chauffée (de façon caractéristique à environ 6000 C à 65000), pour former directement le siliciure de platine On enelève ensuite le platine restant (qui recouvre de l'oxyde), en procédant de
façon caractéristique par attaque avec de l'eau régale.
On forme ensuite une couche isolante 41, définis-
sant un motif, sur la structure 30 en cours de fabrication
(figure 5) Cette couche isolante 41 consiste de façon ca-
ractéristique en dioxyde de silicium (formé de façon carac-
téristique à partir d'un mélange de silane et d'oxygène) ou
en orthosilicate de tétraéthyle (ou TEOS, déposé à une tem-
pérature inférieure à environ 5000 C), ayant une épaisseur caractéristique d'environ 1000 nm, et la formation de cette couche et la définition d'un motif sont effectuées par dépôt chimique en phase vapeur, de type classique, suivi par un
masquage sélectif et une attaque à travers des fenêtres.
Enfin, on applique une couche de métallisation définissant
un motif, 42, 43 et 44, par exemple en aluminium, en procé-
dant de façon caractéristique par évaporation suivie par un masquage sélectif et une attaque, pour réaliser des contacts de métallisation avec les électrodes en siliciure de platine 33, 34 et 35 On forme ainsi une structure de transistor à effet de champ à grille isolée 30 (figure 5) Pour préserver
les barrières de Schottky, la structure fabriquée n'est avan-
tageusement jamais chauffée au-dessus d'une température d'en-
viron 50000, après l'opération de traitement thermique du
platine On peut également incorporer une couche intermédiai-
re de matière, telle que du silicium polycristallin dopé, en-
tre la métallisation en aluminium et le siliciure de platine.
La couche de paroi latérale 21 fait ainsi fonction de masque protecteur et de couche d'espacement pour définir la plus faible distance entre la région de source (et-de
drain) du transistor et le canal du transistor.
Avant le dép 8 t du platine pour former les électro-
des en siliciure de platine, on peut introduire facultative-
ment des impuretés de type accepteur en quantité notable, dans le bloc de silicium 10, à sa surface qui est alors à nu, pour former ainsi des zones de source et de drain dans le bloc Ainsi, au lieu de former des électrodes à barrière de
Schottky, le siliciure de platine forme des contacts d'élec-
trodes de type ohmique avec les zones de source et de drain.
De plus, lorsqu'on utilise des siliciures de métaux, tels que
le siliciu_'e de cobalt, capables de supporter les températu-
res élevées (environ 9000 C) qui sont nécessaires pour l'acti-
vation des impuretés, il est également posible d'implanter des impuretés dans de telles électrodes en siliciure de métal 33 et 35, ou de les introduire par dépôt, simultanément au dépôt du métal, puis de les faire diffuser par un recuit
approprié.
Au lieu de former des électrodes en siliciure de platine 33, 34 et 35 (figure 5), on peut former des zones
d'impuretés auto-alignées 57 et-58, pour la source et le -
drain (figure 6), en procédant par exemple par implantation
ionique d'impuretés Pendant l'implantation ionique, l'élec-
trode de grille en silicium polycristallin 12, ainsi que la couche d'oxyde de paroi latérale 21, sont utilisées en tant que masque auto- aligné, qui maintient les régions implantées
dans le bloc de silicium à une certaine distance de l'élec-
trode de grille 12 En outre, dans un tel cas, on peut uti-
liser un bloc de silicium 50 (figure 6) ayant une conducti-
vité de type p, en association avec une conductivité n+ (ty-
pe N fortement marqué) dans les zones 57 et 58, pour fabri-
quer un transistor à canal N De plus, dans un tel cas, on peut arrêter l'attaque ionique réactive par l'oxygène pour la couche de dioxyde de silicium 11 un certain temps avant que l'attaque traverse cette couche jusqu'à la surface 50 5 du bloc de silicium 50, et on peut effectuer ensuite une implantation ionique dans l'épaisseur à nu restante de cette
couche d'oxyde 11, entre la couche de silicium polycristal-
lin 12 et la couche d'oxyde de champ 13, ce qui forme des jonctions PN moins profondes à partir des zones de type n 57 et 58 et de la région de type p du bloc 10 Une couche de TEOS 51 définissant un motif, une métallisation de source 52, une métallisation de grille 53 et une métallisation de drain 54 terminent une structure de transistor 40 On peut introduire les impuretés pour les zones 57 et 58 de la structure de transistor 40 avant ou après l'enlèvement de la couche d'oxyde de grille d'origine qui demeure toujours dans les régions recouvrant la partie de la surface 10 5 qui se trouve entre la couche de silicium polycristallin 12 et
la couche d'oxyde de champ 13 On forme de façon caractéris-
tique les métallisations 52, 53 et 54 en déposant tout d'abord du silicium polycristallin dopé, puis en déposant
de l'aluminium.
Dans le dispositif 40 représenté sur la figure 6, l'épaisseur de la couche d'oxyde de paroi latérale 21 est avantageusement d'au moins 20 nm, et de préférence d'environ
nm, de façon qu'après l'activation des impuretés par re-
cuit (et la diffusion qui s'ensuit des zones de source et de
drain 57 et 58), les bords respectifs de l'électrode de gril-
le 12 qui sont situés au-dessus des zones de source et de drain puissent être placés pratiquement en coïncidence avec les bords respectifs des zones de source et de drain, afin
de minimiser la capacité parasite de recouvrement L'activa-
tion des impuretés est effectuée de façon caractéristique par recuit à environ 900 C pendant environ 30 minutes Ici encore, conformément à l'invention, cet écartement peut être défini de façon assez précise bien que les dimensions soient
inférieures au micron.
Il faut noter que bien que les métallisations de grille 43 et 53 soient représentées (symboliquement) avec un trou de contact situé directement au-dessus de la couche
d'oxyde de grille 11, le trou de contact se trouve habituel-
lement au-dessus de l'oxyde de champ épais, c'est-à-dire qu'il est éloigné de la région de grille dans une direction
perpendiculaire au plan du dessin.
Dans un exemple caractéristique, la couche d'oxyde de grille 11 a une épaisseur d'environ 25 nm, la couche de siliciuw polycristallin 12 a une épaisseur d'environ 350 nm, la couche organique 14 consiste de façon caractéristique en matière de réserve photographique de la firme Hunt d'une
épaisseur d'environ 1,8 pm, et la couche de dioxyde de sili-
cium 15 a une épaisseur d'environ 120 nm.
Il est habituellement conseillé de procéder à une
cuisson à haute température de la couche de matière de réser-
ve organique 14 ( 200 à 300 00 pendant environ 30 à 180 minutes), pour durcir la matière de réserve afin qu'elle résiste à un traitement ultérieur, tel qu'une attaque par plasma destinée
à définir la coucie d'électrode de grille en silicium poly-
cristallin 12.
Dans un autre exemple, une structure 70 (figure 7) comprend un bloc de semiconducteur 60 en silicium de type p qui comporte une surface horizontale plane principale 60 5, qui est de façon caractéristique orientée parallèlement au
plan ( 100), sur laquelle on a fait croître une-couche d'oxy-
de de grille 61 et une couche d'oxyde de champ 62 Sur cette couche d'oxyde de grille 61 se trouve une couche de silicium
polycristallin 63 Sur cette couche de silicium polycristal-
251788 1
lin 63 se trouve une couche d'aluminium 64, qui est de façon caractéristique déposée par évaporation jusqu'à une épaisseur
d'environ un micron De plus, une couche de matière de réser-
ve organique 65 est placée sur la couche d'aluminium 64 En outre, pour terminer la structure 70 représentée sur la fi- gure 7, on trouve sur la couche de matière de réserve 65 une couche de dioxyde de silicium 66 dans laquelle on a formé un motif et une couche de matière de réserve photographique 67
dans laquelle on a défini un motif La structure 70 est ain-
si similaire à celle représentée sur la figure 1, à une pha-
se antérieure du traitement de cette dernière, à l'exception de l'adjonction de la couche d'aluminium 64 Le motif formé dans la couche de dioxyde de silicium 66 a pu 9 tre réalisé, par exemple, par attaque par plasma ou par attaque ionique
réactive avec le gaz CHF 3 ou le Freon 23.
On soumet ensuite la surface supérieure de la structure 70 à une attaque ionique réactive anisotrope avec
des ions oxygène 68 (figure 7) Cette attaque par de l'oxy-
gène peut 4 tre effectuée dans la chambre qu'on a utilisée précédemment pour attaquer la couche d'oxyde 66 Dans ce but,
on utilise par exemple de l'oxygène pur (partiellement ioni-
sé) ou un mélange gazeux (partiellement ionisé) d'oxygène et d'environ 0, 5 à 1,0 % en volume de tétrafluorure de carbone (CF 4), à une pression relativement faible, dans une plage utile d'environ 0,26 à 0,53 Pa, et de façon caractéristique à environ 0,47 Pa, en association avec une puissance RF dans une plage utile d'environ 0,25 à 0,75 W/cm 2, et de façon
caractéristique d'environ 0,5 W/cm, à une fréquence caracté-
ristique d'environ 13,56 M Hz.
Du fait de la poursuite de l'attaque ionique réac-
tive après que l'attaque a complètement traversé la matière de réserve, des couches d'accumulation d'oxyde d'aluminium 71 se forment sur les parois verticales résultantes 65 5 (figure 8) de l'ouverture qui est ainsi formée dans la couche de matière de réserve 65 L' épaisseur des couches d'accumtlation 71 (mesurée au bas de celles-ci) est proportionnelle à l'épaisseur d'aluminium que cette attaque enlève dans la couche d'aluminium 64, cette épaisseur étant déterminée par la durée de l'attaque ionique réactive On enlève de façon
caractéristique environ 20 nm d'aluminium au bas de l'ouver-
ture résultante dans la couche de matière de réserve 65, par surgravure avec les ions oxygène 68 On soumet ensuite la structure fabriquée (figure 8) à une attaque ionique réacti- ve, comme avec du Freon 23 (mélange de 96 % en volume de CHF 3 et N Hi), afin d'enlever la couche de dioxyde de silicium 66
dans laquelle on a défini un motif.
Ensuite, on reprend l'attaque avec les ions oxygè-
ne 81 (figure 9) et on la poursuit jusqu'à l'enlèvement com-
plet de la couche organique 81 e la couche d'aluminium 64 est
ainsi mise à nu dans les zones situées entre les-couches d'ac-
cumulationvoisines d'oxyde d'aluminium 71, et elle est de façon caractéristique surgravée sur environ 50 nm (en plus de la surgravure précédente de 20 nm par l'attaque ionique réactive à basse pression effectuée précédemment par les ions oxygène 68) Cette attaque par l'oxygène de la couche organique et de l'aluminium mis à nu précédemment augmente
également l'épaisseur des couches d'accumulation 71, de fa-
çon caractéristique par un facteur de 3 ou 4.
Ensuite, en utilisant ces couches d'accumulation
71 en tant que masque protecteur contre l'attaque, on effec-
tue une attaque ionique anisotrope de la partie à nu de la couche d'aluminium 64, suivie par une attaque anisotrope de la couche de silicium polycristallin 63, ce qui amène la structure fabriquée dans l'état représenté sur la figure 10, dans lequel la couche d'aluminium 64 est devenue une couche d'aluminium 94 définissant un motif et la couche de silicium
polycristallin 63 est devenue une couche de silicium poly-
cristallin 93 définissant un motif, ces deux couches de
silicium polycristallin définissant un motif ayant une lar-
geur W qui est déterminée par l'épaisseur des couches d'ac-
cumulation 71.
A titre d'exemple, l'attaque ionique anisotrope
de la couche d'aluminium 64 pour former la couche 94 définis-
sant un motif, peut 9 tre accomplie en utilisant un mélange d'environ 75 % en volume de trichlorure de bore ( 3 C 13) et 25 % de chlore ( 012), à une pression caractéristique d'environ
2,7 Pa, avec une densité de puissance RF d'une valeur carac-
téristique d'environ 0,1 W/cm 2, à une fréquence d'environ 13,56 M Hz; et l'attaque anisotrope de la couche de silicium polycristallin 63 pour former la couche 93 définissant un motif, peut être effectuée en utilisant un mélange similaire de B O 13 et de 012 à une pression caractéristiqued'environ 1,3 Pa, avec une densité de puissance RF caractéristique
d'environ 0,06 W/cm 2, à la fréquence d'environ 13, 56 M Hz.
La largeur commune W des couches 93 et 94, qui définissent
des motifs, est de façon caractéristique dans la plage d'en-
viron 150 à 400 nm.
On effectue ensuite une attaque isotrope de la couche d'aluminium 94 définissant un motif; pour l'enlever complètement et pour enlever ainsi également les couches d'accumulation 71 qui se trouvent au-dessus d'elle On peut utiliser dans ce but une attaque caractéristique au moyen d'une solution, par exemple avec une solution aqueuse de 16 parties en volume d'acide phosphorique à 85 %, une partie
d'acide nitrique à 70 % et une partie d'acide acétique, à en-
viron 4500 pendant environ deux minutes La couche d'alumi-
nium 94 ainsi que les accumulations d'oxyde d'aluminium 71 sont détachées et enlevées de la structure qui est fabriquée (figure 11) On effectue avantageusement une autre opération d'attaque ionique réactive par l'oxygène, pour former des couches d'accumulation de paroi latérale 111 (figure 12), en
* dioxyde de silicium, sur les paroi latérales des parties res-
tantes de la couche de silicium polycristallin 93 On effec-
tue ensuite une implantation ionique et on active celle-ci
par recuit pour former des zones 101, 102, 103, afin de dé-
finir des régions de source, de drain et de source auxiliai-
re, ayant toutes les sections transversales indiquées sur la figure 12 et les contours en vue de dessus qui sont indiqués sur la figure 13 Les couches de paroi latérale 111 font
ainsi fonction de couches d'espacement pour définir la posi-
tion qui correspond 'à la plus faible distance des régions de source et de drain par rapport à la région de grille qui se trouve sous l'électrode de grille 93 On peut de plus ajouter une zone de métallisation de grille 104 pour accéder à une structure de transistor 110 (figures 12 et 13) à partir
d'une électrode de grille externe.
Comme il est également indiqué sur la figure 12, le transistor 110 est métallisé en déposant tout d'abord une couche isolante, par exemple en orthosilicate de tétraé- thyle (TEOS), en définissant un motif dans cette couche pour former une couche isolante 112 dans laquelle est défini un
motif, et en appliquant une couche de métallisation dans la-
quelle on définit un motif pour former une électrode de sour-
ce 113, une électrode de drain 114 et une autre électrode de source (auxiliaire) 115 L'électrode de source 113 vient en contact avec la zone de source 101 à travers une ouverture 116 dans la couche isolante 112 dans laquelle est défini un motif, et l'électrode de drain 114 vient en contact avec la
zone de drain 102 par une ouverture séparée 117 La métal-
lisation pour ces électrodes 113, 114 et 115 consiste de façon caractéristique en silicium polycristallin dopé avec
le type N recouvert par de l'aluminium.
Bien qu'on ait décrit l'invention en détail en considérant des modes de réalisation particuliers, diverses modifications peuvent leur 9 tre apportées sans sortir du
cadre de l'invention Par exemple, au lieu d'ttre en alumi-
nium, la couche 64 peut 9 tre en une matière telle que le
tantale ou le dioxyde de silicium (avec une attaque aniso-
trope appropriée de cette couche utilisant respectivement
Cal? ou CHF 33), pour former la couche 94 définissant un mo-
tif La couche de matière de réserve organique peut également être un polyimide désigné par PIQ, fabriqué par Hitachi-Ltd, Tokyo, Japon, ou un polyamide appelé Pyralin, fabriqué par E I Dupont De Nemours and Co, Wilmington, Delaware, ou une classe de matièresde réserve du type Novalac, appelées HPR, fabriquéespar Philip A Hunt Chemical Corp, Palisades Park, New Jersey, ou des produits classiques tels que les matières de réserve KPR, KMER, AZ 1350, et Polychrome De plus, le
traitement par de l'acide fluorhydrique tamponné (pour enle-
ver la couche d'accumulation d'oxyde 16 ainsi que la couche d'oxyde 15 définissant un motif, avant de définir un motif dans la couche de silicium polycristallin 12), peut 4 tre supprimé de façon que la couche d'accumulation d'oxyde 16 (ainsi que la couche d'oxyde 15 définissant un motif) sur la figure 1 demeure en place pendant une attaque ultérieure
pour définir un motif dans la couche de silicium polycris-
tallin 12, et soit ensuite enlevée par une attaque au moyen
d'une solution Ceci constitue une alternative particuliè-
rement utile dans les cas dans lesquels il n'est pas prévu
que l'attaque ultérieure de la couche de silicium polycris-
tallin soit anisotrope En outre, dans le dispositif des
figures 12 et 13, on peut supprimer la région de source au-
xi.liaire 103 et l'électrode 115.

Claims (10)

REVENDICATIONS
1 Procédé de formation d'un élément ( 21, 93) dans un dispositif à semiconducteur, comprenant la formation d'une
couche d'oxyde de paroi ( 21, 71) sur une paroi latérale pra-
tiquement verticale ( 12 5, 65 5) d'une première couche ( 12, ) se trouvant sur une seconde couche ( 11, 64), la couche d'oxyde de paroi latérale ( 21, 71) définissant l'élément ( 21, 93), caractérisé en ce qu'on forme la couche d'oxyde de paroi latérale ( 21, 71) par attaque ionique réactive de la seconde couche ( 11, 64), de façon à former la couche d'oxyde de paroi
latérale ( 21, 71) par pulvérisation inverse.
2 Procédé selon la revendication 1, caractérisé en ce qu'on effectue l'attaque ionique réactive en utilisant
des ions oxygène ( 17, 81).
3 Procédé selon l'une quelconque des revendications
1 ou 2, caractérisé en ce que la seconde couche ( 11) est en
dioxyde de silicium.
4 Procédé selon la revendication 3, caractérisé
en ce que la première couche ( 12) est en silicium polycris-
tallin.
Procédé selon la revendication 4, caractérisé en ce que l'oxyde de paroi latérale ( 21) constitue une couche isolante protectrice pour les parois latérales de la grille en silicium polycristallin ( 12) d'un transistor à effet de
champ.
6 Procédé selon la revendication 2, caractérisé
en ce que la seconde couche ( 64) est en métal.
7 Procédé selon la revendication 6, caractérisé
en ce que le métal est de l'aluminium.
8 Procédé selon l'une quelconque des revendications
6 ou 7, caractérisé en ce que la première couche ( 65) est en
une matière de réserve organique.
9 Procédé selon la revendication 8, caractérisé en ce qu'on forme la secondé couche ( 64) sur une troisième couche ( 63) et, après avoir formé la couche d'oxyde de paroi latérale ( 71), on enlève la première couche ( 65), ce qui laisse la couche d'oxyde de paroi latérale ( 71) qu'on utilise en tant que masque pour former l'élément ( 93) à partir de la troisième couche ( 63)o Procédé selon la revendication 9, caractérisé en ce que l'élément ( 93) est la grille d'un transistor à
effet de champ.
FR8220195A 1981-12-07 1982-12-02 Procede de formation d'elements de taille inferieure au micron dans des dispositifs a semi-conducteur Expired FR2517881B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/328,368 US4432132A (en) 1981-12-07 1981-12-07 Formation of sidewall oxide layers by reactive oxygen ion etching to define submicron features

Publications (2)

Publication Number Publication Date
FR2517881A1 true FR2517881A1 (fr) 1983-06-10
FR2517881B1 FR2517881B1 (fr) 1986-03-21

Family

ID=23280714

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8220195A Expired FR2517881B1 (fr) 1981-12-07 1982-12-02 Procede de formation d'elements de taille inferieure au micron dans des dispositifs a semi-conducteur

Country Status (8)

Country Link
US (1) US4432132A (fr)
JP (1) JPS58106833A (fr)
CA (1) CA1201216A (fr)
DE (1) DE3245276A1 (fr)
FR (1) FR2517881B1 (fr)
GB (1) GB2110876B (fr)
IT (1) IT1153379B (fr)
NL (1) NL8204721A (fr)

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8201846A (nl) * 1982-05-06 1983-12-01 Philips Nv Sensor met een magneetveldgevoelig element en werkwijze voor het vervaardigen daarvan.
US4485550A (en) * 1982-07-23 1984-12-04 At&T Bell Laboratories Fabrication of schottky-barrier MOS FETs
DE3242113A1 (de) * 1982-11-13 1984-05-24 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper
JPS59138379A (ja) * 1983-01-27 1984-08-08 Toshiba Corp 半導体装置の製造方法
US4533430A (en) * 1984-01-04 1985-08-06 Advanced Micro Devices, Inc. Process for forming slots having near vertical sidewalls at their upper extremities
US4587710A (en) * 1984-06-15 1986-05-13 Gould Inc. Method of fabricating a Schottky barrier field effect transistor
US4528066A (en) * 1984-07-06 1985-07-09 Ibm Corporation Selective anisotropic reactive ion etching process for polysilicide composite structures
JPS61139058A (ja) * 1984-12-11 1986-06-26 Seiko Epson Corp 半導体製造装置
US5190886A (en) * 1984-12-11 1993-03-02 Seiko Epson Corporation Semiconductor device and method of production
JP2604350B2 (ja) * 1985-06-05 1997-04-30 日本電気株式会社 エッチング方法
US4648937A (en) * 1985-10-30 1987-03-10 International Business Machines Corporation Method of preventing asymmetric etching of lines in sub-micrometer range sidewall images transfer
US4689869A (en) * 1986-04-07 1987-09-01 International Business Machines Corporation Fabrication of insulated gate gallium arsenide FET with self-aligned source/drain and submicron channel length
US5007982A (en) * 1988-07-11 1991-04-16 North American Philips Corporation Reactive ion etching of silicon with hydrogen bromide
KR910010043B1 (ko) * 1988-07-28 1991-12-10 한국전기통신공사 스페이서를 이용한 미세선폭 형성방법
EP0416141A1 (fr) * 1989-09-04 1991-03-13 Siemens Aktiengesellschaft Procédé de fabrication d'un FET ayant une zone de porte disposée asymétriquement
US5110760A (en) * 1990-09-28 1992-05-05 The United States Of America As Represented By The Secretary Of The Navy Method of nanometer lithography
US5219772A (en) * 1991-08-15 1993-06-15 At&T Bell Laboratories Method for making field effect devices with ultra-short gates
US5317192A (en) * 1992-05-06 1994-05-31 Sgs-Thomson Microelectronics, Inc. Semiconductor contact via structure having amorphous silicon side walls
US5296410A (en) * 1992-12-16 1994-03-22 Samsung Electronics Co., Ltd. Method for separating fine patterns of a semiconductor device
US5320709A (en) * 1993-02-24 1994-06-14 Advanced Chemical Systems International Incorporated Method for selective removal of organometallic and organosilicon residues and damaged oxides using anhydrous ammonium fluoride solution
KR960006822B1 (ko) * 1993-04-15 1996-05-23 삼성전자주식회사 반도체장치의 미세패턴 형성방법
US5488579A (en) * 1994-04-29 1996-01-30 Motorola Inc. Three-dimensionally integrated nonvolatile SRAM cell and process
EP1202331A3 (fr) * 1995-02-28 2002-07-31 Micron Technology, Inc. Procédé de formation d' une structure par redéposition
US5795830A (en) * 1995-06-06 1998-08-18 International Business Machines Corporation Reducing pitch with continuously adjustable line and space dimensions
DE19526011C1 (de) * 1995-07-17 1996-11-28 Siemens Ag Verfahren zur Herstellung von sublithographischen Ätzmasken
US5599738A (en) * 1995-12-11 1997-02-04 Motorola Methods of fabrication of submicron features in semiconductor devices
DE19548058C2 (de) * 1995-12-21 1997-11-20 Siemens Ag Verfahren zur Herstellung eines MOS-Transistors
DE19641288A1 (de) * 1996-10-07 1998-04-09 Bosch Gmbh Robert Verfahren zum anisotropen Plasmaätzen verschiedener Substrate
US6534409B1 (en) 1996-12-04 2003-03-18 Micron Technology, Inc. Silicon oxide co-deposition/etching process
US6027860A (en) 1997-08-13 2000-02-22 Micron Technology, Inc. Method for forming a structure using redeposition of etchable layer
US5776821A (en) * 1997-08-22 1998-07-07 Vlsi Technology, Inc. Method for forming a reduced width gate electrode
US6075291A (en) * 1998-02-27 2000-06-13 Micron Technology, Inc. Structure for contact formation using a silicon-germanium alloy
DE19856082C1 (de) 1998-12-04 2000-07-27 Siemens Ag Verfahren zum Strukturieren einer metallhaltigen Schicht
US6265252B1 (en) 1999-05-03 2001-07-24 Vlsi Technology, Inc. Reducing the formation of electrical leakage pathways during manufacture of an electronic device
US6437381B1 (en) 2000-04-27 2002-08-20 International Business Machines Corporation Semiconductor memory device with reduced orientation-dependent oxidation in trench structures
US20040266115A1 (en) * 2003-06-25 2004-12-30 Bor-Wen Chan Method of making a gate electrode on a semiconductor device
US7098105B2 (en) 2004-05-26 2006-08-29 Micron Technology, Inc. Methods for forming semiconductor structures
US7151040B2 (en) * 2004-08-31 2006-12-19 Micron Technology, Inc. Methods for increasing photo alignment margins
US7442976B2 (en) * 2004-09-01 2008-10-28 Micron Technology, Inc. DRAM cells with vertical transistors
US7910288B2 (en) 2004-09-01 2011-03-22 Micron Technology, Inc. Mask material conversion
US7115525B2 (en) * 2004-09-02 2006-10-03 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
US7655387B2 (en) 2004-09-02 2010-02-02 Micron Technology, Inc. Method to align mask patterns
US7390746B2 (en) 2005-03-15 2008-06-24 Micron Technology, Inc. Multiple deposition for integration of spacers in pitch multiplication process
US7253118B2 (en) * 2005-03-15 2007-08-07 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
US7611944B2 (en) 2005-03-28 2009-11-03 Micron Technology, Inc. Integrated circuit fabrication
WO2006108010A2 (fr) * 2005-04-04 2006-10-12 Burpee Materials Technology, Llc Stent flexible
US7371627B1 (en) 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
US7120046B1 (en) 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
US7429536B2 (en) 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7560390B2 (en) * 2005-06-02 2009-07-14 Micron Technology, Inc. Multiple spacer steps for pitch multiplication
US7396781B2 (en) * 2005-06-09 2008-07-08 Micron Technology, Inc. Method and apparatus for adjusting feature size and position
US7541632B2 (en) * 2005-06-14 2009-06-02 Micron Technology, Inc. Relaxed-pitch method of aligning active area to digit line
US7902598B2 (en) * 2005-06-24 2011-03-08 Micron Technology, Inc. Two-sided surround access transistor for a 4.5F2 DRAM cell
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7768051B2 (en) * 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7413981B2 (en) * 2005-07-29 2008-08-19 Micron Technology, Inc. Pitch doubled circuit layout
US8123968B2 (en) * 2005-08-25 2012-02-28 Round Rock Research, Llc Multiple deposition for integration of spacers in pitch multiplication process
US7816262B2 (en) * 2005-08-30 2010-10-19 Micron Technology, Inc. Method and algorithm for random half pitched interconnect layout with constant spacing
US7829262B2 (en) 2005-08-31 2010-11-09 Micron Technology, Inc. Method of forming pitch multipled contacts
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7776744B2 (en) * 2005-09-01 2010-08-17 Micron Technology, Inc. Pitch multiplication spacers and methods of forming the same
US7687342B2 (en) * 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US7759197B2 (en) * 2005-09-01 2010-07-20 Micron Technology, Inc. Method of forming isolated features using pitch multiplication
US7557032B2 (en) * 2005-09-01 2009-07-07 Micron Technology, Inc. Silicided recessed silicon
US7393789B2 (en) 2005-09-01 2008-07-01 Micron Technology, Inc. Protective coating for planarization
US7416943B2 (en) * 2005-09-01 2008-08-26 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
US7572572B2 (en) 2005-09-01 2009-08-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7538858B2 (en) * 2006-01-11 2009-05-26 Micron Technology, Inc. Photolithographic systems and methods for producing sub-diffraction-limited features
US7842558B2 (en) 2006-03-02 2010-11-30 Micron Technology, Inc. Masking process for simultaneously patterning separate regions
US7476933B2 (en) 2006-03-02 2009-01-13 Micron Technology, Inc. Vertical gated access transistor
US7902074B2 (en) * 2006-04-07 2011-03-08 Micron Technology, Inc. Simplified pitch doubling process flow
US8003310B2 (en) * 2006-04-24 2011-08-23 Micron Technology, Inc. Masking techniques and templates for dense semiconductor fabrication
US7488685B2 (en) 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
US7795149B2 (en) * 2006-06-01 2010-09-14 Micron Technology, Inc. Masking techniques and contact imprint reticles for dense semiconductor fabrication
US7723009B2 (en) 2006-06-02 2010-05-25 Micron Technology, Inc. Topography based patterning
US7611980B2 (en) * 2006-08-30 2009-11-03 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
US7517804B2 (en) * 2006-08-31 2009-04-14 Micron Technologies, Inc. Selective etch chemistries for forming high aspect ratio features and associated structures
US7666578B2 (en) * 2006-09-14 2010-02-23 Micron Technology, Inc. Efficient pitch multiplication process
US8129289B2 (en) * 2006-10-05 2012-03-06 Micron Technology, Inc. Method to deposit conformal low temperature SiO2
US7923373B2 (en) * 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8563229B2 (en) 2007-07-31 2013-10-22 Micron Technology, Inc. Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures
US7988723B2 (en) 2007-08-02 2011-08-02 Flexible Stenting Solutions, Inc. Flexible stent
US7737039B2 (en) 2007-11-01 2010-06-15 Micron Technology, Inc. Spacer process for on pitch contacts and related structures
US7659208B2 (en) 2007-12-06 2010-02-09 Micron Technology, Inc Method for forming high density patterns
US7790531B2 (en) * 2007-12-18 2010-09-07 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
US8030218B2 (en) 2008-03-21 2011-10-04 Micron Technology, Inc. Method for selectively modifying spacing between pitch multiplied structures
US8076208B2 (en) 2008-07-03 2011-12-13 Micron Technology, Inc. Method for forming transistor with high breakdown voltage using pitch multiplication technique
US8101497B2 (en) 2008-09-11 2012-01-24 Micron Technology, Inc. Self-aligned trench formation
US9149376B2 (en) * 2008-10-06 2015-10-06 Cordis Corporation Reconstrainable stent delivery system
US8492282B2 (en) 2008-11-24 2013-07-23 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits
AU2010238636A1 (en) * 2009-04-24 2011-11-17 Flexible Stenting Solutions, Inc. Flexible devices
US20160089723A1 (en) * 2010-06-29 2016-03-31 Korea Advanced Institute Of Science And Technology Method of fabricating nanostructures using macro pre-patterns

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4287660A (en) * 1974-05-21 1981-09-08 U.S. Philips Corporation Methods of manufacturing semiconductor devices
US3920483A (en) * 1974-11-25 1975-11-18 Ibm Method of ion implantation through a photoresist mask
US4037307A (en) * 1975-03-21 1977-07-26 Bell Telephone Laboratories, Incorporated Methods for making transistor structures
DE2526382C3 (de) * 1975-06-13 1979-10-25 Philips Patentverwaltung Gmbh, 2000 Hamburg Kathodenzerstäubungsverf ahren zur Herstellung geätzter Strukturen
EP0007805B1 (fr) * 1978-07-29 1983-02-16 Fujitsu Limited Procédé de revêtement des faces latérales de dispositifs semiconducteurs
JPS5539647A (en) * 1978-09-12 1980-03-19 Nec Corp Ion etching
US4234362A (en) * 1978-11-03 1980-11-18 International Business Machines Corporation Method for forming an insulator between layers of conductive material
US4211582A (en) * 1979-06-28 1980-07-08 International Business Machines Corporation Process for making large area isolation trenches utilizing a two-step selective etching technique
US4343082A (en) * 1980-04-17 1982-08-10 Bell Telephone Laboratories, Incorporated Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device
US4356623A (en) * 1980-09-15 1982-11-02 Texas Instruments Incorporated Fabrication of submicron semiconductor devices
US4343677A (en) * 1981-03-23 1982-08-10 Bell Telephone Laboratories, Incorporated Method for patterning films using reactive ion etching thereof

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
EXTENDED ABSTRACTS, vol. 82-2, octobre 1982, page 243, abrégé no. 153, Pennington, US; E. KINSBRON et al.: "Detection and removal of sidewall buildup on tri-level structures" *
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 24, no. 2, July 1981, pages 1293-1295, New York, US; P.J. TSANG: "Method to improve the controllability of lightly doped drain SiO2 spacer formation" *
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 24, no. 7A, décembre 1981, pages 3407-3408, New York, US; V.Y. DOO: "Method of making submicron channel MOSFET" *

Also Published As

Publication number Publication date
GB2110876A (en) 1983-06-22
CA1201216A (fr) 1986-02-25
DE3245276A1 (de) 1983-06-09
JPS58106833A (ja) 1983-06-25
IT1153379B (it) 1987-01-14
GB2110876B (en) 1985-10-02
NL8204721A (nl) 1983-07-01
FR2517881B1 (fr) 1986-03-21
IT8224641A0 (it) 1982-12-06
US4432132A (en) 1984-02-21
IT8224641A1 (it) 1984-06-06

Similar Documents

Publication Publication Date Title
FR2517881A1 (fr) Procede de formation d'elements de taille inferieure au micron dans des dispositifs a semi-conducteur
EP2975645B1 (fr) Procédé de formation des espaceurs d'une grille d'un transistor
KR100371289B1 (ko) 반도체 장치 및 그 제조 방법
US6355580B1 (en) Ion-assisted oxidation methods and the resulting structures
FR2546664A1 (fr) Procede de fabrication de transistors a effet de champ
KR100480634B1 (ko) 니켈 살리사이드 공정을 이용한 반도체 소자의 제조방법
EP0203836B1 (fr) Procédé de fabrication de transistors à effet de champ, et transistors bipolaires latéraux sur un même substrat
EP0013342B1 (fr) Procédé de fabrication de transistors à effet de champ auto-alignés du type métal-semi-conducteur
EP3174092B1 (fr) Procédé de formation des espaceurs d'une grille d'un transistor
FR3013895A1 (fr) Procede de formation des espaceurs d'une grille d'un transistor
FR2669467A1 (fr) Procede de formation d'une couche d'oxyde de champ d'un dispositif a semi-conducteur.
US6833329B1 (en) Methods of forming oxide regions over semiconductor substrates
US5700699A (en) Method for fabricating a polycrystal silicon thin film transistor
EP3261124B1 (fr) Procédé de formation des espaceurs d'une grille d'un transistor
EP3249689B1 (fr) Procédé de formation de transistors pdsoi et fdsoi sur un même substrat
FR2511808A1 (fr) Procede de fabrication d'un transistor a canal vertical
FR2515425A1 (fr) Procede de definition d'elements de taille inferieure au micron dans des dispositifs semi-conducteurs
FR2568058A1 (fr) Procede pour la fabrication de transistors a effet de champ a grille isolee (igfet) a vitesse de reponse elevee dans des circuits integres de haute densite
EP3671815B1 (fr) Procédé de gravure d'une couche diélectrique tridimensionnelle
US6373108B1 (en) Semiconductor device having reduced sheet resistance of source/drain regions
EP2975634B1 (fr) Procédé de formation d'ouvertures de contact pour un transistor
US5792708A (en) Method for forming residue free patterned polysilicon layers upon high step height integrated circuit substrates
TW543102B (en) Manufacturing method of metal-oxide-semiconductor device
FR2481005A1 (fr) Procede de fabrication de transistors a effet de champ a canal court
US6495438B1 (en) Titanium polycide gate electrode and method of forming a titanium polycide gate electrode of a semiconductor device

Legal Events

Date Code Title Description
ST Notification of lapse