IT8224641A1 - Procedimento per la formazione di caratteristiche d'ordine sub-micron in dispositivi a semiconduttori - Google Patents

Procedimento per la formazione di caratteristiche d'ordine sub-micron in dispositivi a semiconduttori Download PDF

Info

Publication number
IT8224641A1
IT8224641A1 IT1982A24641A IT2464182A IT8224641A1 IT 8224641 A1 IT8224641 A1 IT 8224641A1 IT 1982A24641 A IT1982A24641 A IT 1982A24641A IT 2464182 A IT2464182 A IT 2464182A IT 8224641 A1 IT8224641 A1 IT 8224641A1
Authority
IT
Italy
Prior art keywords
layer
side wall
oxide layer
typically
process according
Prior art date
Application number
IT1982A24641A
Other languages
English (en)
Other versions
IT1153379B (it
IT8224641A0 (it
Original Assignee
Western Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co filed Critical Western Electric Co
Publication of IT8224641A0 publication Critical patent/IT8224641A0/it
Publication of IT8224641A1 publication Critical patent/IT8224641A1/it
Application granted granted Critical
Publication of IT1153379B publication Critical patent/IT1153379B/it

Links

Classifications

    • H10P76/40—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28132—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H10D30/0277—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs forming conductor-insulator-semiconductor or Schottky barrier source or drain regions
    • H10D64/01328—
    • H10P14/6328—
    • H10P50/267—
    • H10P50/268—
    • H10P50/283—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Weting (AREA)
  • Element Separation (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

"PROCEDIMENTO PER LA FORMAZIONE DI CARATTERISTICHE D'ORDINE SUB-MICRON IN DISPOSITIVI A SEMICONDUTTORI?'
RIASSUNTO
La presente invenzione comporta la definizione di una caratteristica d'ordine sub-micron (93) in una struttura, tipicamente una struttura di transistor a effetto di campo a porta isolata. Questa caratteristica ? definita da uno strato d'ossido di parete laterale ( 71 ) formato tramite at tacco con ioni ossigeno reattivi della struttura formata in corrispondenza del momento in cui uno strato esposto (64) in prossimit? della parete laterale contiene atomi di un materiale , ad esempio silicio o alluminio , che si combinano con gli ioni ossigeno per formare lo strato d'ossido della parete laterale . Lo strato d'ossido della parete laterale pu? essere impiegato come una maschera per formare una caratteristica o particolare (93) oppure pu? esso stesso costituire tale particolare , ad esempio uno strato pr? tettivo sulle pareti laterali di una porta di polisilicio di un FET.
DESCRIZIONE
La presente invenzione riguarda procedimenti per fabbricare dispo sitivi a semiconduttori e, pi? particolarmente, procedimenti per formare ca ratteristiche d'ordine sub-micron di dispositivi a transistor a circuiti in tegrati a semiconduttori
I transistor a effetto di campo a porta isolata, a corto canale (inferiore a circa 2 micron)^pure conosciuti come transistor a effetto di campo a metallo-ossido-semiconduttore (MOSFET) sono desiderabili per un funzionamento ad alta frequenza tipicamente maggiore di 50 MHz. Nella do manda di brevetto italiana n? 21239 A/B1 del 16/4/81 sono descritti procedimenti per fabbricare transistor a effetto di campo a porta isolata con separazioni estremamente piccole (500 A meno) fra le estremit? delle re gioni di porta e quelle delle regioni di sorgente (e di pozzo). I transistor erano perci? caratterizzati da resistenze fra sorgente e canale vantaggiosamente piccole.
I procedimenti insegnati nella summenzionata domanda di brevetto includono la formazione di sottili strati di biossido di silicio sulle pareti laterali di elettrodi di porta di silicio policristallino mediante crescita termica. Lo strato dell'ossido di parete laterale risultante ? u? tile come strato distanziatore per allineare la sorgente rispetto al canale della regione di porta.
Bench? strati piuttosto sottili (dell'ordine di circa 200 A) del^ l'ossido di parete laterale richiesto possano essere formati tramite crescita termica di biossido di silicio sulla porta di silicio policristalli? no (polisilicio), una limitazione indesiderabile di questa crescita termica deriva dai seguenti fattori : (1) la crescita dell'ossido sul polisili? ci? non ? facilmente controllata o uniforme a causa della struttura policristallina del polisilicio sottostante; (2) nel medesimo momento in cui l'ossido della parete laterale vien fatto crescere, la lunghezza fra sorgente e pozzo dell'elettrodo di porta di polisilicio diminuisce corrispon dentemente, per cui il controllo della lunghezza crociale dell'el?ttrodo di porta, e quindi del canale del transistor sottostante risulta deteriorato; (3 ) l?ossido fatto crescere simultaneamente sulle regioni di sorgentee di pozzo forza in gi? le superfici superiori della sorgente e del pozzo a livelli al di sotto della superficie superiore o di sommit? della regione di canale, per quantit? eccessivamente elevate (approssimativamente uguali a met? dello spessore dell'ossido cresciuto); e (4) ? richiesta una fase di attacco chimico separata per la rimozione dell'ossido cresciuto da posizioni sovrastanti la sorgente e il pozzo.
Sarebbe perci? desiderabile avere a disposizione un procedimento per definire particolari in strutture di dispositivi a semiconduttori, formanti strati di ossido di parete laterale mitiganti uno 0 pi? di questi inconvenienti della tecnica nota.
Nell'invenzione come definita nelle rivendicazioni, lo strato di ossido di parete laterale ? formata tramite controtrasposizione atomo per atomo o "back?sputtering", per cui gli inconvenienti della tecnica nota, per quanto dovuti alla formazione dello strato d'ossido di parete laterale tramite l'ossidazione termica, sono eliminati. In aggiunta ? possibile for mare strati di ossido di parete laterale su materiali, come fotoriserve organiche, non suscettibili di ossidazione termica.
Saranno ora descritte alcune forme di realizzazione dell'invenzione, a titolo esemplificativo, facendo riferimento ai disegni acclusi nei quali:
le figure da 1 a 5 illustrano in sezione vari stadi di un procedimento per fabbricare una struttura di transistor a effetto di campo a por ta isolata secondo l'invenzione
la figura 6 illustra in sezione un transistor a effetto di campo a porta isolata diverso fabbricato secondo l'invenzione;
le figure da 7 a 12 illustrano in sezione vari stadi di un altro processo per fabbricare un transistor a effetto di campo a porta isolata, secondo l'invenzione; e
la figura 13 illustra una vista in sezione dall'alto della strut tura di transistor rappresentata nella figura 12.
Per scopo di chiarezza nessuna figura ? in scale..
Facendo riferimento alla figura 1, un corpo 10 di silicio semiconduttore, tipicamente di conduttivit? di tipo n, ha una superficie orizzontale piana principale 10.5, tipicamente in un piano cristallografico (100); il corpo avendo una concentrazione di impurit? donatrici significativa risultante uniforme nelle prossimit? della superficie uguale a circa 10 impurit? per cra^. Uno strato di ossido di porta relativamente sottile 11 di biossido di silicio cresciuto termicamente, e uno strato di ossido di campo relativamente spesso 13 sono disposti su porzioni complementari della super ficie 10.5 in una configurazione convenzionale per formare una molteplicit? di strutture di dispositivi a transistor similari sulla superficie principale 10.5. Uno strato di silicio policristallino (polisilicio) 12 ? dispo sto sulle superfici superiore esposte dello strato di ossido di porta 11 e dello strato di ossido di campo 13. Sulla sommit? di una porzione limitata dello strato di polisilicio 12 ? disposto uno strato di fotoriserva 14, tipicamente fotoriserva HPR-204 della Hunt, e uno strato di biossido di silicio ausiliare 15?
Entrambi gli strati 14 e 15 possono essere statipreliminarmente modellati ad esempio eecondo il processo a tre livelli descritto da J.M. M? ran e D. Maydan in un articolo intitolato "High Resolution, Steep Profile, ReBist Patterns", pubblicato nel Bell System Technical Journal, Voi. 581 PP? 1027-1036 (1979)? 7n conseguenza di questo processo a tre livelli, che utilizza attaccocon ioni ossigeno reattivi per modellare lo strato di fotoriserva 14, strati ad accumulo di parete laterale 16 di biossido di silicio si formano sulle pareti laterali verticali dello strato di fotoriserva modellato 14 durante l?ultima fase di questo attacco con ioni ossigeno reattivi (quando porzioni dello strato 12 di polisilicio vengono esposte e, dopo es sere state fisicamente controtrasposte atomo per atomo, reagiscono con gli ioni ossigeno). La larghezza degli strati 14 e 15 in tal modo modellati ? tipicamente di circa 1 o 2 micron.
Lo etrato ad accumulo d'ossido 16, assieme allo strato d?ossido modellato 0 configurato 15 sono quindi preferibilmente entrambi completamente rimossi mediante un trattamento a temperatura ambiente con una soluzione di acido fluoridrico tamponato (NH P e HP, con un rapporto molare di tipicamente 30:1). Successivamente, impiegando lo strato di fotoriserva mo dellato 14 in qualit? di una maschera protettiva, la struttura di figura 1 viene disposta in una camera adatta e sottoposta a attacco chimico anisotropo con cloro gassoso, ad una pressione di tipicamente circa 10 micron di Hg, con una densit? di energia a radiofrequenza o RP di tipicamente circa 0,1 watt/cm , e con una frequenza RP di circa 13,56 MHz, Per attacco "anisotropo" si intende che pareti laterali sostanzialmente verticali sono formate nel materiale attaccato in posizioni sottostanti i bordi di qualsiasi maschera protettiva impiegata durante l?attacco, ossia in corrispondenza di intersezioni di regioni di materiale attaccato e materiale non attaccato. In tal modo, lo strato di polisilicio 12 viene modellato (figura 2) per fun gere da strato di elettrodo di porta di polisilicio avente larghezza predeterminata, tipicamente fra circa 1 e 2 micron, con pareti laterali sostan zialmente verticali 12.5 dovute alla anisotropia dell?attacco con cloro.
La superficie superiore della struttura risultante rappresentata in figura 2 viene quindi sottoposta (vantaggiosamente nella medesima camera impiegata per la fase di attacco con ioni cloro precedente) a un bombardaraento verticale di ioni ossigeno 17 adatto per l?attacco anisotropicamente reattivo con ioni dello strato di ossido di porta 11. In tal modo, uno stra to di biossido di silicio -di parete laterale 21 (figura 3) viene formato sulle pareti laterali verticali 12.5 dello strato elettrodico di porta 12 (come pure sulle pareti laterali risultanti dello strato di ossido di porta 1l), Preferibilmente, al fine di garantire completa rimozione delle porzioni esposte dello strato di biossido di silicio 11 in corrispondenza di regioni sovrastanti le future zone di sorgente e di pozzo, l'attacco con ioni reattivi viene eseguito per un periodo di tempo sufficiente a determinare la rimozione di circa 15 di silicio dal corpo 10 in corrispondenza delle porzioni esposte della superficie 10.5 al di sotto delle aree fra l?ossido di campo e l?elettrodo di porta. Durante questo attacco con ioni reattivi dell?ossido di porta, una porzione superiore dello strato di fotoriserva 14 viene pure simultaneamente rimossa.
Impiegando la medesima camera per l'attacco con ioni ossigeno che ? stata precedentemente impiegata per l?attacco con ioni cloro,i residui di cloro sono rimossi automaticamente dalla carriera durante l'attacco con ioni ossigeno.
L?attacco con ioni ossigeno reattivi della porzione esposta dello strato di "biossido di silicio 11 viene eseguito, ad esempio, in una camera contenente ossigeno puro (parzialmente ionizzato) oppure una miscela gassosa (parzialmente ionizzata) di ossigeno e da circa lo 0,5% all'1,0% in volume di tetrafluoruro di carbonio (CF^). Per 1'anisotropia dell?attacco, viene impiegata una pressione relativamente "bassa dell?ossigeno, ordinariamente nell?intervallo utile da circa 2 a 4 micron di Hg, con una densit? di energia RF relativamente pi? alta, solitamente nell?intervallo utile da circa 0,25 a 0,75 watt/cm , con una radiofrequenza di tipicamente circa 13?5^ MHz.
Durante questo attacco con ioni ossigeno reattivi dello strato di ossido 11, si ritiene che gli ioni ossigeno reagiscano c?n il silicio che ? controdepositato atomo per atomo dalla porzione esposta di (questo strato di "biossido di silicio 11 (successivamente dalla porzione esposta del corpo di silicio 10) per formare un plasma dal quale lo strato di biossido di silicio di parete laterale 21 (figura 3) viene depositato sulla parete laterale 12.5 dello strato di elettrodo di porta 12. D'altro canto pu? capitare che un trasporto di silicio e ossigeno dallo strato di biossido di silicio 11 per formare lo strato d?ossido di parete laterale 21 possa essere attuato tramite bombardamento con ioni diversi dall'ossigeno,
Nel caso di attacco solo parziale della porzione di strato di ossido 11 sovrastante il corpo 10 fra lo strato di porta di polisilicio 12 e lo strato di ossido di campo 13? lo strato di ossido di parete laterale 21 pu? avere uno spessore (misurato in corrispondenza del fondo) ridotto, dell'ordine di circa 50 ?, e, in ogni caso, ? solitamente nell'intervallo da circa 50 A a 500 A. D'altro canto, nel caso di sovraincisione o sovraat tacco di questo strato di ossido 11 e di incisione nel silicio sottostante del corpo 10, lo spessore dello strato di ossido di parete laterale 21 ? tipicamente nell'intervallo da circa 5OO a 2000
Lo spessore dello strato di ossido di parete laterale 21 aumenta quando il tempo di attacco con ioni reattivi aumenta e il processo di attac co progredisce al di sotto della superficie originale 10.5 del corpo di silicio 10. Lo spessore dell'ossido di parete laterale pu? in tal modo essere controllato controllando lo spessore dello strato di ossido di porta 11 (pi? lo spessore del silicio rimosso mediante l'attacco con ioni ossigeno reattivi) e la durata temporale dell'esposizione all'attacco con ioni reat tivi. Lo strato di ossido di parete laterale 21 serve come distanziatore per controllare la distanza (di massimo avvicinamento) fra la sorgente e il poz zo (che devono essere formati) dalla regione di porta del transistor a effetto di campo che viene realizzato.
Dopo che questa fase di attacco con ioni ossigeno reattivi ? stata eseguita, qualsiasi porzione esposta rimanente dello strato di ossido 11 viene completamente rimossa, ad esempio tramite attacco con plasma con Freon 23 (che ? una miscela di circa il 96% in volume di CHF3 con Vantaggiosamente, al fine di evitare attacco isotropo indesiderabile che sareb be provocato da una qualsiasi miscelazione di CHF3 residuo con Cl2 in una futura ripetizione del processo che viene descritto, tale attacco con plasma mediante Freon viene eseguito in una camera diversa da quella appena prima impiegata per l'attacco con ioni ossigeno reattivi. Qualsiasi spessore rimanente dello strato di fotoriserva organico 14 viene successivamente rimosso mediante un metodo standard, con'e ad esempio trattamento con una miscela (circa in volume) di acido solforico e acqua ossigenata ad una temperatura di tipicamente circa 85?C.
Facendo ora riferimento alla figura 4, siliciuro di platino viene formato sulla superficie esposta del corpo di silicio 10 e sull'elettro do di porta 12 per formare contatti elettrodici di siliciuro di platino a "barriera Schottky di sorgente e di pozzo 33 e 35 pi? uno strato di metallizzazione di siliciuro di platino ad elettrodo di porta 34? La porzione del corpo 10 direttamente sottostante l'elettrodo di porta 12 costituisce la regione di canale della prima struttura di transistor. Al fine di formare il siliciuro di platino, viene depositato platino, ad esempio mediante evaporazione, sino ad uno spessore di circa 150 A, su tutta la struttura che viene formata, tipicamente ad una temperatura di circa 25?C (ossia tem peratura ambiente) ed esso viene quindi sinterizzato, tipicamente, tramite riscaldamento in argon e 1? o il 2$ in volume di ossigeno per circa 30 mi nuti a circa 625?C, per formare siliciuro di platino ovunque silicio si tro va al di sotto del platino depositato. Alternativamente pu? essere impiegata trasposizione atomo per atomo o sputtering del platino sulla struttura riscaldata (tipicamente ad una temperatura da circa 600?C a 650?C) per formare direttamente il siliciuro di platino. Il platino rimanente (ossido sovrastante) viene quindi rimosso tipicamente tramite attacco chimico con acqua regia.
Successivamente, uno strato isolante modellato 41 viene formato sulla struttura 30 che viene realizzata (figura 5) ? Questo strato isolante 41 ? tipicamente "biossido di silicio (formato tipicamente da una miscela di silano e ossigeno) o TEOS (tetra-etil-orto silicato depositato ad una temperatura inferiore a circa 500?C) avente uno spessore di tipicamente circa 10,000 X ed ? formato e modellato tramite deposizione di vapori chimici con venzionale seguita da mascheratura selettiva e attacco chimico attraverso finestrelle. Da ultimo, uno strato di metallizzazione modellato 42, 43 e 44 ad esempio di alluminio, viene applicato, tipicamente mediante evaporazione seguita da mascheratura e attacco chimico selettivi - per realizzare con tatti metallizzati con gli elettrodi di siliciuro di platino 33? 34 e 35? In tal modo viene formata una struttura 30 di transistor a effetto di campo a porta isolata (figura 5). Vantaggiosamente, per conservare le "barriere Schottky, in nessun momento dopo la fase di sinterizzazione del platino la struttura in formazione viene riscaldata al di sopra di una temperatura di circa 500?C, Uno strato intermedio di materiale,come ad esempio polisilicio drogato pu? pure essere incluso fra la metallizzazione d?alluminio e il siliciuro di platino.
In tal modo, lo strato di parete laterale 21 serve come maschera di protezione e come elemento distanziatore per controllare la minima distan za della regione di sorgente (e di pozzo) del transistor rispetto al canale del transistor.
Prima del deposito del platino per formare gli elettrodi di siliciuro di platino,una significativa quantit? di impurit? accettrici pu? essere eventualmente introdotta nel corpo di silicio 10 in corrisponden za della sua superficie allora esposta, cos? da formare nel corpo zone di sorgente e di pozzo; in tal modo, invece di avere il siliciuro di platino formante elettrodi a barriera Schottky, il siliciuro di platino forma contatti elettrodici di tipo ohmico con le zone di sorgente e di pozzo. Inoltre, quando si impiegano siliciuri metallici, come ad esempio siliciuro di cobalto, che possono sopportare le alte temperature (circa 900?C) richieste per l?attivazione delle impurit?, impurit? possono essere alternativamente impiantate attraverso questi elettrodi 33 e 35 di siliciuro metallico, oppure possono essere introdotte mediante deposizione simultaneamente con la deposizione del metallo e quindi diffuse mediante ricottura adatta.
Invece di formare elettrodi di siliciuro di platino 33, 34 e 35 (figura 5), zone di impurit? autoallineate 57 e 5^ per la sorgente e il poz zo possono essere formate (figura 6) ad esempio tramite impianto di ioni di impurit?. Durante l?impianto degli ioni, l?elettrodo di porta di silicio policristallino 12, assieme allo strato d?ossido di parete laterale 21,viene impiegato come una maschera autoallineata, che fornisce una deviazione per le regioni impiantate nel corpo di silicio 10 dall'elettrodo di porta 12, In questo caso, inoltre, un corpo di silicio di conduttivit? di tipo P,50/ (figura 6) pu? essere impiegato assieme a conduttivit? di tipo n (ossia fortemente di tipo n) nelle zone 57 e 5^, per formare un transistor a ca nale N. Inoltre, in questo caso, l?attacco con ioni ossigeno reattivi dello strato di biossido di silicio 11 pu? essere terminato un qualche tempo prima di attaccare completamente la superficie 50.5 del corpo di silicio 50,e impianto ionico pu? quindi essere eseguito attraverso lo spessore esposto rimanente di questo strato di ossido 11 disposto fra lo strato di polisili ci? 12 e lo strato di ossido di campo 13, per cui giunzioni PN meno profon de delle zone di tipo n 57 e 58 sono formate con la regione di tipo p del corpo 10. Uno strato 51 di TEOS modellato, una metallizzazione 52, una metallizzazione di porta 53 ed una metallizzazione di pozzo 54 completano una struttura 40 di dispositivo a transistor. Le impurit? per le zone 57 e 58 per la struttura a transistor 40 possono essere introdotte prima o dopo la rimozione dello strato di ossido di porta originale ancora rimanente in regioni sovrastanti la porzione della superficie 10.5 disposte fra lo strato di polisilicio 12 e lo strato di ossido di campo 13? Le metallizzazioni 52, 53 e 54 sono tipicamente formate depositando dapprima silicio policristallino drogato e depositando quindi alluminio.
Nel dispositivo 40 rappresentato nella figura 6, lo spessore dello strato d'ossido di parete laterale 21 ? vantaggiosamente di almeno 200 ?, preferibilmente circa 500 X, per far s? che dopo attivazione delle impurit? mediante ricottura (e conseguente diffusione delle zone di sorgente e di pozzo 57 e 58), i rispettivi Lordi sovrastanti dell?elettrodo di por ta 12 possono essere disposti in registrazione sostanziale con i bordi rispettivi di queste zone di sorgente di pozzo al fine diminimizzare la ca pacit? parassita di sovrapposizione. Tipicamente, l'attivazione delle impurit? viene eseguita tramite ricottura a circa 900?C per circa 30 minuti.
Nuovamente, secondo l'invenzione, questa spaziatura pu? essere controllata in modo alquanto preciso anche se le dimensioni sono di ordine sub-micronico.
Si deve tener presente che bench? le metallizzazioni di porta 43 e 53 siano rappresentate(simbolicamente)con un foro di contatto disposto direttamente sullo strato di ossido di porta 11, ordinariamente il foro di contatto ? disposto sullo spesso ossido di campo, ossia distanziato dalla regione di porta in una direzione perpendicolare al piano del disegno.
In un esempio tipico, lo strato di ossido di porta i ha uno spes sore di circa 250 lo strato di silicio policristallino 12 ha uno spessore di circa 3500 lo strato organico 14 ? costituito tipicamente da fotoriser va di Hunt dello spessore di circa 1,8 micron, e lo strato di biossido di si lico 15 ha uno spessore di circa 1200 X.
Ordinariamente, cottura ad alta temperatura dello strato di fotoriserva organico 14 (da 200 a 300?C per 'circa da 30 a 180 minuti) ? opportu na per fare indurire la fotoriserva in modo tale che essa abbia a resistere a ulteriore trattamento, come ad esempio attacco chimico con plasma per definire lo strato elettrodico d? porta di polisilicio 12.
In un altro esempio, una struttura 70 (figura 7) include un corpo di semiconduttore di silicio di tipo p;60, avente una superficie orizzontale piana maggiore 6?.5 tipicamente orientata paralieleznente al piano (100) su cui ? stato fatto crescere uno strato di ossido di porta 61 ed uno strato di ossido di campo 62. Su questo strato di ossido di porta 61 ? disposto uno strato di silicio policristallino 63. Al di sopra di questo strato di silicio policristallino 63 ? disposto uno strato di alluminio 64f depositato tipicamente mediante evaporazione sino ad uno spessore di circa 1 micron. Inoltre al di sopra dello strato di alluminio 64 ? disposto uno strato di fotoriserva organico 65. In aggiunta, a! di sopra dello strato di fotoriser va 65 vi ? uno strato di biossido di silicio modellato 66 ed uno strato di fotoriserva modellato 67 per completare la struttura 70 rappresentata nella figura 7. La struttura 70 ? cos? simile a quella rappresentata in figura 1 in corrispondenza di uno stadio precedente del trattamento di quest'ul tima, esclusion fatta per l'aggiunta dello strato di alluminio 64. Lo strato di biossido di silicio modellato 66 pu? essere stato modellat? ad esempio, tramite attacco con plasma oppure tramite attacco con ioni reattivi con gas CHF3 o Freon 23.
La superficie superiore della struttura 70 ? quindi sottoposta ad un attacco chimico anisotropo con ioni reattivi tramite ioni ossigeno 68 (figura 7). Questo attacco con ossigeno pu? essere eseguito nella stessa ca mera precedentemente impiegata per attaccare lo strato di ossido 66. Per questo scopo, ad esempio, l?ossigeno puro (parzialmente ionizzato) oppure una miscela gassosa (parzialmente ionizzata) di ossigeno e di circa da 0,5 all?1,0? in volume di tetrafluoruro di carbonio (CF ) viene impiegata ad una pressione relativamente bassa in un intervallo utile da circa 2 a 4 micron di Hg tipicamente circa 3,5 micron di Hg, assieme a potenza o energia a radiofrequenza in un intervallo utile da circa 0,25 a 0,75 watt/cm , tipicamente circa 0,5 watt/cm , ad una frequenza ipica di circa 13,56 MHz.
In conseguenza del proseguimento dell?attacco chimico con ioni reattivi dopo attacco attraverso la fotoriserva, strati ad accumulo di ossido d'alluminio 71 si formano su pareti laterali verticali risultanti 65.5 (figura 8) dell'apertura cos? formata nello strato di fotoriserva 65. Lo spessore degli strati ad accumulo 71 (misurato in corrispondenza del fondo di essi) ? proporzionale allo spessore dell'alluminio rimosso tramite que sto attacco chimico dallo strato di alluminio 64 come determinato dalla du rata temporale dell'attacco chimico con ioni reattivi. Tipicamente circa 2001 di alluminio sono rimossi in corrispondenza del fondo dell'apertura risultante nello strato di fotoriserva 65 tramite sovraincisione con ioni ossigeno 68. Successivamente la struttura incorsodi fabbricazione (figura 8) viene sottoposta ad un attacco chimico con ioni reattivi come empio con Freon 23 (miscela del in volume di CHF^ e NH^) ?11? scopo di rimuovere lo strato di "biossido di silicio modellato 66.
Successivamente l'attacco con ioni ossigeno 81 (figura 9) viene ripreso e fatto continuare finche lo strato organico 81 non ? stato completamente rimosso. In tal modo lo strato di alluminio 64 viene esposto nelle aree fra gli strati ad accumulo di ossido di alluminio contigui 71 e tipica mente ? sovrainciso di circa 500 X (in aggiunta alla precedente sovraincisione di 200 ? mediante l'attacco chimico con ioni reattivi a bassa pressione precedente tramite gli ioni ossigeno 68). Questo attacco dello strato organico e dell'alluminio precedentemente esposto con ossigeno far? pure aumentare lo spessore degli strati ad accumulo 71* tipicamente di un fattore di circa 3 oppure 4.
Successivamente, impiegando questi strati ad accumulo 71 come una maschera protettiva contro l'attacco, attacco con ioni anisotropo della por zione esposta dello strato di alluminio 64, seguito da attacco anisotropo dello strato policristallino 63^porta la struttura che viene fabbricata nel^ la condizione illustrata in figura 10, in cui lo strato di alluminio 64 ? divenuto uno strato di alluminio modellato 94 e 1? strato di silicio policristallino 63 ? divenuto uno strato di silicio policristailino modellato 93, entrambi questi strati di silicio policristallino modellati avendo una larghezza W determinata dallo spessore degli strati ad accumulo 71.
Ad esempio, l'attacco con ioni anisotropo dello strato di alluminio 64 per formare lo strato modellato 94 pu? essere eseguito impiegando una miscela di circa il 75$ in volume di tricloruro di boro(BC1^) e il 2 J?o di cloro (Cl^) ad una pressione di tipicamente circa 20 micron di Hg, con una densit? di energia a radiofrequenza di tipicamente circa 0,1 watt/cm , ad una frequenza di circa 13,56 MHz; e l'attacco chimico anisotropo dello strato di silicio policristallino 63 per formare lo strato modellato 93 pu? essere eseguito impiegando una miscela similare di BOI e Cl ad una pressione di tipicamente circa 10 micron di Hg, una densit? di energia a radiofrequenza di tipicamente 0,06 watt/cm alla frequenza di circa 13,56 MHz. La larghezza comune v degli strati modellati 93 e 94 ? tipicamente nell'intervallo da circa 1500 a 4OOO X,
Lo strato di alluminio modellato 94 viene quindi attaccato chimicamente isotropicamente per rimuoverlo completamente e rimuovere quindi pure gli strati di accumulo sovrastanti 71. Per questo scopo pu? essere tipicamente impiegato attacco con soluzione, ad esempio con una soluzione acqu? sa di 16 parti in volume di acido fosforico all'85%, una parte di acido nitrico con titolo del 70 una parte di acido acetico, a circa 45?C percirca 2 minuti. In tal modo lo strato d'alluminio 94 assieme agli accumuli di ossido di alluminio 71 vengono staccati e rimossi dalla struttura in fase di costruzione (figura 11),Vantaggiosamente , un'altra fase di attacco con ioni reattivi con ossigeno viene eseguita per formare etrati ad accumulo di parete laterale 111 (figura 12) di biossido di silicio sulle pareti laterali verticali delle porzioni rimanenti dello strato di polisilicio 93. Impianto ionico e attivazione di esso tramite ricottura per formare zone 101, 102 e 103 viene attuato per definire regioni di sorgente, pozzo e ausiliari, tutte aventi sezioni trasversali come ? illustrato in figura 12 e contor ni in vista dall'alto come ? indicato in figura 13. Gli strati di parete la? terale 111 servono cos? come strati distanziatori per controllare la posizione di massimo avvicinamento delle regioni di sorgente edipozzoallaregione di porta sottostante l'elettrodo di porta 93? In aggiunta, un pad di metallizzazione di porta 104 pu? essere aggiunto per l?accesso all?elettrodo di porta esterno ad una struttura di transistor 110 {figure 12 e 13).
Come ? ulteriormente illustrato nella figura 12, il transistor 110 ? metallizzato depositando dapprima uno strato isolante; come ad esempio di TE03 (tetra-etil-orto-silicato), modellandolo per formare uno strato isolan te configurato o modellato 112 e applicando uno strato metallizzato configurato per formare un elettrodo di sorgente 113? un elettrodo di pozzo 114 e un altro elettrodo di sorgente (ausiliare) 115? L'elettrodo di sorgente 113 contatta la zona di sorgente 101 attraverso un'apertura 116 nello strato isolante modellato 112fe l'elettrodo di pozzo 114 contatta la zona di poz zo 102 attraverso un?apertura separata 117. La metallizzazione per questi elettrodi 113, 114 e 115 ? tipicamente di polisilicio drogato n sovrastato d?allum?nio
Bench? l ? invenzione sia stata' descritta dettagliatamente nei termini di forale di realizzazione specifiche, possono essere apportate varie modifiche senza allontanarsi dall 'ambito protettivo dell ? invenzione. Ad esempio, invece d'alluminio , lo strato 64 pu? essere di un materiale come tantalio o biossido di silicio - assieme a attacco anisotropo adatto di esso con CCI^F o CHF^, rispettivamente - per formare lo strato modellato 94? Lo strato di fotoriserva organica pu? pure essere di poliimmide chiamati PIQ fabbricata dalla Hitachi? Ltd. , Tokyo , Giappone oppure di una poliimmide chiamata Pyralin fabbricata dalla E.I. DuPont DeNemours and Co. jWilmington,

Claims (1)

  1. RIVENDICAZIONI
    1 ? Procedimento per formare un particolare o caratteristica (21, 93) in un dispositivo a semiconduttori includente il formare uno strato di ossido di parete laterale (21,Ti) su una parete laterale sostanzialmente verticale (12.5> 65?5)^ un primo strato (12,65) disposto su un secondo strato (11 ,64) , lo strato di ossido di parete laterale (21,71) definendo il par ticolare (21,93) caratterizzato dal fatto che lo strato di ossido di parete laterale (21,71) ? formato tramite attacco con ioni reattivi del secondo strato (11,64) in modo da formare lo strato di ossido di parete laterale (21, 71) tramite controtrasposizione atomo per atomo (back-sputtering),
    2 - Procedimento secondo la rivendicazione 1, caratterizzato dal fatto che l'attacco con ioni reattivi viene attuato impiegando ioni ossigeno (17, 81).
    3 - Procedimento secondo la rivendicazione 1 oppure la rivendicazione 2, caratterizzato dal fatto che il secondo strato (il) ? di "biossido di silicio.
    4 - Procedimento secondo la rivendicazione 3, caratterizzato dal fatto che il primo strato (12) ? di silicio policristallino.
    5 - Procedimento secondo la rivendicazione 4, caratterizzato dal fatto che l?ossido di parete laterale (21) costituisce uno strato isolante protettivo per le pareti laterali della porta di silicio policristallino (12) di un transistor a effetto di campo.
    6 - Procedimento secondo la rivendicazione 2, caratterizzato dal fatto che il secondo strato (64) ? di metallo.
    7 - Procedimento secondo la rivendicazione 6, caratterizzato dal fatto che il metallo ? alluminio.
    8 ? Procedimento secondo la rivendicazione 6 oppure la rivendica zione 7, caratterizzato dal fatto che il primo strato (65) di una fotoriserva organica.
    9 _ Procedimento secondo la rivendicazione 8, caratterizzato dal fatto che il secondo strato (64) ? formato su un terzo strato (63) e che, dopo la formazione dello strato di ossido di parete laterale (71), il primo strato (65) viene rimosso lasciando lo strato di ossido di parete laterale (71) che ? impiegato come maschera per formare il particolare (93) dal terzo strato (63).
    10 - Procedimento secondo larivendicazione 9? caratterizzato dal fatto che il particolare ?3 ? la porta di un transistor a effetto di campo.
IT24641/82A 1981-12-07 1982-12-06 Procedimento per la formazione di caratteristiche d'ordine sub-micron in dispositivi a semiconduttori IT1153379B (it)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/328,368 US4432132A (en) 1981-12-07 1981-12-07 Formation of sidewall oxide layers by reactive oxygen ion etching to define submicron features

Publications (3)

Publication Number Publication Date
IT8224641A0 IT8224641A0 (it) 1982-12-06
IT8224641A1 true IT8224641A1 (it) 1984-06-06
IT1153379B IT1153379B (it) 1987-01-14

Family

ID=23280714

Family Applications (1)

Application Number Title Priority Date Filing Date
IT24641/82A IT1153379B (it) 1981-12-07 1982-12-06 Procedimento per la formazione di caratteristiche d'ordine sub-micron in dispositivi a semiconduttori

Country Status (8)

Country Link
US (1) US4432132A (it)
JP (1) JPS58106833A (it)
CA (1) CA1201216A (it)
DE (1) DE3245276A1 (it)
FR (1) FR2517881B1 (it)
GB (1) GB2110876B (it)
IT (1) IT1153379B (it)
NL (1) NL8204721A (it)

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8201846A (nl) * 1982-05-06 1983-12-01 Philips Nv Sensor met een magneetveldgevoelig element en werkwijze voor het vervaardigen daarvan.
US4485550A (en) * 1982-07-23 1984-12-04 At&T Bell Laboratories Fabrication of schottky-barrier MOS FETs
DE3242113A1 (de) * 1982-11-13 1984-05-24 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper
JPS59138379A (ja) * 1983-01-27 1984-08-08 Toshiba Corp 半導体装置の製造方法
US4533430A (en) * 1984-01-04 1985-08-06 Advanced Micro Devices, Inc. Process for forming slots having near vertical sidewalls at their upper extremities
US4587710A (en) * 1984-06-15 1986-05-13 Gould Inc. Method of fabricating a Schottky barrier field effect transistor
US4528066A (en) * 1984-07-06 1985-07-09 Ibm Corporation Selective anisotropic reactive ion etching process for polysilicide composite structures
JPS61139058A (ja) * 1984-12-11 1986-06-26 Seiko Epson Corp 半導体製造装置
US5190886A (en) * 1984-12-11 1993-03-02 Seiko Epson Corporation Semiconductor device and method of production
JP2604350B2 (ja) * 1985-06-05 1997-04-30 日本電気株式会社 エッチング方法
US4648937A (en) * 1985-10-30 1987-03-10 International Business Machines Corporation Method of preventing asymmetric etching of lines in sub-micrometer range sidewall images transfer
US4689869A (en) * 1986-04-07 1987-09-01 International Business Machines Corporation Fabrication of insulated gate gallium arsenide FET with self-aligned source/drain and submicron channel length
US5007982A (en) * 1988-07-11 1991-04-16 North American Philips Corporation Reactive ion etching of silicon with hydrogen bromide
KR910010043B1 (ko) * 1988-07-28 1991-12-10 한국전기통신공사 스페이서를 이용한 미세선폭 형성방법
EP0416141A1 (de) * 1989-09-04 1991-03-13 Siemens Aktiengesellschaft Verfahren zur Herstellung eines FET mit asymmetrisch angeordnetem Gate-Bereich
US5110760A (en) * 1990-09-28 1992-05-05 The United States Of America As Represented By The Secretary Of The Navy Method of nanometer lithography
US5219772A (en) * 1991-08-15 1993-06-15 At&T Bell Laboratories Method for making field effect devices with ultra-short gates
US5317192A (en) * 1992-05-06 1994-05-31 Sgs-Thomson Microelectronics, Inc. Semiconductor contact via structure having amorphous silicon side walls
US5296410A (en) * 1992-12-16 1994-03-22 Samsung Electronics Co., Ltd. Method for separating fine patterns of a semiconductor device
US5320709A (en) * 1993-02-24 1994-06-14 Advanced Chemical Systems International Incorporated Method for selective removal of organometallic and organosilicon residues and damaged oxides using anhydrous ammonium fluoride solution
KR960006822B1 (ko) * 1993-04-15 1996-05-23 삼성전자주식회사 반도체장치의 미세패턴 형성방법
US5488579A (en) * 1994-04-29 1996-01-30 Motorola Inc. Three-dimensionally integrated nonvolatile SRAM cell and process
ATE220478T1 (de) * 1995-02-28 2002-07-15 Micron Technology Inc Verfahren zur herstellung einer struktur unter verwendung von wiederablagerung
US5795830A (en) * 1995-06-06 1998-08-18 International Business Machines Corporation Reducing pitch with continuously adjustable line and space dimensions
DE19526011C1 (de) * 1995-07-17 1996-11-28 Siemens Ag Verfahren zur Herstellung von sublithographischen Ätzmasken
US5599738A (en) * 1995-12-11 1997-02-04 Motorola Methods of fabrication of submicron features in semiconductor devices
DE19548058C2 (de) * 1995-12-21 1997-11-20 Siemens Ag Verfahren zur Herstellung eines MOS-Transistors
DE19641288A1 (de) * 1996-10-07 1998-04-09 Bosch Gmbh Robert Verfahren zum anisotropen Plasmaätzen verschiedener Substrate
US6534409B1 (en) * 1996-12-04 2003-03-18 Micron Technology, Inc. Silicon oxide co-deposition/etching process
US6027860A (en) 1997-08-13 2000-02-22 Micron Technology, Inc. Method for forming a structure using redeposition of etchable layer
US5776821A (en) * 1997-08-22 1998-07-07 Vlsi Technology, Inc. Method for forming a reduced width gate electrode
US6075291A (en) * 1998-02-27 2000-06-13 Micron Technology, Inc. Structure for contact formation using a silicon-germanium alloy
DE19856082C1 (de) 1998-12-04 2000-07-27 Siemens Ag Verfahren zum Strukturieren einer metallhaltigen Schicht
US6265252B1 (en) 1999-05-03 2001-07-24 Vlsi Technology, Inc. Reducing the formation of electrical leakage pathways during manufacture of an electronic device
US6437381B1 (en) 2000-04-27 2002-08-20 International Business Machines Corporation Semiconductor memory device with reduced orientation-dependent oxidation in trench structures
US20040266115A1 (en) * 2003-06-25 2004-12-30 Bor-Wen Chan Method of making a gate electrode on a semiconductor device
US7098105B2 (en) * 2004-05-26 2006-08-29 Micron Technology, Inc. Methods for forming semiconductor structures
US7151040B2 (en) * 2004-08-31 2006-12-19 Micron Technology, Inc. Methods for increasing photo alignment margins
US7442976B2 (en) * 2004-09-01 2008-10-28 Micron Technology, Inc. DRAM cells with vertical transistors
US7910288B2 (en) 2004-09-01 2011-03-22 Micron Technology, Inc. Mask material conversion
US7655387B2 (en) 2004-09-02 2010-02-02 Micron Technology, Inc. Method to align mask patterns
US7115525B2 (en) * 2004-09-02 2006-10-03 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
US7253118B2 (en) * 2005-03-15 2007-08-07 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
US7390746B2 (en) * 2005-03-15 2008-06-24 Micron Technology, Inc. Multiple deposition for integration of spacers in pitch multiplication process
US7611944B2 (en) 2005-03-28 2009-11-03 Micron Technology, Inc. Integrated circuit fabrication
EP1871292B1 (en) * 2005-04-04 2019-10-23 Flexible Stenting Solutions, Inc. Flexible stent
US7120046B1 (en) 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
US7371627B1 (en) 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
US7429536B2 (en) 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7560390B2 (en) * 2005-06-02 2009-07-14 Micron Technology, Inc. Multiple spacer steps for pitch multiplication
US7396781B2 (en) * 2005-06-09 2008-07-08 Micron Technology, Inc. Method and apparatus for adjusting feature size and position
US7541632B2 (en) * 2005-06-14 2009-06-02 Micron Technology, Inc. Relaxed-pitch method of aligning active area to digit line
US7902598B2 (en) 2005-06-24 2011-03-08 Micron Technology, Inc. Two-sided surround access transistor for a 4.5F2 DRAM cell
US7888721B2 (en) * 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7768051B2 (en) * 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7413981B2 (en) * 2005-07-29 2008-08-19 Micron Technology, Inc. Pitch doubled circuit layout
US8123968B2 (en) * 2005-08-25 2012-02-28 Round Rock Research, Llc Multiple deposition for integration of spacers in pitch multiplication process
US7816262B2 (en) 2005-08-30 2010-10-19 Micron Technology, Inc. Method and algorithm for random half pitched interconnect layout with constant spacing
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7829262B2 (en) * 2005-08-31 2010-11-09 Micron Technology, Inc. Method of forming pitch multipled contacts
US7687342B2 (en) * 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US7759197B2 (en) * 2005-09-01 2010-07-20 Micron Technology, Inc. Method of forming isolated features using pitch multiplication
US7776744B2 (en) * 2005-09-01 2010-08-17 Micron Technology, Inc. Pitch multiplication spacers and methods of forming the same
US7393789B2 (en) * 2005-09-01 2008-07-01 Micron Technology, Inc. Protective coating for planarization
US7572572B2 (en) 2005-09-01 2009-08-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7416943B2 (en) * 2005-09-01 2008-08-26 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
US7557032B2 (en) * 2005-09-01 2009-07-07 Micron Technology, Inc. Silicided recessed silicon
US7538858B2 (en) * 2006-01-11 2009-05-26 Micron Technology, Inc. Photolithographic systems and methods for producing sub-diffraction-limited features
US7476933B2 (en) * 2006-03-02 2009-01-13 Micron Technology, Inc. Vertical gated access transistor
US7842558B2 (en) 2006-03-02 2010-11-30 Micron Technology, Inc. Masking process for simultaneously patterning separate regions
US7902074B2 (en) 2006-04-07 2011-03-08 Micron Technology, Inc. Simplified pitch doubling process flow
US8003310B2 (en) * 2006-04-24 2011-08-23 Micron Technology, Inc. Masking techniques and templates for dense semiconductor fabrication
US7488685B2 (en) 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
US7795149B2 (en) 2006-06-01 2010-09-14 Micron Technology, Inc. Masking techniques and contact imprint reticles for dense semiconductor fabrication
US7723009B2 (en) 2006-06-02 2010-05-25 Micron Technology, Inc. Topography based patterning
US7611980B2 (en) 2006-08-30 2009-11-03 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
US7517804B2 (en) * 2006-08-31 2009-04-14 Micron Technologies, Inc. Selective etch chemistries for forming high aspect ratio features and associated structures
US7666578B2 (en) 2006-09-14 2010-02-23 Micron Technology, Inc. Efficient pitch multiplication process
US8129289B2 (en) * 2006-10-05 2012-03-06 Micron Technology, Inc. Method to deposit conformal low temperature SiO2
US7923373B2 (en) * 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8563229B2 (en) * 2007-07-31 2013-10-22 Micron Technology, Inc. Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures
US7988723B2 (en) 2007-08-02 2011-08-02 Flexible Stenting Solutions, Inc. Flexible stent
US7737039B2 (en) 2007-11-01 2010-06-15 Micron Technology, Inc. Spacer process for on pitch contacts and related structures
US7659208B2 (en) 2007-12-06 2010-02-09 Micron Technology, Inc Method for forming high density patterns
US7790531B2 (en) * 2007-12-18 2010-09-07 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
US8030218B2 (en) 2008-03-21 2011-10-04 Micron Technology, Inc. Method for selectively modifying spacing between pitch multiplied structures
US8076208B2 (en) 2008-07-03 2011-12-13 Micron Technology, Inc. Method for forming transistor with high breakdown voltage using pitch multiplication technique
US8101497B2 (en) 2008-09-11 2012-01-24 Micron Technology, Inc. Self-aligned trench formation
US9149376B2 (en) * 2008-10-06 2015-10-06 Cordis Corporation Reconstrainable stent delivery system
US8492282B2 (en) 2008-11-24 2013-07-23 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits
AU2010238636A1 (en) * 2009-04-24 2011-11-17 Flexible Stenting Solutions, Inc. Flexible devices
US12103844B2 (en) * 2010-06-29 2024-10-01 Korea Advanced Institute Of Science And Technology Method of fabricating nanostructures using macro pre-patterns

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4287660A (en) * 1974-05-21 1981-09-08 U.S. Philips Corporation Methods of manufacturing semiconductor devices
US3920483A (en) * 1974-11-25 1975-11-18 Ibm Method of ion implantation through a photoresist mask
US4037307A (en) * 1975-03-21 1977-07-26 Bell Telephone Laboratories, Incorporated Methods for making transistor structures
DE2526382C3 (de) * 1975-06-13 1979-10-25 Philips Patentverwaltung Gmbh, 2000 Hamburg Kathodenzerstäubungsverf ahren zur Herstellung geätzter Strukturen
EP0007805B1 (en) * 1978-07-29 1983-02-16 Fujitsu Limited A method of coating side walls of semiconductor devices
JPS5539647A (en) * 1978-09-12 1980-03-19 Nec Corp Ion etching
US4234362A (en) * 1978-11-03 1980-11-18 International Business Machines Corporation Method for forming an insulator between layers of conductive material
US4211582A (en) * 1979-06-28 1980-07-08 International Business Machines Corporation Process for making large area isolation trenches utilizing a two-step selective etching technique
US4343082A (en) * 1980-04-17 1982-08-10 Bell Telephone Laboratories, Incorporated Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device
US4356623A (en) * 1980-09-15 1982-11-02 Texas Instruments Incorporated Fabrication of submicron semiconductor devices
US4343677A (en) * 1981-03-23 1982-08-10 Bell Telephone Laboratories, Incorporated Method for patterning films using reactive ion etching thereof

Also Published As

Publication number Publication date
IT1153379B (it) 1987-01-14
NL8204721A (nl) 1983-07-01
FR2517881A1 (fr) 1983-06-10
DE3245276A1 (de) 1983-06-09
JPS58106833A (ja) 1983-06-25
GB2110876B (en) 1985-10-02
GB2110876A (en) 1983-06-22
FR2517881B1 (fr) 1986-03-21
CA1201216A (en) 1986-02-25
US4432132A (en) 1984-02-21
IT8224641A0 (it) 1982-12-06

Similar Documents

Publication Publication Date Title
IT8224641A1 (it) Procedimento per la formazione di caratteristiche d'ordine sub-micron in dispositivi a semiconduttori
US4869781A (en) Method for fabricating a semiconductor integrated circuit structure having a submicrometer length device element
US6559017B1 (en) Method of using amorphous carbon as spacer material in a disposable spacer process
US6500739B1 (en) Formation of an indium retrograde profile via antimony ion implantation to improve NMOS short channel effect
EP0083785B1 (en) Method of forming self-aligned field effect transistors in integrated circuit structures
US4837180A (en) Ladder gate LDDFET
US7192881B2 (en) Method of forming sidewall spacer elements for a circuit element by increasing an etch selectivity
KR100395878B1 (ko) 스페이서 형성 방법
US7449392B2 (en) Semiconductor device capable of threshold voltage adjustment by applying an external voltage
US4980317A (en) Method of producing integrated semiconductor structures comprising field-effect transistors with channel lengths in the submicron range using a three-layer resist system
US4866003A (en) Plasma vapor deposition of an improved passivation film using electron cyclotron resonance
US5472895A (en) Method for manufacturing a transistor of a semiconductor device
IT8223909A1 (it) Procedimento per definire particolari di dimensioni submicroniche in dispositivi a semiconduttori
US5604138A (en) Process for making a semiconductor MOS transistor
US6284606B1 (en) Process to achieve uniform groove depth in a silicon substrate
US20050260840A1 (en) Method of fabricating T-shaped polysilicon gate by using dual damascene process
US20020130373A1 (en) Semiconductor device and manufacturing method thereof
KR20020082205A (ko) 단단계 임플랜테이션을 이용한 자체 정렬 엘디디를 이용하여 형성되는 트랜지스터
KR100223736B1 (ko) 반도체 소자 제조 방법
KR0170436B1 (ko) 모스트랜지스터 제조방법
KR100273320B1 (ko) 반도체소자의 실리사이드 형성방법_
KR100272182B1 (ko) 반도체 소자의 듀얼 게이트 전극 형성을 위한게이트폴리실리콘 식각 방법
KR920006433B1 (ko) Mosfet 형성방법
KR100286341B1 (ko) 모스트랜지스터제조방법
KR100402105B1 (ko) 반도체 소자의 제조 방법