ES2854350T3 - Aparato de memoria resistiva y procedimiento de escritura del mismo - Google Patents

Aparato de memoria resistiva y procedimiento de escritura del mismo Download PDF

Info

Publication number
ES2854350T3
ES2854350T3 ES15192012T ES15192012T ES2854350T3 ES 2854350 T3 ES2854350 T3 ES 2854350T3 ES 15192012 T ES15192012 T ES 15192012T ES 15192012 T ES15192012 T ES 15192012T ES 2854350 T3 ES2854350 T3 ES 2854350T3
Authority
ES
Spain
Prior art keywords
resistive memory
memory cell
data
reset
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES15192012T
Other languages
English (en)
Inventor
Frederick Chen
Meng-Hung Lin
Ping-Kun Wang
Shao-Ching Liao
Chuan-Sheng Chou
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Application granted granted Critical
Publication of ES2854350T3 publication Critical patent/ES2854350T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G11C2013/0066—Verify correct writing whilst writing is in progress, e.g. by detecting onset or cessation of current flow in cell and using the detector output to terminate writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Landscapes

  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

Un procedimiento de escritura de un aparato de memoria resistiva en base a filamentos (200), que comprende: recibir (S510) datos lógicos (DATA) y seleccionar una célula de memoria resistiva correspondiente (214); determinar (S520) un nivel lógico de los datos lógicos (DATA) 1 a escribir en el aparato de memoria resistiva (200); cuando los datos lógicos (DATA) están en un primer nivel lógico, donde una primera lectura de corriente (IR1) de la célula de memoria resistiva correspondiente (214) es mayor que una primera corriente de referencia, se proporciona (S542, S544) un pulso de ajuste (SET) y un pulso de reinicio (RESET) a la célula de memoria resistiva (214) durante un período de escritura que comprende: proporcionar (S542) el pulso de ajuste (SET) a la célula de memoria resistiva (214); y proporcionar (S544) el pulso de reinicio (RESET) a la célula de memoria resistiva (214) después de proporcionar el pulso de ajuste (SET) a la célula de memoria resistiva (214) si la primera lectura de corriente (IR1) es menor que la primera corriente de referencia (S546), en el que las polaridades del pulso de reinicio (RESET) y el pulso de ajuste (SET) son opuestas, y cuando los datos lógicos (DATA) están en un segundo nivel lógico, donde una segunda lectura de corriente (IR2) de la célula de memoria resistiva (214) es menor que una segunda corriente de referencia, se proporciona (S532) el pulso de reinicio (RESET) a la célula de memoria resistiva (214) durante el período de escritura, en el que la primera corriente de referencia y la segunda corriente de referencia son diferentes, en el que el pulso de ajuste (SET) disminuye una resistencia eléctrica de la célula de memoria resistiva (214) y el pulso de reinicio (RESET) aumenta la resistencia eléctrica de la célula de memoria resistiva (214).

Description

DESCRIPCIÓN
Aparato de memoria resistiva y procedimiento de escritura del mismo
Antecedentes de la invención
Campo de la invención
La invención se refiere a un aparato de memoria y un procedimiento de escritura del mismo, y particularmente se refiere a un aparato de memoria resistiva y un procedimiento de escritura del mismo.
Descripción de la técnica relacionada
Una memoria no volátil tiene la ventaja de que los datos almacenados en ella no desaparecen después de retirar la potencia, de modo que sirve como un elemento de memoria necesario para mantener un funcionamiento normal de muchos productos electrónicos. Actualmente, una memoria resistiva de acceso aleatorio (RRAM) es un tipo de memoria no volátil desarrollada positivamente en la industria, que tiene ventajas de baja tensión de operación de escritura, corto tiempo de escritura y borrado, largo tiempo de memoria, lectura no destructiva, multi-memoria de estado, estructura simple y área de ocupación pequeña, etc., y tiene un gran potencial de aplicación en computadoras personales y equipos electrónicos en el futuro.
Generalmente, la memoria resistiva de acceso aleatorio puede cambiar el ancho de una trayectoria de filamento de acuerdo con la magnitud y la polaridad de un tensión de pulso aplicado, para establecer un valor de resistencia en un estado de baja resistencia (LRS) o un estado de alta resistencia (HRS) en una manera reversible y no volátil para representar respectivamente datos almacenados de diferentes niveles lógicos. Por ejemplo, cuando se escriben datos de 1 lógico, se puede aplicar un pulso de reinicio para reducir el ancho de la trayectoria del filamento para lograr el HRS. Cuando se escriben datos de 0 lógico, se puede aplicar un pulso de ajuste con una polaridad opuesta para ampliar el ancho de la trayectoria del filamento para lograr el LRS. De esta manera, cuando se leen los datos, los datos de 1 lógico o 0 lógico pueden leerse de acuerdo con una lectura de corriente de diferente magnitud generada bajo diferentes estados de resistencia.
Sin embargo, cuando se escriben los datos de 0 lógico, la trayectoria del filamento en un elemento de resistencia variable puede tener un contorno agudo después de que se le aplica el pulso de ajuste, de modo que se forma una trayectoria del filamento con un ancho excesivamente grande en un extremo y un ancho excesivamente pequeño en otro extremo, lo que da lugar a un problema de electromigración (EM). Para ser específico, cuando una corriente grande fluye de forma continua a través del elemento de resistencia variable, cuanto más estrecho es un lugar en la trayectoria del filamento, mayor es la densidad de corriente en el lugar y mayor es su campo eléctrico, lo que conduce a un fenómeno que los átomos de metal se mueven hacia una dirección de flujo de electrones a lo largo de los límites de grano del propio elemento de resistencia variable. A medida que la electromigración aumenta de forma continua, la densidad de corriente aumenta en consecuencia para agravar la situación. Si la electromigración es demasiado severa, el elemento de resistencia variable se puede romper para formar un circuito abierto, de modo que los datos no se pueden escribir correctamente.
Publicación de solicitudes de patente del estado de la técnica del documento US2013/094275 A1 divulga aparatos y procedimientos que incluyen la estabilización de la memoria resistiva. Varias realizaciones incluyen aplicar una señal de programación a una célula de memoria resistiva, en el que la señal de programación incluye una primera parte que tiene una primera polaridad y una segunda parte que tiene una segunda polaridad, en el que la segunda polaridad es opuesta a la primera polaridad.
Sumario de la invención
La presente invención se define mediante la reivindicación del procedimiento independiente 1 y la reivindicación del aparato independiente 7. Los aspectos preferentes se definen en las reivindicaciones dependientes 2-6, 8-13.
La invención proporciona un procedimiento de escritura de un aparato de memoria resistiva en base a filamentos, que incluye las siguientes etapas. Se reciben datos lógicos y se selecciona una célula de memoria resistiva correspondiente. Se determina un nivel lógico de los datos lógicos antes de que los datos lógicos se escriban en el aparato de memoria resistiva. Cuando los datos lógicos están en un primer nivel lógico, donde una primera lectura de corriente de la correspondiente célula de memoria resistiva es mayor que una primera corriente de referencia, se proporciona un pulso de ajuste y un pulso de reinicio a la célula de memoria resistiva durante un período de escritura que comprende proporcionar el pulso de ajuste a la célula de memoria resistiva y proporcionar el pulso de reinicio a la célula de memoria resistiva después de proporcionar el pulso de ajuste a la célula de memoria resistiva si la primera lectura de corriente es menor que la primera corriente de referencia. Las polaridades del pulso de reinicio y el pulso de ajuste son opuestas. Cuando los datos lógicos están en un segundo nivel lógico, donde una segunda lectura de corriente de la célula de memoria resistiva es menor que una segunda corriente de referencia, el pulso de reinicio se proporciona a la célula de memoria resistiva durante el período de escritura, donde la primera corriente de referencia y la segunda corriente de referencia son diferentes, en el que el pulso de ajuste aumenta una resistencia eléctrica de la célula de memoria resistiva y el pulso de reinicio reduce la resistencia eléctrica de la célula de memoria resistiva.
La invención proporciona un aparato de memoria resistiva en base a filamentos que incluye una matriz de células de memoria resistiva, una unidad de verificación de corriente y una unidad de control. La matriz de células de memoria resistiva incluye una pluralidad de células de memoria resistiva. La unidad de control se acopla a la matriz de células de memoria resistiva. La unidad de control recibe datos lógicos y selecciona una célula de memoria resistiva correspondiente de las células de memoria resistiva. La unidad de control determina un nivel lógico de los datos lógicos antes de que los datos lógicos se escriban en el aparato de memoria resistiva. Cuando los datos lógicos están en un primer nivel lógico, donde una primera lectura de corriente es mayor que una primera corriente de referencia, la unidad de control proporciona un pulso de ajuste y un pulso de reinicio a la célula de memoria resistiva durante un período de escritura al proporcionar el pulso de ajuste a la célula de memoria resistiva, y proporcionar el pulso de reinicio a la célula de memoria resistiva después de proporcionar el pulso de ajuste a la célula de memoria resistiva si la primera lectura de corriente es menor que la primera corriente de referencia. Las polaridades del pulso de reinicio y el pulso de ajuste son opuestas. Cuando los datos lógicos están en un segundo nivel lógico, donde una segunda lectura de corriente de la célula de memoria resistiva es menor que una segunda corriente de referencia, la unidad de control proporciona un pulso de reinicio a la célula de memoria resistiva durante un período de escritura, en el que la primera corriente de referencia y la segunda corriente de referencia son diferentes, en el que el pulso de ajuste aumenta la resistencia eléctrica de la célula de memoria resistiva y el pulso de reinicio reduce la resistencia eléctrica de la célula de memoria resistiva.
De acuerdo con las descripciones anteriores, en las realizaciones ejemplares de la invención, durante el período de escritura, después de que la unidad de control proporciona el pulso de ajuste a la célula de memoria resistiva, la unidad de control proporciona además el pulso de reinicio a la célula de memoria resistiva, de modo que evita el problema de la electromigración causado por una anchura demasiado estrecha de la trayectoria del filamento en el elemento de resistencia variable.
Con el fin de hacer comprensibles las características y ventajas antes mencionadas y otras de la invención, a continuación se describen en detalle varios ejemplos de realización acompañados con figuras.
Breve descripción de los dibujos
Las figuras adjuntas se incluyen para proporcionar una comprensión adicional de la invención, y se incorporan y constituyen una parte de esta memoria descriptiva. Las figuras ilustran realizaciones de la invención y junto con la descripción, sirven para explicar los principios de la invención.
La Figura 1 es un diagrama esquemático de un elemento de resistencia variable cuando se aplica un pulso de ajuste a una célula de memoria resistiva de acuerdo con una realización de la invención.
La Figura 2 es un diagrama esquemático de un elemento de resistencia variable cuando se aplican un pulso de ajuste y un pulso de reinicio a una célula de memoria resistiva de acuerdo con una realización de la invención.
La Figura 3 es un diagrama esquemático de un aparato de memoria resistiva de acuerdo con una realización de la invención.
La Figura 4 es un diagrama de flujo que ilustra un procedimiento de escritura de un aparato de memoria resistiva de acuerdo con una realización de la invención.
La Figura 5 es un diagrama de flujo que ilustra un procedimiento de escritura de un aparato de memoria resistiva de acuerdo con otra realización de la invención.
Descripción de las realizaciones
La Figura 1 es un diagrama esquemático de un elemento de resistencia variable cuando se aplica un pulso de ajuste a una célula de memoria resistiva de acuerdo con una realización de la invención. La Figura 2 es un diagrama esquemático de un elemento de resistencia variable cuando se aplican un pulso de ajuste y un pulso de reinicio a una célula de memoria resistiva de acuerdo con una realización de la invención. Con referencia a la Figura 1 y la Figura 2, durante un período de escritura, un aparato de memoria resistiva puede aplicar un pulso de ajuste con una polaridad positiva para formar un estado de baja resistencia para almacenar datos de, por ejemplo, 0 lógico. Cuando se leen los datos, se puede utilizar una lectura de corriente correspondiente a diferentes estados de resistencia para identificar el estado de resistencia de los mismos, a fin de leer correctamente los datos de 0 lógico. Sin embargo, de acuerdo con la Figura 1, se sabe que cuando se escriben los datos de 0 lógico, una trayectoria de filamento de un elemento de resistencia variable 113 puede tener un contorno agudo después de que se le aplica el pulso de ajuste, de modo que una trayectoria de filamento con un ancho excesivamente grande en un extremo y se forma una anchura excesivamente pequeña en otro extremo, lo que da como resultado un problema de electromigración (EM). En otra realización de la invención, después de que una unidad de control proporciona el pulso de ajuste a la célula de memoria resistiva, la unidad de control proporciona además un pulso de reinicio a la célula de memoria resistiva para cambiar el contorno del elemento de resistencia variable 113, de modo que un extremo de la trayectoria del filamento con una anchura excesivamente pequeña se puede ampliar, para mitigar el problema de la electromigración, como se muestra en la Figura 2.
La implementación del aparato de memoria resistiva y un procedimiento de escritura del mismo de la invención se describen a continuación.
La Figura 3 es un diagrama esquemático de un aparato de memoria resistiva de acuerdo con una realización de la invención. Con referencia a la Figura 3, el aparato de memoria resistiva 200 incluye una matriz de células de memoria resistiva 210, una unidad de verificación de corriente 220 y una unidad de control 230. La matriz de células de memoria resistiva 210 incluye una pluralidad de células de memoria resistiva 212. La matriz de células de memoria resistiva 210 se acopla a la unidad de verificación de corriente 220 a través de una pluralidad de líneas de bits BL, y se acopla a la unidad de control 230 a través de una pluralidad de líneas de fuente SL. Cada una de las células de memoria resistiva 212 puede incluir un elemento conmutador, por ejemplo, un transistor de campo efectivo semiconductor de óxido metálico (MOSFET) o un transistor de unión bipolar, y un elemento de resistencia variable, y cada una de las células de memoria resistiva 212 puede proporcionar datos almacenados de un solo bit.
La unidad de verificación de corriente 220 puede ser cualquier tipo de elemento/circuito de medición de corriente, por ejemplo, un circuito amplificador sensor. La unidad de verificación de corriente 220 se puede acoplar a las células de memoria resistiva 212 a través de una pluralidad de líneas de bits BL. La unidad de verificación de corriente 220 se configura para verificar que las corrientes de lectura generadas por las células de memoria resistiva 212 se cumplan con una corriente de referencia predeterminada cuando se escriben datos lógicos en las células de memoria resistiva 212 para indicar que la unidad de control 230 escribe correctamente los datos lógicos en las células de memoria resistiva 212.
La unidad de control 230 es, por ejemplo, una unidad central de procesamiento (CPU), un microprocesador, un procesador de señales digitales (DSP), un controlador programable, un dispositivo lógico programable (PLD) u otros dispositivos similares o una combinación de los dispositivos anteriores. La unidad de control se acopla a la unidad de verificación de corriente 220 y una pluralidad de líneas de fuente SL de la matriz de células de memoria resistiva 210. Las etapas detalladas de un procedimiento de escritura del aparato de memoria resistiva 200 se describen a continuación con referencia a una realización.
La Figura 4 es un diagrama de flujo que ilustra un procedimiento de escritura de un aparato de memoria resistiva de acuerdo con una realización de la invención. Con referencia a la Figura 3 y la Figura 4, el procedimiento para escribir datos lógicos de la presente realización se adapta al menos al aparato de memoria resistiva 200 de la Figura 3, y las etapas detalladas del procedimiento de escritura de la presente realización se describen a continuación con referencia a varios componentes en el aparato de memoria resistiva 200.
En la etapa S410, la unidad de control 230 recibe datos lógicos DATA y selecciona una célula de memoria resistiva correspondiente 212. Para ser específico, cuando la unidad de control 230 recibe los datos lógicos DATA de un solo bit, la unidad de control 230 selecciona una célula de memoria resistiva correspondiente 214 de las células de memoria resistiva 212. En la presente realización, la célula de memoria resistiva 214 incluye un elemento conmutador y un elemento de resistencia variable, por ejemplo, el elemento de resistencia variable 113 mostrado en la Figura 1. La unidad de control 230, por ejemplo, proporciona una tensión de selección a una puerta (o una base) de un transistor que sirve como elemento de conmutación en la célula de memoria resistiva 214 para encender el transistor, a fin de realizar una operación subsiguiente de escritura de datos para la célula de memoria resistiva 214.
En la etapa S420, la unidad de control 230 determina un nivel lógico de los datos lógicos DATA. Para ser específico, la unidad de control 230 puede determinar que los datos lógicos DATA del único bit estén en 1 lógico o 0 lógico.
Cuando los datos lógicos DATA están en 1 lógico (es decir, un segundo nivel lógico), en la etapa S430, la unidad de control 230 proporciona un pulso de reinicio RESET a la célula de memoria resistiva 214 durante un período de escritura. Durante un período de verificación, cuando la unidad de control 230 aplica una tensión de lectura a la célula de memoria resistiva 214, la célula de memoria resistiva 214 genera una segunda lectura de corriente IR2 menor que una segunda corriente de referencia, y emite la misma a la unidad de verificación de corriente 220 para verificación. En otras palabras, la unidad de control 230 proporciona el impulso de reinicio RESET a la célula de memoria resistiva 214 durante el período de escritura cuando la segunda lectura de corriente IR2 es menor que la segunda corriente de referencia. En una realización, si la segunda lectura de corriente IR2 generada por la célula de memoria resistiva 214 no pasa a través de la verificación de la unidad de verificación de corriente 220, la unidad de control 230, por ejemplo, proporciona además un pulso de ajuste SET a la célula de memoria resistiva 214, de manera que la célula de memoria resistiva 214 genera la segunda lectura de corriente IR2 menor que la segunda corriente de referencia. En la presente realización, la unidad de control 230 proporciona repetida y secuencialmente el pulso de reinicio RESET y el pulso de ajuste SET a la célula de memoria resistiva 214 durante un período de operación de reinicio, de modo que la segunda lectura de corriente IR2 generada por la célula de memoria resistiva 214 pueda pasar mediante la verificación de la unidad de verificación de corriente 220.
Por otro lado, cuando los datos lógicos DATA están en 0 lógico (es decir, un primer nivel lógico), en la etapa S440, la unidad de control 230 proporciona el pulso de ajuste SET y el pulso de reinicio RESET a la célula de memoria resistiva 214 durante el período de escritura. Durante el período de verificación, cuando la unidad de control 230 aplica la tensión de lectura a la célula de memoria resistiva 214, la célula de memoria resistiva 214 genera una primera lectura de corriente IR1 mayor que una primera corriente de referencia. En otras palabras, la unidad de control 230 proporciona el pulso de ajuste SET y el pulso de reinicio RESET a la célula de memoria resistiva 214 durante el período de escritura cuando la primera lectura de corriente IR1 es mayor que la primera corriente de referencia. En la presente realización, la unidad de control 230 proporciona repetida y secuencialmente el pulso de ajuste SET y el pulso de reinicio RESET a la célula de memoria resistiva 214 durante un período de operación establecido, de modo que la primera lectura de corriente IR1 generada por la célula de memoria resistiva 214 pueda pasar mediante la verificación de la unidad de verificación de corriente 220. Por lo tanto, de acuerdo con el procedimiento de escritura de la presente realización, durante el período de escritura, al proporcionar secuencialmente el pulso de ajuste SET y el pulso de reinicio RESET a la célula de memoria resistiva 214, el contorno del elemento de resistencia variable 113 se puede cambiar, de manera que se puede ensanchar un extremo de la trayectoria del filamento con una anchura excesivamente pequeña para mitigar el problema de la electromigración.
En la presente realización, la segunda corriente de referencia y la primera corriente de referencia se determinan, por ejemplo, por una corriente de referencia generada que aplica la tensión de lectura a la célula de memoria resistiva 214 con un valor de resistencia de cero, y que establece valores de la segunda corriente de referencia y la primera corriente de referencia pueden ser iguales o diferentes, lo que no se limita por la invención. Además, en la presente realización, el pulso de reinicio es, por ejemplo, un pulso con una polaridad negativa y el pulso de ajuste es, por ejemplo, un pulso con una polaridad positiva, y sus polaridades son opuestas.
Además, en la presente realización, la unidad de control 230 escribe los datos lógicos DATA en la correspondiente célula de memoria resistiva 214 durante el período de escritura. En el procedimiento de escritura, la unidad de verificación de corriente 220 verifica la lectura de corriente durante el período de verificación, para asegurar la exactitud de la escritura de datos. Por lo tanto, el período de escritura de la presente realización incluye el período de verificación, y después de que los datos lógicos DATA escritos en la célula de memoria resistiva 214 sean verificados por la unidad de verificación de corriente 220, representa que los datos se escribieron exitosamente para completar la operación de escritura.
Para transmitir completamente la invención a los expertos en la técnica, a continuación se proporciona otra realización para una descripción más detallada.
La Figura 5 es un diagrama de flujo que ilustra un procedimiento de escritura de un aparato de memoria resistiva de acuerdo con otra realización de la invención. Con referencia a la Figura 3 y la Figura 5, el procedimiento de escritura de datos lógicos de la presente realización se adapta al menos al aparato de memoria resistiva 200 de la Figura 3, y las etapas detalladas del procedimiento de escritura de la presente realización se describen a continuación con referencia a varios componentes en el aparato de memoria resistiva 200.
En la etapa S510, la unidad de control 230 recibe los datos lógicos DATA y selecciona la correspondiente célula de memoria resistiva 214. En la etapa S520, la unidad de control 230 determina el nivel lógico de los datos lógicos DATA. Las etapas S510 y S520 son iguales o similares a las etapas S410 y S420 de la realización de la Figura 4, para que no se repitan detalles de la misma.
Entonces, en la presente realización, cuando los datos lógicos DATA están en el 1 lógico (es decir, el segundo nivel lógico), en la etapa S532, la unidad de control 230 proporciona el pulso de reinicio RESET a la célula de memoria resistiva 214. En la etapa S534, la unidad de verificación de corriente 220 determina si la segunda lectura de corriente IR2 es mayor que la segunda corriente de referencia. Si no, es decir, la segunda lectura de corriente IR2 es menor o igual que la segunda corriente de referencia, representa que la segunda lectura de corriente IR2 pasa por la verificación, y se ejecuta una etapa S536. En la etapa S536, la unidad de control 230 escribe los datos lógicos del segundo nivel lógico en la célula de memoria resistiva 214 para completar la operación de escritura de datos en la célula de memoria resistiva 214.
Por otro lado, si la segunda lectura de corriente IR2 es mayor que la segunda corriente de referencia, representa que la segunda lectura de corriente IR2 no pasa por la verificación y se ejecuta una etapa S538. En la etapa S538, la unidad de control 230 proporciona primero el pulso de ajuste SET a la célula de memoria resistiva 214. Para mitigar el problema de la electromigración, después de proporcionar el pulso de ajuste SET a la célula de memoria resistiva 214, la unidad de control 230 proporciona además el pulso de reinicio RESET a la célula de memoria resistiva 214 para hacer que la segunda lectura de corriente IR2 sea menor que o igual a la segunda corriente de referencia, de modo que la segunda lectura de corriente IR2 pueda pasar a través de la verificación de la unidad de verificación de corriente 220. En otras palabras, si la segunda lectura de corriente IR2 es mayor que la segunda corriente de referencia, el procedimiento de escritura de datos lógicos de la presente realización ejecuta repetidamente la etapa S534 y la etapa S538, de modo que la unidad de verificación de corriente 220 determina si la segunda lectura de corriente IR2 es mayor que la segunda corriente de referencia, y la unidad de control 230 proporciona el pulso de ajuste SET y el pulso de reinicio RESET a la célula de memoria resistiva 214 hasta que la segunda lectura de corriente iR2 es menor o igual que la segunda corriente de referencia para pasar a través de la verificación de la unidad de verificación de corriente 220.
De acuerdo con otro aspecto, en la etapa S532 a la etapa S536, la unidad de control 230 proporciona repetida y secuencialmente el pulso de reinicio RESET y el pulso de ajuste SET a la célula de memoria resistiva 214 durante el período de operación de reinicio, de manera que la segunda lectura de corriente IR2 generado por la célula de memoria resistiva 214 puede pasar a través de la verificación de la unidad de verificación de corriente 220. Además, en la etapa S538, después de proporcionar el pulso de ajuste SET a la célula de memoria resistiva 214, la unidad de control 230 proporciona además el pulso de reinicio RESET a la célula de memoria resistiva 214 para mitigar el problema de la electromigración.
Luego, en la presente realización, cuando los datos lógicos DATA están en 0 lógico (es decir, el primer nivel lógico), en la etapa s 542, la unidad de control 230 proporciona primero el pulso de ajuste SET a la célula de memoria resistiva 214. Para mitigar el problema de la electromigración, en la etapa S544, después de proporcionar el pulso de ajuste SET a la célula de memoria resistiva 214, la unidad de control 230 proporciona además el pulso de reinicio RESET a la célula de memoria resistiva 214. Luego, en la etapa S546, la unidad de verificación de corriente 220 determina si la primera lectura de corriente IR1 es menor que la primera corriente de referencia. Si no, es decir, la primera lectura de corriente IR1 es mayor o igual que la segunda corriente de referencia, representa que la primera lectura de corriente IR1 pasa por la verificación y se ejecuta una etapa S548. En la etapa S548, la unidad de control 230 escribe los datos lógicos con el primer nivel lógico en la célula de memoria resistiva 214 para completar la operación de escritura de datos en la célula de memoria resistiva 214.
Por otro lado, si la corriente de generación de primera lectura IR1 es menor que la primera corriente de referencia, representa que la primera lectura de corriente IR1 no pasa por la verificación, y el flujo del procedimiento vuelve a la etapa S542, por el cual la unidad de control 230 proporciona de nuevo el pulso de ajuste s Et a la célula de memoria resistiva 214. En otras palabras, si la primera lectura de corriente IR1 es menor que la primera corriente de referencia, el procedimiento de escritura de datos lógicos de la presente realización ejecuta repetidamente la etapa S542 a la etapa S546, de modo que la unidad de control 230 proporciona el pulso de ajuste SET y el pulso de reinicio RESET a la célula de memoria resistiva 214, y la unidad de verificación de corriente 220 determina si la primera lectura de corriente IR1 es menor que la primera corriente de referencia hasta que la primera lectura de corriente IR1 sea mayor o igual que la primera corriente de referencia que pasa a través de la verificación de la unidad de verificación de corriente 220.
Por lo tanto, en la etapa S542 a la etapa S546, la unidad de control 230 proporciona repetida y secuencialmente el pulso de ajuste SET y el pulso de reinicio RESET a la célula de memoria resistiva 214 durante el período de operación establecido, de modo que la primera lectura de corriente IR1 generada por la célula de memoria resistiva 214 puede pasar a través de la verificación de la unidad de verificación de corriente 220. Además, en la etapa S542 y la etapa S544, después de proporcionar el pulso de ajuste SET a la célula de memoria resistiva 214, la unidad de control 230 proporciona además el pulso de reinicio RESET a la célula de memoria resistiva 214 para mitigar el problema de la electromigración.
Además, dado que los expertos en la técnica pueden aprender suficientes instrucciones y recomendaciones para el procedimiento de escritura del aparato de memoria resistiva de la presente realización a partir de las descripciones de las realizaciones de la Figura 1 hasta la Figura 4, no se repite su descripción detallada.
En sumario, en la realización ejemplar de la invención, durante el período de funcionamiento de reinicio, la unidad de control proporciona repetida y secuencialmente el pulso de reinicio y el pulso de ajuste a la célula de memoria resistiva. Alternativamente, durante el período de funcionamiento establecido, la unidad de control proporciona repetida y secuencialmente el pulso de ajuste y el pulso de reinicio a la célula de memoria resistiva. Por lo tanto, después de proporcionar el pulso de ajuste a la célula de memoria resistiva, la unidad de control proporciona además el pulso de reinicio a la célula de memoria resistiva, para evitar un estrechamiento excesivo de la trayectoria del filamento en el elemento de resistencia variable para causar el problema de la electromigración. Por tanto, el aparato de memoria resistiva y el procedimiento de escritura del mismo proporcionado por las realizaciones ejemplares de la invención pueden corregir datos de escritura.
El ámbito de protección de la presente invención se define por las reivindicaciones adjuntas 1-13.

Claims (13)

REIVINDICACIONES
1. Un procedimiento de escritura de un aparato de memoria resistiva en base a filamentos (200), que comprende:
recibir (S510) datos lógicos (DATA) y seleccionar una célula de memoria resistiva correspondiente (214);
determinar (S520) un nivel lógico de los datos lógicos (DATA) 1 a escribir en el aparato de memoria resistiva (200);
cuando los datos lógicos (DATA) están en un primer nivel lógico, donde una primera lectura de corriente (IR1) de la célula de memoria resistiva correspondiente (214) es mayor que una primera corriente de referencia, se proporciona (S542, S544) un pulso de ajuste (SET) y un pulso de reinicio (RESET) a la célula de memoria resistiva (214) durante un período de escritura que comprende:
proporcionar (S542) el pulso de ajuste (SET) a la célula de memoria resistiva (214); y
proporcionar (S544) el pulso de reinicio (RESET) a la célula de memoria resistiva (214) después de proporcionar el pulso de ajuste (SET) a la célula de memoria resistiva (214) si la primera lectura de corriente (IR1) es menor que la primera corriente de referencia (S546), en el que las polaridades del pulso de reinicio (RESET) y el pulso de ajuste (SET) son opuestas, y
cuando los datos lógicos (DATA) están en un segundo nivel lógico, donde una segunda lectura de corriente (IR2) de la célula de memoria resistiva (214) es menor que una segunda corriente de referencia, se proporciona (S532) el pulso de reinicio (RESET) a la célula de memoria resistiva (214) durante el período de escritura, en el que la primera corriente de referencia y la segunda corriente de referencia son diferentes, en el que el pulso de ajuste (SET) disminuye una resistencia eléctrica de la célula de memoria resistiva (214) y el pulso de reinicio (RESET) aumenta la resistencia eléctrica de la célula de memoria resistiva (214).
2. El procedimiento de escritura del aparato de memoria resistiva (200) según la reivindicación 1, en el que cuando los datos lógicos (DATA) están en el primer nivel lógico, durante el período de escritura, el procedimiento de escritura del aparato de memoria resistiva (200) comprende además:
determinar si la primera lectura de corriente (IR1) es menor que la primera corriente de referencia; y
proporcionar el pulso de ajuste (SET) y el pulso de reinicio (RESET) a la célula de memoria resistiva (214) cuando la primera lectura de corriente (IR1) es menor que la primera corriente de referencia.
3. El procedimiento de escritura del aparato de memoria resistiva (200) según la reivindicación 2, en el que cuando los datos lógicos (DATA) están en el primer nivel lógico, durante el período de escritura, el procedimiento de escritura del aparato de memoria resistiva (200) comprende además:
escribir (S548) los datos lógicos (DATA) con el primer nivel lógico en la célula de memoria resistiva (214) para completar la operación de escribir datos en la célula de memoria resistiva cuando la primera lectura de corriente (IR1) es mayor o igual a la primera corriente de referencia.
4. El procedimiento de escritura del aparato de memoria resistiva (200) según la reivindicación 2, en el que cuando la primera lectura de corriente (IR1) es menor que la primera corriente de referencia, la etapa de determinar si la primera lectura de corriente (IR1) es menor que la primera corriente de referencia y la etapa de proporcionar el pulso de ajuste (SET) y el pulso de reinicio (RESET) a la célula de memoria resistiva (214) se ejecutan repetidamente hasta que la primera lectura de corriente (IR1) sea mayor o igual que la primera corriente de referencia.
5. El procedimiento de escritura del aparato de memoria resistiva (200) según la reivindicación 1, que comprende además:
cuando los datos lógicos (DATA) están en el segundo nivel lógico, donde la segunda lectura de corriente (IR2) es mayor que la segunda corriente de referencia, se proporciona además el pulso de ajuste (SET) a la célula de memoria resistiva (214) durante el período de escritura.
6. El procedimiento de escritura del aparato de memoria resistiva (200) según la reivindicación 5, en el que cuando los datos lógicos (DATA) están en el segundo nivel lógico, durante el período de escritura, el procedimiento de escritura del aparato de memoria resistiva (200) comprende además:
determinar (S532) si la segunda lectura de corriente (IR2) es mayor que la segunda corriente de referencia; y
proporcionar el pulso de ajuste (SET) y el pulso de reinicio (RESET) a la célula de memoria resistiva (214) cuando la segunda lectura de corriente (IR2) es mayor que la segunda corriente de referencia.
7. Un aparato de memoria resistiva en base a filamentos (200), que comprende:
una matriz de células de memoria resistiva (210), que comprende una pluralidad de células de memoria resistiva (212); y
una unidad de control (230), acoplada a la matriz de células de memoria resistiva (210), en el que la unidad de control (230) recibe datos lógicos (DATA); la unidad de control (230) selecciona una célula de memoria resistiva correspondiente (214) de las células de memoria resistiva (212); la unidad de control (230) determina un nivel lógico de los datos lógicos (DATA) a escribir en el aparato de memoria resistiva (200); y cuando los datos lógicos (DATA) están en un primer nivel lógico, donde una primera lectura de corriente (IR1) de la célula de memoria resistiva correspondiente (214) es mayor que una primera corriente de referencia, la unidad de control (230) proporciona un pulso de ajuste (SET) y un pulso de reinicio (RESET) a la célula de memoria resistiva (214) durante un período de escritura mediante:
proporcionar el pulso de ajuste (SET) a la célula de memoria resistiva (214); y
proporcionar el pulso de reinicio (RESET) a la célula de memoria resistiva (214) después de proporcionar el pulso de ajuste (SET) a la célula de memoria resistiva (214) si la primera lectura de corriente (IR1) es menor que la primera corriente de referencia, en el que las polaridades del pulso de reinicio (RESET) y el pulso de ajuste (SET) son opuestos, y cuando los datos lógicos (DATA) están en un segundo nivel lógico, donde una segunda lectura de corriente (IR2) de la célula de memoria resistiva (214) es menor que una segunda corriente de referencia, la unidad de control (230) proporciona un pulso de reinicio (RESET) a la célula de memoria resistiva (214) durante un período de escritura, en el que la primera corriente de referencia y la segunda corriente de referencia son diferentes, en el que el pulso de ajuste (SET) disminuye una resistencia eléctrica de la célula de memoria resistiva (214) y el pulso de reinicio (RESET) aumenta la resistencia eléctrica de la célula de memoria resistiva (214).
8. El aparato de memoria resistiva en base a filamentos (200) según la reivindicación 7, en el que cuando los datos lógicos (DATA) están en el primer nivel lógico, durante el período de escritura, una unidad de verificación de corriente (220) determina si la primera lectura de corriente (IR1) es menor que la primera corriente de referencia, y cuando la primera lectura de corriente (IR1) es menor que la primera corriente de referencia, la unidad de control (230) proporciona el pulso de ajuste (SET) y el pulso de reinicio (RESET) a la célula de memoria resistiva (214).
9. El aparato de memoria resistiva en base a filamentos (200) según la reivindicación 8, en el que cuando los datos lógicos (DATA) están en el primer nivel lógico, durante el período de escritura, cuando la primera lectura de corriente (IR1) es mayor o igual a la primera corriente de referencia, la unidad de control (230) escribe los datos lógicos (DATA) con el primer nivel lógico en la célula de memoria resistiva (214), para completar la operación de escritura de datos en la célula de memoria resistiva (214).
10. El aparato de memoria resistiva en base a filamentos (200) según la reivindicación 8, en el que cuando la primera lectura de corriente (IR1) es menor que la primera corriente de referencia, la unidad de verificación de corriente (220) determina si la primera lectura de corriente (IR1) es menor que la primera corriente de referencia, y la unidad de control (230) proporciona el pulso de ajuste (SET) y el pulso de reinicio (RESET) a la célula de memoria resistiva (214) hasta que la primera lectura de corriente (IR1) sea mayor o igual a la primera corriente de referencia.
11. El aparato de memoria resistiva en base a filamentos (200) según la reivindicación 7, en el que cuando los datos lógicos (DATA) están en el segundo nivel lógico, donde la segunda lectura de corriente (IR2) es mayor que la segunda corriente de referencia, la unidad de control (230) proporciona además el pulso de ajuste (SET) a la célula de memoria resistiva (214) durante el período de escritura.
12. El aparato de memoria resistiva en base a filamentos (200) según la reivindicación 11, en el que cuando los datos lógicos (DATA) están en el segundo nivel lógico, durante el período de escritura, una unidad de verificación de corriente (220) determina si la segunda lectura de corriente (IR2) es mayor que la segunda corriente de referencia, y cuando la segunda lectura de corriente (IR2) es mayor que la segunda corriente de referencia, la unidad de control (230) proporciona el pulso de ajuste (SET) y el pulso de reinicio (RESET) a la célula de memoria resistiva (214).
13. El aparato de memoria resistiva en base a filamentos (200) según la reivindicación 12, en el que cuando la segunda lectura de corriente (IR2) es mayor que la segunda corriente de referencia, la unidad de verificación de corriente (220) determina si la segunda lectura de corriente (IR2) es mayor que la segunda corriente de referencia, y la unidad de control (230) proporciona el pulso de ajuste (SET) y el pulso de reinicio (RESET) a la célula de memoria resistiva (214) hasta que la segunda lectura de corriente (IR2) sea menor o igual a la segunda corriente de referencia.
ES15192012T 2015-07-21 2015-10-29 Aparato de memoria resistiva y procedimiento de escritura del mismo Active ES2854350T3 (es)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/804,354 US9443587B1 (en) 2015-07-21 2015-07-21 Resistive memory apparatus and writing method thereof

Publications (1)

Publication Number Publication Date
ES2854350T3 true ES2854350T3 (es) 2021-09-21

Family

ID=54360978

Family Applications (1)

Application Number Title Priority Date Filing Date
ES15192012T Active ES2854350T3 (es) 2015-07-21 2015-10-29 Aparato de memoria resistiva y procedimiento de escritura del mismo

Country Status (7)

Country Link
US (1) US9443587B1 (es)
EP (1) EP3121817B1 (es)
JP (1) JP6088630B2 (es)
KR (1) KR101689732B1 (es)
CN (1) CN106373606B (es)
ES (1) ES2854350T3 (es)
TW (1) TWI571874B (es)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6830373B2 (ja) 2017-02-17 2021-02-17 株式会社日本製鋼所 パリソン分離装置、中空成形機及び中空成形品の製造方法
JP6430576B2 (ja) * 2017-04-19 2018-11-28 ウィンボンド エレクトロニクス コーポレーション 抵抗変化型ランダムアクセスメモリ
CN109147860B (zh) 2017-06-27 2020-11-17 华邦电子股份有限公司 存储器存储装置及其测试方法
TWI657457B (zh) * 2017-06-27 2019-04-21 華邦電子股份有限公司 記憶體儲存裝置及其測試方法
CN109215709B (zh) * 2017-07-03 2020-12-22 华邦电子股份有限公司 电阻式存储器装置及其电阻式存储单元的设定方法
CN110298203B (zh) * 2018-03-23 2023-06-23 华邦电子股份有限公司 金钥产生装置及方法
CN111554337B (zh) * 2019-02-11 2022-05-06 华邦电子股份有限公司 电阻式存储器及控制方法
CN110600068B (zh) * 2019-08-13 2021-06-04 中国科学院上海微系统与信息技术研究所 一种阶梯脉冲确定方法、系统及存储介质
US10714157B1 (en) 2019-08-27 2020-07-14 Winbond Electronics Corp. Non-volatile memory and reset method thereof
CN113012739B (zh) * 2019-12-20 2024-03-05 华邦电子股份有限公司 存储器装置与其操作方法
US11362272B2 (en) 2020-08-25 2022-06-14 Winbond Electronics Corp. Resistive memory device and reliability enhancement method thereof by using ratio of set current and reference current
TWI737465B (zh) * 2020-08-27 2021-08-21 華邦電子股份有限公司 電阻式記憶體裝置及其操作方法
US11631809B2 (en) * 2020-12-15 2023-04-18 International Business Machines Corporation In-memory resistive random access memory XOR logic using complimentary switching

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4742696B2 (ja) * 2005-06-27 2011-08-10 ソニー株式会社 記憶装置
JP5095728B2 (ja) * 2007-03-13 2012-12-12 パナソニック株式会社 抵抗変化型記憶装置
JP5253784B2 (ja) * 2007-10-17 2013-07-31 株式会社東芝 不揮発性半導体記憶装置
CN101627438B (zh) * 2007-10-29 2013-10-09 松下电器产业株式会社 非易失性存储装置以及非易失性数据记录介质
US8325508B2 (en) * 2009-06-08 2012-12-04 Panasonic Corporation Writing method for variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device
KR20130001725A (ko) * 2010-02-18 2013-01-04 쌘디스크 3디 엘엘씨 반전가능한 저항-스위칭 소자들에 대한 스텝 소프트 프로그래밍
TWI446352B (zh) 2010-09-23 2014-07-21 Ind Tech Res Inst 電阻式記憶體及其驗證方法
CN102568582A (zh) * 2010-12-24 2012-07-11 三星电子株式会社 可变电阻器件、包括可变电阻器件的半导体器件及操作方法
KR20130021199A (ko) * 2011-08-22 2013-03-05 삼성전자주식회사 비휘발성 메모리 소자 및 그 구동 방법
US8958233B2 (en) * 2011-10-18 2015-02-17 Micron Technology, Inc. Stabilization of resistive memory
JP5250726B1 (ja) * 2011-12-02 2013-07-31 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
TWI484490B (zh) * 2012-11-14 2015-05-11 Univ Nat Chiao Tung 電阻式記憶體裝置及其操作方法
KR102162701B1 (ko) * 2013-07-30 2020-10-07 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 이를 이용하는 반도체 시스템
KR20150044475A (ko) * 2013-10-16 2015-04-27 에스케이하이닉스 주식회사 저항성 메모리 장치 및 동작 방법 방법과 이를 포함하는 시스템
TWI509614B (zh) * 2013-11-26 2015-11-21 Winbond Electronics Corp 電阻式記憶體裝置及其寫入方法
US9000819B1 (en) * 2013-12-18 2015-04-07 Intermolecular, Inc. Resistive switching schmitt triggers and comparators
KR102140788B1 (ko) * 2014-07-18 2020-08-03 삼성전자주식회사 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법

Also Published As

Publication number Publication date
US9443587B1 (en) 2016-09-13
TWI571874B (zh) 2017-02-21
EP3121817A1 (en) 2017-01-25
KR101689732B1 (ko) 2016-12-26
CN106373606A (zh) 2017-02-01
CN106373606B (zh) 2019-02-01
EP3121817B1 (en) 2020-12-02
JP6088630B2 (ja) 2017-03-01
TW201705140A (zh) 2017-02-01
JP2017027648A (ja) 2017-02-02

Similar Documents

Publication Publication Date Title
ES2854350T3 (es) Aparato de memoria resistiva y procedimiento de escritura del mismo
US9836349B2 (en) Methods and systems for detecting and correcting errors in nonvolatile memory
US8787065B2 (en) Apparatuses and methods for determining stability of a memory cell
JP7471422B2 (ja) メモリセルの三状態プログラミング
US10460800B2 (en) Data sensing in crosspoint memory structures
US9508435B1 (en) Writing method for resistive memory apparatus
US10629284B2 (en) Semiconductor memory device witih a built-in self test circuit for adjusting a memory device property
US9715931B2 (en) Resistive memory apparatus and a writing method thereof
JP6121580B2 (ja) 抵抗性メモリ装置及びその読み取り方法
US20170140815A1 (en) Multi-level resistive memory structure
US10497441B2 (en) Determining first write strength
US10490272B2 (en) Operating method of resistive memory element
TWI574263B (zh) 電阻式記憶體裝置及其讀取方法
JP6586398B2 (ja) オプションコード供与回路及びその供与方法