ES2262797T3 - Metodo de fabricacion de peliculas dielectricas de inter-nivel de baja constante dielectrica para interconexiones de beol con adhesion mejorada y densidad de defectos baja. - Google Patents

Metodo de fabricacion de peliculas dielectricas de inter-nivel de baja constante dielectrica para interconexiones de beol con adhesion mejorada y densidad de defectos baja.

Info

Publication number
ES2262797T3
ES2262797T3 ES02721047T ES02721047T ES2262797T3 ES 2262797 T3 ES2262797 T3 ES 2262797T3 ES 02721047 T ES02721047 T ES 02721047T ES 02721047 T ES02721047 T ES 02721047T ES 2262797 T3 ES2262797 T3 ES 2262797T3
Authority
ES
Spain
Prior art keywords
coupling agent
silane coupling
substrate
dielectric
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
ES02721047T
Other languages
English (en)
Inventor
Andrew Robert Eckert
John C. Hay
Jeffrey Curtis Hedrick
Kang-Wook Lee
Eric Gerhard Liniger
Eva Erika Simonyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Application granted granted Critical
Publication of ES2262797T3 publication Critical patent/ES2262797T3/es
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H01L21/3124—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds layers comprising hydrogen silsesquioxane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Un método de fabricación de un circuito integrado que comprende las etapas de: (a) aplicar un agente de copulación de silano que con- tiene al menos un grupo polimerizable a una superficie de un substrato (10) de tal manera como para proporcionar un revestimiento sustancialmente uniforme (12) de dicho agente de copulación de silano sobre dicho substrato; (b) calentar dicho substrato que contiene dicho reves- timiento de dicho agente de copulación de silano a una tem- peratura de 90ºC o superior para proporcionar una capa superficial modificada (14) a dicho substrato que contiene enlaces Si-O; (c) enjuagar dicho substrato calentado con un disol- vente adecuado que es eficaz para separar cualquier agente de copulación de silano sin reaccionar; y (d) aplicar un material dieléctrico (16) a dicha su- perficie enjuagada que contiene dichos enlaces Si-O.

Description

Método de fabricación de películas dieléctricas de inter-nivel de baja constante dieléctrica para interconexiones de BEOL con adhesión mejorada y densidad de defectos baja.
Campo de la invención
La presente invención se refiere a los circuitos integrados (IC), y más en particular a un método de fabricación de un IC que incluye al menos una película dieléctrica de inter-nivel, y de baja constante dieléctrica, k, que tiene una adhesión mejorada, densidad de defectos baja y propiedades eléctricas mejoradas asociadas con la misma.
Antecedentes de la invención
Las industrias de los semiconductores que dan lugar a la mejora continua de la densidad y el rendimiento han forzado el uso de estructuras de interconexión avanzada. Por ejemplo, se ha introducido cobre, Cu, como una tecnología de cableado para la generación de 0,22 \mum y de productos por debajo, y mediante la generación de 0,13 \mum, se espera que los dieléctricos de baja k (materiales que tienen una constante dieléctrica relativa de 3,8 ó inferior) se combinen con interconexiones de cobre para mejorar adicionalmente su rendimiento.
En el caso de la metalización, la elección de nuevos materiales de cableado es razonablemente clara, pero la elección del dieléctrico inter-metal (IMD) no está clara. Muchos de los dieléctricos de baja k que están basados en materiales orgánicos o de vidrio depositados mediante centrifugación han llegado a estar disponibles recientemente en la industria de los semi-conductores. Sin embargo son necesarios considerables esfuerzos de caracterización y de integración para seleccionar los candidatos apropiados y a continuación incorporar estos materiales en los productos semiconductores.
Durante el procedimiento de selección del material para el IMD, se pone a menudo el énfasis en las propiedades eléctricas y químicas del material. Por ejemplo, un IMD para aplicaciones de interconexión avanzada debe exhibir una baja constante dieléctrica, baja fugacidad, elevada resistencia a la descomposición y buena estabilidad térmica a las temperaturas típicas de tratamiento.
Aunque se puede poner un gran énfasis sobre estas propiedades durante el procedimiento de evaluación inicial, las propiedades mecánicas y los temas relativos a su facilidad de fabricación juegan un papel importante, incluso quizás un papel dominante, en la selección de un dieléctrico para su uso en la fabricación de semiconductores. Por ejemplo, las propiedades mecánicas tales como el pulido químico-mecánico (CMP) y las operaciones de envasado pueden dañar las estructuras dieléctricas blandas; por lo tanto las propiedades mecánicas y la facilidad de fabricación deben ser tenidas también en cuidadosa consideración cuando se selecciona un IMD.
Además, para muchos materiales de constante dieléctrica baja, se necesita típicamente un promotor de la adhesión para asegurar una adhesión eficaz del dieléctrico de baja k al substrato. Esto en si mismo es una preocupación puesto que muchos de los dieléctricos de baja k actualmente disponibles tales como los materiales orgánicos o de vidrio depositados por centrifugación son extremadamente sensibles a los defectos causados por la contaminación de partículas las cuales, a su vez, pueden dar lugar a la descomposición del dieléctrico bajo la polarización en campos eléctricos bajos. Como tales, los promotores de la adhesión conocidos en la técnica no se pueden emplear en los dieléctricos de baja k.
Las Patentes de EE.UU. Nº^{s} 4.950.583 y 4.732.858 de Brewer y colaboradores, describen un producto de promoción de la adhesión y los procedimientos para el tratamiento de un substrato integrado. Específicamente, Brewer y colaboradores describen el uso de un alcoxisilano para mejorar la adhesión de un foto-reserva a un substrato así como también la adición de un catalizador de activación al alcoxisilano para mejorar la unión en la interfase. Además, Brewer y colaboradores describen la adición de un polímero coadyuvante, tal como la metil celulosa, al alcoxisilano para mejorar la unión a las interfases. En algunos ejemplos, se recomienda el calentamiento del promotor de la adhesión (110-140ºC durante 15-30 minutos) para mejorar la adhesión.
La presente invención describe un procedimiento para adherir un IMD a un substrato o capa de interconexión para producir una excelente adhesión después de repetidos ciclos térmicos mientras que se mantienen las propiedades eléctricas del IMD (es decir, películas libre de defectos). El procedimiento implica la aplicación del promotor de la adhesión mediante centrifugación, calentamiento en horno para promover la reacción, enjuagado con un disolvente para separar el promotor de la adhesión sin reaccionar (para prevenir la formación de defectos de material en partículas en la capa de IMD subsiguiente) seguido del revestimiento de la capa de IMD. El procedimiento descrito por Brewer y colaboradores, daría lugar a una elevada concentración de defectos de material en partículas en el IMD lo que le convertiría en no fiable e ineficaz como un aislador.
La Patente de EE.UU. Nº 5.760.480 de You y colaboradores describe el uso de un promotor de la adhesión a base de silano que se puede aplicar entre el metal y la capa de dieléctrico o que se puede incorporar en la capa de dieléctrico. La presente invención, como se mencionó anteriormente, describe un procedimiento para adherir un IMD a un substrato o capa de interconexión para producir una excelente adhesión después de repetidos ciclos térmicos mientras que se mantienen las propiedades eléctricas del IMD (es decir, películas libres de defectos). You y sus colaboradores no describen un procedimiento o método para utilizar eficazmente un promotor de adhesión con un aislador dieléctrico depositado por centrifugación.
En vista de los inconvenientes mencionados anteriormente que se refieren a los dieléctricos de baja k, existe una necesidad de desarrollar un método en el cual se pueda usar un dieléctrico de baja k en el tratamiento del extremo posterior de la línea (BEOL) en el que el dieléctrico de baja k tiene una adhesión mejorada, una baja densidad de defectos y buenas propiedades eléctricas.
Descripción de la invención
La presente invención se refiere a un método de fabricación de un IC que incluye al menos un material dieléctrico de baja k en contacto con un substrato, en el que el dieléctrico de baja k exhibe una adhesión mejorada al substrato y está sustancialmente libre de defectos. Tal un IC se puede obtener en la presente invención mediante la utilización de etapas de tratamiento que incluyen la aplicación de una elevada concentración de un agente de copulación de silano a un substrato, así como también una etapa de calentamiento y una etapa de enjuagado. Se ha determinado de manera inesperada que cada una de estas etapas de tratamiento, las cuales se definirán en más detalle más adelante, son esenciales para proporcionar un IC que incluye un dieléctrico de baja k y sustancialmente libre de defectos que tiene propiedades de adhesión mejoradas así como también buenas propiedades eléctricas.
Específicamente, las etapas de tratamiento de la presente invención comprenden:
(a) aplicar un agente de copulación de silano que contiene al menos un grupo polimerizable a una superficie de un substrato de tal manera como para proporcionar un revestimiento sustancialmente uniforme de dicho agente de copulación de silano sobre dicho substrato;
(b) calentar dicho substrato que contiene dicho revestimiento de dicho agente de copulación de silano a una temperatura de aproximadamente 90ºC o superior para proporcionar una capa superficial modificada a dicho substrato que contiene enlaces Si-O, teniendo dicha capa superficial modificada un ángulo de contacto con el agua superior que un substrato no calentado que contiene un revestimiento de dicho agente de copulación de silano;
(c) enjuagar dicho substrato calentado con un disolvente adecuado que es eficaz para separar cualquier agente de copulación de silano sin reaccionar para proporcionar una superficie modificada que está sustancialmente libre de materia en partículas; y
(d) aplicar un material dieléctrico a dicha superficie enjuagada que contiene dichos enlaces Si-O.
El agente de copulación de silano empleado en la presente invención sirve como un promotor de la adhesión para el material dieléctrico sin dar lugar a cualquier formación significativa de defectos en el mismo. Además, mediante el empleo del agente de copulación de silano de la presente invención, es posible aplicar un dieléctrico de baja k que tiene una constante dieléctrica relativa de aproximadamente 3,8 o inferior en la etapa (d) anterior. Esto permite la formación de una estructura de interconexión que tiene un dieléctrico de baja k y sustancialmente libre de defectos como un dieléctrico intercapa o intra-capa.
Breve descripción de la invención
La invención se describirá ahora, por vía de ejemplo sólo, con referencia a los dibujos que se acompañan, en los cuales:
Las Figuras 1-4 son vistas ilustradas que ilustran las etapas básicas de tratamiento que se emplean en la presente invención en la formación de un IC que incluye un dieléctrico de baja k y sustancialmente libre de defectos que tiene propiedades adhesivas mejoradas asociadas con el mismo.
Descripción detallada de la invención
Se hace referencia en primer lugar a la Figura 1 la cual ilustra una estructura que se forma después de efectuar la primera etapa de la presente invención, es decir, después de aplicar un agente de copulación de silano sobre una superficie de un substrato. Específicamente, la estructura mostrada en la Figura 1 comprende el substrato 10 que tiene un revestimiento 12 comprendido por un agente de copulación de silano formado sobre el mismo.
El substrato 10 que se emplea en la presente invención puede ser un material semiconductor que contiene Si tal como Si, SiGe, y aisladores revestidos con silicio; un metal conductor tal como Cu, Al, W, Pt, Ag, Au y aleaciones o multicapas de los mismos; un material barrera de cobre tal como nitruro de silicio o un material de carburo de silicio amorfo que puede (o no puede) contener también nitrógeno; o uno de los niveles de interconexión de una estructura de interconexión. Cuando el substrato 10 es un nivel de inter-conexión, el sustrato puede estar compuesto de cualquier material dieléctrico inorgánico convencional, por ejemplo, SiO_{2} u óxido tipo perovskita, u orgánico, por ejemplo poliimida, y él puede contener líneas o vías de metal conductor en el mismo. Por razones de claridad, el substrato 10 no muestra la presencia de las líneas o vías del metal conductor, pero no obstante, el substrato puede contener las mismas.
Cuando el substrato 10 es un nivel de interconexión de una estructura de IC, se fabrica usando técnicas convencionales, que incluyen damasceno, damasceno doble y sin damasceno tales como los procedimientos de mordentado del metal que son bien conocidos por las personas especializadas en la técnica. Puesto que la fabricación de las estructuras de interconexión se conoce bien y no es crítica en la presente invención, no se proporciona en la presente invención un tratamiento en detalle con respecto a la misma.
La expresión agente de "copulación de silano" se usa en la presente invención para denotar cualquier material que contiene silano que tiene al menos un grupo polimerizable en el mismo que puede servir como un promotor de la adhesión para un material dieléctrico de baja k posterior. Específicamente, el agente de copulación de silano empleado en la presente invención es un alcoxisilano que tiene la fórmula siguiente:
X --- 
\melm{\delm{\para}{R ^{2}  _{b} }}{S}{\uelm{\para}{R ^{1}  _{a} }}
i --- (OR^{3})_{y}
en la que X es un grupo polimerizable capaz de experimentar una reacción de Diels-Alder o una reacción por radicales libres y se selecciona de alquenos, norborenilenos, vinilos y alquinos; R^{1} y R^{2} son el mismo o diferentes y son H, alquilo, alcoxi, éster de alquilo, alquenilo, alquinilo, arilo, o cicloalquilo; R^{3} es alquilo o un radical -C(O)R^{4} en el que R^{4} es alquilo; a y b son el mismo o diferentes y son 0, 1 ó 2, e y es desde 1-3, con la condición de que la suma de a + b + c sea 3.
Se pueden emplear en la presente invención diversos alcoxisilanos, tales como el viniltrialcoxisilano, aliltri-alcoxisilano, vinildifenilalcoxisilano, norboreniltrialcoxisilano, y triviniltrialcoxisilano. Algunos ejemplos específicos incluyen el viniltriacetoxisilano, viniltrimetoxisilano, viniltrietoxisilano, aliltrimetoxisilano, vinildifeniletoxisilano, norboreniltrietoxisilano y triviniltrietoxisilano. De los diversos alcoxisilanos que se pueden emplear en la presente invención, se prefieren los viniltrialcoxisilanos, tales como el viniltriacetoxisilano, el viniltrimetoxisilano y el vinildifeniletoxisilano. De estos viniltrialcoxisilanos, el viniltriacetoxisilano es el más particularmente preferido.
Con independencia de qué agente de copulación de silano se emplee en la presente invención, se requiere en la presente invención que el agente de copulación de silano se aplique en una cantidad tal como para obtener un revestimiento sustancialmente uniforme del agente de copulación de silano sobre la superficie del substrato. Mediante la expresión "sustancialmente uniforme" se quiere significar que el agente de copulación de silano se aplique de tal manera que se obtenga un revestimiento continuo de agente de copulación de silano sobre el substrato sin ninguna discontinuidad en el mismo.
Para obtener el revestimiento sustancialmente uniforme de agente de copulación de silano sobre la superficie del substrato 10, se usa una disolución concentrada del agente de copulación de silano. El término "concentrada" según se usa en la presente invención denota una disolución de agente de copulación de silano, en la que el agente de copulación de silano está presente en una concentración de 0,10% ó más elevada, prefiriéndose más altamente una concentración desde 0,2% a 5%. La concentración la más preferida es del 2,5%. Típicamente, se usa un disolvente orgánico para diluir el promotor de la adhesión de alcoxisilano. Los ejemplos de dichos disolventes incluyen: acetato del éter monometílico del propilen glicol, éter monometílico del propilen glicol, alcohol y ciclohexano. Sin embargo, en algunos casos se puede usar agua como el disolvente de dilución.
El agente de copulación de silano se puede aplicar al substrato usando cualquier medio convencional bien conocido por las personas especializadas en la técnica incluyendo, pero no limitados a, revestimiento por centrifugación, revestimiento por pulverización, revestimiento por inmersión, aplicación con brocha, evaporación, disolución, y otros medios que sean capaces de formar un revestimiento sustancialmente uniforme del agente de copulación de silano sobre el substrato.
De acuerdo con la siguiente etapa de la presente invención, la estructura mostrada en la Figura 1 se calienta, es decir, se trata en horno, a una temperatura de 90ºC o superior durante un período de tiempo de 10 a 300 segundos, y lo más preferiblemente de 120 segundos, para obtener una capa superficial 14 sobre el substrato 10 que contiene enlaces Si-O sobre la misma, véase la Figura 2. Específicamente, la capa superficial forma el acoplamiento siguiente:
Substrato-O-Si-X
en la que X es según se definió anteriormente.
Específicamente, esta etapa de calentamiento se realiza a una temperatura de 90ºC a 200ºC durante un período de tiempo de 10 a 300 segundos. Además, esta etapa de calentamiento que forma un revestimiento sobre la superficie del substrato que tiene enlaces Si-O se realiza típicamente en una atmósfera de gas inerte tal como Ar, He, N_{2} o mezclas de los mismos.
Después de la etapa de calentamiento descrita anteriormente, la estructura mostrada en la Figura 2 se somete a una etapa de enjuagado que es eficaz para separar cualquier agente de copulación de silano sin reaccionar residual de la estructura dejando sólo una estructura en la que el substrato 10 tiene un revestimiento 14 de Si-O sobre el mismo, véase la Figura 3.
Específicamente, la etapa de enjuagado de la presente invención se realiza usando un disolvente adecuado tal como el acetato del éter monometílico del propilen glicol (PGM-EA) que es capaz de separar el agente de copulación de silano de la estructura sin separar cualquier porción sustancial del revestimiento 14 de Si-O. La etapa de enjuagado se realiza típicamente a una temperatura de 19-26ºC, pero se pueden emplear temperaturas elevadas de hasta 45ºC.
Después de la etapa de enjuagado, se puede utilizar una etapa opcional de tratamiento en horno posterior usando las mismas o diferentes condiciones que se mencionaron anteriormente.
A continuación, y como se muestra en la Figura 4, se forma un material dieléctrico 16 que tiene una constante dieléctrica de 3,8 ó inferior, es decir, un dieléctrico de baja k, sobre la superficie 14 de Si-O tratada de substrato 10. El dieléctrico de baja k se forma sobre la superficie 14 de Si-O tratada del substrato mediante la utilización de cualquier procedimiento de deposición convencional que incluye, pero no se limita a: revestimiento por centrifugación, deposición química en disolución, deposición química en fase de vapor (CVD), CVD asistida por plasma, evaporación, revestimiento por inmersión y otros procedimientos de deposición semejantes que sean capaces de formar una capa de dieléctrico de baja k sobre una estructura.
Los dieléctricos de baja k adecuados que se pueden emplear en la presente invención incluyen, pero no se limitan a: éteres de poliarileno, éteres de poliarileno termoestables, resinas termoestables aromáticas tales como el SiLK® (dieléctrico semiconductor de The Dow Chemical Company); poliimidas; polímeros que contienen Si tales como los hidrogenosilsesquioxanos y los compuestos orgánicos de silsesquioxanos; benzociclobutenos; polinorboranos; copolímeros de parileno; parileno-F; polinaftaleno; politetra-fluoronaftaleno; poli(octafluoro-bis-benzociclobuteno); Telfon-AF; carbono amorfo fluorado; Xerogeles y sílice nano-porosa.
Una descripción de cada uno de los dieléctricos de baja k anteriores, se encuentra en los artículos siguientes que se publicaron en el MRS Bulletin, Octubre de 1997, volumen 22, Nº 10:
(i) T-M Lu, y colaboradores, "Vapor Deposition of Low Dielectric Constant Polymeric Films", páginas 28-31;
(ii) Nigel P Hacker, "Organic and Inorganic Spin-On Polymers for Low Dielectric Constant Applications" páginas 33-38;
(iii) Changming Jin, y colaboradores "Nanoporous Silica as an Ultralow-k Dielectric", páginas 39-42; y
(iv) Kazuhiko Endo, "Fluorinated Amorphous Carbon as a Low Dielectric Constant Interlayer Dielectric", páginas 55-58.
Algunos dieléctricos de baja k altamente preferidos que se emplean en la presente invención incluyen: metilsilsesquixoano (MSSQ); hidridosilsesquixoano y SiLK®.
Las etapas de tratamiento anteriores se pueden repetir cualquier número de veces para proporcionar una estructura de interconexión multi-nivel que incluye materiales de baja constante dieléctrica y sustancialmente libre de defectos que tienen una buena adhesión y buenas propiedades eléctricas.
Se debe advertir que las diversas etapas del tratamiento mencionadas anteriormente son críticas en la obtención de un material de constante dieléctrica baja y sustancialmente libre de defectos que tiene una buena adhesión y buenas propiedades eléctricas asociadas con el mismo. Si se omiten una o más de las etapas de tratamiento descritas anteriormente, la capa dieléctrica puede carecer de una buena adhesión, puede tener un grado elevado de densidad de defectos y/o ella puede tener malas propiedades eléctricas asociadas con la misma.
Los siguientes ejemplos se proporcionan para ilustrar algunas de las ventajas que se pueden obtener utilizando el método de la presente invención y muestran la importancia de las etapas de tratamiento de la invención en la obtención de un material de baja constante dieléctrica y sustancialmente libre de defectos que tiene una buena adhesión y buenas propiedades eléctricas.
Ejemplos Ejemplo 1
Se prepararon tres disoluciones de un promotor de la adhesión y se evaluaron para determinar su capacidad para su unión a un substrato que contiene silicio (es decir, para formar un enlace covalente Si-O con un substrato). El substrato elegido era una oblea de silicio sin revestir de 20,3 cm. (tipo n) con un revestimiento fino original de óxido (15 \ring{A}) (1,5 nm). Las tres disoluciones comprendían: (1) una disolución del 0,1% de 3-aminopropiltrimetoxisilano en alcohol-éter monometílico del propilen glicol, (2) una disolución del 1,0% de viniltriacetoxisilano en acetato del éter monometílico del propilen glicol (PGMEA), y (3) una disolución del 2,5% de viniltriacetoxisilano en PGMEA. Cada disolución contenía 1 equivalente-mol de agua para hidrolizar parcialmente el alcoxisilano (es decir, 3 equivalentes-mol darían lugar a la hidrólisis completa).
Las disoluciones del promotor de la adhesión se depositaron por centrifugación sobre los substratos de silicio de 20,3 cm. Se prepararon dos conjuntos de obleas con obleas múltiples en cada régimen de producción, así los valores de la Tabla 1 representan un valor medio. El primer conjunto de obleas recibió el flujo de tratamiento siguiente: aplicar mediante centrifugación el promotor de la adhesión(centrifugación a sequedad), determinación del espesor, tratamiento en horno a 100ºC durante 60 segundos, enjuagado con PGMEA, volver a determinar el espesor y evaluar el ángulo de contacto con el agua sobre la superficie de la oblea (ángulo de contacto al avance). El segundo conjunto de obleas recibió el flujo de tratamiento siguiente: aplicar mediante centrifugación el promotor de la adhesión (centrifugación a sequedad), determinación del espesor, SIN TRATAMIENTO EN HORNO, enjuagado con PGMEA, volver a determinar el espesor y evaluar el ángulo de contacto con el agua sobre la superficie de la oblea (ángulo de contacto al avance).
Los resultados del experimento se muestran a continuación.
\vskip1.000000\baselineskip
TABLA 1
Muestra/Tratamiento \begin{minipage}[t]{70mm} Aplicar centrifugación, determinar el espesor, TRATAMIENTO EN HORNO, enjuagado, volver a determinar el espesor y evaluar el ángulo de contacto \end{minipage} \begin{minipage}[t]{47mm} Aplicar centrifugación, determinar el espesor, SIN TRATAMIENTO EN HORNO, enjuagado, volver a determinar el espesor y evaluar el ángulo de contacto \end{minipage}
Disolución del 0,1% de Espesor inicial = 15,7 \ring{A} (1,57 nm). Espesor inicial = 15,7 \ring{A} (1,5 nm).
3-aminopropil-trimetoxisilano Espesor después del enjuagado = 17,1 \ring{A} (1,71 nm). Espesor final = 3,9 \ring{A} (0,39 nm).
Ángulo de contacto = 38 grados Ángulo de contacto = 26 grados
Disolución del 1,0% de Espesor inicial = 37,0 \ring{A} (3,7 nm). Espesor inicial = 37,0 \ring{A} (3,7 nm).
viniltriacetoxisilano Espesor final = 2,1 \ring{A} (0,21 nm). Espesor final = 1,4 \ring{A} (0,14 nm).
Ángulo de contacto = 65 grados Ángulo de contacto = 11 grados
Disolución del 2,5% de Espesor inicial = 123 \ring{A} (12,3 nm). Espesor inicial = 123 \ring{A} (12,3 nm).
viniltriacetoxisilano Espesor final = 5,1 \ring{A} (0,51 nm). Espesor final = 1,5 \ring{A} (0,15 nm).
Ángulo de contacto = 65 grados Ángulo de contacto = 9 grados 
\vskip1.000000\baselineskip
Los resultados de la Tabla 1 muestran una comparación entre un promotor de la adhesión de aminopropiltrimetoxi-silano (APS) y un promotor de la adhesión de viniltriace-toxisilano (VTAS) en dos concentraciones diferentes. El promotor de la adhesión de APS proporciona un espesor del revestimiento de 15,7 \ring{A} (1,57 nm) según se mide mediante un Optiprobe Instrument. El espesor total permanece si la muestra se somete s un tratamiento en horno y de enjuagado, y sin embargo se separa una cantidad sustancial si se elimina la etapa de tratamiento en horno. La retención del espesor indica que el promotor de la adhesión es muy reactivo.
El análisis del promotor de la adhesión de los VTAS (viniltriacetoxisilano) en dos concentraciones diferentes revela que este sistema no posee el mismo nivel de reactividad. El espesor teórico para un promotor de la adhesión monocapa es de aproximadamente de 5 \ring{A} (0,5 nm). La evaluación de los resultados en la Tabla 1 indica que se puede conseguir una monocapa de promotor de la adhesión con una disolución concentrada (concentrada con respecto a los promotores de la adhesión tradicionales), una etapa intermedia de tratamiento en horno y de enjuagado. La eliminación del tratamiento en horno da lugar a la separación casi completa del promotor de la adhesión con independencia de la concentración del promotor de la adhesión. Y si la concentración no es suficiente elevada (> 2% para este sistema), no se consigue el cubrimiento completo del promotor de la adhesión y no se obtiene una
monocapa.
Todos los promotores de la adhesión anteriores se unen covalentemente con las funcionalidades de hidroxilo sobre la superficie del substrato y cambian las propiedades superficiales de la superficie de la oblea. El ángulo de contacto con agua inicial del substrato de silicio sin revestir con la capa de óxido original es de 6 grados. La evaluación de la Tabla 1 indica que la superficie esta modificada sustancialmente excepto en el promotor de la adhesión de los VTAS sin un procedimiento de tratamiento en horno. Esto indica que el tratamiento en horno es crítico en la modificación de las propiedades superficiales de la superficie de la oblea.
Ejemplo 2
La materia extraña (FM) (es decir, la materia en partículas) degrada significativamente las propiedades eléctricas de los IMD especialmente en los ensayos de fiabilidad tales como la descomposición del dieléctrico dependiente del tiempo (TDDB), la estanqueidad línea a línea, etc. Se efectuó un experimento para determinar la influencia del promotor de la adhesión sobre la cantidad de materia extraña en las películas de dieléctrico inter-metales (IMD). El dieléctrico semiconductor SiLK® se revistió por centrifugación sobre substratos de silicio con el tratamiento del promotor de la adhesión descrito en la segunda columna de la Tabla 1 en el Ejemplo 1. Todas las muestras se habían sometido el tratamiento en horno a 100ºC, sin embargo con y sin el tratamiento de enjuagado con PGMEA. Los resultados se muestran en la Tabla 2 a continuación.
\vskip1.000000\baselineskip
TABLA 2
Muestra/Tratamiento \begin{minipage}[t]{55mm} Número de defectos de FM en SiLK\registrado con el tratamiento del promotor de la adhesión SOMETIDO A UN ENJUAGADO CON PGMEA \end{minipage} \begin{minipage}[t]{55mm} Número de defectos de FM en SiLK\registrado con el tratamiento del promotor de la adhesión NO SOMETIDO A UN ENJUAGADO CON PGMEA \end{minipage}
Disolución del 1% de FM < 10 FM > 3000
viniltriacetoxisilano
Disolución del 2,5% de FM < 10 FM > 2800
viniltriacetoxisilano 
\vskip1.000000\baselineskip
Los resultados de la Tabla 2 indican que el enjuagado con PGMEA con los promotores de la adhesión VTAS es esencial en la reducción de los defectos de FM en las capas de los IMD (tales como SiLK®).
Ejemplo 3
Se efectuaron experimentos de adhesión usando los tres promotores de la adhesión descritos en la segunda columna de la Tabla 1 con el dieléctrico semiconductor SiLK® de The Dow Chemical Company. Se efectuaron dos ensayos de la adhesión diferentes; un ensayo modificado de separación por elevación del borde (MELT) para evaluar la tenacidad a la fractura y un ensayo de despegue a 90 grados. La adhesión se evaluó después de un procedimiento de curado único y después de seis procedimientos de curado adicionales (T6) para simular los efectos de los procedimientos múltiples de curado térmico en una estructura de integración multi-nivel. El SiLK® se curó a 385ºC en todos los casos. Los resultados se muestran en la Tabla 3.
\vskip1.000000\baselineskip
TABLA 3
Muestra Valor de K Valor de K Resistencia al Resistencia al
(MPam^{-1/2}) (MPam^{-1/2}) despegue (g/mm) despegue (g/mm)
Tal como se cura T6 Tal como se cura T6
0,1% de APS 0,44 0,3 18 7
1,0% de VTAS 0,48 0,39 18 13
2,5% de VTAS 0,56 0,42 24 21 
\vskip1.000000\baselineskip
Los resultados de la Tabla 3 indican que el promotor de la adhesión de 2,5% de VTAS es superior para SiLK® con un curado y después de un procedimiento de seis tratamientos de curado simulados adicionales (T6). El promotor de la adhesión de APS que es un sistema basado en una amina no está unido covalentemente con el SiLK® y así posee las peores propiedades adhesivas. El promotor de la adhesión de 1% de VTAS exhibe una reducción significativa de la adhesión a T6 debido al mal cubrimiento del promotor de la adhesión.

Claims (22)

1. Un método de fabricación de un circuito integrado que comprende las etapas de:
(a) aplicar un agente de copulación de silano que contiene al menos un grupo polimerizable a una superficie de un substrato (10) de tal manera como para proporcionar un revestimiento sustancialmente uniforme (12) de dicho agente de copulación de silano sobre dicho substrato;
(b) calentar dicho substrato que contiene dicho revestimiento de dicho agente de copulación de silano a una temperatura de 90ºC o superior para proporcionar una capa superficial modificada (14) a dicho substrato que contiene enlaces Si-O;
(c) enjuagar dicho substrato calentado con un disolvente adecuado que es eficaz para separar cualquier agente de copulación de silano sin reaccionar; y
(d) aplicar un material dieléctrico (16) a dicha superficie enjuagada que contiene dichos enlaces Si-O.
2. Un método de acuerdo con la reivindicación 1, en el que dicho substrato (10) es un substrato que contiene Si, un metal conductor, un dieléctrico barrera del metal o una capa dieléctrica inter-nivel de un IC que tiene líneas y vías metálicas formadas en la misma.
3. Un método de acuerdo con la reivindicación 1, en el que dicho agente de copulación de silano es cualquier compuesto que contiene silano que tiene al menos un grupo polimerizable en el mismo.
4. Un método de acuerdo con la reivindicación 3, en el que dicho agente de copulación de silano es un compuesto que tiene la fórmula:
X --- 
\melm{\delm{\para}{R ^{2}  _{b} }}{S}{\uelm{\para}{R ^{1}  _{a} }}
i --- (OR^{3})_{y}
en la que X es un grupo polimerizable seleccionado de alquenos, vinilo y alquinos; R^{1} y R^{2} son el mismo o diferentes y son H, alquilo, alcoxi, éster de alquilo, alquenilo, alquinilo, arilo, o cicloalquilo; R^{3} es alquilo o un radical -C(O)R^{4} en la que R^{4} es alquilo; a y b son el mismo o diferentes y son 0, 1 ó 2, e y es desde 1-3, con la condición de que la suma de a + b + c sea 3.
5. Un método de acuerdo con la reivindicación 4, en el que dicho agente de copulación de silano es un alcoxi-silano.
6. Un método de acuerdo con la reivindicación 5, en el que dicho alcoxisilano se selecciona del grupo que consiste en viniltriacetoxisilano, viniltrimetoxisilano, viniltrietoxisilano, aliltrimetoxisilano, vinildifeniletoxisilano, norboreniltrietoxisilano y triviniltrietoxisilano.
7. Un método de acuerdo con la reivindicación 1, en el que dicho agente de copulación de silano es viniltriacetoxisilano.
8. Un método de acuerdo con la reivindicación 1, en el que dicho agente de copulación de silano se aplica como una disolución concentrada.
9. Un método de acuerdo con la reivindicación 8, en el que dicho agente de copulación de silano está presente en dicha disolución concentrada en una concentración de 0,10% ó superior.
10. Un método de acuerdo con la reivindicación 9, en el que dicho agente de copulación de silano está presente en una concentración desde 0,2% a 5,0%.
11. Un método de acuerdo con la reivindicación 10, en el que dicho agente de copulación de silano está presente en una concentración de 2,5%.
12. Un método de acuerdo con la reivindicación 1, en el que dicho agente de copulación de silano se aplica al substrato mediante deposición por centrifugación, revestimiento por pulverización, revestimiento por inmersión, aplicación con brocha, evaporación, o disolución.
13. Un método de acuerdo con la reivindicación 1, en el que la etapa (b) se realiza durante un período de tiempo de 10 segundos o superior.
14. Un método de acuerdo con la reivindicación 1, en el que la etapa (b) se realiza a una temperatura de 90ºC a 200ºC durante un período de tiempo desde 10 a 300 segundos.
15. Un método de acuerdo con la reivindicación 1, en el que la etapa (b) se realiza en una atmósfera de gas inerte.
16. Un método de acuerdo con la reivindicación 1, en el que dicho disolvente en la etapa (c) es el acetato del éter monometílico del propilen glicol.
17. Un método de acuerdo con la reivindicación 1, en el que se efectúa una etapa adicional de tratamiento en horno después de la etapa (c), pero con anterioridad a la etapa (d).
18. Un método de acuerdo con la reivindicación 1, en el que dicho material dieléctrico (16) tiene una constante dieléctrica de 3,8 ó inferior.
19. Un método de acuerdo con la reivindicación 1, en el que la etapa (d) incluye un revestimiento por centrifugación, deposición química en disolución, deposición química en fase de vapor (CVD), CVD asistida por plasma, evaporación, y el revestimiento por inmersión.
20. Un método de acuerdo con la reivindicación 16, en el que dicho material dieléctrico (16) es una poliimida; un polímero que contiene Si; un benzociclobuteno; un polinorborano; un éter de poliarileno, un éter de poliarileno termoestable; una resina termoestable aromática; un copolímero de parileno; parileno-F; polinaftaleno; politetrafluo-ronaftaleno; poli(octafluoro-bis-benzociclobuteno); Telfon-AF; carbono amorfo fluorado; unos Xerogeles o una sílice nanoporosa.
21. Un método de acuerdo con la reivindicación 20, en el que dicho material dieléctrico (16) es metilsilsesquixoano (MSSQ), hidridosilsesquixoano o una resina termoestable aromática.
22. Un método de acuerdo con la reivindicación 1, en el que las etapas de tratamiento (a)-(d) se repiten cualquier número de veces para proporcionar una estructura de interconexión multi-nivel.
ES02721047T 2001-02-21 2002-02-19 Metodo de fabricacion de peliculas dielectricas de inter-nivel de baja constante dielectrica para interconexiones de beol con adhesion mejorada y densidad de defectos baja. Expired - Lifetime ES2262797T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/789,422 US6455443B1 (en) 2001-02-21 2001-02-21 Method of fabricating low-dielectric constant interlevel dielectric films for BEOL interconnects with enhanced adhesion and low-defect density
US789422 2001-02-21

Publications (1)

Publication Number Publication Date
ES2262797T3 true ES2262797T3 (es) 2006-12-01

Family

ID=25147596

Family Applications (1)

Application Number Title Priority Date Filing Date
ES02721047T Expired - Lifetime ES2262797T3 (es) 2001-02-21 2002-02-19 Metodo de fabricacion de peliculas dielectricas de inter-nivel de baja constante dielectrica para interconexiones de beol con adhesion mejorada y densidad de defectos baja.

Country Status (12)

Country Link
US (1) US6455443B1 (es)
EP (1) EP1390972B1 (es)
JP (1) JP3759108B2 (es)
KR (1) KR100516534B1 (es)
CN (1) CN1251312C (es)
AT (1) ATE333144T1 (es)
DE (1) DE60213086T2 (es)
ES (1) ES2262797T3 (es)
IL (1) IL157506A (es)
IN (1) IN2003DE01322A (es)
TW (1) TW561551B (es)
WO (1) WO2002069381A2 (es)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6685983B2 (en) * 2001-03-14 2004-02-03 International Business Machines Corporation Defect-free dielectric coatings and preparation thereof using polymeric nitrogenous porogens
US6716771B2 (en) * 2002-04-09 2004-04-06 Intel Corporation Method for post-CMP conversion of a hydrophobic surface of a low-k dielectric layer to a hydrophilic surface
WO2004053205A2 (en) * 2002-07-22 2004-06-24 Massachusetts Institute Of Technolgoy Porous material formation by chemical vapor deposition onto colloidal crystal templates
US6974762B2 (en) * 2002-08-01 2005-12-13 Intel Corporation Adhesion of carbon doped oxides by silanization
JP2004274020A (ja) * 2002-09-24 2004-09-30 Rohm & Haas Electronic Materials Llc 電子デバイス製造
US7005390B2 (en) * 2002-10-09 2006-02-28 Intel Corporation Replenishment of surface carbon and surface passivation of low-k porous silicon-based dielectric materials
US20040137243A1 (en) * 2002-10-21 2004-07-15 Massachusetts Institute Of Technology Chemical vapor deposition of organosilicate thin films
US7248062B1 (en) 2002-11-04 2007-07-24 Kla-Tencor Technologies Corp. Contactless charge measurement of product wafers and control of corona generation and deposition
KR20040051097A (ko) * 2002-12-11 2004-06-18 패럴린코리아(주) 패럴린(parylene) 고분자 코팅의 접착력을 증진시키는전처리 방법 및 이를 응용한 장치
CN100334695C (zh) * 2003-01-02 2007-08-29 上海华虹（集团）有限公司 一种含硅低介电常数材料炉子固化工艺
TW200421483A (en) * 2003-03-17 2004-10-16 Semiconductor Leading Edge Tec Semiconductor device and method of manufacturing the same
US7164197B2 (en) * 2003-06-19 2007-01-16 3M Innovative Properties Company Dielectric composite material
US6825561B1 (en) 2003-06-19 2004-11-30 International Business Machines Corporation Structure and method for eliminating time dependent dielectric breakdown failure of low-k material
JP4106438B2 (ja) * 2003-06-20 2008-06-25 独立行政法人産業技術総合研究所 多層微細配線インターポーザおよびその製造方法
US6992003B2 (en) * 2003-09-11 2006-01-31 Freescale Semiconductor, Inc. Integration of ultra low K dielectric in a semiconductor fabrication process
US7056840B2 (en) * 2003-09-30 2006-06-06 International Business Machines Corp. Direct photo-patterning of nanoporous organosilicates, and method of use
US6903004B1 (en) 2003-12-16 2005-06-07 Freescale Semiconductor, Inc. Method of making a semiconductor device having a low K dielectric
US7309395B2 (en) * 2004-03-31 2007-12-18 Dielectric Systems, Inc. System for forming composite polymer dielectric film
US6962871B2 (en) * 2004-03-31 2005-11-08 Dielectric Systems, Inc. Composite polymer dielectric film
US7094661B2 (en) * 2004-03-31 2006-08-22 Dielectric Systems, Inc. Single and dual damascene techniques utilizing composite polymer dielectric film
US20060046044A1 (en) * 2004-08-24 2006-03-02 Lee Chung J Porous composite polymer dielectric film
AU2005314077B2 (en) * 2004-12-07 2010-08-05 Multi-Fineline Electronix, Inc. Miniature circuitry and inductive components and methods for manufacturing same
US20060128163A1 (en) * 2004-12-14 2006-06-15 International Business Machines Corporation Surface treatment of post-rie-damaged p-osg and other damaged materials
US7446055B2 (en) * 2005-03-17 2008-11-04 Air Products And Chemicals, Inc. Aerosol misted deposition of low dielectric organosilicate films
US20060275547A1 (en) * 2005-06-01 2006-12-07 Lee Chung J Vapor Phase Deposition System and Method
US20060275616A1 (en) * 2005-06-03 2006-12-07 Clough Robert S Silane-based coupling agent
EP1922739A1 (en) * 2005-08-19 2008-05-21 Avx Limited Solid state capacitors and method of manufacturing them
US7893703B2 (en) * 2005-08-19 2011-02-22 Kla-Tencor Technologies Corp. Systems and methods for controlling deposition of a charge on a wafer for measurement of one or more electrical properties of the wafer
GB0517952D0 (en) * 2005-09-02 2005-10-12 Avx Ltd Method of forming anode bodies for solid state capacitors
JP4616154B2 (ja) * 2005-11-14 2011-01-19 富士通株式会社 半導体装置の製造方法
US7851138B2 (en) * 2007-07-19 2010-12-14 Hitachi Global Storage Technologies, Netherlands, B.V. Patterning a surface comprising silicon and carbon
US7760487B2 (en) * 2007-10-22 2010-07-20 Avx Corporation Doped ceramic powder for use in forming capacitor anodes
US7852615B2 (en) * 2008-01-22 2010-12-14 Avx Corporation Electrolytic capacitor anode treated with an organometallic compound
US7760488B2 (en) * 2008-01-22 2010-07-20 Avx Corporation Sintered anode pellet treated with a surfactant for use in an electrolytic capacitor
US7768773B2 (en) * 2008-01-22 2010-08-03 Avx Corporation Sintered anode pellet etched with an organic acid for use in an electrolytic capacitor
US20110204382A1 (en) * 2008-05-08 2011-08-25 Base Se Layered structures comprising silicon carbide layers, a process for their manufacture and their use
US8203827B2 (en) * 2009-02-20 2012-06-19 Avx Corporation Anode for a solid electrolytic capacitor containing a non-metallic surface treatment
CN102487057B (zh) * 2010-12-03 2014-03-12 中芯国际集成电路制造(北京)有限公司 金属前介质层及其制造方法
TWI445626B (zh) * 2011-03-18 2014-07-21 Eternal Chemical Co Ltd 製造軟性元件的方法
CN103367107B (zh) * 2012-04-09 2016-04-20 中芯国际集成电路制造(上海)有限公司 改善表面结合力的方法
TWI504514B (zh) * 2012-12-11 2015-10-21 Ind Tech Res Inst 層疊結構、其製造方法及發光裝置
DE112014001822T5 (de) * 2013-04-04 2015-12-24 Fuji Electric Co., Ltd. Verfahren zum Fertigen einer Halbleitervorrichtung
US9159556B2 (en) 2013-09-09 2015-10-13 GlobalFoundries, Inc. Alleviation of the corrosion pitting of chip pads
US9806132B2 (en) * 2013-11-22 2017-10-31 General Electric Company Organic X-ray detector with barrier layer
CN105418926B (zh) * 2014-09-12 2018-07-13 中国科学院上海高等研究院 一种含氟萘乙基硅树脂及其制备方法和应用
JP6540361B2 (ja) 2015-08-18 2019-07-10 富士通株式会社 半導体装置及びその製造方法
US9799593B1 (en) * 2016-04-01 2017-10-24 Intel Corporation Semiconductor package substrate having an interfacial layer
US10468243B2 (en) * 2017-11-22 2019-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor device and method of cleaning substrate
CN110965045A (zh) * 2018-09-29 2020-04-07 南京理工大学 一种利用Parylene微纳米薄膜对薄壁聚能切割索进行防护的方法
US11500290B2 (en) * 2018-11-13 2022-11-15 International Business Machines Corporation Adhesion promoters
CN110606970A (zh) * 2019-09-30 2019-12-24 福州大学 一种提升涂层与塑料粘结力的塑料表面预处理方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2193864B1 (es) * 1972-07-31 1974-12-27 Rhone Poulenc Sa
JPH0791509B2 (ja) * 1985-12-17 1995-10-04 住友化学工業株式会社 半導体用絶縁膜形成塗布液
US4950583A (en) * 1986-09-17 1990-08-21 Brewer Science Inc. Adhesion promoting product and process for treating an integrated circuit substrate therewith
US4732858A (en) * 1986-09-17 1988-03-22 Brewer Science, Inc. Adhesion promoting product and process for treating an integrated circuit substrate
EP0749500B1 (en) * 1994-10-18 1998-05-27 Koninklijke Philips Electronics N.V. Method of manufacturing a thin silicon-oxide layer
US5760480A (en) * 1995-09-20 1998-06-02 Advanced Micro Devics, Inc. Low RC interconnection
JPH09143420A (ja) * 1995-09-21 1997-06-03 Asahi Glass Co Ltd 低誘電率樹脂組成物
US6071830A (en) * 1996-04-17 2000-06-06 Sony Corporation Method of forming insulating film
US5989998A (en) * 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film

Also Published As

Publication number Publication date
IL157506A (en) 2007-06-03
JP3759108B2 (ja) 2006-03-22
EP1390972B1 (en) 2006-07-12
KR20030071841A (ko) 2003-09-06
US6455443B1 (en) 2002-09-24
IN2003DE01322A (es) 2005-05-27
DE60213086T2 (de) 2006-12-28
KR100516534B1 (ko) 2005-09-22
CN1251312C (zh) 2006-04-12
ATE333144T1 (de) 2006-08-15
US20020160600A1 (en) 2002-10-31
IL157506A0 (en) 2004-03-28
CN1550036A (zh) 2004-11-24
EP1390972A2 (en) 2004-02-25
WO2002069381A2 (en) 2002-09-06
DE60213086D1 (de) 2006-08-24
TW561551B (en) 2003-11-11
JP2004532514A (ja) 2004-10-21
WO2002069381A3 (en) 2003-12-18

Similar Documents

Publication Publication Date Title
ES2262797T3 (es) Metodo de fabricacion de peliculas dielectricas de inter-nivel de baja constante dielectrica para interconexiones de beol con adhesion mejorada y densidad de defectos baja.
US7687913B2 (en) Recovery of hydrophobicity of low-k and ultra low-k organosilicate films used as inter metal dielectrics
JP4546094B2 (ja) デュアルダマシン配線をパターン形成する三層マスキングアーキテクチャ
US7253105B2 (en) Reliable BEOL integration process with direct CMP of porous SiCOH dielectric
US20080166870A1 (en) Fabrication of Interconnect Structures
JP4594988B2 (ja) 金属間誘電体として用いられる低ｋ及び超低ｋの有機シリケート膜の疎水性の回復
KR101040687B1 (ko) 손상된 유전체 물질 및 막의 보상 및 회복
US20090042338A1 (en) Capping Coating for 3D Integration Applications
US20030134495A1 (en) Integration scheme for advanced BEOL metallization including low-k cap layer and method thereof
KR101413803B1 (ko) 구리의 전자-이동 저항성을 고양하기 위한 코팅 방법
US7728065B2 (en) Material for forming exposure light-blocking film, multilayer interconnection structure and manufacturing method thereof, and semiconductor device
JP2006351877A (ja) 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法
KR101064336B1 (ko) 실릴화제를 이용한 저-ｋ 유전물질로의 손상 보수
JP2004304177A (ja) 半導体装置および半導体装置の製造方法
KR20040082295A (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR20070072868A (ko) 금속간 유전체로서 사용된 낮은 ｋ 및 극도로 낮은 ｋ의오가노실리케이트 필름의 소수성을 복원하는 방법 및이로부터 제조된 물품