JP2004532514A - 接着性が増大した低欠陥密度のｂｅｏｌ相互接続用低誘電率レベル間誘電体被膜を製造する方法 - Google Patents

接着性が増大した低欠陥密度のｂｅｏｌ相互接続用低誘電率レベル間誘電体被膜を製造する方法 Download PDF

Info

Publication number
JP2004532514A
JP2004532514A JP2002568408A JP2002568408A JP2004532514A JP 2004532514 A JP2004532514 A JP 2004532514A JP 2002568408 A JP2002568408 A JP 2002568408A JP 2002568408 A JP2002568408 A JP 2002568408A JP 2004532514 A JP2004532514 A JP 2004532514A
Authority
JP
Japan
Prior art keywords
coupling agent
silane coupling
substrate
dielectric
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002568408A
Other languages
English (en)
Other versions
JP3759108B2 (ja
Inventor
エッカート、アンドルー、ロバート
ヘイ、ジョン、シー
ヘドリック、ジェフリー、カーティス
リー、カン−ウック
リニガー、エリック、ゲールハード
シモニー、エヴァ、エリカ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2004532514A publication Critical patent/JP2004532514A/ja
Application granted granted Critical
Publication of JP3759108B2 publication Critical patent/JP3759108B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H01L21/3124—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds layers comprising hydrogen silsesquioxane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】改善された接着性、低欠陥密度、および良好な電気的特性を有する低誘電率誘電体を配線工程（ＢＥＯＬ）に使用できる方法を提供すること。
【解決手段】改善された接着性を有する、ほぼ欠陥のない低誘電率誘電体被膜が、（ａ）少なくとも１つの重合可能な基を含むシラン・カップリング剤を基板表面に塗布し、それによって前記基板上に前記シラン・カップリング剤のほぼ一様なコーティングを提供するステップと、（ｂ）シラン・カップリング剤のコーティングを含む基板を約９０℃以上の温度に加熱し、それによってＳｉ−Ｏ結合を含む表面を提供するステップと、（ｃ）残りのシラン・カップリング剤を除去するのに有効な適切な溶媒で、加熱された基板を洗浄するステップと、（ｄ）前記Ｓｉ−Ｏ結合を含む洗浄済みの表面に誘電体材料を塗布するステップとによって得られる。
【選択図】図４

Description

【技術分野】
【０００１】
本発明は、集積回路（ＩＣ）に関し、より詳細には、改善された接着性、低欠陥密度、およびそれに関連した改善された電気特性を有する低誘電率（ｋ）のレベル間誘電体被膜を少なくとも含むＩＣを製造する方法に関する。
【背景技術】
【０００２】
半導体業界では密度および性能を絶えず改善すべくせき立てられており、先進的な相互接続構造の使用が必須になっている。例えば、銅（Ｃｕ）は、０．２２μｍ世代およびそれ以降の世代の製品用の配線技術として導入されており、０．１３μｍ世代までには、さらに性能を改善するために、低誘電率（low-k）誘電体（３．８以下の比誘電率をもつ材料）が銅の相互接続と組み合わされるようになると予想されている。
【０００３】
メタライゼーションの場合には、新しい配線材料の選択はかなり簡単であるが、メタル間の誘電体（ＩＭＤ）の選択は、それほど明白ではない。スピンオン有機材料またはガラス材料に基づいた多くの新しい低誘電率誘電体が、最近半導体産業で利用可能になってきている。しかしながら、適切な候補を選択し、次いでこれらの材料を半導体製品に組み込むには、広範な特徴付けおよび集積化の努力が必要になっている。
【０００４】
ＩＭＤの材料選択プロセスでは、しばしば、材料の電気的および化学的特性に重点が置かれる。例えば、先進的な相互接続用途のＩＭＤは、低誘電率、低漏えい電流、高絶縁破壊強度、および典型的な処理温度における良好な熱安定性を示さなければならない。
【０００５】
初期の評価プロセスでは、これらの特性に大きな重点が置かれるけれども、半導体製造に使用するための誘電体の選択においては、機械的特性および製造性の問題が、大きな役割、おそらく支配的な役割を果たす。例えば、化学的機械研磨（ＣＭＰ）やパッケージング作業などの機械的作業が柔らかい誘電体構造を傷つける可能性があり、したがって、ＩＭＤの選択に当たっては、機械的特性および製造性についても注意深く考慮する必要がある。
【０００６】
さらに、多くの低誘電率材料では、その低誘電率誘電体の基板への効率的な接着を確実にするために、接着促進剤が一般に必要となる。これが、それ自体、問題となるのは、スピンオン有機材料やガラス材料など、現在利用可能な低誘電率誘電体の多くが、粒子汚染によって引き起こされる欠陥の影響を極めて受けやすく、そのため低電界のバイアス下で、誘電体の絶縁破壊が引き起こされる可能性があるからである。したがって、当技術分野で知られる代表的な接着促進剤を、低誘電率誘電体のために使用することができない。
【０００７】
Brewer他の米国特許第４，９５０，５８３号および第４，７３２，８５８号では、集積化基板を処理する接着促進剤製品および方法について記載している。具体的には、Brewer他は、フォトレジストの基板への接着を改善するためにアルコキシシランを使用すること、ならびに界面における結合を強化するためにアルコキシシランに活性化触媒を加えることを記載している。さらにBrewer他は、界面に対する結合を強化するためにアルコキシシランにメチルセルロースなどのアジュバント・ポリマーを加えることを記述している。いくつかの例では、接着を改善するために接着促進剤を加熱すること（１１０〜１４０℃で１５〜３０分間）を推奨している。
【０００８】
本発明では、ＩＭＤ（すなわち欠陥のない被膜）の電気的特性を保持しながら、ＩＭＤを基板または相互接続層に接着して、熱サイクルを繰り返した後、優れた接着を生じる方法を記載する。この方法では、接着促進剤のスピン塗布、反応促進のためのベーク、（その後のＩＭＤ層中での粒子状欠陥の形成を防止するための）未反応の接着促進剤を除去するための溶媒による洗浄、およびそれに続くＩＭＤ層のコーティングが必要である。Brewer他の記載する方法では、ＩＭＤに高密度の粒子状欠陥が生じることになり、絶縁体としての信頼性に欠け、効果的でなくなる。
【０００９】
You他の米国特許第５，７６０，４８０号では、金属と誘電体層の間に適用できる、または誘電体層内に組み込むことができる、シラン・ベースの接着促進剤の使用について記載している。本発明では、上述したように、ＩＭＤ（すなわち欠陥のない膜）の電気的特性を保持しながら、ＩＭＤを基板または相互接続層に接着して、熱サイクルを繰り返した後、優れた接着を生じる方法を記載する。You他は、接着促進剤をスピンオン誘電絶縁体とともに有効に利用する方法または手順について記載してはいない。
【特許文献１】
Brewer他、米国特許第４，９５０，５８３号
【特許文献２】
Brewer他、米国特許第４，７３２，８５８号
【特許文献３】
You他、米国特許第５，７６０，４８０号
【非特許文献１】
T-M. Lu他、「Vapor Deposition ofLow-Dielectric-Constant Polymeric Films」、MRS Bulletin、1997年10月、22巻、No.10、28〜31頁。
【非特許文献２】
Nigel P. Hacker、「Organic andInorganic Spin-On Polymers for Low-Dielectric-Constant Applications」、MRSBulletin、1997年10月、22巻、No.10、33〜38頁。
【非特許文献３】
Changming Jin他、「Nanoporous Silicaas an Ultralow-k Dielectric」、MRS Bulletin、1997年10月、22巻、No.10、39〜42頁。
【非特許文献４】
Kazuhiko Endo、「FluorinatedAmorphous Carbon as a Low-Dielectric-Constant Interlayer Dielectric」、MRSBulletin、1997年10月、22巻、No.10、55〜58頁。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
低誘電率誘電体に関して本明細書に前述した欠点を考えれば、改善された接着性、低欠陥密度、および良好な電気的特性を有する低誘電率誘電体を配線工程（ＢＥＯＬ）に使用することができる方法を開発する必要がある。
【課題を解決するための手段】
【００１１】
本発明は、低誘電率誘電体が、改善された基板への接着性を示し、ほぼ欠陥のない、基板と接触している低誘電率誘電体材料を少なくとも含むＩＣを製造する方法を対象とする。本発明では、基板への高濃度のシラン・カップリング剤の塗布、ならびに加熱ステップおよび洗浄ステップを含む処理ステップを利用することによって、かかるＩＣを得ることができる。改善された接着特性と良好な電気特性をもつ、ほぼ欠陥のない低誘電率誘電体を含むＩＣを提供するに当たって、以下でより詳細に定義するこれらの各処理ステップが必須であることが、思いがけなく確認された。
【００１２】
具体的には、本発明の処理ステップは、
（ａ）少なくとも１つの重合可能な基を含むシラン・カップリング剤を基板表面に塗布し、それによって前記基板上に前記シラン・カップリング剤のほぼ一様なコーティングを提供するステップと、
（ｂ）前記シラン・カップリング剤の前記コーティングを含む前記基板を約９０℃以上の温度に加熱し、それによって前記基板上にＳｉ−Ｏ結合を含む表面層を提供するステップと、
（ｃ）残りの未反応のシラン・カップリング剤を除去するのに有効な適切な溶媒で、前記加熱された基板を洗浄するステップと、
（ｄ）前記Ｓｉ−Ｏ結合を含む前記洗浄済みの表面に誘電体材料を塗布するステップとを含む。
【００１３】
本発明で使用するシラン・カップリング剤は、どんな重大な欠陥形成も引き起こすことなく、誘電体材料に対する接着促進剤として働く。さらに、本発明のシラン・カップリング剤を使用することにより、上記ステップ（ｄ）で約３．８またはそれ以下の比誘電率をもつ低誘電率誘電体を塗布することが可能である。これにより、ほぼ欠陥のない低誘電率誘電体を層間または層内誘電体として有する相互接続構造の形成が可能になる。
【発明を実施するための最良の形態】
【００１４】
次に、本発明を、本出願に添付の図面を参照することにより、より詳細に説明する。添付の図面中で、同様な要素または対応する要素あるいはその両方を記述するために同様な参照数字を使用することに留意されたい。
【００１５】
まず図１を参照すると、本発明の第１ステップを実施した後、すなわち基板表面上にシラン・カップリング剤を塗布した後に形成される構造が示されている。具体的には、図１の構造は、シラン・カップリング剤からなるコーティング１２をその上に形成した基板１０を備える。
【００１６】
本発明で使用する基板１０は、Ｓｉ、ＳｉＧｅ、シリコン・オン・インシュレータなどのＳｉを含む半導体材料、Ｃｕ、Ａｌ、Ｗ、Ｐｔ、Ａｇ、Ａｕ、およびそれらの合金または多層をなすものなどの導電性金属、窒化シリコンや窒素を含むことも（含まないことも）ある非晶質シリコン・カーバイド材料などの銅バリア材、あるいは相互接続構造の複数の相互接続レベルの１つでよい。基板１０が相互接続レベルのとき、その基板は、任意の従来の無機の、例えば、ＳｉＯ２またはペロブスカイト型の酸化物、または有機の、例えば、ポリイミドの誘電体材料から構成することができ、その基板が、その中に導電性金属線またはバイアを含むこともある。分かり易くするために、基板１０には、導電性金属線またはバイアの存在を示していないが、基板がそれを含むこともできる。
【００１７】
基板１０がＩＣ構造の相互接続レベルであるとき、ダマシン、デュアル・ダマシン、および当業者に周知の金属エッチング・プロセスなどの非ダマシン技術を含む従来技術を使用して、それを製造する。相互接続構造の製造は周知であり、本発明にとって重要ではないので、それに関する詳細な議論はここでは行わない。
【００１８】
本明細書では、用語「シラン・カップリング」剤は、その後の低誘電率誘電体材料に対する接着促進剤として働くことができる少なくとも１つの重合可能な基を有する、任意のシラン含有材料を示すために使用する。具体的には、本発明で使用されるシラン・カップリング剤は、次式のアルコキシシランである。
【００１９】
【化１】
Figure 2004532514
式中、Ｘはディールズ−アルダー反応またはフリー・ラジカル反応を受けることが可能な重合可能な基であり、アルケン、ノルボルニレン、ビニル、アルキンから選択される。Ｒ１およびＲ２は、同じまたは異なっており、Ｈ、アルキル、アルコキシ、アルキルエステル、アルケニル、アルキニル、アリール、またはシクロアルキルである。Ｒ３は、アルキルまたは−Ｃ（Ｏ）Ｒ４基であり、Ｒ４がアルキルである。ａおよびｂは同じまたは異なっており、０、１、または２であり、ｙは、１〜３であり、ただしａ＋ｂ＋ｙの和が３である。
【００２０】
ビニルトリアルコキシシラン、アリルトリアルコキシシラン、ビニルジフェニルアルコキシシラン、ノルボルニレントリアルコキシシラン、トリビニルトリアルコキシシランなど様々なアルコキシシランを本発明で使用することができる。いくつかの具体的な例には、ビニルトリアセトキシシラン、ビニルトリメトキシシラン、ビニルトリエトキシシラン、アリルトリメトキシシラン、ビニルジフェニルエトキシシラン、ノルボルニレントリエトキシシラン、およびトリビニルトリエトキシシランが含まれる。本発明で使用することができる様々なアルコキシシランのうちでは、ビニルトリアセトキシシラン、ビニルトリメトキシシラン、ビニルジフェニルエトキシシランなどのビニルトリアルコキシシランが好ましい。これらのビニルトリアルコキシシランのうちではビニルトリアセトキシシランが特に好ましい。
【００２１】
どのシラン・カップリング剤が使用されるかにかかわらず、基板表面上にシラン・カップリング剤のほぼ一様なコーティングが得られるような量で、シラン・カップリング剤を塗布することが本発明では必要となる。「ほぼ一様」とは、どのような不連続性もなしに基板上にシラン・カップリング剤の連続的なコーティングが得られるようにシラン・カップリング剤を塗布することを意味する。
【００２２】
基板１０の表面上にシラン・カップリング剤のほぼ一様なコーティングを得るために、シラン・カップリング剤の濃厚溶液を使用する。本明細書で使用する用語「濃厚」とは、シラン・カップリング剤が、約０．１０％以上の濃度で、より好ましくは、約０．２％ないし約５．０％の濃度で存在する、シラン・カップリング剤の溶液を指す。最も好ましい濃度は約２．５％である。一般に、アルコキシシランの接着促進剤を希釈するのに有機溶媒を使用する。かかる溶媒の例としては、プロピレングリコールモノメチルエーテルアセテート、プロピレングリコールモノメチルエーテルアルコール、およびシクロヘキサンが含まれる。ただし、場合によっては、水を希釈溶媒として使用することもできる。
【００２３】
当業者に周知の、それだけには限定されないが、スピン・コーティング、スプレー・コーティング、ディップ・コーティング、ブラッシング、蒸着、溶解、および基板上にシラン・カップリング剤のほぼ一様なコーティングを形成することのできるその他の手段を含めてどの従来手段を使用して、シラン・カップリング剤を基板に塗布することもできる。
【００２４】
本発明の次のステップによれば、図１に示す構造を、約９０℃以上の温度で約１０〜３００秒、最も好ましくは、１２０秒の時間、加熱すなわちベークして、Ｓｉ−Ｏ結合を含む表面層１４を基板１０上に得る（図２参照）。具体的には、表面層は、次の結合を形成する。
【００２５】
【化２】
Figure 2004532514
ここで、Ｘは上記に定義したとおりである。
【００２６】
具体的には、この加熱ステップは、約９０℃〜約２００℃の温度で、約１０秒〜３００秒の時間、実施する。さらに、基板表面上にＳｉ−Ｏ結合をもつコーティングを形成するこの加熱ステップは、一般にＡｒ、Ｈｅ、Ｎ２、またはこれらの混合ガスなど、不活性ガス雰囲気中で実施する。
【００２７】
上述の加熱ステップに続いて、図２に示す構造に洗浄ステップを施す。このステップは、その構造から残りの未反応のシラン・カップリング剤を取り除き、基板１０上にＳｉ−Ｏコーティング１４をもつ構造（図３参照）だけを残すのに効果がある。
【００２８】
具体的には、本発明の洗浄ステップは、Ｓｉ−Ｏコーティング１４のどの実質的な部分も取り除かずに、その構造からシラン・カップリング剤を取り除くことができる、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）などの適切な溶媒を使用して実施する。この洗浄ステップは、一般に１９〜２６℃の温度で実施するが、約４５℃までのより高い温度を用いることもできる。
【００２９】
洗浄ステップに続いて、前述と同一または異なる条件を使用した、任意選択のポストベーク・ステップを利用することができる。
【００３０】
次に、図４に示すように、基板１０のＳｉ−Ｏ処理表面１４上に、約３．８以下の比誘電率の誘電体材料１６、すなわち低誘電率誘電体を形成する。それだけには限定されないが、スピンオン・コーティング、化学溶液析出、化学気相成長（ＣＶＤ）、プラズマＣＶＤ、蒸着、ディップ・コーティング、および構造上に低誘電率誘電体層を形成することができる他の同様な堆積プロセスを含む、任意の従来の堆積プロセスを利用して、基板のＳｉ−Ｏ処理表面上に、低誘電率誘電体を形成する。
【００３１】
本発明において使用することができる適切な低誘電率誘電体には、それだけに限定されないが、ポリアリーレンエーテル、熱硬化性ポリアリーレンエーテル、ＳｉＬＫ（登録商標）（The Dow Chemical Company製の半導体誘電体）などの芳香族熱硬化性樹脂、ポリイミド、ハイドロジェンシルセスキオキサンやオルガノシルセスキオキサンなどのＳｉ含有ポリマー、ベンゾシクロブテン、ポリノルボラン、パリレンコポリマー、パリレンＦ、ポリナフタレン、ポリテトラフルオロナフタレン、ポリ（オクタフルオロ−ビス−ベンゾシクロブテン）、テルフォンＡＦ、フッ素化アモルファス・カーボン、キセロゲル、およびナノポーラス・シリカが含まれる。
【００３２】
上記各低誘電率誘電体の記載は、MRS Bulletin、1997年10月、22巻、No.10に発表された次の論文中に出ており、その内容を参照により本明細書に援用する。
（ｉ）T-M. Lu他、「Vapor Deposition ofLow-Dielectric-Constant Polymeric Films」、28〜31頁。
（ｉｉ）Nigel P. Hacker、「Organic and InorganicSpin-On Polymers for Low-Dielectric-Constant Applications」、33〜38頁。
（ｉｉｉ）Changming Jin他、「Nanoporous Silica asan Ultralow-k Dielectric」、39〜42頁。
（ｉｖ）Kazuhiko Endo、「Fluorinated AmorphousCarbon as a Low-Dielectric-Constant Interlayer Dielectric」、55〜58頁。
【００３３】
本発明で用いられる、いくつかの非常に好ましい低誘電率誘電体には、メチルシルセスキオキサン（ＭＳＳＱ）、ヒドリドシルセスキオキサン、およびＳｉＬＫ（登録商標）がある。
【００３４】
上記処理ステップを任意の回数繰り返して、良好な接着性、および良好な電気的特性を有するほぼ欠陥のない低誘電率材料を含む、多レベルの相互接続構造を提供することができる。
【００３５】
前述の様々な処理ステップが、関連する良好な接着性および良好な電気的特性をもつ、ほぼ欠陥のない低誘電率材料を得るのに決定的に重要であることに留意されたい。上述の処理ステップの１つまたはいくつかを省略した場合、誘電体層は、良好な接着性を欠くことがあり、高い割合の欠陥密度をもつか、またはそれに関連する電気的特性が悪化するか、あるいはその両方が起こる可能性がある。
【００３６】
以下の実施例は、本発明の方法を利用して得ることができるいくつかの利点を例示するために挙げたものであり、良好な接着性および良好な電気的特性をもつ、ほぼ欠陥のない低誘電率材料を得るに当たっての本発明の処理ステップの重要性を示すものである。
【実施例１】
【００３７】
３種の接着促進剤溶液を調製し、シリコンを含む基板に結合する（すなわち、基板とＳｉ−Ｏ共有結合を形成する）能力を判定するために評価した。選択した基板は、（１５Åの）薄い自然酸化物で被覆された８インチ（２０．３２ｃｍ）の（ｎ型の）ベア・シリコン・ウェーハであった。３種類の溶液は、（１）３−アミノプロピルトリメトキシシランの０．１％プロピレングリコールモノメチルエーテルアルコール溶液、（２）ビニルトリアセトキシシランの１．０％プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）溶液、および（３）ビニルトリアセトキシシランの２．５％ＰＧＭＥＡ溶液であった。各溶液は、そのアルコキシシランを部分的に加水分解する１モル当量の水を含んでいた（すなわち、３モル当量なら完全に加水分解が行われることになる）。
【００３８】
接着促進剤溶液を、８インチ（２０．３２ｃｍ）のシリコン基板上に、スピン塗布した。それぞれ複数のウェーハを含む２組のウェーハを準備した。したがって、表１の値は平均値を表す。第１組のウェーハを、以下のプロセス・フローにかけた。すなわち接着促進剤のスピン塗布（乾燥するまでスピン）、厚さ検査、１００℃で６０秒間ベーク、ＰＧＭＥＡで洗浄、厚さの再検査、およびウェーハ表面上の水接触角（前進接触角）の評価を行った。第２組のウェーハを、次のプロセス・フローにかけた。すなわち接着促進剤のスピン塗布（乾燥するまでスピン）、厚さ検査、ベークは行わず、ＰＧＭＥＡで洗浄、厚さの再検査、およびウェーハ表面上の水接触角（前進接触角）の評価を行った。
【００３９】
実験結果を以下の表にまとめる。
【００４０】
【表１】
Figure 2004532514
【００４１】
表１の結果は、アミノプロピルトリメトキシシラン（ＡＰＳ）接着促進剤と、ビニルトリアセトキシシラン（ＶＴＡＳ）接着促進剤の２種類の異なる濃度での比較を示している。ＡＰＳ接着促進剤は、光プローブ機器による測定では１５．７Åのコーティング厚さをもたらす。サンプルをベークし洗浄する場合には、厚さが全部残るが、ベーク・ステップを取り除く場合には、かなりの量が除去される。この厚さ保持から、その接着促進剤が非常に反応性が高いことがわかる。
【００４２】
ＶＴＡＳ（ビニルトリアセトキシシラン）接着促進剤を２種類の異なる濃度で分析すると、この系が同じレベルの反応性をもたないことが明らかになる。接着促進剤の単分子層の理論的厚さは、約５Åである。表１の結果を評価すると、接着促進剤の単分子層が、（従来の接着促進剤よりも濃厚な）濃厚溶液、中間ベーク・ステップおよび洗浄によって実現できることがわかる。ベーキングを除去すると、接着促進剤の濃度に関係なく、接着促進剤がほぼ完全に除去されてしまう。また、濃度が十分に高くない（この系では＞２％の）場合、接着促進剤の完全なカバレージを実現できず、単分子層は得られない。
【００４３】
上記のすべての接着促進剤は、基板表面上の水酸官能基と共有結合し、ウェーハ表面の表面特性を改変させる。ベア・シリコン基板の自然酸化物層との最初の水接触角は６度である。表１の評価から、ベーク・プロセスなしのＶＴＡＳ接着促進剤の場合を除いて、表面が大幅に改変されていることが分かる。このことから、ウェーハ表面の表面特性の改変にベークが決定的に重要なことが分かる。
【実施例２】
【００４４】
異物（ＦＭ）（すなわち粉状物）は、特に絶縁膜経時破壊（ＴＤＤＢ）や線間漏えいなどの信頼性テストで、ＩＭＤの電気的特性をかなり低下させる。金属間誘電体（ＩＭＤ）被膜中の異物の量に対する接着促進剤の影響を判定するために、ある実験を行った。実施例１の表１の第２列に記載された接着促進剤プロセスを施したシリコン基板上に、ＳｉＬＫ（登録商標）半導体誘電体をスピン・コーティングした。すべてのサンプルは、ＰＧＭＥＡ洗浄プロセス有りおよびそれなしで、１００℃でのベークを行った。結果を以下の表２に示す。
【００４５】
【表２】
Figure 2004532514
【００４６】
表２の結果から、ＰＧＭＥＡ洗浄が、ＶＴＡＳ接着促進剤とともに（ＳｉＬＫ（登録商標）などの）ＩＭＤ層中のＦＭ欠陥を低減するのに不可欠であることが分かる。
【実施例３】
【００４７】
The Dow Chemical Company製のＳｉＬＫ（登録商標）半導体誘電体で、表１の第２列に記載された３種の接着促進剤を使用して、接着実験を行った。２つの異なる接着テスト、すなわち破壊靱性を評価するための修正エッジ・リフト・オフ・テスト（ＭＥＬＴ）、および９０度剥離テストを行った。多レベル集積構築物中での複数の熱硬化プロセスの効果をシミュレートするために、１回の硬化プロセス後、および６回の追加硬化プロセス（Ｔ６）後に接着性を評価した。ＳｉＬＫ（登録商標）には、すべての場合に３８５℃で硬化を施した。結果を表３に示す。
【００４８】
【表３】
Figure 2004532514
【００４９】
表３の結果から、２．５％ＶＴＡＳ接着促進剤が、１回の硬化および追加のシミュレートした６回の硬化プロセス（Ｔ６）を施したＳｉＬＫ（登録商標）には優れていることが分かる。アミン・ベース系であるＡＰＳ接着促進剤は、ＳｉＬＫ（登録商標）と共有結合せず、したがって、その接着特性は最悪である。１．０％ＶＴＡＳ接着促進剤は、接着促進剤のカバレージが良くないので、Ｔ６において接着性のかなりの低減を示す。
【００５０】
本発明をその好ましい実施形態に関して詳細に示し説明してきたが、本発明の趣旨および範囲を逸脱することなく、前述およびその他の形態および細部に変更を行うことができることを、当業者なら理解されよう。したがって、本発明は、説明および図示した通りの形態および詳細に限定されるのではなく、他の態様も添付の特許請求の範囲に含まれる。
【図面の簡単な説明】
【００５１】
【図１】関連する改善された接着特性を有するほぼ欠陥のない低誘電率誘電体を含むＩＣを形成する際に、本発明で使用される一基本処理ステップを示す絵画図である。
【図２】関連する改善された接着特性を有するほぼ欠陥のない低誘電率誘電体を含むＩＣを形成する際に、本発明で使用される一基本処理ステップを示す絵画図である。
【図３】関連する改善された接着特性を有するほぼ欠陥のない低誘電率誘電体を含むＩＣを形成する際に、本発明で使用される一基本処理ステップを示す絵画図である。
【図４】関連する改善された接着特性を有するほぼ欠陥のない低誘電率誘電体を含むＩＣを形成する際に、本発明で使用される一基本処理ステップを示す絵画図である。

Claims (21)

  1. 集積回路の製造方法であって、
    （ａ）少なくとも１つの重合可能な基を含むシラン・カップリング剤を基板表面に塗布して、前記基板上に前記シラン・カップリング剤の実質的に一様なコーティングを設けるステップと、
    （ｂ）前記シラン・カップリング剤のコーティングを含む前記基板を９０℃以上の温度に加熱し、それによって前記基板上にＳｉ−Ｏ結合を含む表面層を設けるステップと、
    （ｃ）残りの未反応のシラン・カップリング剤を除去するのに有効な溶媒で、前記加熱された基板を洗浄するステップと、
    （ｄ）前記Ｓｉ−Ｏ結合を含む前記洗浄済みの表面に誘電体材料を塗布するステップと
    を少なくとも含む方法。
  2. 前記基板が、Ｓｉ含有基板、導電性金属、金属バリア誘電体、または金属線およびバイアをその中に形成したＩＣ内のレベル間誘電体層である、請求項１に記載の方法。
  3. 前記シラン・カップリング剤が、少なくとも１つの重合可能な基をその中に有する任意のシラン含有化合物である、請求項１に記載の方法。
  4. 前記シラン・カップリング剤が、次式の化合物であり、
    Figure 2004532514
    上式で、Ｘはアルケン、ビニル、アルキンから選択される重合可能な基であり、Ｒ１およびＲ２は同じまたは異なっており、かつＨ、アルキル、アルコキシ、アルキルエステル、アルケニル、アルキニル、アリール、シクロアルキルのいずれかであり、Ｒ３はアルキルまたは−Ｃ（Ｏ）Ｒ４基であり、Ｒ４はアルキルであり、ａおよびｂは同じまたは異なっており、かつ０、１、または２であり、ｙは１〜３であり、ただしａ＋ｂ＋ｙの和が３である、請求項３に記載の方法。
  5. 前記シラン・カップリング剤が、アルコキシシランである、請求項４に記載の方法。
  6. 前記アルコキシシランが、ビニルトリアセトキシシラン、ビニルトリメトキシシラン、ビニルトリエトキシシラン、アリルトリメトキシシラン、ビニルジフェニルエトキシシラン、ノルボルニレントリエトキシシラン、およびトリビニルトリエトキシシランからなる群から選択される、請求項５に記載の方法。
  7. 前記シラン・カップリング剤がビニルトリアセトキシシランである、請求項１に記載の方法。
  8. 前記シラン・カップリング剤が溶液として塗布される、請求項１に記載の方法。
  9. 前記シラン・カップリング剤が前記溶液中に０．１０％以上の濃度で存在する、請求項８に記載の方法。
  10. 前記シラン・カップリング剤が０．２％から５．０％の濃度で存在する、請求項９に記載の方法。
  11. 前記シラン・カップリング剤が２．５％の濃度で存在する、請求項１０に記載の方法。
  12. 前記シラン・カップリング剤が、スピンオン堆積、スプレー・コーティング、ディップ・コーティング、ブラッシング、蒸着、または溶解によって基板に塗布される、請求項１に記載の方法。
  13. 前記表面層を設けるステップ（ｂ）が、１０秒間以上実行される、請求項１に記載の方法。
  14. 前記表面層を設けるステップ（ｂ）が、９０℃〜２００℃の温度で、１０〜３００秒間、実行される、請求項１に記載の方法。
  15. 前記表面層を設けるステップ（ｂ）が不活性ガス雰囲気中で実行される、請求項１に記載の方法。
  16. 前記基板を洗浄するステップ（ｃ）中の前記溶媒が、プロピレングリコールモノメチルエーテルアセテートである、請求項１に記載の方法。
  17. ベーク・ステップが、前記洗浄ステップ（ｃ）と前記誘電体材料の塗布ステップ（ｄ）の間に行われる、請求項１に記載の方法。
  18. 前記誘電体材料が３．８以下の比誘電率を有する、請求項１に記載の方法。
  19. 前記誘電体材料の塗布ステップ（ｄ）が、スピンオン・コーティング、化学溶液堆積、化学気相成長（ＣＶＤ）、プラズマＣＶＤ、蒸着、およびディップ・コーティングを含む、請求項１に記載の方法。
  20. 前記誘電体材料が、ポリイミド、Ｓｉ含有ポリマー、ベンゾシクロブテン、ポリノルボラン、ポリアリーレンエーテル、熱硬化性ポリアリーレンエーテル、芳香族熱硬化性樹脂、パリレンコポリマー、パリレンＦ、ポリナフタレン、ポリテトラフルオロナフタレン、ポリ（オクタフルオロ−ビス−ベンゾシクロブテン）、テルフォンＡＦ、フッ素化アモルファス・カーボン、キセロゲル、またはナノポーラス・シリカである、請求項１６に記載の方法。
  21. 前記誘電体材料がメチルシルセスキオキサン（ＭＳＳＱ）、ヒドリドシルセスキオキサンまたはＳｉＬＫ（登録商標）である、請求項２０に記載の方法。
JP2002568408A 2001-02-21 2002-02-19 接着性が増大した低欠陥密度のｂｅｏｌ相互接続用低誘電率レベル間誘電体被膜を製造する方法 Expired - Fee Related JP3759108B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/789,422 US6455443B1 (en) 2001-02-21 2001-02-21 Method of fabricating low-dielectric constant interlevel dielectric films for BEOL interconnects with enhanced adhesion and low-defect density
PCT/US2002/004879 WO2002069381A2 (en) 2001-02-21 2002-02-19 Method of fabricating low-dielectric constant interlevel dielectric films for beol interconnects with enhanced adhesion and low-defect density

Publications (2)

Publication Number Publication Date
JP2004532514A true JP2004532514A (ja) 2004-10-21
JP3759108B2 JP3759108B2 (ja) 2006-03-22

Family

ID=25147596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002568408A Expired - Fee Related JP3759108B2 (ja) 2001-02-21 2002-02-19 接着性が増大した低欠陥密度のｂｅｏｌ相互接続用低誘電率レベル間誘電体被膜を製造する方法

Country Status (12)

Country Link
US (1) US6455443B1 (ja)
EP (1) EP1390972B1 (ja)
JP (1) JP3759108B2 (ja)
KR (1) KR100516534B1 (ja)
CN (1) CN1251312C (ja)
AT (1) ATE333144T1 (ja)
DE (1) DE60213086T2 (ja)
ES (1) ES2262797T3 (ja)
IL (1) IL157506A (ja)
IN (1) IN2003DE01322A (ja)
TW (1) TW561551B (ja)
WO (1) WO2002069381A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7830013B2 (en) 2005-11-14 2010-11-09 Fujitsu Limited Material for forming adhesion reinforcing layer, adhesion reinforcing layer, semiconductor device, and manufacturing method thereof
US10056460B2 (en) 2015-08-18 2018-08-21 Fujitsu Limited Semiconductor device and manufacturing method thereof

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6685983B2 (en) * 2001-03-14 2004-02-03 International Business Machines Corporation Defect-free dielectric coatings and preparation thereof using polymeric nitrogenous porogens
US6716771B2 (en) * 2002-04-09 2004-04-06 Intel Corporation Method for post-CMP conversion of a hydrophobic surface of a low-k dielectric layer to a hydrophilic surface
WO2004053205A2 (en) * 2002-07-22 2004-06-24 Massachusetts Institute Of Technolgoy Porous material formation by chemical vapor deposition onto colloidal crystal templates
US6974762B2 (en) * 2002-08-01 2005-12-13 Intel Corporation Adhesion of carbon doped oxides by silanization
JP2004274020A (ja) * 2002-09-24 2004-09-30 Rohm & Haas Electronic Materials Llc 電子デバイス製造
US7005390B2 (en) * 2002-10-09 2006-02-28 Intel Corporation Replenishment of surface carbon and surface passivation of low-k porous silicon-based dielectric materials
US20040137243A1 (en) * 2002-10-21 2004-07-15 Massachusetts Institute Of Technology Chemical vapor deposition of organosilicate thin films
US7248062B1 (en) 2002-11-04 2007-07-24 Kla-Tencor Technologies Corp. Contactless charge measurement of product wafers and control of corona generation and deposition
KR20040051097A (ko) * 2002-12-11 2004-06-18 패럴린코리아(주) 패럴린(parylene) 고분자 코팅의 접착력을 증진시키는전처리 방법 및 이를 응용한 장치
CN100334695C (zh) * 2003-01-02 2007-08-29 上海华虹（集团）有限公司 一种含硅低介电常数材料炉子固化工艺
TW200421483A (en) * 2003-03-17 2004-10-16 Semiconductor Leading Edge Tec Semiconductor device and method of manufacturing the same
US7164197B2 (en) * 2003-06-19 2007-01-16 3M Innovative Properties Company Dielectric composite material
US6825561B1 (en) 2003-06-19 2004-11-30 International Business Machines Corporation Structure and method for eliminating time dependent dielectric breakdown failure of low-k material
JP4106438B2 (ja) * 2003-06-20 2008-06-25 独立行政法人産業技術総合研究所 多層微細配線インターポーザおよびその製造方法
US6992003B2 (en) * 2003-09-11 2006-01-31 Freescale Semiconductor, Inc. Integration of ultra low K dielectric in a semiconductor fabrication process
US7056840B2 (en) * 2003-09-30 2006-06-06 International Business Machines Corp. Direct photo-patterning of nanoporous organosilicates, and method of use
US6903004B1 (en) 2003-12-16 2005-06-07 Freescale Semiconductor, Inc. Method of making a semiconductor device having a low K dielectric
US7309395B2 (en) * 2004-03-31 2007-12-18 Dielectric Systems, Inc. System for forming composite polymer dielectric film
US6962871B2 (en) * 2004-03-31 2005-11-08 Dielectric Systems, Inc. Composite polymer dielectric film
US7094661B2 (en) * 2004-03-31 2006-08-22 Dielectric Systems, Inc. Single and dual damascene techniques utilizing composite polymer dielectric film
US20060046044A1 (en) * 2004-08-24 2006-03-02 Lee Chung J Porous composite polymer dielectric film
AU2005314077B2 (en) * 2004-12-07 2010-08-05 Multi-Fineline Electronix, Inc. Miniature circuitry and inductive components and methods for manufacturing same
US20060128163A1 (en) * 2004-12-14 2006-06-15 International Business Machines Corporation Surface treatment of post-rie-damaged p-osg and other damaged materials
US7446055B2 (en) * 2005-03-17 2008-11-04 Air Products And Chemicals, Inc. Aerosol misted deposition of low dielectric organosilicate films
US20060275547A1 (en) * 2005-06-01 2006-12-07 Lee Chung J Vapor Phase Deposition System and Method
US20060275616A1 (en) * 2005-06-03 2006-12-07 Clough Robert S Silane-based coupling agent
EP1922739A1 (en) * 2005-08-19 2008-05-21 Avx Limited Solid state capacitors and method of manufacturing them
US7893703B2 (en) * 2005-08-19 2011-02-22 Kla-Tencor Technologies Corp. Systems and methods for controlling deposition of a charge on a wafer for measurement of one or more electrical properties of the wafer
GB0517952D0 (en) * 2005-09-02 2005-10-12 Avx Ltd Method of forming anode bodies for solid state capacitors
US7851138B2 (en) * 2007-07-19 2010-12-14 Hitachi Global Storage Technologies, Netherlands, B.V. Patterning a surface comprising silicon and carbon
US7760487B2 (en) * 2007-10-22 2010-07-20 Avx Corporation Doped ceramic powder for use in forming capacitor anodes
US7852615B2 (en) * 2008-01-22 2010-12-14 Avx Corporation Electrolytic capacitor anode treated with an organometallic compound
US7760488B2 (en) * 2008-01-22 2010-07-20 Avx Corporation Sintered anode pellet treated with a surfactant for use in an electrolytic capacitor
US7768773B2 (en) * 2008-01-22 2010-08-03 Avx Corporation Sintered anode pellet etched with an organic acid for use in an electrolytic capacitor
US20110204382A1 (en) * 2008-05-08 2011-08-25 Base Se Layered structures comprising silicon carbide layers, a process for their manufacture and their use
US8203827B2 (en) * 2009-02-20 2012-06-19 Avx Corporation Anode for a solid electrolytic capacitor containing a non-metallic surface treatment
CN102487057B (zh) * 2010-12-03 2014-03-12 中芯国际集成电路制造(北京)有限公司 金属前介质层及其制造方法
TWI445626B (zh) * 2011-03-18 2014-07-21 Eternal Chemical Co Ltd 製造軟性元件的方法
CN103367107B (zh) * 2012-04-09 2016-04-20 中芯国际集成电路制造(上海)有限公司 改善表面结合力的方法
TWI504514B (zh) * 2012-12-11 2015-10-21 Ind Tech Res Inst 層疊結構、其製造方法及發光裝置
DE112014001822T5 (de) * 2013-04-04 2015-12-24 Fuji Electric Co., Ltd. Verfahren zum Fertigen einer Halbleitervorrichtung
US9159556B2 (en) 2013-09-09 2015-10-13 GlobalFoundries, Inc. Alleviation of the corrosion pitting of chip pads
US9806132B2 (en) * 2013-11-22 2017-10-31 General Electric Company Organic X-ray detector with barrier layer
CN105418926B (zh) * 2014-09-12 2018-07-13 中国科学院上海高等研究院 一种含氟萘乙基硅树脂及其制备方法和应用
US9799593B1 (en) * 2016-04-01 2017-10-24 Intel Corporation Semiconductor package substrate having an interfacial layer
US10468243B2 (en) * 2017-11-22 2019-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor device and method of cleaning substrate
CN110965045A (zh) * 2018-09-29 2020-04-07 南京理工大学 一种利用Parylene微纳米薄膜对薄壁聚能切割索进行防护的方法
US11500290B2 (en) * 2018-11-13 2022-11-15 International Business Machines Corporation Adhesion promoters
CN110606970A (zh) * 2019-09-30 2019-12-24 福州大学 一种提升涂层与塑料粘结力的塑料表面预处理方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2193864B1 (ja) * 1972-07-31 1974-12-27 Rhone Poulenc Sa
JPH0791509B2 (ja) * 1985-12-17 1995-10-04 住友化学工業株式会社 半導体用絶縁膜形成塗布液
US4950583A (en) * 1986-09-17 1990-08-21 Brewer Science Inc. Adhesion promoting product and process for treating an integrated circuit substrate therewith
US4732858A (en) * 1986-09-17 1988-03-22 Brewer Science, Inc. Adhesion promoting product and process for treating an integrated circuit substrate
EP0749500B1 (en) * 1994-10-18 1998-05-27 Koninklijke Philips Electronics N.V. Method of manufacturing a thin silicon-oxide layer
US5760480A (en) * 1995-09-20 1998-06-02 Advanced Micro Devics, Inc. Low RC interconnection
JPH09143420A (ja) * 1995-09-21 1997-06-03 Asahi Glass Co Ltd 低誘電率樹脂組成物
US6071830A (en) * 1996-04-17 2000-06-06 Sony Corporation Method of forming insulating film
US5989998A (en) * 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7830013B2 (en) 2005-11-14 2010-11-09 Fujitsu Limited Material for forming adhesion reinforcing layer, adhesion reinforcing layer, semiconductor device, and manufacturing method thereof
US10056460B2 (en) 2015-08-18 2018-08-21 Fujitsu Limited Semiconductor device and manufacturing method thereof
US10680073B2 (en) 2015-08-18 2020-06-09 Fujitsu Limited Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
IL157506A (en) 2007-06-03
JP3759108B2 (ja) 2006-03-22
EP1390972B1 (en) 2006-07-12
KR20030071841A (ko) 2003-09-06
US6455443B1 (en) 2002-09-24
IN2003DE01322A (ja) 2005-05-27
DE60213086T2 (de) 2006-12-28
KR100516534B1 (ko) 2005-09-22
ES2262797T3 (es) 2006-12-01
CN1251312C (zh) 2006-04-12
ATE333144T1 (de) 2006-08-15
US20020160600A1 (en) 2002-10-31
IL157506A0 (en) 2004-03-28
CN1550036A (zh) 2004-11-24
EP1390972A2 (en) 2004-02-25
WO2002069381A2 (en) 2002-09-06
DE60213086D1 (de) 2006-08-24
TW561551B (en) 2003-11-11
WO2002069381A3 (en) 2003-12-18

Similar Documents

Publication Publication Date Title
JP3759108B2 (ja) 接着性が増大した低欠陥密度のｂｅｏｌ相互接続用低誘電率レベル間誘電体被膜を製造する方法
US7709371B2 (en) Repairing damage to low-k dielectric materials using silylating agents
TWI380968B (zh) 處理劑材料
US6828258B2 (en) Method of forming an insulating film having SI-C, SI-O and SI-H bonds to cover wiringlines of a semiconductor device
JP2017110193A (ja) オプトエレクトロニクスデバイス用の組成物、層、及びフィルム、並びにこれらの使用
JP2007508691A (ja) シリル化剤を用いる低誘電率誘電材料の損傷の修復
EP0881668A2 (en) Deposition of an electrically insulating thin film with a low dielectric constant
KR101040687B1 (ko) 손상된 유전체 물질 및 막의 보상 및 회복
JP2008117903A (ja) 半導体装置の製造方法
JPH07135185A (ja) 金属バイア形成方法
JP2001345317A (ja) 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置
JP5161571B2 (ja) 処理剤物質
EP1543549A1 (en) Interlayer adhesion promoter for low k materials
JP2003100865A (ja) 半導体基板の製造方法および半導体基板
JP2000058540A (ja) 低誘電率絶縁膜形成用組成物および低誘電率絶縁膜形成方法
JP2009206457A (ja) 絶縁膜
JP2006351877A (ja) 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法
JP2000021872A (ja) 低誘電率樹脂組成物、低誘電率絶縁膜形成方法および半導体装置の製造方法
JP2010070727A (ja) 絶縁膜形成用組成物、絶縁膜、および電子デバイス
KR101064336B1 (ko) 실릴화제를 이용한 저-ｋ 유전물질로의 손상 보수
JP2008192879A (ja) 半導体集積回路の絶縁膜
JP2005175396A (ja) ダマシン法を用いた配線の形成方法及び該配線形成に用いるシリカ系被膜形成用塗布液
JP2010070726A (ja) 絶縁膜形成用組成物、絶縁膜、および電子デバイス
JP2009079080A (ja) 絶縁膜形成用組成物
JP2010053292A (ja) 絶縁膜形成用組成物、絶縁膜、および電子デバイス

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050811

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051025

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20051031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051227

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100113

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100113

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110113

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120113

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130113

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140113

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees