DE60213086T2 - Verfahren zur herstellung von dielektrischen zwischenschichten mit niedriger dielektrizitätskonstante für beol-verbindungsleitungen mit verbesserter haftung und niedriger fehlerdichte - Google Patents

Verfahren zur herstellung von dielektrischen zwischenschichten mit niedriger dielektrizitätskonstante für beol-verbindungsleitungen mit verbesserter haftung und niedriger fehlerdichte Download PDF

Info

Publication number
DE60213086T2
DE60213086T2 DE60213086T DE60213086T DE60213086T2 DE 60213086 T2 DE60213086 T2 DE 60213086T2 DE 60213086 T DE60213086 T DE 60213086T DE 60213086 T DE60213086 T DE 60213086T DE 60213086 T2 DE60213086 T2 DE 60213086T2
Authority
DE
Germany
Prior art keywords
coupling agent
silane coupling
substrate
dielectric
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60213086T
Other languages
English (en)
Other versions
DE60213086D1 (de
Inventor
Robert Andrew Pittsburgh ECKERT
C. John Knoxville HAY
Curtis Jeffrey Montvale HEDRICK
Kang-Wook Yorktown Heights LEE
Gerhard Eric Sandy Hook LINIGER
Erika Eva Bronx SIMONYI
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE60213086D1 publication Critical patent/DE60213086D1/de
Application granted granted Critical
Publication of DE60213086T2 publication Critical patent/DE60213086T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H01L21/3124—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds layers comprising hydrogen silsesquioxane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft integrierte Schaltungen (ICs) und insbesondere ein Verfahren zur Herstellung einer IC, welche mindestens eine dielektrische Zwischennnschicht mit niedriger Dielektrizitätskonstante k aufweist, mit welcher eine verbesserte Haftung, eine niedrige Fehlstellendichte und verbesserte elektrische Eigenschaften verbunden sind.
  • Hintergrund der Erfindung
  • Der Druck auf die Halbleiterindustrie, ständig die Packungsdichte und die Leistungsfähigkeit zu verbessern, hat die Verwendung moderner Verbindungsstrukturen erzwungen. Zum Beispiel ist Kupfer, Cu, als Anschlusstechnologie für die 0,22-μm-Generation und die Produkte darunter eingeführt worden, und mit der 0,13 μm-Generation ist zu erwarten, dass Dielektrika mit niedriger Dielektrizitätskonstante k (Materialien, welche eine relative Dielektrizitätskonstante von 3,8 oder niedriger aufweisen) mit Kupferverbindungen kombiniert werden, um die Leistungsfähigkeit weiter zu verbessern.
  • Im Fall der Metallisierung ist die Auswahl des neuen Anschlussmaterials ziemlich einfach, die Auswahl des Intermetall-Dielektrikums (IMD) ist jedoch nicht so eindeutig. Seit kurzem stehen der Halbleiterindustrie viele neue Dielektrika mit niedriger Dielektrizitätskonstante zur Verfügung, welche auf aufgeschleuderten organischen oder Glasmaterialien basieren. Es ist jedoch ein ausgedehnter Charakterisierungs- und Einbauaufwand erforderlich, um geeignete Kandidaten auszuwählen und diese Materialien dann in Halbleiterprodukte einzubauen.
  • Während des Prozesses der Materialauswahl für IMD ist das Hauptaugenmerk häufig auf die elektrischen und mechanischen Eigenschaften des Materials gerichtet. Zum Beispiel muss ein IMD für die Anwendung in modernen Verbindungen bei typischen Verarbeitungstemperaturen eine niedrige Dielektrizitätskonstante, einen geringen Leckverlust, eine hohe Durchschlagfestigkeit und eine gute thermische Stabilität aufweisen.
  • Obwohl während des anfänglichen Bewertungsprozesses ein großes Gewicht auf diesen Eigenschaften liegt, spielen bei der Auswahl eines Dielektrikums zur Verwendung bei der Herstellung von Halbleitern mechanische Eigenschaften und Gesichtspunkte der Herstellbarkeit eine große Rolle, vielleicht sogar eine vorherrschende Rolle. Zum Beispiel können mechanische Einwirkungen wie chemisch-mechanisches Polieren (CMP) und Verpackungsvorgänge die weichen dielektrischen Strukturen beschädigen. Deswegen müssen die mechanischen Eigenschaften und die Herstellbarkeit ebenso sorgfältig in Erwägung gezogen werden, wenn man ein IMD auswählt.
  • Überdies wird für viele Materialien mit niedriger Dielektrizitätskonstante typischerweise ein Haftvermittler benötigt, um eine wirksame Haftung des Dielektrikums mit niedriger Dielektrizitätskonstante k an dem Substrat sicherzustellen. Dieses für sich stellt einen Erwägungspunkt dar, weil viele der derzeit erhältlichen Dielektrika mit niedriger Dielektrizitätskonstante k, wie z.B. aufgeschleuderte organische oder Glasmaterialien, äußerst empfindlich für Fehlstellen sind, die durch Teilchenverunreinigungen verursacht werden, welche wiederum bewirken können, dass das Dielektrikum bei schwachen elektrischen Feldern unter einer Vorspannung durchschlägt. Als solche können typische auf dem Fachgebiet bekannte Haftvermittler für Dielektrika mit niedriger Dielektrizitätskonstante k nicht verwendet werden.
  • Die US-Patentschriften 4 950 583 und 4 732 858 an Brewer u.a. beschreiben ein Produkt zur Haftungsunterstützung und ein Verfahren zur Behandlung eines integrierten Substrats. Insbesondere beschreiben Brewer u.a. die Verwendung von Alkoxysilan, um die Haftung eines Photolacks an einem Substrat zu verbessern, ebenso wie das Hinzufügen eines Aktivierungskatalysators zu dem Alkoxysilan, um die Bindung an der Grenzfläche zu verbessern. Ferner beschreiben Brewer u.a. das Hinzufügen eines Hilfspolymers wie Methylcellulose zu dem Alkoxysilan, um die Bindung an die Grenzflächen zu verbessern. In einigen Beispielen wird das Erhitzen des Haftvermittlers (110°C bis 140°C für 15 bis 30 Minuten) empfohlen, um die Haftung zu verbessern.
  • Die vorliegende Erfindung beschreibt ein Verfahren, ein IMD an einem Substrat oder einer Verbindungsschicht zum Haften zu bringen, um nach wiederholten thermischen Zyklen eine ausgezeichnete Haftung zu erzeugen, während die elektrischen Eigenschaften des IMD (also fehlstellenfreie Dünnschichten) beibehalten werden. Das Verfahren umfasst das Aufschleudern des Haftvermittlers, eine Wärmebehandlung, um die Reaktion zu beschleunigen, das Spülen mit einem Lösungsmittel, um den nicht umgesetzten Haftvermittler zu entfernen (um die Bildung von Fehlstellen durch Teilchen in der späteren IMD-Schicht zu vermeiden), gefolgt von der Beschichtung der IMD-Schicht. Das von Brewer u.a. beschriebene Verfahren würde zu einer hohen Konzentration von Fehlstellen im IMD führen, wodurch es als Isolator unzuverlässig und unwirksam würde.
  • US-Patentschrift 5 760 480 an You u.a. beschreibt die Verwendung eines Haftvermittlers auf Silan-Basis, welcher zwischen der Metall- und der dielektrischen Schicht angewendet werden kann, oder welcher in die dielektrische Schicht eingefügt werden kann. Wie oben erwähnt, beschreibt die vorliegende Erfindung ein Verfahren, ein IMD an einem Substrat oder einer Verbindungsschicht zum Haften zu bringen, um nach wiederholten thermischen Zyklen eine ausgezeichnete Haftung zu erzeugen, während die elektrischen Eigenschaften des IMD (also fehlstellenfreie Dünnschichten) beibehalten werden. You u.a. beschreiben kein Verfahren, um wirksam einen Haftvermittler mit einem aufgeschleuderten dielektrischen Isolator zu verwenden.
  • In Betracht der hier oben erwähnten Nachteile der Dielektrika mit niedriger Dielektrizitätskonstante k besteht ein Bedarf, ein Verfahren zu entwickeln, in welchem ein Dielektrikum mit niedriger Dielektrizitätskonstante k bei der Verarbeitung am Ende der Fertigung (Back-End-of-the-Line, BEOL) verwendet werden kann, bei welchem das Dielektrikum mit niedriger Dielektrizitätskonstante k eine verbesserte Haftung, eine niedrige Fehlstellendichte und gute elektrische Eigenschaften aufweist.
  • Offenbarung der Erfindung
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer IC, welche mindestens ein dielektrisches Material mit niedriger Dielektrizitätskonstante k in Kontakt mit einem Substrat aufweist, wobei das Dielektrikum mit niedriger Dielektrizitätskonstante k eine verbesserte Haftung an dem Substrat aufweist und im Wesentlichen frei von Fehlstellen ist. Eine solche IC kann in der vorliegenden Erfindung durch Anwendung von Verarbeitungsschritten erhalten werden, welche das Aufbringen einer hohen Konzentration eines Silan-Haftvermittlers auf ein Substrat, ebenso wie einen Erhitzungsschritt und einen Spülschritt, beinhalten. Es ist unerwartet ermittelt worden, dass jeder dieser Verarbeitungsschritte, welche unten noch detaillierter beschrieben werden, unentbehrlich ist, um eine IC bereitzustellen, welche ein im Wesentlichen fehlstellenfreies Dielektrikum mit niedriger Dielektrizitätskonstante k enthält, welches verbesserte Haftungseigenschaften ebenso wie gute elektrische Eigenschaften aufweist.
  • Insbesondere umfassen die Verfahrensschritte der vorliegenden Erfindung das Folgende:
    • (a) Aufbringen eines Silan-Haftvermittlers, welcher mindestens eine polymerisierbare Gruppe enthält, auf eine Oberfläche eines Substrates, um eine im Wesentlichen einheitliche Beschichtung des Silan-Haftvermittlers auf dem Substrat bereitzustellen;
    • (b) Erhitzen des Substrates, welches die Beschichtung des Silan-Haftvermittlers enthält, bei einer Temperatur von 90°C oder darüber, um das Substrat, welches Si-O-Bindungen enthält, mit einer modifizierten Oberflächenschicht zu versehen, wobei die modifizierte Oberflächenschicht einen größeren Wasser-Benetzungswinkel aufweist als ein nicht erhitztes Substrat, welches eine Beschichtung des Silan-Haftvermittlers enthält;
    • (c) Spülen des erhitzten Substrates mit einem geeigneten Lösungsmittel, welches sämtlichen nicht umgesetzten Silan-Haftvermittler wirksam entfernt, um eine modifizierte Oberfläche bereitzustellen, welche im Wesentlichen frei von Staubteilchen ist; und
    • (d) Aufbringen eines dielektrischen Materials auf die gespülte Oberfläche, welche die Si-O-Bindungen enthält.
  • Der Silan-Haftvermittler, der in der vorliegenden Erfindung verwendet wird, dient als Haftvermittler für das dielektrische Material, ohne dass er darin eine bedeutsame Bildung von Fehlstellen verursacht. Überdies ist es durch die Verwendung des Silan-Haftvermittlers der vorliegenden Erfindung möglich, oben in Schritt (d) ein Dielektrikum mit niedriger Dielektrizitätskonstante k aufzubringen, welches eine relative Dielektrizitätskonstante von etwa 3,8 oder niedriger aufweist. Dies ermöglicht die Bildung einer Verbindungsstruktur mit einem im Wesentlichen fehlstellenfreien Dielektrikum mit niedriger Dielektrizitätskonstante k als Dielektrikum zwischen den Schichten oder innerhalb einer Schicht.
  • Kurze Beschreibung der Zeichnungen
  • Die Erfindung wird nun lediglich beispielhaft mit Bezug auf die begleitenden Zeichnungen beschrieben, in welchen:
  • 1 bis 4 bildliche Ansichten sind, welche die grundlegenden Verfahrensschritte veranschaulichen, die in der vorliegenden Erfindung bei der Bildung einer IC durchgeführt werden, welche ein im Wesentlichen fehlstellenfreies Dielektrikum mit niedriger Dielektrizitätskonstante k enthält, mit welchem verbesserte Haftungseigenschaften verbunden sind.
  • Detaillierte Beschreibung der Erfindung
  • Zunächst wird auf 1 Bezug genommen, welche eine Struktur veranschaulicht, die nach der Ausführung des ersten Schrittes der vorliegenden Erfindung gebildet wird, also nach dem Aufbringen eines Silan-Haftvermittlers auf eine Oberfläche eines Substrats. Insbesondere umfasst die in 1 dargestellte Struktur das Substrat 10 mit der Beschichtung 12, bestehend aus einem darauf geformten Silan-Haftvermittler.
  • Das Substrat 10, welches in der vorliegenden Erfindung verwendet wird, kann ein Si enthaltendes Halbleitermaterial wie Si, SiGe und Silicium auf Isolatoren; ein leitfähiges Metall wie Cu, Al, W, Pt, Ag, Au und Legierungen oder Mehrfachschichten davon; ein Kupferbarrierematerial wie Siliciumnitrid oder ein amorphes Siliciumcarbidmaterial, welches auch Stickstoff enthalten kann; oder eine der Verbindungsebenen einer Verbindungsstruktur sein. Wenn es sich bei dem Substrat 10 um eine verbindungsebene handelt, dann kann das Substrat aus irgendeinem herkömmlichen anorganischen, z.B. SiO2 oder ein Oxid des Perovskit-Typs, oder organischen dielektrischen Material, z.B. Polyimid, zusammengesetzt sein, und es kann darin Metallleitungen oder Kontaktlöcher enthalten. Aus Gründen der Übersichtlichkeit sind in dem Substrat 10 die Metallleitungen oder Kontaktlöcher nicht dargestellt, das Substrat kann dieselben aber dennoch enthalten.
  • Wenn das Substrat 10 eine Verbindungsebene einer IC-Struktur ist, dann wird es unter Anwendung herkömmlicher Techniken hergestellt, darunter Damaszier-, Doppeldamaszier- und Nichtdamasziertechniken wie z.B. Metallätzverfahren, welche dem Fachmann wohlbekannt sind. Da die Herstellung von Verbindungsstrukturen wohlbekannt ist und für die vorliegende Erfindung nicht entscheidend ist, wird hier keine detaillierte Beschreibung derselben gegeben.
  • Der Begriff „Silan-Haftvermittler" wird hier verwendet, um irgendein Silan enthaltendes Material zu bezeichnen, welches darin mindestens eine polymerisierbare Gruppe aufweist, welche als Haftvermittler für ein späteres dielektrisches Material mit niedriger Dielektrizitätskonstante k dienen kann. Insbesondere handelt es sich bei dem in der vorliegenden Erfindung verwendeten Silan-Haftvermittler um ein Alkoxysilan, welches die folgende Formel aufweist:
    Figure 00080001
    wobei X eine polymerisierbare Gruppe ist, welche eine Diels-Alder-Reaktion oder eine radikalische Reaktion durchlaufen kann, und ausgewählt ist aus Alkenen, Norbornylenen, Vinyl und Alkinen; R1 und R2 identisch oder verschieden sind und es sich bei diesen um H, Alkyl, Alkoxy, Alkylester, Alkenyl, Alkinyl, Aryl oder Cycloalkyl handelt; R3 ein Alkyl- oder ein -C(O)R4-Radikal ist, wobei es sich bei R4 um Alkyl handelt; a und b identisch oder verschieden sind und 0, 1 oder 2 betragen und y von 1 bis 3 beträgt, mit der Vorgabe, dass die Summe von a + b + y 3 beträgt.
  • In der vorliegenden Erfindung können verschiedene Alkoxysilane verwendet werden, wie z.B. Vinyltrialkoxysilan, Allyltrialkoxysilan, Vinyldiphenylalkoxysilan, Norbornyltrialkoxysilan und Trivinyltrialkoxysilan. Einige spezielle Beispiele sind Vinyltriacetoxysilan, Vinyltrimethoxysilan, Vinyltriethoxysilan, Allyltrimethoxysilan, Vinyldiphenylethoxysilan, Norbornyltriethoxysilan und Trivinyltriethoxysilan. Von den verschiedenen Alkoxysilanen, die in der vorliegenden Erfindung verwendet werden können, werden Vinyltrialkoxysilane wie Vinyltriacetoxysilan, Vinyltrimethoxysilan und Vinyldiphenylethoxysilan bevorzugt. Von diesen Vinyltrialkoxysilanen wird Vinyltriacetoxysilan insbesondere bevorzugt.
  • Ungeachtet dessen, welcher Silan-Haftvermittler dabei verwendet wird, ist es in der vorliegen Erfindung erforderlich, dass der Silan-Haftvermittler in einer Menge aufgebracht wird, mit der man eine im Wesentlichen einheitliche Beschichtung des Silan-Haftvermittlers auf der Oberfläche des Substrats erhält. Mit „im Wesentlichen einheitlich" ist gemeint, dass der Silan-Haftvermittler derart aufgebracht wird, dass man auf dem Substrat eine kontinuierliche Beschichtung des Silan-Haftvermittlers ohne irgendeine Diskontinuität darin erhält.
  • Um die im Wesentlichen einheitliche Beschichtung des Silan-Haftvermittlers auf der Oberfläche des Substrats 10 zu erhalten, wird eine konzentrierte Lösung des Silan-Haftvermittlers verwendet. Der Begriff „konzentriert", wie er hier verwendet wird, bezeichnet eine Lösung eines Silan-Haftvermittlers, in welcher der Silan-Haftvermittler in einer Konzentration von 0,10% oder mehr vorliegt, wobei eine Konzentration von 0,2% bis 5,0% bevorzugt wird. Die am meisten bevorzugte Konzentration beträgt 2,5%. Typischerweise wird ein organisches Lösungsmittel verwendet, um den Alkoxysilan-Haftvermittler zu verdünnen. Beispiele solcher Lösungsmittel sind: Propylenglykolmonomethyletheracetat, Propylenglykolmonomethyletheralkohol und Cyclohexan. In einigen Fällen kann jedoch auch Wasser als Verdünnungs-Lösungsmittel verwendet werden.
  • Der Silan-Haftvermittler kann unter Anwendung irgendeines herkömmlichen Mittels, welches dem Fachmann wohlbekannt ist, auf das Substrat aufgebracht werden, darunter, aber nicht darauf beschränkt: Aufschleudern, Sprühbeschichten, Tauchbeschichten, Aufstreichen, Aufdampfen, Auflösen und andere Mittel, mit welchen eine im Wesentlichen einheitliche Beschichtung des Silan-Haftvermittlers auf dem Substrat gebildet werden kann.
  • Gemäß dem nächsten Schritt der vorliegenden Erfindung wird die in 1 dargestellte Struktur für eine Zeitperiode von 10 bis 300 Sekunden, am meisten bevorzugt 120 Sekunden, bei einer Temperatur von 90°C oder darüber erhitzt, also wärmebehandelt, um eine Oberflächenschicht 14 auf dem Substrat 10 zu erhalten, welche darauf Si-O-Bindungen enthält, siehe 2. Speziell bildet die Oberflächenschicht die folgende Verknüpfung:
    Substrat-O-Si-X,
    wobei X wie oben definiert ist.
  • Insbesondere wird dieser Heizschritt für eine Zeitperiode von 10 bis 300 Sekunden bei einer Temperatur von 90°C bis 200°C durchgeführt. Überdies wird dieser Heizschritt, durch welchen eine Beschichtung auf der Oberfläche des Substrats mit Si-O-Bindungen gebildet wird, typischerweise in einer Inertgasatmosphäre wie Ar, He, N2 oder Gemischen davon durchgeführt.
  • Nach dem oben beschriebenen Heizschritt wird die in 2 dargestellte Struktur einem Spülschritt unterzogen, welcher so wirkt, dass der gesamte restliche nicht umgesetzte Silan-Haftvermittler aus der Struktur entfernt wird, wobei nur eine Struktur zurückgelassen wird, in welcher das Substrat 10 darauf eine Si-O-Beschichtung 14 aufweist, siehe 3.
  • Der Spülschritt der vorliegenden Erfindung wird insbesondere unter Verwendung eines geeigneten Lösungsmittels wie Propylenglykolmonomethyletheracetat (PGMEA) durchgeführt, welches den Silan-Haftvermittler von der Struktur entfernen kann, ohne einen wesentlichen Teil der Si-O-Beschichtung 14 zu entfernen. Der Spülschritt wird typischerweise bei einer Temperatur von 19°C bis 26°C durchgeführt, es können aber auch erhöhte Temperaturen bis zu 45°C angewendet werden.
  • Nach dem Spülschritt kann wahlweise ein Nach-Wärmebehandlungsschritt durchgeführt werden, bei welchem dieselben oder andere Bedingungen als oben beschrieben angewendet werden.
  • Als nächstes wird, wie in 4 dargestellt, ein dielektrisches Material 16 mit einer Dielektrizitätskonstante von 3,8 oder niedriger, also ein Dielektrikum mit niedriger Dielektrizitätskonstante k, auf die Si-O-behandelte Oberfläche 14 des Substrats 10 geformt. Das Dielektrikum mit niedriger Dielektrizitätskonstante k wird durch Anwendung irgendeines herkömmlichen Auftragverfahrens auf die Si-O-behandelte Oberfläche des Substrats geformt, darunter, aber nicht darauf beschränkt: Aufschleudern, chemische Abscheidung aus einer Lösung, chemische Abscheidung aus der Gasphase (CVD), die plasmaunterstützte CVD, Aufdampfen, Tauchbeschichten und andere ähnliche Auftragverfahren, durch welche eine dielektrische Schicht mit niedriger Dielektrizitätskonstante k auf einer Struktur gebildet werden kann.
  • Geeignete Dielektrika mit niedriger Dielektrizitätskonstante k, welche in der vorliegenden Erfindung verwendet werden können, sind z.B., aber nicht darauf beschränkt: Polyarylenether, heißhärtende Polyarylenether, aromatische heißhärtende Harze wie der SiLK® (Halbleiter-Dielektrikum von der Dow Chemical Company); Polyimide; Si enthaltende Polymere wie Hydrogensilsesquioxane und Organosilsesquioxane; Benzocyclobutene; Polynorbornene; Parylen-Copolymere; Parylen F; Polynaphthalin; Polytetrafluornaphthalin; Poly(octafluor- bis-benzocyclobuten); Teflon AF; fluorierter amorpher Kohlenstoff; Xerogele und nanoporöses Siliciumdioxid.
  • Eine Beschreibung jedes der obigen Dielektrika mit niedriger Dielektrizitätskonstante k findet sich in den folgenden Artikeln, welche im MRS Bulletin, Oktober 1997, Bd. 22, Nr. 10, veröffentlicht wurden:
    • (i) T-M. Lu u.a., „Vapor Deposition of Low-Dielectric-Constant Polymeric Films", S. 28 bis 31;
    • (ii) Nigel P. Hacker, „Organic and Inorganic Spin-On Polymers for Low-Dielectric-Constant Applications", S. 33 bis 38;
    • (iii) Changming Jin u.a., „Nanoporous Silica as an Ultralow-k Dielectric", S. 39 bis 42; und
    • (iv) Kazuhiko Endo, „Fluorinated Amorphous Carbon as a Low-Dielectric-Constant Interlayer Dielectric", S. 55 bis 58.
  • Einige besonders bevorzugte Dielektrika mit niedriger Dielektrizitätskonstante k, welche in der vorliegenden Erfindung verwendet werden, sind z.B.: Methylsilsesquioxan (MSSQ), Hydridosilsesquioxan und SiLK®.
  • Die obigen Verfahrensschritte können beliebig oft wiederholt werden, um eine mehrschichtige Verbindungsstruktur bereitzustellen, die im Wesentlichen fehlstellenfreie Materialien mit einer niedrigen Dielektrizitätskonstante enthält, welche eine gute Haftung und gute elektrische Eigenschaften aufweisen.
  • Es sollte angemerkt werden, dass die verschiedenen oben erwähnten Verfahrensschritte entscheidend dafür sind, ein im Wesentlichen fehlstellenfreies Material mit einer niedrigen Dielektrizitätskonstante zu erhalten, mit welchem eine gute Haftung und gute elektrische Eigenschaften verbunden sind. Wenn einer oder mehrere der oben beschriebenen Verfahrensschritte weggelassen werden, dann kann der dielektrischen Schicht die gute Haftung fehlen, sie kann eine hohe Fehlstellendichte aufweisen, und/oder es können schlechte elektrische Eigenschaften mit ihr verbunden sein.
  • Die folgenden Beispiele werden gegeben, um einige Vorteile zu veranschaulichen, welche man erhalten kann, wenn man das Verfahren der vorliegenden Erfindung anwendet, und sie zeigen die Wichtigkeit der erfinderischen Verfahrensschritte dafür, ein im Wesentlichen fehlstellenfreies Material mit einer niedrigen Dielektrizitätskonstante zu erhalten, welches eine gute Haftung und gute elektrische Eigenschaften aufweist.
  • BEISPIELE
  • Beispiel 1
  • Drei Haftvermittlerlösungen wurden vorbereitet und ausgewertet, um ihre Fähigkeit zu ermitteln, an ein Silicium enthaltendes Substrat zu binden (also eine kovalente Si-O-Bindung mit einem Substrat zu bilden). Bei dem ausgewählten Substrat handelte es sich um einen bloßen 8-Inch-Silicium-Wafer (n-leitend) mit einer dünnen (15 Å (1,5 nm)) natürlichen Oxidbeschichtung. Die drei Lösungen umfassten: (1) eine 0,1%ige Lösung von 3-Aminopropyltrimethoxysilan in Propylenglykolmonomethyletheralkohol, (2) eine 1,0%ige Lösung von Vinyltriacetoxysilan in Propylenglykolmonomethyletheracetat (PGMEA) und (3) eine 2,5%ige Lösung von Vinyltriacetoxysilan in PGMEA. Jede Lösung enthielt 1 Moläquivalent Wasser, um das Alkoxysilan teilweise zu hydrolysieren (d.h., 3 Moläquivalente würden zu einer vollständigen Hydrolyse führen).
  • Die Haftvermittlerlösungen wurden auf die 8-Inch-Siliciumsubstrate aufgeschleudert. Es wurden zwei Gruppen von Wafern vorbereitet, mit mehreren Wafern in jeder Teilgruppe, somit stellen die Werte in Tabelle 1 einen Mittelwert dar. Die erste Gruppe von Wafern wurde dem folgenden Verfahrensablauf unterzogen: Aufschleudern des Haftvermittlers (Schleudern bis zur Trockne), Untersuchen der Dicke, Wärmebehandlung bei 100°C für 60 Sekunden, Spülen mit PGMEA, erneutes Untersuchen der Dicke und Auswerten des Wasser-Benetzungswinkels auf der Wafer-Oberfläche (Fortschreit-Benetzungswinkel). Die zweite Gruppe von Wafern wurde dem folgenden Verfahrensablauf unterzogen: Aufschleudern des Haftvermittlers (Schleudern bis zur Trockne), Untersuchen der Dicke, KEINE WÄRMEBEHANDLUNG, Spülen mit PGMEA, erneutes Untersuchen der Dicke und Auswerten des Wasser-Benetzungswinkels auf der Wafer-Oberfläche (Fortschreit-Benetzungswinkel).
  • Die Versuchsergebnisse sind im Folgenden tabelliert.
  • Tabelle 1
    Figure 00160001
  • Die Ergebnisse in Tabelle 1 zeigen einen Vergleich zwischen einem Aminopropyltrimethoxysilan(APS)-Haftvermittler und einem Vinyltriacetoxysilan(VTAS)-Haftvermittler in zwei verschiedenen Konzentrationen. Der APS-Haftvermittler liefert eine Beschichtungsdicke von 15,7 Å (1,57 nm), gemessen mit einem Optiprobe Instrument. Die vollständige Dicke bleibt, wenn die Probe einer Wärmebehandlung unterzogen und gespült wird, es wird jedoch eine wesentliche Menge entfernt, wenn der Wärmebehandlungsschritt weggelassen wird. Das Beibehalten der Dicke zeigt, dass der Haftvermittler sehr reaktiv ist.
  • Aus der Untersuchung des VTAS(Vinyltriacetoxysilan)-Haftvermittlers in zwei verschiedenen Konzentrationen geht hervor, dass dieses System nicht dasselbe Maß an Reaktivität besitzt. Die theoretische Dicke für eine Monoschicht des Haftvermittlers beträgt etwa 5% (0,5 nm). Die Auswertung der Ergebnisse in Tabelle 1 zeigt, dass mit einer konzentrierten Lösung (konzentriert relativ zu herkömmlichen Haftvermittlern), einem Wärmebehandlungs-Zwischenschritt und Spülen eine Monoschicht des Haftvermittlers erzielt werden kann. Das Weglassen der Wärmebehandlung führt zu einer fast vollständigen Entfernung des Haftvermittlers, ungeachtet der Konzentration des Haftvermittlers. Und wenn die Konzentration nicht hoch genug ist (> 2% für dieses System), dann wird eine vollständige Bedeckung des Haftvermittlers nicht erreicht, und man erhält keine Monoschicht.
  • Alle obigen Haftvermittler bilden kovalente Bindungen mit Hydroxylfunktionalitäten auf der Oberfläche des Substrats und verändern die Oberflächeneigenschaften der Wafer-Oberfläche. Der anfängliche Wasser-Benetzungswinkel des bloßen Siliciumsubstrats mit der natürlichen Oxidschicht beträgt 6 Grad. Die Auswertung der Tabelle 1 zeigt, dass die Oberfläche wesentlich modifiziert wird, außer bei dem VTAS-Haftvermittler ohne Wärmebehandlung. Dies zeigt, dass die Wärmebehandlung für die Modifikation der Oberflächeneigenschaften der Wafer-Oberfläche entscheidend ist.
  • Beispiel 2
  • Fremdstoffe (Foreign Matter, FM) (also Staubteilchen) verschlechtern die elektrischen Eigenschaften von IMD deutlich, insbesondere bei Zuverlässigkeitstests wie dem zeitabhängigem dielektrischen Durchschlag (Time Dependent Dielectric Breakdown, TDDB), dem Durchtritt von Leitung zu Leitung usw. Es wurde ein Versuch durchgeführt, um den Einfluss des Haftvermittlers auf die Menge an Fremdstoffen in Intermetall-Dielektrikum(IMD)-Dünnschichten zu ermitteln. Das SiLK®-Halbleiter-Dielektrikum wurde über das Haftvermittlerverfahren, welches in der zweiten Spalte der Tabelle 1 in Beispiel 1 beschrieben ist, auf die Siliciumsubstrate aufgeschleudert. Alle Proben hatten die Wärmebehandlung bei 100°C erhalten, jedoch mit bzw. ohne den PGMEA-Spülschritt. Die Ergebnisse sind im Folgenden in Tabelle 2 dargestellt.
  • Tabelle 2
    Figure 00190001
  • Die Ergebnisse in Tabelle 2 zeigen, dass die PGMEA-Spülung bei VTAS-Haftvermittlern für die Verringerung der FM-Fehlstellen in IMD-Schichten (wie SiLK®) entscheidend ist.
  • Beispiel 3
  • Unter Verwendung der drei Haftvermittler, welche in der zweiten Spalte der Tabelle 1 beschrieben sind, wurden mit dem SiLK®-Halbleiter-Dielektrikum von der Dow Chemical Company Haftungsexperimente durchgeführt. Es wurden zwei verschiedene Haftungstests durchgeführt: ein modifizierter Kantenanhebetest (Modified Edge Lift Off Test, MELT), um die Bruchzähigkeit auszuwerten, und ein 90-Grad-Schältest. Die Haftung wurde nach einem einzigen Härtungsvorgang und nach sechs zusätzlichen Härtungsvorgängen (T6) ausgewertet, um die Wirkungen mehrfacher Wärmehärtungsvorgängen in einer mehrschichtigen Integrationsstruktur zu simulieren. Das SiLK® wurde in allen Fällen bei 385°C gehärtet. Die Ergebnisse sind in Tabelle 3 dargestellt.
  • Tabelle 3
    Figure 00200001
  • Die Ergebnisse in Tabelle 3 zeigen, dass für SiLK® mit einer Härtung und nach zusätzlichen simulierten sechs Härtungsvorgängen (T6) der 2,5%ige VTAS-Haftvermittler überlegen ist. Der APS-Haftvermittler, bei welchem es sich um ein System auf Aminbasis handelt, bildet keine kovalenten Bindungen mit SiLK® und besitzt daher die schlechtesten Haftungseigenschaften. Der 1%ige VTAS-Haftvermittler zeigt eine deutliche Verringerung der Haftung bei T6 aufgrund der schlechten Bedeckung des Haftvermittlers.

Claims (22)

  1. Verfahren zur Herstellung einer integrierten Schaltung, welches die folgenden Schritte umfasst: (a) Aufbringen eines Silan-Haftvermittlers, welcher mindestens eine polymerisierbare Gruppe enthält, auf eine Oberfläche eines Substrates (10), um eine im Wesentlichen einheitliche Beschichtung (12) des Silan-Haftvermittlers auf dem Substrat bereitzustellen; (b) Erhitzen des Substrates, welches die Beschichtung des Silan-Haftvermittlers enthält, bei einer Temperatur von 90°C oder darüber, um das Substrat, welches Si-O-Bindungen enthält, mit einer modifizierten Oberflächenschicht (14) zu versehen, wobei die modifizierte Oberflächenschicht einen größeren Wasser-Benetzungswinkel aufweist als ein nicht erhitztes Substrat, welches eine Beschichtung des Silan-Haftvermittlers enthält; (c) Spülen des erhitzten Substrates mit einem geeigneten Lösungsmittel, welches sämtlichen nicht umgesetzten Silan-Haftvermittler wirksam entfernt, um eine modifizierte Oberfläche bereitzustellen, welche im Wesentlichen frei von Staubteilchen ist; und (d) Aufbringen eines dielektrischen Materials (16) auf die gespülte Oberfläche, welche die Si-O-Bindungen enthält.
  2. Verfahren nach Anspruch 1, wobei das Substrat (10) ein Si enthaltendes Substrat, ein leitfähiges Metall, ein Metallbarrieren-Dielektrikum oder eine dielektrische Zwischenschicht einer integrierten Schaltung ist, welche darin gebildete metallische Leitungen und Kontaktlöcher aufweist.
  3. Verfahren nach Anspruch 1, wobei der Silan-Haftvermittler irgendeine Silan enthaltende Verbindung ist, welche darin mindestens eine polymerisierbare Gruppe aufweist.
  4. Verfahren nach Anspruch 3, wobei es sich bei dem Silan-Haftvermittler um eine Verbindung mit der Formel
    Figure 00220001
    handelt, wobei X eine polymerisierbare Gruppe ist, ausgewählt aus Alkenen, Vinyl und Alkinen; R1 und R2 identisch oder verschieden sind und es sich bei diesen um H, Alkyl, Alkoxy, Alkylester, Alkenyl, Alkinyl, Aryl, Cycloalkyl handelt; R3 ein Alkyl- oder ein -C(O)R4-Radikal ist, wobei es sich bei R4 um Alkyl handelt; a und b identisch oder verschieden sind und 0, 1 oder 2 betragen und y von 1 bis 3 beträgt, mit der Vorgabe, dass die Summe von a + b + y 3 beträgt.
  5. Verfahren nach Anspruch 4, wobei es sich bei dem Silan-Haftvermittler um ein Alkoxysilan handelt.
  6. Verfahren nach Anspruch 5, wobei das Alkoxysilan ausgewählt ist aus der Gruppe, bestehend aus Vinyltriacetoxysilan, Vinyltrimethoxysilan, Vinyltriethoxysilan, Allyltrimethoxysilan, Vinyldiphenylethoxysilan, Norbornyltriethoxysilan und Trivinyltriethoxysilan.
  7. Verfahren nach Anspruch 1, wobei es sich bei dem Silan-Haftvermittler um Vinyltriacetoxysilan handelt.
  8. Verfahren nach Anspruch 1, wobei der Silan-Haftvermittler als konzentrierte Lösung aufgebracht wird.
  9. Verfahren nach Anspruch 8, wobei der Silan-Haftvermittler in der konzentrierten Lösung in einer Konzentration von 0,10% oder mehr vorliegt.
  10. Verfahren nach Anspruch 9, wobei der Silan-Haftvermittler in einer Konzentration von 0,2% bis 5,0% vorliegt.
  11. Verfahren nach Anspruch 10, wobei der Silan-Haftvermittler in einer Konzentration von 2,5% vorliegt.
  12. Verfahren nach Anspruch 1, wobei der Silan-Haftvermittler durch Aufschleudern, Sprühbeschichten, Tauchbeschichten, Aufstreichen, Aufdampfen oder Auflösen auf das Substrat aufgebracht wird.
  13. Verfahren nach Anspruch 1, wobei Schritt (b) für eine Zeitperiode von 10 Sekunden oder länger durchgeführt wird.
  14. Verfahren nach Anspruch 1, wobei Schritt (b) bei einer Temperatur von 90°C bis 200°C für eine Zeitperiode von 10 bis 300 Sekunden durchgeführt wird.
  15. Verfahren nach Anspruch 1, wobei Schritt (b) in einer inerten Gasatmosphäre durchgeführt wird.
  16. Verfahren nach Anspruch 1, wobei es sich bei dem Lösungsmittel in Schritt (c) um Propylenglykolmonomethyletheracetat handelt.
  17. Verfahren nach Anspruch 1, wobei nach Schritt (c), aber vor Schritt (d), ein optionaler Wärmebehandlungsschritt ausgeführt wird.
  18. Verfahren nach Anspruch 1, wobei das dielektrische Material (16) eine Dielektrizitätskonstante von 3,8 oder niedriger aufweist.
  19. Verfahren nach Anspruch 1, wobei Schritt (d) das Aufschleudern, die chemische Abscheidung aus einer Lösung, die chemische Abscheidung aus der Gasphase (CVD), die plasmaunterstützte CVD, das Aufdampfen und das Tauchbeschichten beinhaltet.
  20. Verfahren nach Anspruch 16, wobei es sich bei dem dielektrischen Material (16) um ein Polyimid; ein Si enthaltendes Polymer; ein Benzocyclobuten; ein Polynorbornen; einen Polyarylenether; einen heißhärtenden Polyarylenether; einen aromatischen heißhärtenden Kunststoff; ein Parylen-Copolymer; Parylen F; Polynaphthalin; Polytetrafluornaphthalin; Poly(octafluor-bis-benzocyclobuten); Teflon AF; fluorierten amorphen Kohlenstoff; ein Xerogel oder ein nanoporöses Siliciumdioxid handelt.
  21. Verfahren nach Anspruch 20, wobei es sich bei dem dielektrischen Material (16) um Methylsilsesquioxan (MSSQ), Hydrido-Silsesquioxan oder einen aromatischen heißhärtenden Kunststoff handelt.
  22. Verfahren nach Anspruch 1, wobei die Verfahrensschritte (a) bis (d) beliebig oft wiederholt werden, um eine mehrschichtige Verbindungsstruktur bereitzustellen.
DE60213086T 2001-02-21 2002-02-19 Verfahren zur herstellung von dielektrischen zwischenschichten mit niedriger dielektrizitätskonstante für beol-verbindungsleitungen mit verbesserter haftung und niedriger fehlerdichte Expired - Lifetime DE60213086T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US789422 2001-02-21
US09/789,422 US6455443B1 (en) 2001-02-21 2001-02-21 Method of fabricating low-dielectric constant interlevel dielectric films for BEOL interconnects with enhanced adhesion and low-defect density
PCT/US2002/004879 WO2002069381A2 (en) 2001-02-21 2002-02-19 Method of fabricating low-dielectric constant interlevel dielectric films for beol interconnects with enhanced adhesion and low-defect density

Publications (2)

Publication Number Publication Date
DE60213086D1 DE60213086D1 (de) 2006-08-24
DE60213086T2 true DE60213086T2 (de) 2006-12-28

Family

ID=25147596

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60213086T Expired - Lifetime DE60213086T2 (de) 2001-02-21 2002-02-19 Verfahren zur herstellung von dielektrischen zwischenschichten mit niedriger dielektrizitätskonstante für beol-verbindungsleitungen mit verbesserter haftung und niedriger fehlerdichte

Country Status (12)

Country Link
US (1) US6455443B1 (de)
EP (1) EP1390972B1 (de)
JP (1) JP3759108B2 (de)
KR (1) KR100516534B1 (de)
CN (1) CN1251312C (de)
AT (1) ATE333144T1 (de)
DE (1) DE60213086T2 (de)
ES (1) ES2262797T3 (de)
IL (1) IL157506A (de)
IN (1) IN2003DE01322A (de)
TW (1) TW561551B (de)
WO (1) WO2002069381A2 (de)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6685983B2 (en) * 2001-03-14 2004-02-03 International Business Machines Corporation Defect-free dielectric coatings and preparation thereof using polymeric nitrogenous porogens
US6716771B2 (en) * 2002-04-09 2004-04-06 Intel Corporation Method for post-CMP conversion of a hydrophobic surface of a low-k dielectric layer to a hydrophilic surface
WO2004053205A2 (en) * 2002-07-22 2004-06-24 Massachusetts Institute Of Technolgoy Porous material formation by chemical vapor deposition onto colloidal crystal templates
US6974762B2 (en) * 2002-08-01 2005-12-13 Intel Corporation Adhesion of carbon doped oxides by silanization
JP2004274020A (ja) * 2002-09-24 2004-09-30 Rohm & Haas Electronic Materials Llc 電子デバイス製造
US7005390B2 (en) * 2002-10-09 2006-02-28 Intel Corporation Replenishment of surface carbon and surface passivation of low-k porous silicon-based dielectric materials
AU2003282988A1 (en) * 2002-10-21 2004-05-13 Massachusetts Institute Of Technology Pecvd of organosilicate thin films
US7248062B1 (en) 2002-11-04 2007-07-24 Kla-Tencor Technologies Corp. Contactless charge measurement of product wafers and control of corona generation and deposition
KR20040051097A (ko) * 2002-12-11 2004-06-18 패럴린코리아(주) 패럴린(parylene) 고분자 코팅의 접착력을 증진시키는전처리 방법 및 이를 응용한 장치
CN100334695C (zh) * 2003-01-02 2007-08-29 上海华虹（集团）有限公司 一种含硅低介电常数材料炉子固化工艺
TW200421483A (en) * 2003-03-17 2004-10-16 Semiconductor Leading Edge Tec Semiconductor device and method of manufacturing the same
US6825561B1 (en) 2003-06-19 2004-11-30 International Business Machines Corporation Structure and method for eliminating time dependent dielectric breakdown failure of low-k material
US7164197B2 (en) * 2003-06-19 2007-01-16 3M Innovative Properties Company Dielectric composite material
JP4106438B2 (ja) * 2003-06-20 2008-06-25 独立行政法人産業技術総合研究所 多層微細配線インターポーザおよびその製造方法
US6992003B2 (en) * 2003-09-11 2006-01-31 Freescale Semiconductor, Inc. Integration of ultra low K dielectric in a semiconductor fabrication process
US7056840B2 (en) * 2003-09-30 2006-06-06 International Business Machines Corp. Direct photo-patterning of nanoporous organosilicates, and method of use
US6903004B1 (en) 2003-12-16 2005-06-07 Freescale Semiconductor, Inc. Method of making a semiconductor device having a low K dielectric
US7094661B2 (en) * 2004-03-31 2006-08-22 Dielectric Systems, Inc. Single and dual damascene techniques utilizing composite polymer dielectric film
US7309395B2 (en) * 2004-03-31 2007-12-18 Dielectric Systems, Inc. System for forming composite polymer dielectric film
US6962871B2 (en) * 2004-03-31 2005-11-08 Dielectric Systems, Inc. Composite polymer dielectric film
US20060046044A1 (en) * 2004-08-24 2006-03-02 Lee Chung J Porous composite polymer dielectric film
CN101151688B (zh) * 2004-12-07 2013-01-16 富多电子公司 微型变压器、多层印刷电路及其制造方法
US20060128163A1 (en) * 2004-12-14 2006-06-15 International Business Machines Corporation Surface treatment of post-rie-damaged p-osg and other damaged materials
US7446055B2 (en) * 2005-03-17 2008-11-04 Air Products And Chemicals, Inc. Aerosol misted deposition of low dielectric organosilicate films
US20060275547A1 (en) * 2005-06-01 2006-12-07 Lee Chung J Vapor Phase Deposition System and Method
US20060275616A1 (en) * 2005-06-03 2006-12-07 Clough Robert S Silane-based coupling agent
US8264819B2 (en) 2005-08-19 2012-09-11 Avx Corporation Polymer based solid state capacitors and a method of manufacturing them
US20070109003A1 (en) * 2005-08-19 2007-05-17 Kla-Tencor Technologies Corp. Test Pads, Methods and Systems for Measuring Properties of a Wafer
GB0517952D0 (en) * 2005-09-02 2005-10-12 Avx Ltd Method of forming anode bodies for solid state capacitors
JP4616154B2 (ja) * 2005-11-14 2011-01-19 富士通株式会社 半導体装置の製造方法
US7851138B2 (en) * 2007-07-19 2010-12-14 Hitachi Global Storage Technologies, Netherlands, B.V. Patterning a surface comprising silicon and carbon
US7760487B2 (en) * 2007-10-22 2010-07-20 Avx Corporation Doped ceramic powder for use in forming capacitor anodes
US7852615B2 (en) * 2008-01-22 2010-12-14 Avx Corporation Electrolytic capacitor anode treated with an organometallic compound
US7768773B2 (en) * 2008-01-22 2010-08-03 Avx Corporation Sintered anode pellet etched with an organic acid for use in an electrolytic capacitor
US7760488B2 (en) * 2008-01-22 2010-07-20 Avx Corporation Sintered anode pellet treated with a surfactant for use in an electrolytic capacitor
WO2009135780A1 (en) * 2008-05-08 2009-11-12 Basf Se Layered structures comprising silicon carbide layers, a process for their manufacture and their use
US8203827B2 (en) * 2009-02-20 2012-06-19 Avx Corporation Anode for a solid electrolytic capacitor containing a non-metallic surface treatment
CN102487057B (zh) * 2010-12-03 2014-03-12 中芯国际集成电路制造(北京)有限公司 金属前介质层及其制造方法
TWI445626B (zh) * 2011-03-18 2014-07-21 Eternal Chemical Co Ltd 製造軟性元件的方法
CN103367107B (zh) * 2012-04-09 2016-04-20 中芯国际集成电路制造(上海)有限公司 改善表面结合力的方法
CN103874325B (zh) * 2012-12-11 2017-04-12 财团法人工业技术研究院 层叠结构、其制造方法及发光装置
JP5967211B2 (ja) * 2013-04-04 2016-08-10 富士電機株式会社 半導体デバイスの製造方法
US9159556B2 (en) 2013-09-09 2015-10-13 GlobalFoundries, Inc. Alleviation of the corrosion pitting of chip pads
US9806132B2 (en) * 2013-11-22 2017-10-31 General Electric Company Organic X-ray detector with barrier layer
CN105418926B (zh) * 2014-09-12 2018-07-13 中国科学院上海高等研究院 一种含氟萘乙基硅树脂及其制备方法和应用
JP6540361B2 (ja) 2015-08-18 2019-07-10 富士通株式会社 半導体装置及びその製造方法
US9799593B1 (en) * 2016-04-01 2017-10-24 Intel Corporation Semiconductor package substrate having an interfacial layer
US10468243B2 (en) * 2017-11-22 2019-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor device and method of cleaning substrate
CN110965045A (zh) * 2018-09-29 2020-04-07 南京理工大学 一种利用Parylene微纳米薄膜对薄壁聚能切割索进行防护的方法
US11500290B2 (en) * 2018-11-13 2022-11-15 International Business Machines Corporation Adhesion promoters
CN110606970A (zh) * 2019-09-30 2019-12-24 福州大学 一种提升涂层与塑料粘结力的塑料表面预处理方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2193864B1 (de) * 1972-07-31 1974-12-27 Rhone Poulenc Sa
JPH0791509B2 (ja) * 1985-12-17 1995-10-04 住友化学工業株式会社 半導体用絶縁膜形成塗布液
US4950583A (en) * 1986-09-17 1990-08-21 Brewer Science Inc. Adhesion promoting product and process for treating an integrated circuit substrate therewith
US4732858A (en) * 1986-09-17 1988-03-22 Brewer Science, Inc. Adhesion promoting product and process for treating an integrated circuit substrate
JP3743519B2 (ja) * 1994-10-18 2006-02-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ シリコン−酸化物薄層の製造方法
US5760480A (en) * 1995-09-20 1998-06-02 Advanced Micro Devics, Inc. Low RC interconnection
JPH09143420A (ja) * 1995-09-21 1997-06-03 Asahi Glass Co Ltd 低誘電率樹脂組成物
US6071830A (en) * 1996-04-17 2000-06-06 Sony Corporation Method of forming insulating film
US5989998A (en) * 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film

Also Published As

Publication number Publication date
WO2002069381A3 (en) 2003-12-18
IN2003DE01322A (de) 2005-05-27
WO2002069381A2 (en) 2002-09-06
DE60213086D1 (de) 2006-08-24
EP1390972B1 (de) 2006-07-12
KR100516534B1 (ko) 2005-09-22
IL157506A (en) 2007-06-03
ES2262797T3 (es) 2006-12-01
JP3759108B2 (ja) 2006-03-22
CN1251312C (zh) 2006-04-12
EP1390972A2 (de) 2004-02-25
TW561551B (en) 2003-11-11
US6455443B1 (en) 2002-09-24
CN1550036A (zh) 2004-11-24
KR20030071841A (ko) 2003-09-06
US20020160600A1 (en) 2002-10-31
IL157506A0 (en) 2004-03-28
ATE333144T1 (de) 2006-08-15
JP2004532514A (ja) 2004-10-21

Similar Documents

Publication Publication Date Title
DE60213086T2 (de) Verfahren zur herstellung von dielektrischen zwischenschichten mit niedriger dielektrizitätskonstante für beol-verbindungsleitungen mit verbesserter haftung und niedriger fehlerdichte
DE10164913B4 (de) Halbleitervorrichtungen mit Filmmaterial mit niedriger Dielektrizitätskonstante und Verfahren zu ihrer Herstellung
DE10164943B4 (de) Halbleitervorrichtung, umfassend als Zwischenschicht-Isolationsfilm einen Film mit niedriger Dielektrizitätskonstante
DE69118119T2 (de) Verstärkung der Polyimidadhäsion an reaktiven Metallen
DE102015114620B4 (de) Wafer-Level-Package (WLP) und Verfahren zu seiner Ausbildung
DE69525795T2 (de) Halbleiteranordnung und Herstellungsverfahren
DE112005001676T5 (de) Verfahren und System zum Charakterisieren von porösen Materialien
DE69502709T2 (de) Verfahren und herstellung einer dünnen silizium-oxid-schicht
DE102007037445A1 (de) Isolierfilm, Herstellungsverfahren für mehrschichtige Verdrahtungsvorrichtung und mehrschichtige Verdrahtungsvorrichtung
DE102019116924A1 (de) Dielektrische zwischenschicht
DE112004001324B4 (de) Filme mit niedriger Dielektrizitätskonstante und Herstellungsverfahren für diese Filme sowie elektronische Bauteile, die diese Filme verwenden
DE102006029335A1 (de) Zusammensetzung zum Ausbilden eines Isolierfilms und Verfahren zum Herstellen einer Halbleitervorrichtung
US6417098B1 (en) Enhanced surface modification of low K carbon-doped oxide
EP1516026B1 (de) Verfahren zum versiegeln poroser materialien bei der chipherstellung und verbindungen hierfur
US7928536B2 (en) Roughness reducing film at interface, materials for forming roughness reducing film at interface, wiring layer and semiconductor device using the same, and method for manufacturing semiconductor device
DE19654096B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE60034876T2 (de) Dielektrische Filme aus Organohydridosiloxanharzen
JP5131267B2 (ja) 表面疎水化膜形成材料、多層配線構造、半導体装置および半導体装置の製造方法
DE69112486T2 (de) Halbleiteranordnung mit ventilierenden isolierenden Schichten.
DE69601284T2 (de) Verfahren zum Verkleben von Siliziumdioxid auf Gold
DE102006039001B4 (de) Verfahren zum Herstellen einer mehrschichtigen Verbindungsstruktur
DE10015213C1 (de) Verfahren zur Metallisierung zumindest einer Isolierschicht eines Bauelements
DE69031979T2 (de) Bauelementherstellung mit einem Nassrückätzen
DE10042429B4 (de) Oberflächenstabilisierung bei siliciumreichem Silicaglas unter Verwednung von verlängerter Post-Ablagerungsverzögerungszeit
DE102006051490B4 (de) Technik zur Herstellung einer Passivierungsschicht ohne ein Abschlussmetall

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)