DE10042429B4 - Oberflächenstabilisierung bei siliciumreichem Silicaglas unter Verwednung von verlängerter Post-Ablagerungsverzögerungszeit - Google Patents

Oberflächenstabilisierung bei siliciumreichem Silicaglas unter Verwednung von verlängerter Post-Ablagerungsverzögerungszeit Download PDF

Info

Publication number
DE10042429B4
DE10042429B4 DE10042429A DE10042429A DE10042429B4 DE 10042429 B4 DE10042429 B4 DE 10042429B4 DE 10042429 A DE10042429 A DE 10042429A DE 10042429 A DE10042429 A DE 10042429A DE 10042429 B4 DE10042429 B4 DE 10042429B4
Authority
DE
Germany
Prior art keywords
delay time
dielectric layer
gaseous precursor
film
silica glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10042429A
Other languages
English (en)
Other versions
DE10042429A1 (de
Inventor
Vincent L'Acadie Fortin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teledyne Digital Imaging Inc
Original Assignee
Dalsa Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dalsa Semiconductor Inc filed Critical Dalsa Semiconductor Inc
Publication of DE10042429A1 publication Critical patent/DE10042429A1/de
Application granted granted Critical
Publication of DE10042429B4 publication Critical patent/DE10042429B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zum Herstellen einer Halbleitervorrichtung, mit den Schritten: Bilden einer dielektrischen Schicht aus Silicaglas durch plasmaverstärkte chemische Dampfablagerung (PECVD), wobei ein gasförmiger Präkursor der dielektrischen Schicht in Anwesenheit eines elektromagnetischen Feldes in eine Ablagerungskammer gegeben wird;
Abbrechen der Zufuhr des gasförmigen Präkursors, der als Quelle für Silicium dient, wobei nach dem Abbruch der Zufuhr des gasförmigen Präkursors, weiter das elektromagnetische Feld über eine Verzögerungszeit beibehalten wird, die 0.5 Sekunden überschreitet, um die hydrophilen Eigenschaften des Films zu verbessern; und
Ablagern eines auf Siloxan basierenden SOG-Films auf der dielektrischen Schicht.

Description

  • Diese Erfindung betrifft das Gebiet der Halbleiter und insbesondere ein Verfahren zum Verbessern der Adhäsion von Spin-On-Glas (SOG)-Filmen auf einer darunterliegenden dielektrischen Schicht.
  • SOG-Filme werden bei sehr hoch integrierten Schaltungen (VLSI) für die verbessern Planhaltung der Vorrichtungen benutzt. Planhaltung, wie der Name sagt, umfaßt das Ausglätten der Konturen der darunterliegenden Schicht. Typischerweise wird die SOG-Schicht auf einer intermetallischen dieelektrischen Schicht (IMD1) abgelagert, die üblicherweise ein PECVD (plasmaverstärkte chemische Dampfablagerung)-Siliciumoxidfilm ist. Eine zweite IMD (IMD2)-PECVD-Oxidschicht wird auf dem SOG-Film abgelagert, um ihn abzudecken und jeglichen Kontakt mit den oberen metallischen Strukturen zu verhindern.
  • Um ein gutes Anhaftvermögen zwischen dem IMD-Unterlagefilm und einem auf Siloxan basierenden SOG-Film zu erhalten, muß die IMD-Schicht stark hydrophile Eigenschaften wegen des Vorliegens der Silanol-Gruppen in der SOG-Schicht zeigen. Solche Eigenschaften sind dafür bekannt, daß sie die Bindungen zwischen dem beschichteten SOG-Film und der PECVD-IMD1-Siliciumoxidschicht verstärken und verbessern. Die hydrophilen Eigenschaften können mittels eines Goniometers gemessen werden. Ein Goniometer benutzt die Kaelble-Technik, um eine Oberflächenspannung zwischen einer Flüssigkeit und einer festen Oberfläche zu erhalten. Bei dieser Technik wird der Winkel, den ein Tropfen Wasser mit der Oberfläche bildet, gemessen. Je größer der Winkel ist, desto weniger hydrophil ist die Oberfläche.
  • Wenn Prüfstücke, die aus einem SOG-Film, der auf einem IMD1-Film abgelagert worden ist, bestanden, Temperaturzyklusprüfungen ausgesetzt wurden, wurden starke Delaminierprobleme zwischen der SOG-Schicht und dem IMD1-Film beobachtet. Eine solche Prüfung besteht aus vielen Zyklen in Bereichen zwischen –65°C und +150°C. Die Delaminierung, die an der SOG/IMD1-Grenzfläche beobachtet wurde, verursacht den elektrischen Ausfall der integrierten Schaltungen.
  • Eine Behandlung des Standes der Technik zum Verbessern der Adhäsion, die in der US 5,556,806 beschrieben ist, umfaßt das Behandeln der IMDI-Schicht mit einem Sauerstoffplasma vor dem Ablagern des SOG. Bei einer solchen Plasmabehandlung wird beabsichtigt, die Oberflächenrauhigkeit der IMD 1 zu verbessern, wovon man vermutet, daß es hilfreich sein kann, die SOG-Adhäsion auf der IMD1 zu vergrößern. Dieser Prozeß führt jedoch zu einem zusätzlichen Verarbeitungsschritt, der die Herstellungszeit und somit die Kosten der Herstellung der Vorrichtungen beträchtlich vergrößert.
  • Die US 5,573,981 betrifft ein Verfahren zum Entfernen von Restladungen eines elektrostatischen Futters, welches in einem Prozeß zum Ablagern einer Schicht verwendet wird. Bei diesem Verfahren, wird eine Mikrowellen-Entladung gestoppt, wenn eine Siliciumoxid-Schicht mit einer Dicke von ungefähr 800 nm auf den Wafer aufgebracht wird.
  • Die DE 196 54 096 A1 offenbart ein Verfahren zur Herstellung eines Halbleiterbauelements, bei dem eine N2- oder N2O-Plasma-Behandlung einer ersten Isolierschicht durchgeführt wird, so daß mikroskopisch feine Wassertröpfchen auf der ersten Isolierschicht infolge des N2- oder N2O-Plasma verdampfen. Dabei reagiert das Plasma mit H2O, um die SiOH-Bindung in der ersten Isolierschicht durch eine SiO-Bindung oder SiN-Bindung zu ersetzen, so daß das OH radikal entfernt wird. Diese Maßnahme erfolgt, bevor eine SOG-Schicht auf der ersten Isolierschicht gebildet wird, was ein Eindringen von Feuchtigkeit, die in der SOG-Schicht enthalten ist, in eine untere Metallschicht verhindert, um die Feuchtigkeit zu entfernen, die in oder an der ersten Isolierschicht absorbiert wurde bzw. anhaftet. Damit soll die Zuverlässigkeit des Halbleiterbauelementes heraufgesetzt und der Anteil fehlerhafter Bauelemente vermindert werden.
  • Die US 5,334,554 betrifft eine Stickstoff-Plasma-Behandlung, um Verluste bei einem VLSI-Prozeß zu vermeiden. Das offenbarte Verfahren weist einen Schritt auf, bei dem eine erste dielektrische Siliciumschicht mit Stickstoff-Plasma bearbeitet wird. Durch diesen Schritt wird das Problem mit der Ladung in dem Endprodukt entfernt. Die Anordnung mit der Siliciumoxid-Schicht wird in eine Plasmavakuumkammer gestellt. Der Plasmaprozeß wird bevorzugt auf einer Temperatur unter ungefähr 450°C gehalten und für eine Zeit von mehr als 30 Sekunden aufrechterhalten. Das Plasma verwendet eine Stickstoffquelle. Das bevorzugte Vakuum beträgt weniger als ungefähr 2667 Pa.
  • Die US 5,556,806 offenbart ein Verfahren zum Ebnen dielektrischer Schichten, bei dem die Oberfläche einer Oxidschicht bei einer Temperatur zwischen ungefähr 180°C und 210°C für eine Zeit von 12 bis 13 min einer Plasma-Bearbeitung unterworfen ist. Die Plasmabearbeitung rauht die Oberfläche des Oxids auf und reduziert den Feuchtigkeitsgehalt der ersten Oxidschicht.
  • Die US 5,807,660 offenbart ein Verfahren, bei dem gleich nach dem Aufbringen der dielektrischen Schicht eine in-situ Plasma-Behandlung durchgeführt wird. Während der Wafer sich noch in der Aufdampfkammer befindet, wird N2O-Plasma auf den Wafer aufgebracht. Die N2O-Plasma-Behandlung macht die Oberfläche des Oxids rauh, daher steigt die Fläche für die Adhäsions-Oberfläche.
  • Die US 5,716,890 betrifft ein Verfahren zum Herstellen einer eine Zwischenschicht isolierenden dünnen Schicht. Dieses Verfahren offenbart das Behandeln mit N2- oder Ar-Plasma einer Siliciumoxid-Schicht, welches Plasma-Beschuß der PECVD-Schicht mit positiven Ionen umfaßt.
  • Um die Delaminierung an der SOG/IMD1-Grenzfläche zu verhindern, muß die Adhäsion zwischen diesen Filmen verbessert werden. Jede Behandlung, um die Adhäsion zu vergrößern, sollte so einfach wie möglich sein, um zu verhindern, daß sich Risse in dem SOG bilden, der sehr zerbrechlich ist. Zusätzlich sollte sie eine minimale Wirkung auf den Durchsatz haben, da zusätzliche Verarbeitungsschritte die Kosten und die Komplexität der Herstellung vergrößern.
  • Gemäß der vorliegenden Erfindung wird ein Verfahren zum Herstellen einer Halbleitervorrichtung zur Verfügung gestellt, mit den Schritten: Bilden einer dielektrischen Schicht aus Silicaglas durch plasmaverstärkte chemische Dampfablagerung (PECVD), wobei eine gasförmiger Präkursor der dielektrischen Schicht bei Vorliegen eines elektromagnetischen Feldes in eine Ablagerungskammer gegeben wird; Abbrechen der Zufuhr des gasförmigen Präkursors, der als Quelle für Silicium dient, wobei das elektromagnetische Feld weiter über eine Verzögerungszeit beibehalten wird, die 0.5 Sekunden nach dem Abbruch der Zufuhr des gasförmigen Präkursors überschreitet, um die hydrophilen Eigenschaften des Filmes zu verbessern; und Ablagern eines auf Siloxan basierenden SOG-Filmes auf der dielektrischen Schicht.
  • Es ist gefunden worden, daß diese Technik die hydrophilen Eigenschaften des siliciumreichen Silicaglases und somit das Anhaftvermögen an dem auf Siloxan basierenden SOG-Film beträchtlich verbessert. Die bevorzugte Nachwirkzeit beträgt eine Sekunde. Sie kann länger sein, sollte jedoch etwa drei Sekunden nicht überschreiten, da sonst die dielektrische Oberfläche zu rauh wird. Man vermutet, daß es bis jetzt nicht realisiert worden ist, daß die Post-A-Verzögerungszeit die hydrophilen Eigenschaften der abgelagerten Schicht beeinflussen kann.
  • Das Dielektrikum ist bevorzugt siliciumreiches Silicaglas (SRSG), das an sich für seine intermetallischen dielektrischen Schichten (IMD) bekannt ist.
  • Wie beim herkömmlichen PECVD aktiviert das Plasma, normalerweise erzeugt durch die Anwendung eines Hochfrequenzfeldes, die Reaktion zwischen den Präkursoren. Die Präkursoren sind SiH4, N2O und N2. Das N2-Gas wird in der Ablagerungskammer als ein Trägergas verwendet, wobei das Siliciumoxid aus einer Reaktion zwischen SiH4 und N2O gebildet wird. SiH4 dient als die Quelle für Silicium und N2O als Quelle für Sauerstoff.
  • Ein wichtiges Merkmal dieser Erfindung liegt in der Tatsache, daß die Zunahme in der Verzögerungszeit den Prozeßdurchsatz nicht beeinflußt, da keine zusätzlichen ex situ-Behandlungen erforderlich sind. Bei herkömmlicher Ausrüstung wird die standardmäßige Verzögerung zwischen der Zeit, bei der der SiH4-Fluß in dem Reaktor abgeschaltet wird, und der, bei der das Hochfrequenzfeld abgeschaltet wird (in der Technik als Post-A-Verzögerung bezeichnet), auf 0.5 s voreingestellt. Die Wafer werden dann für die weitere Verarbeitung an eine andere Station geliefert.
    •
  • Die Erfindung wird nun in weiteren Einzelheiten beschrieben, lediglich beispielhaft, mit Bezug auf die beigefügten Zeichnungen, wobei:
  • 1 einen Wassertropfen auf einer ebenen Oberfläche zeigt;
  • 2 eine graphische Darstellung ist, die den Kontaktwinkel eines Wassertropfens auf der dielektrischen Oberfläche gegen die Zeit in Tagen bei unterschiedlichen Verzögerungszeiten zeigt.
  • Um die Erfindung zu veranschaulichen, wurden Silicium-Wafer in eine Ablagerungskammer mit sieben Stationen in dem Novellus Concept One PECVD-System gebracht. Dieses besteht aus sieben Arbeitsstationen plus einer Transferstation. Ein Duschkopf befindet sich über jeder Station. Die Präkursoren strömen aus diesen Duschköpfen. Diese Duschköpfe werden auch als Elektroden benutzt, um die Hochfrequenz zum Erzeugen des Plasmas zu steuern, die an die Ablagerungskammer angelegt wird, um die Reaktionen zwischen den Präkursoren einzuleiten.
  • SiH4, N2O und N2 wurden in einer Weise in die Ablagerungskammer gegeben, die an sich bekannt ist, um ein siliciumreiches Siliciumglas (SRSG) als Schicht auf dem Silicium-Wafer zu erzeugen.
  • Das N2-Gas wird als Trägergas in der Ablagerungskammer benutzt, wobei das Siliciumoxid aus einer Reaktion zwischen SiH4 und N2O gebildet wird. SiH4 dient als die Quelle für Silicium und N2O als Sauerstoffquelle.
  • Um die hydrophilen Eigenschaften und die Langzeitstabilität der dielektrischen Schicht zu bestimmen, wurde ein Film einer Dicke von 350 nm SRSG (siliciumreiches Silicaglas) auf dem Silicium-Wafer abgelagert, wobei unterschiedliche Verzögerungszeiten (als Post-A-Verzögerungen bekannt) verwendet werden. Der Kontaktwinkel eines Wassertropfens wurde dann für jede Probe gemessen, wobei die Kaelble-Technik verwendet wurde.
  • 1 veranschaulicht diese Technik. Ein Wassertropfen 1 wird auf die abgelagerte SRSG-Schicht gebracht, und der Kontaktwinkel θ wird gemessen. Je hydrophiler der Film ist, desto kleiner wird der Kontaktwinkel θ sein. Umgekehrt, je hydrophober der Film, desto größer der Kontaktwinkel θ.
  • Es wurde beobachtet, daß eine Abänderung der Post-A-Verzögerung die hydrophilen Eigenschaften der Filme beeinflußt.
  • Die folgende Tabelle stellt die Winkel dar, die unmittelbar nach der Filmablagerung erhalten wurden.
  • Tabelle 1: Winkel unmittelbar nach der Filmablagerung als eine Funktion der Post-A-Verzögerung
    Figure 00060001
  • Man sieht, daß mit einer Post-A-Verzögerung von weniger als 0.5 Sekunden der Kontaktwinkel viel größer ist und die hydrophilen Eigenschaften viel schlechter sind. Für eine gute SOG-Adhäsion ist es jedoch wichtig, daß die hydrophilen Eigenschaften nach der Ablagerung stabil bleiben.
  • Ein zweites Experiment wurde durchgeführt, bei dem der Kontaktwinkel nach 13 Tagen gemessen wurde. Die Ergebnisse sind in der folgenden Tabelle gezeigt.
    Figure 00060002
    Figure 00070001
  • Hier sind die Ergebnisse noch dramatischer. Nach 13 Tagen sind die Wafer mit einer Post-A-Verzögerung von einer Sekunde noch stark hydrophil (Kontaktwinkel 2.5°), während die Wafer mit einer Post-A-Verzögerung von 0.2 und 0.5 Sekunden sehr schlechte hydrophile Eigenschaften haben.
  • Ein dritter Satz Wafer wurde in einer Weise ähnlich wie beim zweiten Satz hergestellt. Der Kontaktwinkel wird für bis zu 35 Tage gezeigt. Bei dem dritten Satz gaben die Wafer mit Post-A-Verzögerungen von 0.2 und 0.5 Sekunden ähnliche Ergebnisse, während die Wafer mit einer Post-A-Verzögerung von 1 Sekunde bemerkenswerte Verbesserung zeigten.
  • Es wird vermutet, daß geringe Post-A-Verzögerungen, in der Größenordnung von 0.2 Sekunden, immer schlechte Ergebnisse liefern. Verzögerungen in der Größenordnung einer Sekunde geben gute Ergebnisse mit Langzeitstabilität, und diese kann bis hinauf zu 3 Sekunden verlängert werden. Bei mehr als 3 Sekunden wird übermäßiges Oberflächenaufrauhen auftreten. Man vermutet, daß 0.5 Sekunden gerade die Grenzlinie zwischen guten und schlechten Ergebnissen darstellt. Wie es durch einen Vergleich des zweite und dritten Satzes gezeigt wird, gibt eine Post-A-Verzögerung von 0.5 Sekunden manchmal gute Ergebnisse und manchmal nicht. Um die Vorteile der Erfindung zu erhalten, sollte die Post-A-Verzögerung oberhalb von 0.5 Sekunden liegen, typischerweise bei 0.6 Sekunden und darüber und bevorzugt in der Größenordnung einer Sekunde. Die Post-A-Verzögerung kann weiter verlängert werden, jedoch führt ein zusätzliches Anwachsen zu übermäßiger Oberflächenaufrauhung und erhöht unnötigerweise die Herstellungzeit.
  • Aus den oben dargestellten Ergebnissen wurde daher geschlossen, daß das Einsetzen einer Post-A-Verzögerung über 0.5 s die Stabilität der hydrophilen Eigenschaften der IMD-Schicht als eine Funktion der Zeit verbessert. Ein solches Kennzeichen verbessert somit die Robustheit des Prozesses, was die Risiken der Delaminierung wegen einer verbesserten Adhäsion zwischen den Filmen während eines Temperaturzyklustests begrenzt.
  • Aus den früher dargestellten Ergebnissen geht hervor, daß die IMD1, das mit einer Post-A-Verzögerung von 0.5 s abgelagert wird, zeitlich nicht stabil ist, da es einige Variationen in den hydrophilen Eigenschaften zeigt. Daher bietet eine Post-A-Verzögerung von einer Sekunde aus diesem Gesichtspunkt her eine bessere Stabilität.
  • Um den Prozeß zu vervollständigen, wird ein auf Siloxan basierender SOG-Film auf dem dielektrischen Film abgelagert.
  • Man vermutet, daß der Grund, daß die Erfindung funktioniert, darin liegt, daß eine längere Post-A-Verzögerung weitere Silanol-Gruppen in der IMD-Schicht erzeugt. Solche Silanol-Gruppen in der IMD-Schicht sind direkt verantwortlich für die bessere Adhäsion des SOG auf dem IMD-Film. Dies liegt an der Tatsache, daß während der SOG-Beschichtung und Aushärtung Polymerisation aufgrund von Kondensation der Silanol- und Ethoxy-Gruppen auftritt.
  • Das für diese Erfindung verwendete System war eine Ablagerungskammer mit 7 Stationen, der Fachmann wird jedoch verstehen, daß es möglich sein würde, ähnliche Ergebnisse mit einer einzigen Wafer-PECVD-Kammer oder irgendeiner anderen Art einer geeigneten PECVD-Kammer zu erreichen.
  • Die Ablagerungstechnik könnte auch geändert werden, da vermutet wird, daß die Oberfläche aufgrund der verringerten Menge an Präkursoren modifiziert wird, die während der Post-A-Verzögerung vorliegen. Daher könnte diese Erfindung mit anderen Anwendungen und Techniken benutzt werden. Sie könnte bei der Metallisierung, bei Polymeren usw. verwendet werden. Die Ablagerungstechnik könnte auch irgendeine PVD-Technik (physikalische Dampfablagerung) sein.
  • Diese Erfindung kann auch für irgendwelche durch Plasmaverstärkung chemisch dampfabgelagerte (PECVD) Filme oder Plasmabehandlungen benutzt werden. Insbesondere kann sie bei irgendwelchen anderen Schritten zum Herstellen integrierter Schaltungen benutzt werden, die hydrophile (oder hydrophobe) Unterlagefilme erfordern, beim Plasmaätzen von Materialien, bei der PECVD-Metallisation, bei PECVD-Passivierungsschichten und der PVD-Metallisation.
  • Die Erfindung findet Anwendung bei Emissionsdioden, Flüssigkristallanzeigen, elektrochromen Anzeigen, Flachbildanzeigen, Photodetektoren, Solarbatterien, Sensoren und Antrieben, optischen Fasern, Korrosionsschutz, Adhäsionspromotern, Reibungsverringerung und Anpassungen des optischen/thermischen Reflexionsvermögens.
  • Die in der vorstehenden Beschreibung, in der Zeichnung sowie in den Ansprüchen offenbarten Merkmale der Erfindung können sowohl einzeln als auch in beliebiger Kombination für die Verwirklichung der Erfindung wesentlich sein.

Claims (7)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, mit den Schritten: Bilden einer dielektrischen Schicht aus Silicaglas durch plasmaverstärkte chemische Dampfablagerung (PECVD), wobei ein gasförmiger Präkursor der dielektrischen Schicht in Anwesenheit eines elektromagnetischen Feldes in eine Ablagerungskammer gegeben wird; Abbrechen der Zufuhr des gasförmigen Präkursors, der als Quelle für Silicium dient, wobei nach dem Abbruch der Zufuhr des gasförmigen Präkursors, weiter das elektromagnetische Feld über eine Verzögerungszeit beibehalten wird, die 0.5 Sekunden überschreitet, um die hydrophilen Eigenschaften des Films zu verbessern; und Ablagern eines auf Siloxan basierenden SOG-Films auf der dielektrischen Schicht.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Verzögerungszeit im Bereich von 1 bis 3 Sekunden liegt.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Verzögerungszeit eine Sekunde beträgt.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der gasförmige Präkursor Silan (SiH4) ist.
  5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Verzögerungszeit wenigstens 0.6 Sekunden beträgt.
  6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Silicaglas siliciumreiches Silicaglas (SRSG) ist.
  7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das elektromagnetische Feld ein Hochfrequenzfeld ist.
DE10042429A 1999-09-01 2000-08-30 Oberflächenstabilisierung bei siliciumreichem Silicaglas unter Verwednung von verlängerter Post-Ablagerungsverzögerungszeit Expired - Fee Related DE10042429B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9920526.2 1999-09-01
GB9920526A GB2354107B (en) 1999-09-01 1999-09-01 Surface stabilization of silicon rich silica glass using increased post deposition delay

Publications (2)

Publication Number Publication Date
DE10042429A1 DE10042429A1 (de) 2001-07-12
DE10042429B4 true DE10042429B4 (de) 2006-05-18

Family

ID=10860067

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10042429A Expired - Fee Related DE10042429B4 (de) 1999-09-01 2000-08-30 Oberflächenstabilisierung bei siliciumreichem Silicaglas unter Verwednung von verlängerter Post-Ablagerungsverzögerungszeit

Country Status (5)

Country Link
US (1) US6372671B1 (de)
CA (1) CA2316548A1 (de)
DE (1) DE10042429B4 (de)
FR (1) FR2797998B1 (de)
GB (1) GB2354107B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6925467B2 (en) * 2002-05-13 2005-08-02 Innopath Software, Inc. Byte-level file differencing and updating algorithms
FR2845636B1 (fr) * 2002-10-14 2006-04-14 Norbert Couget Procede pour realiser un marquage sur une surface d'un substrat, notamment en verre optique ou ophtalmique
US6723666B1 (en) * 2003-03-06 2004-04-20 Advanced Micro Devices, Inc. Method for reducing gate oxide surface irregularities

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334554A (en) * 1992-01-24 1994-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Nitrogen plasma treatment to prevent field device leakage in VLSI processing
US5556806A (en) * 1995-06-28 1996-09-17 Taiwan Semiconductor Manufacturing Company Spin-on-glass nonetchback planarization process using oxygen plasma treatment
US5573981A (en) * 1993-09-21 1996-11-12 Sony Corporation Method of removing residual charges of an electrostatic chuck used in a layer deposition process
US5633208A (en) * 1993-12-01 1997-05-27 Nec Corporation Planarization of insulation film using low wettingness surface
DE19654096A1 (de) * 1995-12-23 1997-06-26 Hyundai Electronics Ind Verfahren zur Herstellung eines Halbleiterbauelementes
US5716890A (en) * 1996-10-18 1998-02-10 Vanguard International Semiconductor Corporation Structure and method for fabricating an interlayer insulating film
US5807660A (en) * 1997-02-03 1998-09-15 Taiwan Semiconductor Manufacturing Company Ltd. Avoid photoresist lifting by post-oxide-dep plasma treatment

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4708884A (en) * 1984-07-11 1987-11-24 American Telephone And Telegraph Company, At&T Bell Laboratories Low temperature deposition of silicon oxides for device fabrication
JP2684942B2 (ja) * 1992-11-30 1997-12-03 日本電気株式会社 化学気相成長法と化学気相成長装置および多層配線の製造方法
KR970007116B1 (ko) * 1993-08-31 1997-05-02 삼성전자 주식회사 반도체장치의 절연층 형성방법 및 그 형성장치
US6232216B1 (en) * 1996-04-16 2001-05-15 Nippon Telegraph And Telephone Corporation Thin film forming method
DE19781956B4 (de) * 1996-08-24 2006-06-14 Trikon Equipments Ltd., Newport Verfahren zum Aufbringen einer planarisierten dielektrischen Schicht auf einem Halbleitersubstrat

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334554A (en) * 1992-01-24 1994-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Nitrogen plasma treatment to prevent field device leakage in VLSI processing
US5573981A (en) * 1993-09-21 1996-11-12 Sony Corporation Method of removing residual charges of an electrostatic chuck used in a layer deposition process
US5633208A (en) * 1993-12-01 1997-05-27 Nec Corporation Planarization of insulation film using low wettingness surface
US5556806A (en) * 1995-06-28 1996-09-17 Taiwan Semiconductor Manufacturing Company Spin-on-glass nonetchback planarization process using oxygen plasma treatment
DE19654096A1 (de) * 1995-12-23 1997-06-26 Hyundai Electronics Ind Verfahren zur Herstellung eines Halbleiterbauelementes
US5716890A (en) * 1996-10-18 1998-02-10 Vanguard International Semiconductor Corporation Structure and method for fabricating an interlayer insulating film
US5807660A (en) * 1997-02-03 1998-09-15 Taiwan Semiconductor Manufacturing Company Ltd. Avoid photoresist lifting by post-oxide-dep plasma treatment

Also Published As

Publication number Publication date
GB9920526D0 (en) 1999-11-03
FR2797998B1 (fr) 2005-08-05
GB2354107A (en) 2001-03-14
FR2797998A1 (fr) 2001-03-02
DE10042429A1 (de) 2001-07-12
GB2354107B (en) 2004-04-28
US6372671B1 (en) 2002-04-16
CA2316548A1 (en) 2001-03-01

Similar Documents

Publication Publication Date Title
EP1678746B1 (de) Verfahren zum Ausbilden eines Dielektrikums auf einer kupferhaltigen Metallisierung
DE4430120B4 (de) Verfahren zur Erzeugung eines Dielektrikums
DE69226814T2 (de) CVD-Methode zur Bildung eines Siliziumoxydfilms
DE60025072T2 (de) Verfahren zur Nachbehandlung einer abgeschiedenen, kohlenstoffhaltigen Schicht auf einem Substrat
DE60213086T2 (de) Verfahren zur herstellung von dielektrischen zwischenschichten mit niedriger dielektrizitätskonstante für beol-verbindungsleitungen mit verbesserter haftung und niedriger fehlerdichte
DE102007037445B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE60005874T2 (de) Herstellungsverfahren für einen porösen Siliziumoxid-Film
DE69534699T2 (de) Verfahren zur Ablagerung von Fluorsilikatglas
DE69933598T2 (de) Dielektrikum aus fluoriertem amorphen Kohlenstoff mit einem niedrigen k-Wert, und Verfahren zu dessen Herstellung
DE69325343T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE102006027393A1 (de) Verkapselung für organisches Bauelement
DE69424728T2 (de) Halbleiteranordnung und zugehörige Herstellungsmethode
EP1507888B1 (de) Plasmaangeregtes chemisches gasphasenabscheide-verfahren zum abscheiden von siliziumnitrid oder siliziumoxinitrid in einem mim-kondensator
DE19630342C2 (de) Herstellungsverfahren einer isolierenden Zwischenschicht auf einem Halbleitersubstrat
EP0075874A2 (de) Verfahren zur Erzeugung elektrisch leitender Schichten
DE10290240T5 (de) Verfahren zum Füllen von Gräben
DE60124452T2 (de) CVD Verfahren zum Herstellen von amorphem Silizium
DE10224167A1 (de) Ein Halbleiterelement mit einer Kupferleitung mit erhöhter Widerstandsfähigkeit gegen Elektromigration und ein Verfahren zur Herstellung desselben
DE19654096B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE102008044987B4 (de) Verfahren zur Verringerung von Partikeln in PECVD-Prozessen zum Abscheiden eines Materials mit kleiner Dielektrizitätskonstante unter Anwendung eines plasmaunterstützten Schritts nach der Abscheidung
DE10042429B4 (de) Oberflächenstabilisierung bei siliciumreichem Silicaglas unter Verwednung von verlängerter Post-Ablagerungsverzögerungszeit
DE60209835T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE10339988B4 (de) Verfahren zur Herstellung einer antireflektierenden Schicht
DE102013111848A1 (de) Passivierungsschicht und Verfahren zum Herstellen einer Passivierungsschicht
DE102009046259B4 (de) Stärkere Haftung eines PECVD-Kohlenstoffs auf dielektrischen Materialien durch Vorsehen einer Haftungsgrenzfläche

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: ZARLINK SEMICONDUCTOR INC., KANATA, ONTARIO, CA

8127 New person/name/address of the applicant

Owner name: DALSA SEMICONDUCTOR INC., WATERLOO, ONTARIO, CA

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee