DE102019116924A1 - Dielektrische zwischenschicht - Google Patents

Dielektrische zwischenschicht Download PDF

Info

Publication number
DE102019116924A1
DE102019116924A1 DE102019116924.0A DE102019116924A DE102019116924A1 DE 102019116924 A1 DE102019116924 A1 DE 102019116924A1 DE 102019116924 A DE102019116924 A DE 102019116924A DE 102019116924 A1 DE102019116924 A1 DE 102019116924A1
Authority
DE
Germany
Prior art keywords
dielectric layer
deposition
layer
dielectric
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019116924.0A
Other languages
English (en)
Inventor
Joung-Wei Liou
Yi-Wei Chiu
Bo-Jhih Shen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019116924A1 publication Critical patent/DE102019116924A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Die vorliegende Offenbarung beschreibt ein Verfahren zum Bilden einer kohlenstoffreichen Low-k-ILD-Schicht auf Siliziumbasis mit einer Kohlenstoffkonzentration zwischen ungefähr 15 Atom-% und ungefähr 20 Atom-%. Zum Beispiel umfasst das Verfahren das Abscheiden einer dielektrischen Schicht auf einem Substrat mit einem dielektrischen Material mit einer Dielektrizitätskonstante unter 3,9 und einer Kohlenstoffatomkonzentration zwischen ungefähr 15% und ungefähr 20%; das Aussetzen der dielektrischen Schicht gegenüber einem thermischen Prozess, der zum Ausgasen des dielektrischen Materials eingerichtet ist; das Ätzen der dielektrischen Schicht zur Bildung von Öffnungen; und das Füllen der Öffnungen mit einem leitfähigen Material, um leitfähige Strukturen auszubilden.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNG
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung Nr. 62/690,726 mit dem Titel „INTERLAYER DIELECTRIC LAYER“, die am 27. Juni 2018 eingereicht wurde und auf die hiermit in vollem Umfang Bezug genommen wird.
  • HINTERGRUND
  • Die Herstellungsverarbeitung für integrierte Schaltungen (IC) wird nacheinander in Schichten durchgeführt, die übereinander über einem Substrat (z. B. einem Wafer) ausgebildet sind. Ein IC kann abhängig von der Entwurfskomplexität und der Anwendung eine große Anzahl von Schichten (z. B. hunderte) aufweisen. Diese Schichten sind durch dielektrische Zwischenschichten (ILD) voneinander getrennt.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn diese mit den beigefügten Figuren gelesen wird. Es wird angemerkt, dass gemäß der in der Industrie üblichen Praxis verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zur Klarheit der Diskussion willkürlich vergrößert oder verkleinert werden.
    • 1 ist ein Flussdiagramm eines Verfahrens, das die Herstellung einer kohlenstoffreichen dielektrischen Low-k- Dielektrikumszwischenschicht gemäß einigen Ausführungsformen beschreibt.
    • 2 ist eine Querschnittsansicht eines teilweise hergestellten Wafers gemäß einigen Ausführungsformen.
    • 3 ist eine Querschnittsansicht eines teilweise hergestellten Wafers mit einer kohlenstoffreichen Low-k-Dielektrikumszwischenschicht im aufgebrachten Zustand gemäß einigen Ausführungsformen.
    • 4 ist ein Querschnitt eines teilweise hergestellten Wafers mit einer behandelten kohlenstoffreichen Low-k- Dielektrikumszwischenschicht gemäß einigen Ausführungsformen.
    • 5-7 sind Querschnittsansichten einer kohlenstoffreichen Low-k-Dielektrikumszwischenschicht auf einem teilweise hergestellten Wafer während verschiedener Verarbeitungsschritte, welche die Bildung von Verbindungsöffnungen in der kohlenstoffreichen Low-k- Dielektrikumszwischenschicht gemäß einigen Ausführungsformen beschreiben.
    • 8 ist eine Querschnittsansicht einer Verbindungsschicht in einer kohlenstoffreichen Low-k- Dielektrikumszwischenschicht über einem teilweise hergestellten Wafer gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des bereitgestellten Gegenstands bereit. Spezifische Beispiele für Komponenten und Anordnungen werden im Folgenden beschrieben, um die vorliegende Offenbarung zu vereinfachen. Dies sind natürlich nur Beispiele und sollen nicht einschränkend verstanden werden. Beispielsweise kann das Ausbilden eines ersten Elements über einem zweiten Element in der folgenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, bei denen zwischen dem ersten und dem zweiten Element zusätzliche Elemente ausgebildet sein können, so dass die ersten und zweiten Elemente möglicherweise nicht in direktem Kontakt stehen.
  • Ferner können räumlich relative Ausdrücke, wie „unten“, „unterhalb“, „tiefer“, „oben“, „darüber“ und dergleichen verwendet werden, um die Beschreibung der Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Elementen oder Merkmalen, wie in den Figuren dargestellt, zu erleichtern. Die räumlich relativen Ausdrücke sollen zusätzlich zu der in den Figuren dargestellten Ausrichtung verschiedene Ausrichtungen der verwendeten oder betriebenen Vorrichtung umfassen. Die Vorrichtung kann anders (um 90 Grad gedreht oder in anderen Ausrichtungen) orientiert sein und die hier verwendeten räumlichen relativen Deskriptoren können ebenfalls entsprechend interpretiert werden.
  • Der Begriff „nominal“, wie er hier verwendet wird, bezieht sich auf einen gewünschten oder Zielwert einer Eigenschaft oder eines Parameters für eine Komponente oder einen Prozessvorgang, der während der Entwurfsphase eines Produkts oder eines Prozesses zusammen mit einem Bereich von Werten über und/oder unter dem gewünschten Wert festgelegt wird. Der Wertebereich ist typischerweise auf geringfügige Abweichungen in den Herstellungsverfahren oder Toleranzen zurückzuführen. Sofern nicht anders definiert, haben die hierin verwendeten technischen und wissenschaftlichen Begriffe die gleichen Bedeutungen, wie sie üblicherweise von Fachleuten auf dem Gebiet, zu dem diese Offenbarung gehört, verstanden werden.
  • Der Begriff „im Wesentlichen“, wie er hier verwendet wird, gibt den Wert einer gegebenen Menge an, der auf der Grundlage eines bestimmten Technologieknotens, der mit der betreffenden Halbleitervorrichtung assoziiert ist, variieren kann. Basierend auf dem bestimmten Technologieknoten kann der Begriff „im Wesentlichen“ einen Wert einer gegebenen Menge angeben, der beispielsweise innerhalb von ± 5% eines Zielwerts (oder beabsichtigten Werts) variiert.
  • Der Begriff „ungefähr“, wie er hier verwendet wird, gibt den Wert einer gegebenen Größe an, die auf der Grundlage eines bestimmten Technologieknotens, der mit der betreffenden Halbleitervorrichtung assoziiert ist, variieren kann. Basierend auf dem speziellen Technologieknoten kann der Begriff „ungefähr“ einen Wert einer gegebenen Menge anzeigen, der beispielsweise innerhalb von 5-30% des Werts variiert (z. B. ± 5%, ± 10%, ± 20% oder ± 30% des Wertes).
  • Back-End-of-the-Line-Schichten (BEOL-Schichten) in integrierten Schaltkreisen (ICs) sind durch dielektrische Zwischenschichten (ILD-Schichten) mit einer niedrigen Dielektrizitätskonstante („low-k“) getrennt. Beispielsweise können ILD-Schichten mit niedrigem k (oder dielektrischen Schichten mit niedrigerem k) einen Dielektrizitätskonstantenwert unter 3,9 (z. B. 3,2 oder niedriger) aufweisen. Low-k-ILD-Schichten sind in BEOL wünschenswert, weil sie parasitäre Kapazitäten zwischen Zwischenverbindungen (z. B. Durchkontaktierungen und Leitungen) reduzieren und folglich die Verzögerungen durch ohmsche Kapazitäten (RC) (Signalverzögerungen) im IC verringern können. Wenn jedoch die ICs von einer Technologiegeneration (Knoten) zur nächsten verkleinert werden, wird der Abstand zwischen Durchkontaktierungen in den BEOL-Schichten (z. B. Duchkontaktierungsabstand) entsprechend verringert. Infolgedessen kann das Bilden von Durchkontaktierungen mit vertikalen Seitenwänden (z. B. zwischen ungefähr 84° und ungefähr 90°) schwierig werden, und die Wahrscheinlichkeit von Kurzschlüssen zwischen eng beabstandeten Durchkontaktierungen oder Leitungen wird erhöht. Ferner kann die Verringerung des Durchkontaktierungsabstands die Ätzladeeffekte („Ladeeffekte“) verschlimmern - z. B. eine Abhängigkeit der Ätzrate von der Durchgangsdichte, der Position (z. B. auf einem Chip oder auf dem Wafer), der Größe oder einer Kombination davon.
  • Um den obigen Einschränkungen zu begegnen, sind hier beschriebene Ausführungsformen auf eine Silizium-basierte Low-k-ILD-Schicht mit einer Kohlenstoffatomkonzentration gerichtet, die zwischen ungefähr 15% und ungefähr 20% liegt (z. B. kohlenstoffreich). In einigen Ausführungsformen kann die kohlenstoffreiche Low-K-ILD-Schicht ein poröses Material sein. Aufgrund ihres erhöhten Kohlenstoffgehalts kann die ILD-Schicht mit niedrigem k eine verbesserte mechanische Festigkeit aufweisen, Ladungseffekte abschwächen und eine verbesserte Durchgangsprofilsteuerung für Durchkontaktierungen mit einem Abstand zwischen ungefähr 20 nm und ungefähr 130 nm (z. B. 28 nm) bereitstellen. Gemäß einigen Ausführungsformen können bestimmte Filmeigenschaften der kohlenstoffreichen Low-k-ILD-Schicht wie Dichte, Porosität, Haftung und Oberflächenqualität mit einer Nachabscheidungsbehandlung eingestellt werden. In einigen Ausführungsformen umfasst die Nachabscheidungsbehandlung eine Ultraviolettbehandlung, eine Wärmebehandlung, eine Plasmabehandlung, eine Elektronenstrahlbehandlung (E-beam) oder Kombinationen davon. Gemäß einigen Ausführungsformen kann der untere Seitenwandwinkel der gebildeten Durchkontaktierungen in der hier beschriebenen kohlenstoffreichen ILD-Schicht mit niedrigem k-Wert auf Siliziumbasis im Bereich von ungefähr 84° bis ungefähr 90° (z. B. ungefähr 86°) liegen. Ferner kann der Durchkontaktierungshöhenunterschied zwischen isolierten Durchkontaktierungen und dichten Durchkontaktierungen (z. B. aufgrund der Ätzladungseffekte) ungefähr 50 Å oder weniger betragen.
  • 1 ist ein Flussdiagramm eines Herstellungsverfahrens 100, das die Herstellung einer kohlenstoffreichen ILD-Schicht mit niedrigem k-Wert gemäß einigen Ausführungsformen beschreibt. Andere Herstellungsvorgänge können zwischen den verschiedenen Vorgängen des Herstellungsverfahrens 100 durchgeführt werden und sind lediglich der Klarheit halber weggelassen. Ferner darf das Herstellungsverfahren 100 nicht auf die nachstehend beschriebenen Vorgänge beschränkt werden und andere Vorgänge können ebenso ausgeführt werden.
  • In einigen Ausführungsformen beginnt das Herstellungsverfahren 100 mit der Operation 110, in der ein teilweise hergestellter Wafer mit einer oder mehreren Kontaktschichten darauf unter Verwendung von Halbleiterherstellungsverfahren hergestellt wird. In einigen Ausführungsformen werden die eine oder die mehreren Kontaktschichten des teilweise hergestellten Wafers als Ausgangspunkt für nachfolgende Vorgänge des Herstellungsverfahrens 100 verwendet. Der teilweise hergestellte Wafer kann eine oder mehrere zuvor gebildete Schichten über einem Substrat enthalten. Beispielhaft und nicht einschränkend kann der teilweise gebildete Wafer Feldeffekttransistoren (FETs), dotierte Gebiete, Speicheranordnungen, Kondensatorstrukturen, eine oder mehrere Kontaktschichten, Widerstandsstrukturen und dergleichen aufweisen. Gemäß einigen Ausführungsformen ist 2 ein vereinfachter, teilweise hergestellter Wafer 200 gemäß der obigen Beschreibung. Insbesondere kann der teilweise hergestellte Wafer 200 eine Schicht 210 enthalten, die über dem Substrat 205 ausgebildet ist. Wie oben erläutert, können zusätzliche Komponenten (z. B. FETs, dotierte Gebiete, Kondensatorstrukturen, Widerstandsstrukturen, Speicheranordnungen usw.) zwischen der Schicht 210 und dem Substrat 205 ausgebildet werden. Diese zusätzlichen Komponenten sind in 2 lediglich zur Vereinfachung nicht gezeigt, jedoch liegen diese Komponenten innerhalb des Gedankens und des Umfangs der vorliegenden Offenbarung.
  • In einigen Ausführungsformen kann das Substrat 205 ein bloßes Halbleitersubstrat, eine obere Schicht eines Halbleitersubstrats auf Isolator (SOI) oder ein beliebiges anderes geeignetes Substratmaterial sein. Beispielhaft und nicht einschränkend kann das Substrat 205 Silizium (Si) oder einen anderen elementaren Halbleiter, wie (i) Germanium (Ge); (ii) einen Verbindungshalbleiter, der Siliziumgermanium (SiGe), Siliziumcarbid (SiC), Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumarsenid (InAs) und/oder Indiumantimonid (InSb) enthält; (iii) einen Legierungshalbleiter, der Siliziumgermanium (SiGe), Galliumarsenidphosphid (GaAsP), Aluminiumindiumarsenid (AlInAs), Aluminiumgalliumarsenid (AlGaAs), Galliumindiumarsenid (GaInAs), Galliumindiumphosphid (GaInP) und/oder Galliumindiumarsenidphosphid (GaInAsP); oder (iv) Kombinationen davon enthalten. In einigen Ausführungsformen kann das Substrat 205 ein Nichthalbleitersubstrat sein, wie beispielsweise Quarz.
  • In einigen Ausführungsformen umfasst die Schicht 210 Metallkontakte 215, die mit Cobalt (Co), Wolfram (W), einem anderen geeigneten leitfähigen Material oder Kombinationen davon gefüllt sein können. Beispielhaft und nicht einschränkend kann die Schicht 210 Metallkontakte 215 mit beispielsweise unterschiedlichen Tiefen oder Höhen enthalten, wie in 2 gezeigt. Metallkontakte 215 sind in die ILD-Schicht oder den ILD-Schichtstapel 220 eingebettet und nicht einschränkend kann die ILD-Schicht 220 Siliziumoxid (Si02), Siliziumoxycarbid (SiOxC), Siliziumoxynitrid (SiON), Siliziumoxycarbidnitrid (SiOCN), Siliziumcarbid (SiC), Siliziumkohlenstoffnitrid (SiCN) oder eine Kombination davon umfassen. Ferner kann die Dicke der ILD-Schicht 220 im Bereich von ungefähr 10 nm bis ungefähr 40 nm liegen. Der vorgenannte Dickenbereich für die ILD-Schicht 220 ist nicht einschränkend und dickere oder dünnere ILD-Schichten außerhalb des vorgesehenen Bereichs sind möglich. Ferner kann die Schicht 210 eine Ätzstoppschicht 225 (darauf angeordnet) von ungefähr 10 nm auf der ILD-Schicht 220 aufweisen. Als Beispiel und nicht als Einschränkung kann die Ätzstoppschicht 225 ein Nitrid sein, wie z. B. Siliziumnitrid (SiN).
  • Unter Bezugnahme auf 1 fährt das Herstellungsverfahren 100 mit dem Vorgang 120 und der Abscheidung einer kohlenstoffreichen Low-k-Dielektrikumschicht fort, die über der Schicht 210 auf der Ätzstoppschicht 225 gebildet wird. 3 zeigt den teilweise hergestellten Wafer 200 nach dem Abscheiden einer kohlenstoffreichen Low-k-Schicht 300. In einigen Ausführungsformen ist eine kohlenstoffreiche Low-k-Schicht 300 (hier auch als „abgeschiedene Schicht 300“ bezeichnet) ein dielektrisches Material (z. B. ein Material auf Siliziumbasis mit funktionellen Silan- oder Siloxangruppen), das eine erhöhte Kohlenstoffkonzentration aufweist. Beispielsweise kann die Kohlenstoffkonzentration in der Low-k-Schicht 300 im Bereich von ungefähr 15% bis ungefähr 20% liegen. Die Menge an Kohlenstoff, die in die Low-k-Schicht 300 eingebaut wird, kann von dem Vorläufer stammen, der verwendet wird, um ihn abzuscheiden. In einigen Ausführungsformen kann die kohlenstoffreiche Low-k-Schicht 300 anschließend behandelt werden, um ein Netzwerk von Poren zu bilden, wenn ein Porenbildnervorläufer oder „Füllstoff“ während der Abscheidung der kohlenstoffreichen Low-k-Schicht 300 hinzugefügt wird.
  • Die Abscheidung einer kohlenstoffreichen Low-k-Schicht 300 kann unter Verwendung eines plasmaunterstützten chemischen Gasphasenabscheidungsprozesses (PECVD-Prozesses), eines Atomlagenabscheidungsprozesses (ALD-Prozesses), eines plasmaunterstützten Atomlagenabscheidungsprozesses (PEALD-Prozesses) oder eines Elektronenstrahl (e-beam)-unterstützten Abscheidungsprozess gemäß einigen Ausführungsformen durchgeführt werden. Beispielhaft und nicht einschränkend kann in dem Beispiel eines PECVD-Prozesses der Vorläufer in ein Plasma (z. B. ein Sauerstoffplasma) eingeführt werden, um eine kohlenstoffreiche Low-k-Schicht 300 abzuscheiden. In einigen Ausführungsformen umfassen Vorläufer, die verwendet werden können, um eine kohlenstoffreiche Low-k-Schicht 300 abzuscheiden, ohne jedoch darauf beschränkt zu sein, Tetraethylorthosilikat (TEOS), Methyldiethoxydilan (mDEOS), Dimethyldimethoxysilan (DMDMOS), Dimethoxytetramethyldisiloxan (DMTMDSO), Octamethylcyclotetrasiloxan (OMCTS), Tetramethylcyclotetrasiloxan (TMTCS), Diethoxymethylsilan (DEMS), Trimethylsilan (3MS) oder Tetramethylsilan (4MS). Beispielhaft und nicht einschränkend können die vorgenannten Vorläufer in einem Inertgas wie Helium oder Argon verdünnt werden.
  • In einigen Ausführungsformen kann die Bildung von Poren in der kohlenstoffreichen Low-k-Schicht 300 erwünscht sein. Zur Bildung der Poren kann während der Abscheidung ein Porenbildnervorläufer zugesetzt werden. In einigen Ausführungsformen umfassen Porenbildnervorläufer, die verwendet werden können, um Poren in der kohlenstoffreichen Low-k-Schicht 300 zu bilden, Propan (C3H8), Benzol (C6H6) oder Alpha-Terpinen (ATRP) (C10H16). Die Bildung der Poren wird vervollständigt, indem die abgeschiedene Schicht 300 ultraviolettem (UV) Licht ausgesetzt wird, wobei das Ausgasen von Kohlenwasserstoffen aus der Masse der Schicht ein Netzwerk von Poren in der Schicht zurücklässt.
  • In einigen Ausführungsformen kann der PECVD-Prozess bei einer Temperatur zwischen ungefähr 100°C und ungefähr 500°C und bei einem Druck zwischen ungefähr 0,5 Torr bis ungefähr 20 Torr (z. B. ungefähr 5 Torr) durchgeführt werden. Eine Hochfrequenz-Stromversorgung (HF) kann das Sauerstoffplasma mit Strom versorgen. Die an das Sauerstoffplasma angelegte HF-Leistung kann zwischen ungefähr 200 Watt und ungefähr 600 Watt (z. B. 500 Watt) liegen. Während der PECVD-Abscheidung ist das Strömungsratenverhältnis zwischen der Vorstufe (z. B. TEOS, mDEOS, DEMS, 3MS oder 4MS) und dem Sauerstoffgas hoch und kann im Bereich von ungefähr 25 bis ungefähr 100 liegen. Der PECVD-Reaktor kann im Bereich von ungefähr 1500 sccm (Standardkubikzentimeter pro Minute) bis ungefähr 5000 sccm liegen. In einigen Ausführungsformen wird eine höhere Kohlenstoffkonzentration mit höheren Strömungsratenverhältnissen (z. B. ungefähr 100) erreicht. Es ist zu beachten, dass die obigen Bereiche beispielhaft und nicht einschränkend sind. Beispielsweise können abhängig von der Vorstufe andere Prozessbereiche verwendet werden, um eine Low-k-Schicht 300 mit der gewünschten Kohlenstoffkonzentration abzuscheiden.
  • Ein ALD-Verfahren (z. B. ein thermisches Verfahren) oder ein PEALD-Verfahren (z. B. ein Plasma-Verfahren) können den gleichen oder einen anderen Vorläufer als das oben beschriebene PECVD-Verfahren verwenden. Beispielsweise kann eine Vorläuferchemie für ein ALD-Verfahren TEOS und/oder Hexamethyldisilazan (HMDS, HN[Si(CH3)3]2) umfassen. Reaktionsgase in einem ALD- oder PEALD-Verfahren können Stickstoff, Argon, Sauerstoff, Helium, Wasserstoff, ein beliebiges anderes geeignetes Gas oder Kombinationen davon umfassen. Bei dem PEALD-Verfahren können die vorgenannten Gase verwendet werden, um ein Plasma zu erzeugen, das von einer externen HF-Stromversorgung eine Leistung von ungefähr 20 Watt bis ungefähr 1000 Watt erhalten kann. In einigen Ausführungsformen wird der ALD- oder PEALD-Prozess bei einer Abscheidungstemperatur zwischen ungefähr 100°C und ungefähr 500°C und bei einem Prozessdruck zwischen ungefähr 10 mTorr und ungefähr 10 Torr durchgeführt. Ein ALD- oder PEALD-Prozess kann mehr als einen mehrstufigen Zyklus umfassen. Beispielhaft und nicht einschränkend kann ein einzelner mehrstufiger Zyklus in einem beispielhaften ALD- oder PEALD-Verfahren die folgenden Schritte umfassen: (i) Vorläuferstrom, (ii) Vorläuferspülung, (iii) Reaktionsgasstrom mit oder ohne Plasmazündung und (v) Spülung. Die vorgenannten Verfahrensschritte und -bereiche sind beispielhaft und nicht einschränkend.
  • Bei einer durch Elektronenstrahlen unterstützten oder durch Elektronenstrahlen induzierten Abscheidung kann der Vorläufer durch einen Gaseinlass auf einer oberen Oberfläche der Ätzstoppschicht 225 eingeführt werden. Der Elektronenstrahl kann verwendet werden, um die Reaktion zwischen dem Vorläufer und den Reaktionsgasen auf der Oberfläche des Substrats zu fördern. Beispielhaft und nicht einschränkend kann eine Abscheidung auftreten, wenn der Vorläufer und die Reaktionsgasmoleküle mit dem Elektronenstrahl auf der Oberfläche des Wafers wechselwirken. Die Substrattemperatur während der durch Elektronenstrahlen induzierten Abscheidung kann niedriger sein als die eines PECVD- oder eines PEALD/ALD-Prozesses. Beispielsweise kann die Temperatur für die durch Elektronenstrahlen induzierte Abscheidung im Bereich von ungefähr Raumtemperatur (z. B. 24°C) bis ungefähr 300°C (z. B. 24°C, 40°C, 80°C, 110°C, 200°C, 240°C, 300°C usw.) liegen. Der Gaseinlass kann zum Beispiel eine Öffnung mit einem Durchmesser sein, der entsprechend dem Gasdruck des Vorläufers eingestellt werden kann, so dass ein konstanter Fluss von Reaktanten zur Oberfläche der Ätzstoppschicht 225 während des Elektronenstrahl-Abscheidungsprozesses bereitgestellt wird. Beispielhaft und nicht einschränkend kann der Vorläufer TEOS, mDEOS DEMS, Hexamethyldisiloxan (HMDSO), 3MS oder 4MS, verdünnt in Helium oder Argon, umfassen. Falls gewünscht, können ein oder mehrere Porenbildnervorläufer während der Abscheidung verwendet werden. Die Porenbildnervorläufer können eine Kohlenwasserstoffquelle wie Propan, Benzol oder ATRP aufweisen. Die für die Elektronenstrahlerzeugung bereitgestellte Leistung kann im Bereich von ungefähr 0,5 kW bis ungefähr 30 kW liegen (z. B. von 0,5 kW bis 10 kW, von 5 kW bis 15 kW, von 10 kW bis 30 kW usw.). Reaktionsgase, die während des durch Elektronenstrahlen induzierten Abscheidungsprozesses verwendet werden können, umfassen - ohne darauf beschränkt zu sein - Stickstoff, Argon, Sauerstoff, Helium, Wasserstoff, ein beliebiges anderes geeignetes Gas oder Kombinationen davon bei einem Druck zwischen ungefähr 0,01 mTorr und ungefähr 30 mTorr. Die Abscheidungsrate hängt von einer Vielzahl von Verarbeitungsparametern wie dem Partialdruck der Vorstufe(n), der Substrattemperatur, den Elektronenstrahlparametern usw ab. Die Abscheidungsrate für eine durch Elektronenstrahlen induzierte Abscheidung kann in der Größenordnung von einigen nm/s (z. B. gleich oder größer als ungefähr 10 nm/s) liegen.
  • Bezugnehmend auf 1 und Arbeitsvorgang 130 wird die kohlenstoffreiche Low-k-Schicht 300 im abgeschiedenen Zustand einem Behandlungsprozess ausgesetzt. Nach dem Behandlungsprozess von Vorgang 130 wird die abgeschiedene kohlenstoffreiche Low-k-Schicht 300 in eine behandelte kohlenstoffreiche Low-k-ILD-Schicht 400 (hier auch als „behandelte Schicht 400“ bezeichnet) „umgewandelt“, wie in 4 gezeigt. Als Beispiel und nicht als Einschränkung kann die behandelte Schicht 400 Folgendes aufweisen: ein Netzwerk von Poren (z. B. wenn ein Porenbildnervorläufer während der Abscheidung verwendet wurde); einen Kohlenstoffgehalt (z.B. in Atomprozent) zwischen ungefähr 15% und ungefähr 20%, gemessen durch Röntgenphotoelektronenspektroskopie (XPS); einen Brechungsindex zwischen ungefähr 1,42 und ungefähr 1,48, gemessen durch Ellipsometrie; eine Dichte zwischen ungefähr 1,2 g/cm3 und ungefähr 1,4 g/cm3, gemessen durch Röntgenreflektometrie; und einen k-Wert unter ungefähr 3,0 (z. B. 2,9). In einigen Ausführungsformen ist die behandelte Schicht 400 dichter als die Schicht 300 im aufgebrachten Zustand. Abhängig von der Behandlung kann die behandelte Schicht 400 im Vergleich zur Schicht 300 im aufgebrachten Zustand verbesserte Ätzeigenschaften aufweisen. In einigen Ausführungsformen ist der Kohlenstoffgehalt der behandelten Schicht 400 gleich mit dem Kohlenstoffgehalt der abgeschiedenen Schicht 300 (z. B. zwischen ungefähr 15% und ungefähr 20%).
  • Gemäß einigen Ausführungsformen haben unterschiedliche Behandlungsprozesse unterschiedliche Auswirkungen auf die abgeschiedene Schicht. Beispielsweise zielen einige Behandlungsverfahren auf die Masse der abgeschiedenen Schicht ab, während andere Behandlungen auf die freiliegenden Oberflächen der abgeschiedenen Schicht abzielen. Wenn ein Porenbildner während der Abscheidung der Schicht 300 verwendet wird, wird ein Netzwerk von Poren in der behandelten Schicht 400 gebildet. Obwohl das Netzwerk von Poren die Gesamtdielektrizitätskonstante des Films auf Werte unter 3,9 (z. B. ungefähr 2,5) reduzieren kann, kann es auch die mechanische Festigkeit der resultierenden Low-k-ILD-Schicht verschlechtern. Beispielsweise kann eine poröse Low-k-ILD-Schicht kollabieren, wenn sie Prozessen oder Vorgängen ausgesetzt wird, die eine signifikante mechanische Beanspruchung hervorrufen, wie z. B. chemische Planarisierung (CMP), thermische Verarbeitung, Waferhandhabung usw. Die poröse Low-k-ILD-Schicht verbessert ihre mechanische Festigkeit, ohne die Dielektrizitätskonstante der Schicht nachteilig zu beeinflussen. In einigen Ausführungsformen kann der Behandlungsprozess Additive oder Umgebungsgase enthalten, welche die Kohlenstoffkonzentration der behandelten Schicht 400 erhöhen (z. B. fördern). In einigen Ausführungsformen können einige Behandlungen die abgeschiedene Schicht 300 durch Entfernen von Wasser, Kohlendioxid und/oder lose gebundene Kohlenwasserstoffe (z. B. -CH3) verdichten.
  • Beispielhaft und nicht einschränkend kann der Behandlungsprozess bei einer Temperatur zwischen ungefähr 24°C und ungefähr 500°C durchgeführt werden. Der Behandlungsprozess kann einen thermischen Prozess, einen Plasmaprozess, einen UV-Prozess, ein Elektronenstrahlverfahren, irgendein anderes geeignetes Behandlungsverfahren oder Kombinationen davon umfassen, um die gewünschte Kohlenstoffkonzentration, Dichte, den gewünschten k-Wert, den gewünschten Brechungsindex und/oder die gewünschten Ätzeigenschaften in der behandelten Schicht 400 zu erzielen.
  • Bei einer Wärmebehandlung kann die kohlenstoffreiche Low-k-Schicht 300 bei einer Temperatur zwischen ungefähr 100°C und ungefähr 500°C in einer Umgebung, die ein oder mehrere Gase enthalten kann, getempert werden. Beispielsweise kann die Umgebung Helium, Argon, Stickstoff, Wasserstoff, Kohlenmonoxid, Kohlendioxid, Stickoxid, ein beliebiges anderes geeignetes Gas oder Kombinationen davon enthalten. Ein Ziel des thermischen Prozesses ist es, die abgeschiedene Schicht 300 durch Entfernen von Feuchtigkeit (z. B. Wasser), Kohlendioxid, Kohlenmonoxid oder lose gebundenen Kohlenwasserstoffen (z. B. -CH3) zu verdichten. Ein weiteres Ziel des thermischen Prozesses ist es, die Bindung zwischen den Siliziumatomen, den Kohlenstoffatomen, den Wasserstoffatomen und den Sauerstoffatomen zu stärken. Wie oben diskutiert, können Additive in das Gasgemisch eingearbeitet werden, um die Kohlenstoffkonzentration der abgeschiedenen Schicht 300 zu erhöhen. Als Beispiel und nicht als Einschränkung können solche Additive Silan, 3MS, 4MS, mDEOS und beliebige andere geeignete Additive umfassen, die Kohlenstoff oder Kombinationen davon einführen. In einigen Ausführungsformen verdichtet die Wärmebehandlung den Großteil der abgeschiedenen Schicht 300.
  • Ein Plasmabehandlungsverfahren kann gemäß einigen Ausführungsformen die gleiche Gaschemie wie das Wärmebehandlungsverfahren verwenden, um ein Plasma zu erzeugen. Das Plasma kann mit den freiliegenden Oberflächen der Schicht 300 in Wechselwirkung treten, um die Haftung von Materialien zu verbessern, die anschließend auf der freiliegenden Oberfläche der behandelten Schicht 400 abgeschieden werden. Als Beispiel und nicht als Einschränkung kann der Plasmabehandlungsprozess anschließend an einen thermischen Behandlungsprozess durchgeführt werden. Gemäß einigen Ausführungsformen kann die Plasmabehandlung bei derselben oder einer niedrigeren Temperatur als der Wärmebehandlungsprozess durchgeführt werden. Beispielhaft und nicht einschränkend kann, wenn die Wärmebehandlung bei 500°C durchgeführt wird, die Plasmabehandlung bei 500°C oder unter 500°C durchgeführt werden. Beispielhaft und nicht einschränkend kann die Plasmaleistung in einem Plasmabehandlungsprozess von ungefähr 100 Watt bis ungefähr 500 Watt (z. B. 100 Watt, 200 Watt, 250 Watt, 400 Watt usw.) reichen.
  • In einem UV-Behandlungsprozess kann die abgeschiedene Schicht 300 UV-Strahlung mit einer Wellenlänge zwischen ungefähr 150 nm und ungefähr 400 nm ausgesetzt werden. Die UV-Bestrahlung kann bei einer Temperatur zwischen ungefähr 100°C und ungefähr 500°C in einer Umgebung durchgeführt werden, die Helium, Argon, Stickstoff, Wasserstoff, ein beliebiges anderes geeignetes Gas oder Kombinationen davon enthält. Ferner kann der Prozessdruck während des UV-Behandlungsprozesses von ungefähr 1 Torr bis ungefähr 50 Torr reichen. In einigen Ausführungsformen kann der UV-Behandlungsprozess ähnliche Effekte wie ein Wärmebehandlungsprozess haben. Beispielsweise kann der UV-Behandlungsprozess die abgeschiedene Schicht 300 verdichten, indem lose gebundene Kohlenwasserstoffe (z. B. -CH3) entfernt werden. Wenn ein Porenbildnervorläufer während der Abscheidung der Schicht 300 verwendet wird, kann die UV-Behandlung zur Bildung eines Porennetzwerks in der behandelten Schicht 400 führen. Mit anderen Worten, die behandelte Schicht 400 würde nach der UV-Behandlung porös werden, wenn ein Porenbildnervorläufer während der Abscheidung der kohlenstoffreichen Low-k-Schicht 300 verwendet wird.
  • Gemäß einigen Ausführungsformen kann die kohlenstoffreiche Low-k-Schicht 300 einem Elektronenstrahlbehandlungsprozess bei einer Temperatur zwischen Raumtemperatur (z. B. ungefähr 24°C) und ungefähr 300°C (z. B. 24°C, 40°C, 80°C, 110°C, 200°C, 240°C, 300°C usw.) unterzogen werden. Das Elektronenstrahlbehandlungsverfahren wird in einer Umgebung durchgeführt, die Stickstoff, Argon, Sauerstoff, Helium, Wasserstoff, Kohlenmonoxid, Kohlendioxid, Stickoxid, ein beliebiges anderes geeignetes Gas oder Kombinationen davon umfassen kann. Ferner kann der Druck während des Prozesses im Bereich von ungefähr 0,01 mTorr bis ungefähr 100 mTorr liegen. In einigen Ausführungsformen kann die für die Elektronenstrahlerzeugung zugeführte Leistung im Bereich von ungefähr 100 Watt bis ungefähr 500 Watt liegen. In einigen Ausführungsformen kann der ElektronenstrahlBehandlungsprozess verwendet werden, um sowohl die freiliegenden Oberflächen als auch die Masse der abgeschiedenen Schicht 300 zu behandeln.
  • Mit Bezug auf 1 fährt das Herstellungsverfahren 100 mit Vorgang 140 fort, in dem die behandelte kohlenstoffreiche Schicht 400 mit niedrigem k-Wert strukturiert wird, um darin Verbindungsöffnungen auszubilden. Der Strukturierungsprozess der behandelten kohlenstoffreichen Low-k-Schicht 400 wird nachstehend beschrieben. Die in 5 gezeigte Hartmaskenschicht 500 kann über der behandelten kohlenstoffreichen Low-k-Schicht 400 deckend abgeschieden werden. In einigen Ausführungsformen kann die Hartmaskenschicht 500 einen Zweischichtenstapel mit einer unteren Oxidschicht 505 und einer oberen Antireflexionsbeschichtung 510 umfassen. In einigen Ausführungsformen kann die untere Oxidschicht 505 eine Siliziumoxidschicht sein und die Antireflexionsbeschichtung 510 kann eine stickstofffreie Antireflexionsbeschichtung (NFARC) sein. Die Antireflexionsbeschichtung 510 kann UV- oder extreme ultraviolette (EUV) Lichtreflexionen während eines nachfolgenden Fotolithografieschritts (der als Nächstes beschrieben wird) unterdrücken und die unerwünschte Erzeugung stehender Wellen minimieren. Stehende Wellen können die Kantenrauheit der resultierenden strukturierten Strukturen erhöhen. Die Antireflexionsbeschichtung 510 bildet auch eine flache Oberfläche, auf der während des Fotolithografieschritts eine Fotoresistschicht (in 5 nicht gezeigt) gebildet werden kann, indem sie als „Füllstoff“ wirkt, der kleine Fehler der Oxidschicht 505 ausfüllt.
  • In einem nachfolgenden Fotolithografievorgang kann ein in 5 nicht gezeigter Fotoresist über die Antireflexionsbeschichtung 510 schleuderbeschichtet und anschließend strukturiert werden, so dass Öffnungen in dem Fotoresist über der Antireflexionsbeschichtung 510 gebildet werden können. Die Öffnungen im Fotoresist bilden eine Struktur, die Teile der oberen Oberfläche der Antireflexionsbeschichtung 510 freilegt. Als Beispiel und nicht als Einschränkung können die Öffnungen im Fotoresist selektiv mit einigen oder mit allen der Metallkontakte 215 der Schicht 210 ausgerichtet werden. Ein Ätzprozess entfernt durch die Öffnungen im Fotoresist die belichtete Antireflexionsbeschichtung 510 und die darunter liegende Oxidschicht 505. Folglich werden Öffnungen in der Hartmaskenschicht 500 gebildet, die nun zu den Öffnungen im Fotoresist ausgerichtet sind. Mit anderen Worten, die Fotoresiststruktur wurde gemäß dem oben beschriebenen Prozess auf die Hartmaskenschicht 500 übertragen. Der Fotoresist kann anschließend mit einem Nassätzprozess entfernt werden. 6 zeigt die strukturierte Hartmaskenschicht 500 nach dem oben beschriebenen Strukturübertragungsprozess von dem Photoresist.
  • Bei nachfolgenden Ätz- und Fotolithografievorgängen werden unter Bezugnahme auf 7 Leitungsöffnungen 700 und Durchkontaktierungsöffnungen 705 (z. B. Verbindungsöffnungen) in der behandelten kohlenstoffreichen Low-k-Schicht 400 gemäß Vorgang 140 aus 1 gebildet. In einigen Ausführungsformen können die Leitungsöffnungen 700 eine Tiefe aufweisen, die kürzer ist als die Dicke der behandelten kohlenstoffreichen Low-k-Schicht 400, und die Durchkontaktierungsöffnungen 705 können eine Tiefe aufweisen, die größer ist als die Dicke der behandelten kohlenstoffreichen Low-k-Schicht 400. Infolgedessen können die jeweiligen Metallkontakte 215 von der Schicht 210 freigelegt werden, wie dies in 7 gezeigt ist. In einigen Ausführungsformen kann der Ätzprozess eine Kombination aus endpunkt- und zeitgesteuertem Ätzen sein. Beispielsweise kann der Ätzprozess automatisch einen Endpunkt (z. B. einen automatischen Stopp) auf der Ätzstoppschicht 225 aufweisen und die Ätzstoppschicht 225 in einem nachfolgenden zeitgesteuerten Ätzvorgang „durchbrechen“.
  • Beispielhaft und nicht einschränkend umfasst der Vorgang 140 einen reaktiven Ionenätzprozess (RIE-Prozess) mit niedrigem Druck (z. B. zwischen ungefähr 10 mTorr und ungefähr 60 mTorr), der ein induktiv gekoppeltes Plasma (ICP) (RIE-ICP) verwendet. Beispielhaft und nicht einschränkend kann das RIE-ICP-Verfahren eine Organofluorchemie verwenden, die in einem oder in mehreren nichtorganischen Gasen - zum Beispiel Stickstoff, Argon, Wasserstoff und dergleichen - verdünnt ist. Die Organofluorchemie kann Gase wie Tetrafluormethan (CF4), Hexafluor-2-butin (C4F6), Octafluorcyclobutan (C4F8) oder irgendein anderes geeignetes Gas umfassen. Die Strömungsrate für die Organofluorgase kann im Bereich von ungefähr 10 sccm bis ungefähr 300 sccm liegen, während die Strömungsrate für die nichtorganischen Gase im Bereich von ungefähr 100 sccm bis ungefähr 800 sccm liegen kann.
  • Gemäß einigen Ausführungsformen wird in dem RIE-ICP-Verfahren das Plasma aus dem Gasgemisch zwischen der Organofluorchemie und dem einen oder den mehreren nicht organischen Gasen gebildet. Ein Hochfrequenzsignal (z. B. zwischen ungefähr 30 MHz und ungefähr 60 MHz) mit hoher Leistung (z. B. zwischen ungefähr 100 Watt bis ungefähr 1000 Watt) wird gleichzeitig mit einem Niederfrequenzsignal (z. B. zwischen ungefähr 10 MHz und ungefähr 30 MHz) mit geringer Leistung (z. B. zwischen ungefähr 50 Watt und ungefähr 500 Watt) an das Plasma angelegt. Das Leistungsverhältnis zwischen dem Hoch- und dem Niederfrequenzsignal kann zwischen ungefähr 2:1 bis 10:1 liegen. In einigen Ausführungsformen erzeugt das Hochfrequenz-/Hochleistungssignal Radikale, die für das chemische Ätzen verantwortlich sind, und das Niederfrequenz-/Niedrigleistungssignal erzeugt Ionen, die für das physikalische Ätzen durch Ionenbeschuss verantwortlich sind.
  • In einigen Ausführungsformen erzeugt der RIE-ICP-Prozess im Wesentlichen vertikale Durchkontaktierungsprofile in der behandelten kohlenstoffreichen Low-k-Schicht 400 mit einem unteren Seitenwandwinkel θ, der zwischen ungefähr 84° und ungefähr 90° liegt, wie in 7 gezeigt In einigen Ausführungsformen wird der Bereich des Seitenwandwinkels θ (z. B. zwischen ungefähr 84° und ungefähr 90°) den Eigenschaften der behandelten kohlenstoffreichen Low-k-Schicht 400 zugeschrieben, wie ihrem Kohlenstoffgehalt und ihrer Dichte, die für die Ätzeigenschaften der Schicht verantwortlich sind. Durchkontaktierungen mit im Wesentlichen vertikalen Profilen können elektrische Kurzschlüsse zwischen benachbarten Durchkontaktierungen verhindern, wenn der Durchkontaktierungsabstand gemäß einigen Ausführungsformen unter ungefähr 25 nm verringert wird. Ferner und aufgrund des Ätzladungseffekts kann die Durchkontaktierungshöhen-H-Differenz zwischen isolierten Durchkontaktierungen (z. B. mit einem Abstand P von mehr als ungefähr 84 nm) und dichten Durchkontaktierungen (z. B. mit einem Abstand P von weniger als ungefähr 25 nm) geringer sein als ungefähr 50 Å. Dies bedeutet, dass isolierte und dichte Durchkontaktierungen eine unterschiedliche Höhe von ungefähr 50 Å oder weniger aufweisen können, abhängig von dem Abstand zwischen den isolierten und dichten Durchkontaktierungen. Beispielhaft und nicht einschränkend kann der Durchkontaktierungsabstand P über das Substrat 205 hinweg zwischen ungefähr 20 nm und ungefähr 130 nm liegen. In einigen Ausführungsformen werden diese Ergebnisse auf den erhöhten Kohlenstoffgehalt (z. B. zwischen ungefähr 15 bis ungefähr 20 Atom-%) der behandelten kohlenstoffreichenLow-k-Schicht 400 zurückgeführt.
  • Unter Bezugnahme auf 1 fährt das Herstellungsverfahren 100 mit Vorgang 150 fort, in welchem Verbindungsöffnungen (z. B. Durchkontaktierungsöffnungen 705 und Leitungsöffnungen 700) in der behandelten kohlenstoffreichen Low-k-Schicht 400 mit einem Metall gefüllt werden können, um eine Verbindungsschicht zu bilden. In einigen Ausführungsformen wird vor der Metallabscheidung eine Barriereschicht konform auf den freiliegenden Oberflächen der Leitungsöffnungen 700, der Durchkontaktierungsöffnungen 705 und der Hartmaskenschicht 500 abgeschieden. In einigen Ausführungsformen ist die Barriereschicht konfiguriert, um die Diffusion von Atomen der Metallfüllung durch die behandelte kohlenstoffreiche Low-k-Schicht 400 zu den darunterliegenden Schichten zu verhindern. Beispielhaft und nicht einschränkend kann die Barriereschicht eine einzelne Schicht oder ein Stapel von Schichten sein, die zum Beispiel durch physikalische Gasphasenabscheidung (PVD) abgeschieden werden. Beispielsweise kann die Barriereschicht eine einzelne Schicht aus Kobalt (Co) oder ein Schichtstapel mit einer unteren TaN-Schicht und einer oberen Ta-Schicht (z. B. TaN/Ta-Stapel) sein. In einigen Ausführungsformen kann eine Keimschicht für die Metallfüllung mit PVD auf der Barriereschicht abgeschieden werden. Alternativ ist möglicherweise keine Keimschicht erforderlich. Die Keimschicht kann als Keimschicht für die Metallfüllung wirken, die anschließend auf die Keimschicht galvanisiert werden kann. Beispielhaft und nicht einschränkend kann die Keimschicht Kupfer (Cu) oder ein anderes Metall mit niedrigem spezifischem Widerstand enthalten, auf das Cu oder eine Kupferlegierung elektroplattiert werden kann. Die Metallfüllung kann, wie oben diskutiert, elektroplattiert werden, um die Verbindungsöffnungen in der behandelten kohlenstoffreichen Low-k-Schicht 400 zu füllen.
  • Sobald die Verbindungsöffnungen (z. B. die Durchkontaktierungsöffnungen 705 und die Leitungsöffnungen 700) gefüllt sind, kann ein CMP-Prozess die Metallfüllung polieren, bis die Hartmaskenschicht 500 entfernt ist und die Oberseite der Metallfüllung im Wesentlichen koplanar mit der Oberseite ist. 8 zeigt die gebildete Verbindungsschicht 800 mit metallgefüllten Durchkontaktierungen 805 und Leitungen 810 (z. B. Verbindungen) in der behandelten kohlenstoffreichen Low-k-Schicht 400 nach dem oben diskutierten CMP-Prozess. Jede der Durchkontaktierungen 805 und Leitungen 810 umfasst eine Barriereschicht 815 und eine Metallfüllung 820. In einigen Ausführungsformen kann eine Ätzstoppschicht 825 über der polierten Oberfläche der Metallfüllung 820 und der behandelten kohlenstoffreichen Low-k-Schicht 400 abgeschieden werden. Ferner können zusätzliche Verbindungsschichten über der Verbindungsschicht 800 gebildet werden, indem die Vorgänge 120 bis 150 des Herstellungsverfahrens 100 von 1 wiederholt werden. In einigen Ausführungsformen umfassen die Verbindungsschichten (die über der Verbindungsschicht 800 gebildet werden) eine ILD-Schicht mit den gleichen Eigenschaften wie die behandelte, kohlenstoffreiche Low-k-Schicht 400.
  • Die hier beschriebenen Ausführungsformen betreffen eine kohlenstoffreiche Low-k-ILD-Schicht auf Siliziumbasis mit einer Kohlenstoffkonzentration zwischen ungefähr 15 Atom-% und ungefähr 20 Atom-%, einem Brechungsindex zwischen ungefähr 1,42 und ungefähr 1,48, einer Dichte zwischen ungefähr 1,2 g/cm3 und ungefähr 1,4 g/cm3 und einem k-Wert unter ungefähr 3,0 (z. B. 2,9). Die Low-k-Dielektrikumsschicht kann als ILD-Schicht in einer oder mehreren Verbindungsschichten (z. B. in BEOL) verwendet werden. Gemäß einigen Ausführungsformen können die Eigenschaften der kohlenstoffreichen Low-k-ILD-Schicht (z. B. Dichte, Porosität, Haftung und Oberflächenqualität) eingestellt werden, indem die abgeschiedene Schicht einem Nachabscheidungsbehandlungsverfahren ausgesetzt wird. Das Nachabscheidungsbehandlungsverfahren kann ein Ultraviolettverfahren, ein thermisches Verfahren, ein Plasmaverfahren, ein Elektronenstrahlverfahren oder Kombinationen davon umfassen. Die kohlenstoffreiche Low-k-ILD-Schicht kann durch PECVD-, ALD-, PEALD- oder Elektronenstrahl-Abscheidungsverfahren in einer sauerstoffarmen Umgebung (z. B. mit einem Vorläufer-zu-Sauerstoff-Strömungsverhältnis zwischen ungefähr 25 und ungefähr 100) abgeschieden werden. Aufgrund ihres Kohlenstoffgehalts kann die Low-k-ILD-Schicht Ladungseffekte während eines nachfolgenden Ätzprozesses abschwächen und eine verbesserte Profilsteuerung für Durchkontaktierungen bereitstellen, die einen Abstand zwischen ungefähr 20 nm und ungefähr 130 nm (z. B. 28 nm) aufweisen. In einigen Ausführungsformen kann der Durchkontaktierungshöhenunterschied zwischen isolierten Durchkontaktierungen (z. B. mit einem Abstand P größer als ungefähr 84 nm) und dichten Durchkontaktierungen (z. B. mit einem Abstand P kleiner als ungefähr 25 nm), die in der kohlenstoffreichen Low-k-ILD-Schicht gebildet sind, ungefähr 50 Å oder weniger betragen. Ferner kann der untere Seitenwandwinkel für Durchkontaktierungen, die in der hierin beschriebenen kohlenstoffreichen Low-k-ILD-Schicht gebildet werden, im Bereich von ungefähr 84° bis ungefähr 90° (z. B. ungefähr 86°) liegen.
  • In einigen Ausführungsformen umfasst ein Verfahren das Abscheiden einer dielektrischen Schicht über einem Substrat mit einem dielektrischen Material mit einer Dielektrizitätskonstante unter 3,9 und einer Kohlenstoffatomkonzentration zwischen ungefähr 15% und ungefähr 20%; das Aussetzen der dielektrischen Schicht einem thermischen Prozess, der zum Ausgasen des dielektrischen Materials konfiguriert ist; das Ätzen der dielektrischen Schicht zur Bildung von Öffnungen; und das Füllen der Öffnungen mit einem leitfähigen Material, um leitfähige Strukturen auszubilden.
  • In einigen Ausführungsformen umfasst eine Struktur ein Substrat; eine dielektrische Schicht über dem Substrat mit einer Dielektrizitätskonstante unter 3,9 und einer Kohlenstoffatomkonzentration zwischen ungefähr 15% und ungefähr 20%. Die Struktur enthält ferner leitfähige Strukturen in der dielektrischen Schicht.
  • In einigen Ausführungsformen umfasst ein Verfahren das Abscheiden eines dielektrischen Materials mit einem thermischen Abscheidungsverfahren oder einem Elektronenstrahl- (e-beam-) Abscheidungsverfahren über einem Substrat, wobei das dielektrische Material eine Dielektrizitätskonstante unter 3,9 aufweist. Das Verfahren umfasst ferner das Bilden eines behandelten dielektrischen Materials mit einer Kohlenstoffatomkonzentration zwischen ungefähr 15% und ungefähr 20% und einer Dichte zwischen ungefähr 1,2 g/cm3 und ungefähr 1,4 g/cm3; das Ätzen des behandelten dielektrischen Materials zur Bildung von Öffnungen; und das Füllen der Öffnungen mit einem leitfähigen Material.
  • Das Vorstehende umreißt Merkmale von Ausführungsformen, so dass Fachleute die Aspekte der vorliegenden Offenbarung besser verstehen können. Fachleute sollten erkennen, dass sie die vorliegende Offenbarung leicht als Grundlage zum Entwerfen oder Modifizieren anderer Prozesse und Strukturen zum Ausführen derselben Zwecke und/oder zum Erreichen derselben Vorteile der hierin eingeführten Ausführungsformen verwenden können. Fachleute sollten auch erkennen, dass solche äquivalenten Konstruktionen nicht vom Geist und Umfang der vorliegenden Offenbarung abweichen und dass sie verschiedene Änderungen, Ersetzungen und Abänderungen hierin vornehmen können, ohne vom Geist und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62690726 [0001]

Claims (20)

  1. Verfahren, umfassend: Abscheiden einer dielektrischen Schicht über einem Substrat mit einem dielektrischen Material mit einer Dielektrizitätskonstante unter 3,9 und einer Kohlenstoffatomkonzentration zwischen ungefähr 15% und ungefähr 20%; Aussetzen der dielektrischen Schicht gegenüber einem thermischen Prozess, der zum Ausgasen des dielektrischen Materials eingerichtet ist; Ätzen der dielektrischen Schicht zur Bildung von Öffnungen; und Füllen der Öffnungen mit einem leitfähigen Material, um leitfähige Strukturen zu bilden.
  2. Verfahren nach Anspruch 1, ferner umfassend: Aussetzen der dielektrischen Schicht gegenüber einem Plasma mit einer Plasmaleistung zwischen ungefähr 100 Watt und ungefähr 500 Watt und umfassend Helium, Argon, Stickstoff, Wasserstoff, Kohlenmonoxid, Kohlendioxid, Stickoxid oder Kombinationen davon.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Abscheiden der dielektrischen Schicht ein Abscheiden der dielektrischen Schicht mit einem plasmaunterstützten chemischen Dampfabscheidungsprozess (PECVD-Abscheidungsprozess) bei einer Abscheidungstemperatur zwischen ungefähr 100°C und ungefähr 500°C, bei einem Abscheidungsdruck zwischen ungefähr 0,5 Torr und ungefähr 20 Torr und bei einer Hochfrequenz (HF) -Plasmaleistung zwischen ungefähr 200 Watt und ungefähr 600 Watt umfasst.
  4. Verfahren nach Anspruch 1 oder 2, wobei das Abscheiden der dielektrischen Schicht ein Abscheiden der dielektrischen Schicht mit einem plasmaunterstützten Atomlagenabscheidungsprozess (PEALD) bei einer Abscheidungstemperatur zwischen ungefähr 100°C und ungefähr 500°C, bei einem Abscheidungsdruck zwischen ungefähr 10 mTorr und ungefähr 10 Torr und bei einer Hochfrequenz (HF) -Plasmaleistung zwischen ungefähr 20 Watt und ungefähr 1000 Watt umfasst.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei der thermische Prozess ein thermisches Tempern bei einer Temperatur zwischen ungefähr 100°C und ungefähr 500°C und in einer Umgebung umfasst, die Helium, Argon, Stickstoff, Wasserstoff, Kohlenmonoxid, Kohlendioxid, Stickoxid, Silan, Trimethylsilan (3MS), Tetramethylsilan (4MS), Methyldiethoxydilan (mDEOS) oder Kombinationen davon enthält.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Abscheiden der dielektrischen Schicht ein Abscheiden der dielektrischen Schicht mit einem Vorläufer umfasst, der Tetraethylorthosilikat (TEOS), Methyldiethoxydilan (mDEOS), Dimethyldimethoxysilan (DMDMOS), Dimethoxytetramethyldisiloxan (DMTMDSO), Hexamethyldisiloxan (HMDSO), Octamethylcyclotetrasiloxan (OMCTS), Tetramethylcyclotetrasiloxan (TMTCS), Diethoxymethylsilan (DEMS), Hexamethyldisilazan (HMDS), Trimethylsilan (3MS), Tetramethylsilan (3MS) oder Kombinationen davon enthält.
  7. Verfahren nach Anspruch 6, wobei ein Strömungsverhältnis zwischen dem Vorläufer und einem Sauerstoffgas zwischen ungefähr 25 und ungefähr 100 liegt.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Abscheiden der dielektrischen Schicht ein Abscheiden der dielektrischen Schicht mit einem Vorläufer umfasst, der Propan (C3H8), Benzol (C6H6), Alpha-Terpinen (ATRP) (C10H16) oder Kombinationen davon enthält.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Aussetzen der dielektrischen Schicht ein Entfernen von Wasser, Kohlendioxid, Kohlenwasserstoffen oder Kombinationen davon von der dielektrischen Schicht umfasst.
  10. Halbleiterstruktur, umfassend: ein Substrat; eine dielektrische Schicht über dem Substrat mit einer Dielektrizitätskonstante unter 3,9 und einer Kohlenstoffatomkonzentration zwischen ungefähr 15% und ungefähr 20%; und leitfähige Strukturen in der dielektrischen Schicht.
  11. Halbleiterstruktur nach Anspruch 10, ferner umfassend: eine weitere dielektrische Schicht zwischen dem Substrat und der dielektrischen Schicht; und leitfähige Strukturen in der weiteren dielektrischen Schicht, wobei eine oder mehrere leitfähige Strukturen aus der dielektrischen Schicht mit entsprechenden leitfähige Strukturen in der weiteren dielektrischen Schicht in Kontakt stehen.
  12. Halbleiterstruktur nach Anspruch 10 oder 11, wobei die dielektrische Schicht eine Dichte zwischen ungefähr 1,2 g/cm3 und ungefähr 1,4 g/cm3 und einen Brechungsindex zwischen ungefähr 1,42 und ungefähr 1,48 aufweist.
  13. Halbleiterstruktur nach einem der Ansprüche 10 bis 12, wobei die dielektrische Schicht ein Netzwerk von Poren umfasst.
  14. Halbleiterstruktur nach einem der Ansprüche 10 bis 13, wobei die leitfähigen Strukturen Seitenwände mit einem Winkel zwischen ungefähr 84° und ungefähr 90° umfassen.
  15. Verfahren, umfassend: Abscheiden eines dielektrischen Materials über einem Substrat mit einem thermischen Abscheidungsverfahren oder einem Elektronenstrahl- (e-beam-) Abscheidungsverfahren, wobei das dielektrische Material eine Dielektrizitätskonstante unter 3,9 aufweist; Bilden eines behandelten dielektrischen Materials mit einer Kohlenstoffatomkonzentration zwischen ungefähr 15% und ungefähr 20% und einer Dichte zwischen ungefähr 1,2 g/cm3 und ungefähr 1,4 g/cm3; Ätzen des behandelten dielektrischen Materials zur Bildung von Öffnungen; und Füllen der Öffnungen mit einem leitfähigen Material.
  16. Verfahren nach Anspruch 15, wobei das thermische Abscheidungsverfahren einen Atomlagenabscheidungsprozess umfasst mit: einer Abscheidungstemperatur zwischen ungefähr 100°C und ungefähr 500°C; Abscheidungsreaktionsgasen, umfassend Stickstoff, Argon, Sauerstoff, Helium, Wasserstoff oder Kombinationen davon; und einem Abscheidungsdruck zwischen ungefähr 10 mTorr und ungefähr 10 Torr.
  17. Verfahren nach Anspruch 15 oder 16, wobei das Elektronenstrahl-Abscheidungsverfahren umfasst: eine Abscheidungstemperatur zwischen ungefähr 24°C und ungefähr 300°C; Abscheidungsreaktionsgase, die Stickstoff, Argon, Helium, Wasserstoff oder Kombinationen davon umfassen; einen Abscheidungsdruck zwischen ungefähr 0,01 mTorr und ungefähr 30 mTorr; und eine Elektronenstrahlleistung von ungefähr 0,5 kW bis ungefähr 30 kW.
  18. Verfahren nach einem der Ansprüche 15 bis 17, wobei das Bilden des behandelten dielektrischen Materials das Behandeln des dielektrischen Materials mit einem thermischen Prozess, einem Plasmaprozess, einem Ultraviolettprozess, einem Elektronenstrahlprozess oder Kombinationen davon umfasst.
  19. Verfahren nach einem der Ansprüche 15 bis 18, wobei das behandelte dielektrische Material einen Brechungsindex zwischen ungefähr 1,42 und ungefähr 1,48 aufweist.
  20. Verfahren nach einem der Ansprüche 15 bis 19, wobei das behandelte dielektrische Material Poren umfasst.
DE102019116924.0A 2018-06-27 2019-06-24 Dielektrische zwischenschicht Pending DE102019116924A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862690726P 2018-06-27 2018-06-27
US62/690,726 2018-06-27
US16/138,106 US11749563B2 (en) 2018-06-27 2018-09-21 Interlayer dielectric layer
US16/138,106 2018-09-21

Publications (1)

Publication Number Publication Date
DE102019116924A1 true DE102019116924A1 (de) 2020-01-02

Family

ID=68886260

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019116924.0A Pending DE102019116924A1 (de) 2018-06-27 2019-06-24 Dielektrische zwischenschicht

Country Status (5)

Country Link
US (2) US11749563B2 (de)
KR (3) KR20200001545A (de)
CN (1) CN110648961B (de)
DE (1) DE102019116924A1 (de)
TW (1) TWI810324B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116497340A (zh) * 2023-06-21 2023-07-28 上海陛通半导体能源科技股份有限公司 一种形成低温碳氧化硅薄膜的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11101175B2 (en) * 2018-11-21 2021-08-24 International Business Machines Corporation Tall trenches for via chamferless and self forming barrier
US11164776B2 (en) * 2019-09-30 2021-11-02 International Business Machines Corporation Metallic interconnect structure
US11545431B2 (en) * 2020-11-16 2023-01-03 Nanya Technology Corporation Semiconductor device with carbon hard mask and method for fabricating the same
US11848198B2 (en) * 2021-08-30 2023-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing semiconductor device having low-k carbon-containing dielectric layer
CN115775768B (zh) * 2023-02-13 2023-07-04 长鑫存储技术有限公司 半导体结构及其制作方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4509451A (en) 1983-03-29 1985-04-09 Colromm, Inc. Electron beam induced chemical vapor deposition
JP3688726B2 (ja) * 1992-07-17 2005-08-31 株式会社東芝 半導体装置の製造方法
JP2845176B2 (ja) * 1995-08-10 1999-01-13 日本電気株式会社 半導体装置
US6147009A (en) * 1998-06-29 2000-11-14 International Business Machines Corporation Hydrogenated oxidized silicon carbon material
US6204201B1 (en) * 1999-06-11 2001-03-20 Electron Vision Corporation Method of processing films prior to chemical vapor deposition using electron beam processing
US6441491B1 (en) * 2000-10-25 2002-08-27 International Business Machines Corporation Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device containing the same
KR100390831B1 (ko) 2000-12-18 2003-07-10 주식회사 하이닉스반도체 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법
SG98468A1 (en) 2001-01-17 2003-09-19 Air Prod & Chem Organosilicon precursors for interlayer dielectric films with low dielectric constants
US6583048B2 (en) 2001-01-17 2003-06-24 Air Products And Chemicals, Inc. Organosilicon precursors for interlayer dielectric films with low dielectric constants
US6486059B2 (en) * 2001-04-19 2002-11-26 Silicon Intergrated Systems Corp. Dual damascene process using an oxide liner for a dielectric barrier layer
US6846515B2 (en) * 2002-04-17 2005-01-25 Air Products And Chemicals, Inc. Methods for using porogens and/or porogenated precursors to provide porous organosilica glass films with low dielectric constants
US20080268177A1 (en) 2002-05-17 2008-10-30 Air Products And Chemicals, Inc. Porogens, Porogenated Precursors and Methods for Using the Same to Provide Porous Organosilica Glass Films with Low Dielectric Constants
US6962869B1 (en) * 2002-10-15 2005-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. SiOCH low k surface protection layer formation by CxHy gas plasma treatment
US6914014B2 (en) * 2003-01-13 2005-07-05 Applied Materials, Inc. Method for curing low dielectric constant film using direct current bias
US7288292B2 (en) 2003-03-18 2007-10-30 International Business Machines Corporation Ultra low k (ULK) SiCOH film and method
US7611996B2 (en) 2004-03-31 2009-11-03 Applied Materials, Inc. Multi-stage curing of low K nano-porous films
US7193325B2 (en) * 2004-04-30 2007-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Reliability improvement of SiOC etch with trimethylsilane gas passivation in Cu damascene interconnects
US7491658B2 (en) * 2004-10-13 2009-02-17 International Business Machines Corporation Ultra low k plasma enhanced chemical vapor deposition processes using a single bifunctional precursor containing both a SiCOH matrix functionality and organic porogen functionality
US7335980B2 (en) 2004-11-04 2008-02-26 International Business Machines Corporation Hardmask for reliability of silicon based dielectrics
US7314828B2 (en) * 2005-07-19 2008-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Repairing method for low-k dielectric materials
US7482265B2 (en) 2006-01-10 2009-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. UV curing of low-k porous dielectrics
US20090075491A1 (en) * 2007-09-13 2009-03-19 Tokyo Electron Limited Method for curing a dielectric film
KR20100074631A (ko) 2008-12-24 2010-07-02 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성 방법
US7855142B2 (en) 2009-01-09 2010-12-21 Samsung Electronics Co., Ltd. Methods of forming dual-damascene metal interconnect structures using multi-layer hard masks
US8405192B2 (en) * 2010-09-29 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Low dielectric constant material
US10164096B2 (en) 2015-08-21 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9786492B2 (en) 2015-11-12 2017-10-10 Asm Ip Holding B.V. Formation of SiOCN thin films
US10269558B2 (en) * 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
CN107978622B (zh) 2017-11-22 2020-08-11 上海天马有机发光显示技术有限公司 一种阵列基板、显示面板和显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116497340A (zh) * 2023-06-21 2023-07-28 上海陛通半导体能源科技股份有限公司 一种形成低温碳氧化硅薄膜的方法
CN116497340B (zh) * 2023-06-21 2023-09-12 上海陛通半导体能源科技股份有限公司 一种形成低温碳氧化硅薄膜的方法

Also Published As

Publication number Publication date
TW202015107A (zh) 2020-04-16
KR20220019252A (ko) 2022-02-16
CN110648961A (zh) 2020-01-03
CN110648961B (zh) 2023-05-23
KR20240046474A (ko) 2024-04-09
KR20200001545A (ko) 2020-01-06
US20230369106A1 (en) 2023-11-16
US20200006126A1 (en) 2020-01-02
TWI810324B (zh) 2023-08-01
US11749563B2 (en) 2023-09-05

Similar Documents

Publication Publication Date Title
DE102019116924A1 (de) Dielektrische zwischenschicht
DE112005002692B3 (de) Verwendung polydentater Liganden zum Versiegeln von Poren in Low-k-Dielektrika, sowie damit hergestellte Halbleitervorrichtungen
DE102017127530A1 (de) Verbindungsstruktur und Verfahren
DE102019116882B4 (de) Abstandselementstapel für magnetische tunnelübergänge
DE102020128189B4 (de) Techniken zur Verhinderung der Delaminierung von fliessfähigem lückenfüllendem Dielektrikum
EP1678746A2 (de) Verfahren zum ausbilden eines dielektrikums auf einer kupferhaltigen metallisierung und kondensatoranordnung
DE102009023379B4 (de) Erzeugen einer hydrophoben Oberfläche empfindlicher Dielektrika mit kleinem ε von Mikrostrukturbauelementen durch eine in-situ-Plasmabehandlung
DE102020119184A1 (de) Diffusionssperre für halbleitervorrichtung und verfahren
DE102020122807B4 (de) Durchkontaktierung für halbleitervorrichtung und verfahren
DE69712080T2 (de) Herstellungsverfahren für eine halbleitervorrichtung
DE102021108491A1 (de) Interconnect-struktur mit stapel aus dielektrischer kappschicht und ätzstoppschicht
US6417098B1 (en) Enhanced surface modification of low K carbon-doped oxide
US7094681B2 (en) Semiconductor device fabrication method
DE10260619B4 (de) Verfahren zur Herstellung einer Deckschicht mit antireflektierenden Eigenschaften auf einem Dielektrikum mit kleinem ε
DE102008044987B4 (de) Verfahren zur Verringerung von Partikeln in PECVD-Prozessen zum Abscheiden eines Materials mit kleiner Dielektrizitätskonstante unter Anwendung eines plasmaunterstützten Schritts nach der Abscheidung
DE102018126993B4 (de) Oberflächenänderungsschicht zum bilden eines leitenden merkmals
DE102018131694A1 (de) Selektives abscheiden einer metallsperrschicht bei damascene-prozessen
DE69112486T2 (de) Halbleiteranordnung mit ventilierenden isolierenden Schichten.
DE102020115429A1 (de) Amorphe Schichten zur Reduzierung von Kupferdiffusion und deren Herstellungsverfahren
DE102005052053B4 (de) Verfahren zur Herstellung einer Ätzstoppschicht für eine Metallisierungsschicht mit verbesserter Ätzselektivität und besserem Einschlussverhalten
DE102021114103A1 (de) Metallische hartmasken zum reduzieren der leitungskrümmung
DE102017127203A1 (de) Halbleiterbauelement mit verringertem grabenbeladungseffekt
US7646101B2 (en) Semiconductor device and manufacturing method thereof
DE102009035417B4 (de) Größere Dichte von dielektrischen Materialien mit kleinem ε in Halbleiterbauelementen durch Anwenden einer UV-Behandlung
DE102018202132B4 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit einem im Wesentlichen geraden Kontaktprofil

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication