JP2007508691A - シリル化剤を用いる低誘電率誘電材料の損傷の修復 - Google Patents

シリル化剤を用いる低誘電率誘電材料の損傷の修復 Download PDF

Info

Publication number
JP2007508691A
JP2007508691A JP2006534058A JP2006534058A JP2007508691A JP 2007508691 A JP2007508691 A JP 2007508691A JP 2006534058 A JP2006534058 A JP 2006534058A JP 2006534058 A JP2006534058 A JP 2006534058A JP 2007508691 A JP2007508691 A JP 2007508691A
Authority
JP
Japan
Prior art keywords
dielectric film
organosilicate glass
glass dielectric
treatment
hydrophobicity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006534058A
Other languages
English (en)
Inventor
バナップ,アニル・エス
ラモス,テレサ・エイ
イワモト,ナンシー
ルーン,ロジャー・ワイ
ナマン,アナンス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell International Inc
Original Assignee
Honeywell International Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/940,686 external-priority patent/US8475666B2/en
Application filed by Honeywell International Inc filed Critical Honeywell International Inc
Publication of JP2007508691A publication Critical patent/JP2007508691A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31058After-treatment of organic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

エッチング剤又はアッシング処理を受けた有機ケイ酸塩ガラス誘電体膜の表面に疎水性を回復するための方法。これらの膜は、これらの膜の低く安定な誘電特性を確保するために集積回路の製造で絶縁材料として使用されている。該方法は、これらの膜に応力誘起ボイドが形成されるのを防止する。有機ケイ酸塩ガラス誘電体膜は、ビア及びトレンチを形成するためにエッチング剤又はアッシング試薬による処理を受けてパターン化されるが、その処理が以前に存在していた炭素含有部分の少なくとも一部を除去するようなものであるため、前記有機ケイ酸塩ガラス誘電体膜の疎水性が削減される。ビア及びトレンチはその後金属で充填され、アニール処理を受ける。膜がエッチング剤又はアッシング試薬に当てられた後、アニール処理にかけられる前に、膜を強化剤組成物と接触させ、炭素含有部分の一部を回復し、有機ケイ酸塩ガラス誘電体膜の疎水性を増大させる。

Description

発明の詳細な説明
関連出願の相互参照
本願は、2003年10月8日出願の米国仮特許出願第60/510,024号の利益を主張する。前記出願は引用によって本明細書に援用する。
発明の背景
発明の分野
本発明は、前に存在していた炭素含有部分の少なくとも一部を除去するようなエッチング又はアッシング処理を受けた結果、膜の疎水性が低下した有機ケイ酸塩ガラス誘電体膜の表面に疎水性を回復するための方法に関する。これらの膜は、これらの膜の低誘電率と安定な誘電特性を確保するために、集積回路(“IC”)のような半導体デバイスの製造で絶縁材料として使用される。
関連技術の記載
集積回路の製品サイズが小さくなるに従って、相互接続RC遅延、電力消費及びシグナルクロストーク(信号漏話)に関する問題の解決がますます困難になっている。層間(インタレベル)誘電体(ILD)及び金属間(インタメタル)誘電体(IMD)用に低誘電率材料を組み込むことがこれらの問題の解決に役立つと考えられている。これまでにも低誘電率材料を集積回路に適用しようとする努力はなされてきたが、当該技術分野には、加工法やそのような材料の誘電特性及び機械的性質の両方の最適化に更なる改良を求める長年の需要が依然として存在する。将来の集積回路におけるデバイススケーリングは、相互接続構造の一部として低誘電率材料の使用を明らかに必要としている。100nm未満の世代のICに使用するための低誘電率材料の候補の大部分は、CVD又はスピンオン法のいずれかによって形成される炭素含有SiO膜である。プラズマエッチング及びプラズマ又はウェットストリップ法を用いるフォトレジスト除去といった次の加工ステップ中、これらの低誘電率(low-k)材料には相当な損傷が発生する。すなわち、エッチング面に隣接する低誘電率材料にフッ素添加及び炭素欠乏をもたらす。有効誘電率が高くなることに加えて、得られた構造はボイド形成、ガス発生及びブリスター形成を起こしやすい。すると今度はそのボイドが、高電圧時のリーク電流の増加及び破壊電圧の低下を起こしうる。本発明は、損傷が引き起こされた後、ウェハをシリル化剤で処理することにより、損傷とその結果の問題を低減する方法を記載する。
/Heのような非損傷性アッシング化学の使用が炭素欠乏及び関連問題を削減すると報告されている。これに関しては、I.Berry,A.Shiota,Q.Han,C.Waldfried,M.Sekiguchi,及びO.Escorcia,Proceedings−Electrochemical Society,22,202(2002);及びA.Matsushita,N.Ohashi,K.Inukai,H.J.Shin,S.Sone,K.Sudou,K.Misawa,I.Matsumoto,及びN.Kobayashi,Proceedings of IEEE International Interconnect Technology Conference、2003,147(2003)参照。
あるいは、炭素を補給する灰化後処理も、疎水性を回復させ誘電率を低下することが示されている。炭素を補給するアッシング後処理も、疎水性を回復させ誘電率を低下することが示されている。これに関しては、Y.S.Mor,T.C.Chang,P.T.Liu,T.M.Tsai,C.W.Chen,S.T.Yan,C.J.Chu,W.F.Wu,F.M.Pan,W.Lur;及びS.M.Sze,Journal of Vacuum Science & Technology,B,2(4),1334(2002);及びP.G.Clark,B.D.Schwab,及びJ.W.Butterbaugh,Semiconductor International,26(9),46(2003)参照。最近のアプローチの利点は、既に確立されているエッチング及びアッシングプロセスの使用を可能にしていることである。この目的のためには、アッシング後の処理を用いて多孔質SiCOH系の低誘電率材料に発生した損傷を修復するのが望ましいであろう。該処理は、低誘電率膜に炭素を補給することによって、疎水性とウェットクリーニング操作時の更なる損傷に対する耐性を回復させるものである。さらに、修復された低誘電率材料がボイド形成に対する耐性もあることが見出されれば望ましいであろう。ボイドは、一般的に、銅のアニールプロセス中に非処理の多孔質低誘電率層間誘電体領域に発生する。シリル化剤(“強化剤”)はSiO系材料の表面をメチル化できる。意図している暴露は、蒸気暴露(プラズマの有無にかかわらず)、スピンコーティング及び超臨界COなどである。通常、SiCOH系の多孔質低誘電率材料は、Cuのダマシン工程中にILDにボイドを形成しやすい。強化剤処理後、得られた構造はボイド形成に対して著しく耐性が高くなる。何らかの理論又は機序に束縛されるつもりはないが、プラズマ損傷は、Si−CH結合をSi−OH結合で置換することによって誘電体に炭素欠乏を起こすと考えられている。損傷された多孔質誘電体では孔表面がSi−OH結合で覆われることになる。引張応力の存在下で(例えばCuアニール後)、隣接するSi−OH基は縮合できるので、局所的緻密化が起こる。反応生成物の発生と形成された新規連結による分子の伸張によって、ILDのスペースの中心付近にボイドが発生する。強化剤は、ほとんどのSi−OH結合を、縮合反応を回避するSi−O−Si−Rn結合に置換することによってボイド形成を防止する。従って、ボイド形成は起きない。
誘電体のトレンチ及びビア形成とエッチング及びアッシングステップ後に実施される強化処理は、炭素欠乏と低誘電率材料に対する損傷を修復する。この手段によってボイドが防止され、その後にトレンチ及びビアを埋める金属に対するアニール処理によって生ずる内部応力に耐えることができる。
強化処理は、ウェハ表面を液体又は気体状のシリル化剤に、損傷された低誘電率領域との反応が完了するに足る時間暴露することによって実施される。所望により、高温ベーキングを実施して残留溶媒及び過剰の強化剤を除去することもできる。また、所望により、強化剤適用直後、又はベーキングステップ後、低誘電率誘電体と適合性のある市販化学薬品を用いてウェットクリーニング操作を実施することもできる。さらに、強化剤処理の効果を増大するために、強化剤処理前に脱水ベーキングを実施してもよい。
強化剤処理の効果は、エッチング及びアッシング工程の後、強化剤処理にかけた非パターン化低誘電率誘電体膜を用いて証明できる。強化剤処理が成功すると炭素濃度が増加するので、これをFTIR、EDX、又はXPS技術で測定できる。さらに、水の接触角増加がみられるが、これは処理後表面の疎水性を示すものである。強化剤処理膜は、強化剤で処理されていない蝕刻(etched)/灰化(ashed)膜と比べて、C−V測定から抽出される誘電率低下も示す。パターン化ウェハでは、強化剤処理の効果は、銅の電気メッキに続く銅アニール処理後のCuトレンチ間の狭いスペースにある低誘電率誘電体におけるボイドの削減又は排除によって、及び反応性溶媒への暴露後のトレンチ又はビアにおける特性の変化の少なさによっても示される。
発明の要旨
本発明は、基板上の有機ケイ酸塩ガラス誘電体膜に応力誘起ボイドの形成を防止する方法を提供する。前記有機ケイ酸塩ガラス誘電体膜はその中にビア及びトレンチを形成するようにパターン化され、前記有機ケイ酸塩ガラス誘電体膜はその後、前に存在していた炭素含有部分の少なくとも一部を除去し前記有機ケイ酸塩ガラス誘電体膜の疎水性を低下させるような少なくとも一つの処理を受け、前記ビア及びトレンチはその後金属で充填され、前記金属はその後アニール処理を受ける。該方法は、前記有機ケイ酸塩ガラス誘電体膜を、少なくとも一つのエッチング剤又はアッシング試薬に暴露した後、前記ビア及びトレンチに金属を埋め込む前に、炭素含有部分の少なくとも一部を有機ケイ酸塩ガラス誘電体膜に回復し、有機ケイ酸塩ガラス誘電体膜の疎水性を増大するのに有効な濃度及び時間で強化剤組成物に接触させることを含む。
本発明は、超小型電子デバイスの形成法も提供する。該方法は、
a)有機ケイ酸塩ガラス誘電体膜を基板上に塗布し;
b)前記有機ケイ酸塩ガラス誘電体膜にビア及びトレンチのパターンを形成し、そして前記有機ケイ酸塩ガラス誘電体膜を、前に存在していた炭素含有部分の少なくとも一部を除去し前記有機ケイ酸塩ガラス誘電体膜の疎水性を低下させるような少なくとも一つの処理にかけ;
c)前記有機ケイ酸塩ガラス誘電体膜を、前記有機ケイ酸塩ガラス誘電体膜の疎水性を増大するのに有効な濃度及び時間で強化剤組成物に接触させ;
d)前記ビア及びトレンチを金属で充填し;そして
e)前記金属をアニール処理にかける
ことを含む。
本発明は、
a)有機ケイ酸塩ガラス誘電体膜を基板上に塗布し;
b)前記有機ケイ酸塩ガラス誘電体膜にビア及びトレンチのパターンを形成し、そして前記有機ケイ酸塩ガラス誘電体膜を、前に存在していた炭素含有部分の少なくとも一部を除去し前記有機ケイ酸塩ガラス誘電体膜の疎水性を低下させるような少なくとも一つの処理にかけ;
c)前記有機ケイ酸塩ガラス誘電体膜を、前記有機ケイ酸塩ガラス誘電体膜の疎水性を増大するのに有効な濃度及び時間で強化剤組成物に接触させ;
d)前記ビア及びトレンチを金属で充填し;そして
e)前記金属をアニール処理にかける
ことを含むプロセスによって製造される超小型電子デバイスも提供する。
発明の詳細な説明
本発明の状況においては、低誘電率、典型的には3未満を有する誘電材料が特に望ましい。なぜならば、そのような材料は典型的には、より速い信号伝達を可能にし、容量効果及び導線間のクロストークを削減し、集積回路の駆動電圧を下げるからである。低誘電率を有する一つの材料はシリカで、発泡誘電材料として塗布できる。可能な最も低い誘電率値を求めて空気がシリカ誘電材料に導入される。空気の誘電率は1なので、空気をナノ多孔質又はナノメートルスケールの空孔構造の形態でシリカ誘電材料に導入すると、比較的低い誘電率(“k”)が達成される。“シリカ”という用語が使用される場合、“SiO”官能基が特記されない限り、本明細書中で例えば多孔質及び非多孔質誘電体膜に関連して使用される“シリカ”という用語は、有機又は無機ガラス系材料、例えば一つ以上のシリコン系誘電体前駆体を含有する任意の適切な出発材料から発明的方法によって製造される誘電体膜のことを言うことを意図していることは理解されるべきである。また、本明細書中で単数形の用語の使用はそのように制限されることを意図しているのではなく、必要に応じて複数形も包含するということも理解されるべきである。例えば、本発明の例示的プロセスでは1枚の“膜”に適用する及び(膜を)製造すると記載されているかもしれないが、所望に応じて、記載、例示及びクレームされているプロセスによって多数の膜も製造できることを意図している。本明細書中でシリカ誘電材料に関連して使用される“膜”という用語には、そのようなシリカ誘電材料が必要に応じて使用されるあらゆるその他の適切な形態又は形状も包含されることを意図している。ナノ多孔質シリカが魅力的なのは、それが有機置換シラン、例えばテトラメトキシシラン(“TMOS”)及び/又はテトラエトキシシラン(“TEOS”)を含む、現在使用されているスピンオンガラス(“SOG”)及び化学気相成長(“CVD”)シリカSiOに用いられているのと同じような前駆体を使用するからである。本明細書中で使用している“ボイド”及び“空孔”という用語は、ある塊の部分が気体で置換された又は真空が生じた空隙を意味する。気体の組成は一般的に重要でなく、適当な気体は、空気を含む比較的純粋な気体及びそれらの混合物などである。ナノ多孔質ポリマーは複数の空孔を含む。空孔は典型的には球状であるが、その代わりに又は更に任意の適切な形状、例えば管状、層状、円板状、又はその他の形状を有していてもよい。空孔は多孔質ポリマー内で均一に又はランダムに分散しうる。また、空孔は任意の適当な直径を有しうることも意図している。さらに、少なくとも一部の空孔は隣接孔と接合して、相当量の接合又は“開放”空孔率(connected or “open” porosity)を有する構造を創製しうることも意図している。
ナノ多孔質シリカ膜は、いくつかの方法によってこれまでにも製造されている。適切なシリコン系前駆体組成物及びナノ多孔質シリカ誘電体膜の形成法は、例えば以下の共有米国特許第6,048,804号、6,022,812号;6,410,149号;6,372,666号;6,509,259号;6,218,497号;6,143,855号;6,037,275号;6,042,994号;6,048,804号;6,090,448号;6,126,733号;6,140,254号;6,204,202号;6,208,041号;6,318,124号及び6,319,855号によって記載されている。これらはいずれも引用によって本明細書に援用する。
その他の誘電体及び低誘電材料は、無機系の化合物、例えば同一出願人による係属中の米国特許出願第10/078919号(2002年2月19日出願)に開示されているシリコン系の化合物を含む(例えば、Honeywell International Inc.社より市販されているNANOGLASS(登録商標)及びHOSP(登録商標)製品)。誘電体及び低誘電材料は、材料を表面にスピンコーティング、浸漬コーティング、スプレーコーティング、化学気相成長(CVD)、材料を表面にローリング、材料を表面にドリッピング、及び/又は材料を表面にスプレッディング(spreading)によって塗布できる。本発明に有用な誘電体は、炭素ドープ酸化物のようなCVD成膜材料を含む。例えば、Black Diamond(Applied Materials Inc.社より市販)、Coral(Novellus社より市販)、Aurora(ASM社より市販)、及びOrion(Trikon社より市販)などである。
本明細書中で使用している“スピンオン材料”、“スピンオン有機材料”、“スピンオン組成物”及び“スピンオン無機組成物”という語句は互換的に使用でき、スピンコーティング用のプロセスを用いて基板又は表面にスピンオン(回転塗布)できる溶液及び組成物のことを言う。シリコン系化合物の例は、メチルシロキサン、メチルシルセスキオキサン、フェニルシロキサン、フェニルシルセスキオキサン、メチルフェニルシロキサン、メチルフェニルシルセスキオキサン、シラザンポリマー、シリケートポリマー及びそれらの混合物のようなシロキサン化合物を含む。意図しているシラザンポリマーはペルヒドロシラザンである。これは“透明な”ポリマー骨格を有しているので、そこに発色団を結合できる。スピンオンガラス材料は、シロキサンポリマー及びブロックポリマー、一般式(H0−1.0SiO1.5−2.0のハイドロジェンシロキサンポリマー及び式(HSiO1.5のハイドロジェンシルセスキオキサンポリマーも含む。式中、xは約4より大である。また、ハイドロジェンシルセスキオキサンとアルコキシヒドリドシロキサン又はヒドロキシヒドリドシロキサンのコポリマーも含まれる。スピンオンガラス材料はさらに、一般式(H0−1.0SiO1.5−2.0(R0−1.0SiO1.5−2.0の有機ヒドリドシロキサンポリマー及び一般式(HSiO1.5(RSiO1.5の有機ヒドリドシルセスキオキサンポリマーも含む。式中、mは0より大、nとmの合計は約4より大、そしてRはアルキル又はアリールである。ある有用な有機ヒドリドシロキサンポリマーは、nとmの合計が約4〜約5000、RがC〜C20アルキル基又はC〜C12アリール基である。有機ヒドリドシロキサン及び有機ヒドリドシルセスキオキサンポリマーはいずれにせよスピンオンポリマーを示す。いくつかの具体例は、メチルヒドリドシロキサン、エチルヒドリドシロキサン、プロピルヒドリドシロキサン、t−ブチルヒドリドシロキサンのようなアルキルヒドリドシロキサン、フェニルヒドリドシロキサン;及びメチルヒドリドシルセスキオキサン、エチルヒドリドシルセスキオキサン、プロピルヒドリドシルセスキオキサン、t−ブチルヒドリドシルセスキオキサンのようなアルキルヒドリドシルセスキオキサン、フェニルヒドリドシルセスキオキサン、及びそれらの組合せなどである。意図しているスピンオン材料のいくつかは、以下の発行特許及び係属中の出願(引用によってそれらの全体を本明細書に援用する):すなわち、米国特許第6,506,497号;6,365,765号;6,268,457号;6,177,199号;6,358,559号;6,218,020号;6,361,820号;6,218,497号;6,359,099号;6,143,855号;6,512,071号、米国特許出願第10/001143号(2001年11月10日出願);PCT/US00/15772(2000年6月8日出願)、及びPCT/US00/00523(1999年1月7日出願)に記載されている。
有機ヒドリドシロキサン及び有機シロキサン樹脂の溶液は、各種の電子デバイス、超小型電子デバイス、特に半導体集積回路、並びに電子及び半導体コンポーネント用の各種の積層材料、例えばハードマスク層、誘電体層、エッチストップ層及び埋込みエッチストップ層の製造に有用なケージ型(caged)シロキサンポリマー膜の形成に利用できる。これらの有機ヒドリドシロキサン樹脂層は、積層材料及びデバイスに使用されうるその他の材料、例えば、アダマンタン系化合物、ジアマンタン系化合物、シリコンコア化合物、有機誘電体、及びナノ多孔質誘電体と適合性がある。有機ヒドリドシロキサン樹脂層とかなりの適合性がある化合物として本発明で意図している化合物は、米国特許第6,214,746号;6,171,687号;6,172,128号;6,156,812号、米国特許出願第60/350187号(2002年1月15日出願);米国特許出願第09/538276号;米国特許出願第09/544504号;米国特許出願第09/587851号;及び米国特許出願第60/347195号(2002年1月8日出願);PCT出願PCT/US01/32569(2001年10月17日出願);PCT出願PCT/US01/50812(2001年12月31日出願)に開示されている。これらはいずれも引用によって本明細書に援用する。
本発明で利用される適切な有機ヒドリドシロキサン樹脂は以下の一般式を有する。
[H−Si1.5[R−SiO1.5 式(1)
[H0.5−Si1.5−1.8[R0.5−1.0−SiO1.5−1.8 式(2)
[H0−1.0−Si1.5[R−SiO1.5 式(3)
[H−Si1.5[R−SiO1.5[SiO 式(4)
式中、nとmの合計、又はx、y及びzの合計は約8〜約5000であり、m又はyは、炭素含有成分が約40%未満の量(低有機含有量=LOSP)又は約40%以上の量(高有機含有量=HOSP)のいずれかで存在するように選ばれ;Rは、置換及び非置換、直鎖及び分枝アルキル(メチル、エチル、ブチル、プロピル、ペンチル)、アルケニル基(ビニル、アリル、イソプロペニル)、シクロアルキル、シクロアルケニル基、アリール(フェニル基、ベンジル基、ナフタレニル基、アントラセニル基及びフェナントレニル基)、及びそれらの混合物から選ばれ;そして炭素含有置換基の比モルパーセントは、出発材料の量の比率の関数である。あるLOSPの態様では、特に好適な結果は炭素含有置換基のモルパーセントが約15モルパーセント〜約25モルパーセントの範囲で得られている。あるHOSPの態様では、好適な結果は炭素含有置換基のモルパーセントが約55モルパーセント〜約75モルパーセントの範囲で得られている。
誘電率が約1.5〜約4の範囲のナノ多孔質シリカ誘電体膜も層の一つとして使用できる。ナノ多孔質シリカ膜をシリコン系前駆体として塗布し、水の存在下で熟成又は縮合させ、実質的に全てのポロゲン(porogen、空孔形成剤)が除去されて膜にボイドが形成されるほど十分に加熱する。シリコン系前駆体組成物は、式:R−Si−L(式中、Rは、アルキル基、アリール基、水素及びそれらの組合せから独立して選ばれ、Lは、アルコキシ、カルボキシ、アミノ、アミド、ハライド、イソシアナト及びそれらの組合せのような電気的陰性部分であり、xは0〜約2の範囲の整数であり、yは約2〜約4の範囲の整数である)を有するモノマー又はプレポリマーを含む。その他のナノ多孔質化合物及び方法は、米国特許第6,171,687号;6,172,128号;6,214,746号;6,313,185号;6,380,347号;及び6,380,270号に見つけることができる。前記特許は引用によってそれらの全体を本明細書に援用する。
“ケージ構造”、“ケージ分子”、及び“ケージ化合物”という語句は互換的に使用されることを意図し、少なくとも1個のブリッジが1つの環系の2個以上の原子を共有結合的に連結するように配置された少なくとも10個の原子を有する分子を意味する。換言すれば、ケージ構造、ケージ分子又はケージ化合物は、共有結合された原子によって形成された複数の環を含み、該構造、分子又は化合物はある容積を規定しているので、その容積の中に位置する点は環を通過せずしてその容積の外に出ることはできない。ブリッジ及び/又は環系は1個以上のヘテロ原子を含んでいてもよく、芳香族、部分飽和又は不飽和であってもよい。さらに意図しているケージ構造は、フラーレン、及び少なくとも1個のブリッジを有するクラウンエーテルなどである。例えば、アダマンタン又はジアマンタンはケージ構造とみなされるが、ナフタレン化合物又は芳香族スピロ化合物はこの定義の範囲下ではケージ構造とみなされない。なぜならば、ナフタレン化合物又は芳香族スピロ化合物は1個又はそれ以上のブリッジを持たないからである。
意図しているケージ化合物は必ずしも炭素原子だけで構成されることに限定されず、N、S、O、Pなどのようなヘテロ原子も含みうる。ヘテロ原子は、非正方(non−tetragonal)の結合角の配置を導入しうるという利点がある。意図しているケージ化合物の置換基及び誘導体化に関しては、多くの置換基及び誘導体化が適当であることを認識すべきである。例えば、ケージ化合物が比較的疎水性の場合、親水性置換基を導入して親水性溶媒中での溶解度を増大することができ、又はその逆ができる。あるいは、極性が望ましい場合、極性の側基をケージ化合物に付加することができる。さらに、適当な置換基として熱不安定基、求核及び求電子基を含めることも意図している。また、官能基がケージ化合物で利用できることも理解されるべきである(例えば架橋反応、誘導体化反応などを促進するため)。
本明細書中で詳細に説明したケージ分子又は化合物は、ポリマー骨格に結合している基になることもできる。従って、ケージ化合物が一つの種類のボイド(分子内)を形成している場合、及び骨格の少なくとも一部分とそれ自体又は別の骨格との架橋が別の種類のボイド(分子間)を形成できる場合、ナノ多孔質材料を形成できる。追加のケージ分子、ケージ化合物及びこれらの分子及び化合物の変形は、PCT/US01/32569(2001年10月18日出願)(引用によってその全体を本明細書に援用する)に詳細に記載されている。意図しているポリマーも、芳香系及びハロゲン化基を含む様々な官能部分又は構造部分を含むことができる。さらに、適当なポリマーは、ホモポリマー及びヘテロポリマーを含む多くの形態を有していてもよい。さらに、代わりのポリマーは、直鎖、分枝、超分枝、又は三次元などの様々な形態を取ることができる。意図しているポリマーの分子量は広範囲に及び、典型的には400ドルトン〜400000ドルトン又はそれ以上である。特定の性質を増強又は付与するためにポリマー技術で従来から知られている添加剤も使用できる。例えば、安定剤、難燃剤、顔料、可塑剤、界面活性剤などである。所望の性質を得るために適合性又は非適合性ポリマーをブレンドすることもできる。接着促進剤も使用できる。そのような促進剤はヘキサメチルジシラザンによって代表される。これは、水分又は湿気に暴露された二酸化ケイ素のような表面に存在しうる利用可能なヒドロキシル官能基と相互作用させるのに使用できる。超小型電子用のポリマーは、特に層間誘電体の場合、含有するイオン性不純物が低濃度(一般的に1ppm未満、好ましくは10ppb未満)であるのが望ましい。
本明細書中に記載の材料、前駆体及び層は、任意の適切な溶媒に溶媒和又は溶解できる及び様々な形でそのように設計されている。ただし、得られた溶液が基板、表面、ウェハ又は積層材料に塗布できる場合に限りである。典型的な溶媒は、モノマー、異性体モノマー混合物及びポリマーを溶媒和できる溶媒でもある。意図している溶媒は、臨界温度のような所望温度で揮発する、又は前述の設計目標もしくは需要のいずれかを促進できる任意の適切な有機又は無機分子の純物質又はその混合物を含む。溶媒は、任意の適切な単極性又は非極性化合物又はその混合物を含むこともできる。本明細書中で使用している“極性”という用語は、分子又は化合物の1点で又はそれに沿って等しくない電荷、部分電荷又は自然電荷分布を生じる分子又は化合物の特徴を意味する。本明細書中で使用している“非極性”という用語は、分子又は化合物の1点で又はそれに沿って等しい電荷、部分電荷又は自然電荷分布を生じる分子又は化合物の特徴を意味する。意図しているある態様において、溶媒又は溶媒混合物(少なくとも2種類の溶媒を含む)は、炭化水素ファミリーの溶媒の一部とみなされる溶媒を含む。炭化水素溶媒とは炭素と水素を含む溶媒のことである。大部分の炭化水素溶媒は非極性であるが、極性とみなしうる炭化水素溶媒も少数あることは理解されるはずである。炭化水素溶媒は、一般的に3つに分類される。すなわち、脂肪族、環状及び芳香族である。脂肪族炭化水素溶媒は、直鎖化合物並びに分枝及びおそらくは架橋している化合物の両方を含みうるが、脂肪族炭化水素溶媒は環状とはみなされない。環状炭化水素溶媒は、環構造に配向している少なくとも3個の炭素原子を含む溶媒で、性質は脂肪族炭化水素溶媒に類似している。芳香族炭化水素溶媒は、一般的に3個以上の不飽和結合を含み、単環又は共通の結合によって結合された多環及び/又は互いに縮合した多環を有する。意図している炭化水素溶媒は、トルエン、キシレン、p−キシレン、m−キシレン、メシチレン、ソルベントナフサH、ソルベントナフサA、アルカン類、例えば、ペンタン、ヘキサン、イソヘキサン、ヘプタン、ノナン、オクタン、ドデカン、2−メチルブタン、ヘキサデカン、トリデカン、ペンタデカン、シクロペンタン、2,2,4−トリメチルペンタン、石油エーテル類、ハロゲン化炭化水素類、例えば塩素化炭化水素類、ニトロ化炭化水素類、ベンゼン、1,2−ジメチルベンゼン、1,2,4−トリメチルベンゼン、ミネラルスピリット、灯油、イソブチルベンゼン、メチルナフタレン、エチルトルエン、リグロインなどである。特に意図している溶媒は、ペンタン、ヘキサン、ヘプタン、シクロヘキサン、ベンゼン、トルエン、キシレン及びそれらの混合物又は組合せなどであるが、これらに限定されない。
他の意図している態様において、溶媒又は溶媒混合物は、炭化水素溶媒ファミリーの化合物の一部とみなされない溶媒を含みうる。例えば、アセトン、3−ペンタノン、ジエチルケトン、メチルエチルケトンなどのようなケトン類、アルコール類、ケトン類、エステル類、エーテル類及びアミン類などである。さらにその他の意図している態様において、溶媒又は溶媒混合物は、本明細書中に記載のいずれかの溶媒の組合せを含みうる。
好適な態様において、溶媒は、水、エタノール、プロパノール、アセトン、エチレンオキシド、ベンゼン、トルエン、エーテル類、シクロヘキサノン、ブチロラクトン、メチルエチルケトン、及びアニソールを含む。
またさらに、代替の低誘電率材料も追加成分を含みうることも意図している。例えば、低誘電率材料が機械的応力に暴露される場合、軟化剤又はその他の保護剤を加えることもできる。誘電材料が平滑面に置かれる他のケースでは、接着促進剤を使用するのが好都合であろう。さらに他のケースでは、洗剤又は消泡剤が望ましいこともある。一般的に、一つ以上の除去可能な溶媒を含む例えばスピンオンガラス組成物の形態の前駆体は、ナノメートルスケールの空孔を含む誘電体膜を形成するように基板に塗布され、次いで重合され、そして溶媒除去にかけられる。
そのようなナノ多孔質膜を形成する場合、例えば前駆体をスピンコーティングによって基板に塗布する場合、膜のコーティングは典型的には酸又は塩基触媒及び水によって触媒され、初期加熱時に重合/ゲル化(“熟成”)を起こす。次に膜を一つ以上のより高温加熱ステップにかけ、とりわけ残存しているあらゆる溶媒を除去し、必要に応じて重合プロセスを完了させることによって硬化させる。その他の硬化法は、膜を放射エネルギー、例えば紫外線、電子ビーム、マイクロ波エネルギーなどに当てることを含む。
共有している米国特許第6,204,202号及び6,413,882号(引用によって本明細書に援用する)に、ナノ多孔質シリカ誘電体膜を形成するためのシリコン系前駆体組成物及び方法が提供されており、該方法は、前駆体組成物中に存在する一つ以上のポリマー又はオリゴマーを分解又は気化させることによる。共有している米国特許第6,495,479号には、前駆体組成物中に存在する一つ以上の化合物又はポリマーを分解又は気化させることによってナノ多孔質シリカ誘電体膜を形成するためのシリコン系前駆体組成物及び方法が提供されている。米国特許第5,895,263号には、基板、例えばウェハ上に、分解性ポリマー及び有機ポリシリカ(すなわち縮合又は重合されたシリコンポリマーを含む)を含む組成物を塗布し、該組成物を加熱してさらにポリシリカを縮合し、そして分解性ポリマーを分解して多孔質誘電体層を形成することによるナノ多孔質シリカ誘電体膜の形成法が記載されている。
前駆体の基板への塗布、熟成、硬化、平坦化、及び膜への疎水性付与のための方法が、例えばとりわけ共有米国特許第6,589,889号及び6,037,275号に記載されている。本発明で意図している基板及びウェハは、あらゆる望ましい実質的に固体の材料を含みうる。特に望ましい基板層は、膜、ガラス、セラミック、プラスチック、金属又は被覆金属、又は複合材料を含むであろう。好適な態様において、基板は、ケイ素又はゲルマニウムヒ素のダイ(die)又はウェハ表面、銅、銀、ニッケル又は金メッキリードフレームに見られるようなパッケージング表面、回路基板又はパッケージインターコネクトトレース(interconnect trace)に見られるような銅表面、ビアウォール又はスチフナー(stiffener)インターフェース(“銅”は裸(bare)の銅及びその酸化物を考慮に入れている)、ポリイミド系のフレックス(flex)パッケージに見られるようなポリマー系パッケージング又はボードインターフェース、鉛又はその他の金属合金はんだボール表面、ガラス及びポリイミドのようなポリマーを含む。“基板”は、粘着性インターフェース(cohesive interfaces)を考える場合、別のポリマー鎖と定義することもできる。より好適な態様において、基板は、シリコン、銅、ガラス、及び別のポリマーなど、パッケージング及び回路基板工業で一般的な材料を含む。
次の半導体製造工程、すなわちPECVD技術によるキャップ膜の堆積、並びにエッチング及びアッシングを用いたパターン化によるビア及びトレンチの形成は、疎水性基である炭素含有部分を有機ケイ酸塩ガラス誘電体膜から除去し、それらをシラノール基で置換する傾向にある。有機ケイ酸塩ガラス誘電体膜がシラノール基を含有すると望ましくない性質がもたらされる。シラノール及びそれらが大気から吸収できる水は電界中で高度に分極性なので、膜の誘電率を上げ、ウェットクリーニング化学に対する耐性を低くし、揮発性物質の発生を増加させる。また、トレンチ及びビアを金属で埋め、アニール処理にかける際、金属の収縮がビア及びトレンチの壁に応力を誘起し、望ましくないボイドをビアとトレンチの間の誘電材料内部に形成させる。
この問題を改善するために、強化剤で処理して炭素含有部分を回復し、有機ケイ酸塩ガラス誘電体膜の疎水性を増大することによって、実質的にシラノール及び水を含まない有機ケイ酸塩ガラス誘電体膜を製造する。これにより、膜は、アニール時の金属収縮によって誘起されるようなビア及びトレンチ壁にかかる応力、他の誘電体層からの応力、及びパッケージング時の応力に対する耐性ができるので、望ましくないボイドがビアとトレンチ間の誘電材料内部に形成されるのが防止される。
エッチング及びプラズマが疎水性官能基を取り去る。半導体製造工程時に有機ケイ酸塩ガラス誘電体膜が被る損傷は、攻撃的なプラズマ及び/又は誘電体膜にトレンチ及びビアを蝕刻するためのエッチング剤の適用に起因する。プラズマは半導体デバイスの製造中にフォトレジスト膜を除去するのにも使用される。使用されるプラズマは、典型的には、元素の酸素、フッ素、水素、炭素、アルゴン、ヘリウム又は窒素(遊離原子、化合物、イオン及び/又はラジカルの形態)で構成される。
これらのプラズマに、トレンチ、ビア、蝕刻及び/又はフォトレジスト除去時に暴露される誘電体膜は、容易に分解又は損傷される。多孔質誘電体膜は非常に高表面積を有しているのでプラズマ損傷に対して特に弱い。特に、シリカ系誘電体膜は有機物を含有しており(Si原子に結合したメチル基など)、酸素プラズマによって容易に分解される。有機基は酸化されてCOになり、誘電体表面にはシラノール又はSi−OH基が元の有機基の場所に残る。多孔質シリカ膜が疎水性であるためにはそのような有機基(空孔表面上の)が必要である。疎水性の喪失は誘電率を上昇させる(そのような膜の低誘電率はそのような材料に望まれる重要な特性である)。
IC製造にはトレンチ又はビアエッチング後に残された残渣を除去するためにウェットケミカル処理も使用される。使用される化学薬品は非常に攻撃的であることが多いので、シリカ系誘電体膜、特に多孔質シリカ膜中の有機基を攻撃し除去する。ここでもまた、この損傷によって膜は疎水性を失うことになる。ウェットケミカルエッチング剤は、例えば、N−メチルピロリジノン、ジメチルホルムアミド、ジメチルアセトアミドのようなアミド;エタノール及び2−プロパノールのようなアルコール;エタノールアミンのようなアルコールアミン;トリエチルアミンのようなアミン;エチレンジアミン及びN,N−ジエチルエチレンジアミンのようなジアミン;ジエチレントリアミンのようなトリアミン;エチレンジアミン四酢酸“EDTA”のようなジアミン酸;酢酸及びギ酸のような有機酸;酢酸テトラメチルアンモニウムのような有機酸のアンモニウム塩;硫酸、リン酸、フッ化水素酸のような無機酸;フッ化アンモニウムのようなフッ化物塩;並びに水酸化アンモニウム及び水酸化テトラメチルアンモニウムのような塩基;及びヒドロキシルアミン;エッチング後ウェットクリーニング用に開発された市販製剤、例えば(少数であるが当業界で知られているエッチング剤を挙げるとすれば)、EKC 505、525、450、265、270、及び630(EKC Corp.、カリフォルニア州ヘイワード)、並びにACT−CMI及びACT−690(Ashland Chemical、カリフォルニア州ヘイワード)などである。アッシング剤は、水素、窒素、ヘリウム、アルゴン、酸素、及びそれらから誘導された混合物、から誘導されたプラズマなどである。
前述の問題を解決するために、本発明は、半導体又はICデバイス製造工程中に基板上にある有機ケイ酸塩ガラス誘電体膜に疎水性を付与する方法を提供する。
本発明の方法は、有機ケイ酸塩ガラス誘電体膜を、少なくとも一つのエッチング剤又はアッシング試薬に暴露した後、金属をアニール処理にかける前に、炭素含有部分の少なくとも一部を有機ケイ酸塩ガラス誘電体膜に回復し、有機ケイ酸塩ガラス誘電体膜の疎水性を増大するのに有効な濃度及び時間で強化剤組成物に接触させ;そして(b)未反応の強化剤組成物、反応生成物及びそれらの混合物を除去するステップを含む。強化剤組成物は、少なくとも一つの強化剤、すなわちシラノール部分を損傷されたシリカ誘電体膜から除去するのに適切な化合物又はその荷電誘導体を含む。所望により、エッチング剤で損傷されたナノ多孔質シリカ誘電体膜はそれからウェットクリーニングステップにかけられる。
一態様において、強化剤組成物は、以下の式を有する少なくとも一つの強化剤化合物を含む。すなわち、
(1)[−SiRNR’−](式中n>2、環状でありうる);(2)RSiNR’SiR;(3)(RSi)N;(4)RSiNR’;(5)RSi(NR’);(6)RSi(NR’);(7)RSiCl;(8)RSi(OH);(9)RSiOSiR’;(10)RSi(OR’);(11)RSi(OCOR’);(12)RSiH;(13)RSi[OC(R’)=R”]4−x及びそれらの組合せ。
式中、xは1〜3の範囲の整数であり、yは、y=4−xであるような1〜3の範囲の整数であり;各Rは、水素及び疎水性有機部分から独立して選ばれる。R基は好ましくは、アルキル、アリール及びそれらの組合せからなる有機部分の群から独立して選ばれる。R’基は、H、アルキル、アリール、又はCOR、CONR、CORのようなカルボニルでありうる。R”はアルキル又はCOR、CONR、CORのようなカルボニルでありうる。
別の特別な態様において、強化剤組成物は、以下の強化剤又は化合物の少なくとも一つを含む。すなわち、アセトキシトリメチルシラン、アセトキシシラン、ジアセトキシシラン、トリアセトキシシラン、ジアセトキシジメチルシラン、メチルトリアセトキシシラン、フェニルトリアセトキシシラン、ジフェニルジアセトキシシラン、メチルトリエトキシシラン、ジメチルジエトキシシラン、トリメチルエトキシシラン、メチルトリメトキシシラン、ジメチルジメトキシシラン、トリメチルメトキシシラン、メチルトリクロロシラン、ジメチルジクロロシラン、トリメチルクロロシラン、メチルシラン、ジメチルシラン、トリメチルシラン、ヘキサメチルジシラザン、ヘキサメチルシクロトリシラザン、ビス(ジメチルアミノ)ジメチルシラン、ビス(ジエチルアミノ)ジメチルシラン、トリス(ジメチルアミノ)メチルシラン、トリス(ジメチルアミノ)フェニルシラン、トリス(ジメチルアミノ)シラン、ジメチルシリルジホルムアミド、ジメチルシリルジアセトアミド、ジメチルシリルジイソシアネート、トリメチルシリルトリイソシアネート、2−トリメチルシロキシペンタ−2−エン−4−オン、n−(トリメチルシリル)アセトアミド、2−(トリメチルシリル)酢酸、n−(トリメチルシリル)イミダゾール、トリメチルシリルプロピオレート、トリメチルシリル(トリメチルシロキシ)−アセテート、ノナメチルトリシラザン、ヘキサメチルジシロキサン、トリメチルシラノール、トリエチルシラノール、トリフェニルシラノール、t−ブチルジメチルシラノール、ジフェニルシランジオール、トリメトキシシラン、トリエトキシシラン、トリクロロシラン、及びそれらの組合せである。本発明の望ましい態様において、強化剤はジメチルジアセトキシシランを含む。
所望により強化剤組成物は溶媒を含む。適切な溶媒は、例えば、ケトン、エーテル、エステル、炭化水素、及びそれらの組合せなどである。
強化剤組成物は、損傷されたシリカ誘電体膜に、液体、蒸気又は気体、及び/又はプラズマとして接触する。プラズマの形態の場合、該プラズマは、シラン化合物、炭化水素、アルデヒド、エステル、エーテル、及び/又はそれらの組合せから誘導できる。本明細書中で使用している“(薬)剤(agent)”という用語は、特に明記しない限り“試薬(reagent)”という用語と同義とみなされるべきである。
適切な強化剤組成物は、疎水性にすることが望まれる蝕刻及び/又は灰化された有機ケイ酸塩ガラス誘電体膜の表面からシラノール基を除去できる一つ以上の強化剤を含む。例えば、強化剤は、式I(1〜13):(1)[−SiRNR’−](式中n>2、環状でありうる);(2)RSiNR’SiR;(3)(RSi)N;(4)RSiNR’;(5)RSi(NR’);(6)RSi(NR’);(7)RSiCl;(8)RSi(OH);(9)RSiOSiR’;(10)RSi(OR’);(11)RSi(OCOR’);(12)RSiH;(13)RSi[OC(R’)=R”]4−x及びそれらの組合せからなる群から選ばれる式を有する化合物である。式中、xは1〜3の範囲の整数であり、yは、y=4−xであるような1〜3の範囲の整数であり;各Rは、水素及び疎水性有機部分から独立して選ばれる。R基は好ましくは、アルキル、アリール及びそれらの組合せからなる有機部分の群から独立して選ばれる。R’基は、H、アルキル、アリール、又はCOR、CONR、CORのようなカルボニルでありうる。R”はアルキル又はCOR、CONR、CORのようなカルボニルでありうる。
アルキル部分は官能基化又は非官能基化されており、直鎖アルキル、分枝アルキル、環状アルキル及びそれらの組合せからなる群から選ばれ、前記アルキル部分はサイズがC〜約C18の範囲である。アリール部分は置換又は非置換であり、サイズがC〜約C18の範囲である。好ましくは強化剤はアセトキシシラン、又は、例えば、アセトキシトリメチルシラン、アセトキシシラン、ジアセトキシシラン、トリアセトキシシラン、ジアセトキシジメチルシラン、メチルトリアセトキシシラン、フェニルトリアセトキシシラン、ジフェニルジアセトキシシラン、メチルトリエトキシシラン、ジメチルジエトキシシラン、トリメチルエトキシシラン、メチルトリメトキシシラン、ジメチルジメトキシシラン、トリメチルメトキシシラン、メチルトリクロロシラン、ジメチルジクロロシラン、トリメチルクロロシラン、メチルシラン、ジメチルシラン、トリメチルシラン、ヘキサメチルジシラザン、ヘキサメチルシクロトリシラザン、ビス(ジメチルアミノ)ジメチルシラン、ビス(ジエチルアミノ)ジメチルシラン、トリス(ジメチルアミノ)メチルシラン、トリス(ジメチルアミノ)フェニルシラン、トリス(ジメチルアミノ)シラン、ジメチルシリルジホルムアミド、ジメチルシリルジアセトアミド、ジメチルシリルジイソシアネート、トリメチルシリルトリイソシアネート、2−トリメチルシロキシペンタ−2−エン−4−オン、n−(トリメチルシリル)アセトアミド、2−(トリメチルシリル)酢酸、n−(トリメチルシリル)イミダゾール、トリメチルシリルプロピオレート、トリメチルシリル(トリメチルシロキシ)−アセテート、ノナメチルトリシラザン、ヘキサメチルジシロキサン、トリメチルシラノール、トリエチルシラノール、トリフェニルシラノール、t−ブチルジメチルシラノール、ジフェニルシランジオール、トリメトキシシラン、トリエトキシシラン、トリクロロシラン、及びそれらの組合せのようなモノマー化合物である。一つの注目に値する態様において、強化剤はメチルトリアセトキシシランである。好適な態様において、強化剤はジメチルジアセトキシシランである。
追加の強化剤は、米国特許第6,208,014号(引用によって本明細書に援用する、前述)に詳述されている多官能性表面改質剤を含む。そのような多官能性表面改質剤は、蒸気又は液体の形態のいずれかで適用できる。共溶媒併用の有無は任意である。適切な共溶媒は、例えば、アセトン、ジイソプロピルケトン、2−ヘプタノン、3−ペンタノンなどのようなケトンを含む。詳細は共有米国特許第6,395,651号に記載されている。その開示内容は引用によって本明細書に援用する。例えば、米国特許第6,208,014号に詳述されているように、ある好適な表面改質剤は、2個以上の官能基を有し、表面シラノール官能基と反応する一方で、膜の構造的枠組みの外側に存在する質量(mass)を最小化する。該改質剤は、表面シラノールが縮合しうる適切なシラノール、例えば、:
Si(OH)4−x 式II
を含む。上記式中、x=1〜3であり、各Rは、H及び/又は有機部分、例えばアルキル、アリール又はこれらの誘導体のような独立して選ばれた部分である。Rがアルキルの場合、該アルキル部分は所望により置換又は非置換であり、直鎖、分枝又は環状であってよく、好ましくはサイズがC〜約C18以上、更に好ましくはC〜約Cの範囲である。Rがアリールの場合、該アリール部分は好ましくは所望により置換又は非置換の単一芳香環からなり、サイズがC〜約C18以上、更に好ましくはC〜約Cの範囲である。更なる選択肢として、該アリール部分はヘテロアリールである。
別の態様では、アルコキシシランを強化剤として使用できる。例えば、
Si(OR’)4−x
のような適切なアルコキシシランである。上記式中、Rは、H及び/又は有機部分、例えばアルキル、アリール又はこれらの誘導体のような独立して選ばれた部分であり;R’は独立して選ばれたアルキル又はアリール部分である。R又はR’がアルキルの場合、該アルキル部分は所望により置換又は非置換であり、直鎖、分枝又は環状であってよく、好ましくはサイズがC〜約C18以上、更に好ましくはC〜約Cの範囲である。R又はR’がアリールの場合、該アリール部分は好ましくは所望により置換又は非置換の単一芳香環からなり、サイズがC〜約C18以上、更に好ましくはC〜約Cの範囲である。更なる選択肢として、該アリール部分はヘテロアリールである。従って、両R基は、H、メチル、エチル、プロピル、フェニル、及び/又はそれらの誘導体から独立して選ばれる。ただし少なくとも一方のRは有機である。一態様において、両方のR基ともメチルであり、三官能性表面改質剤はメチルトリメトキシシランである。
別の態様において、本発明による適切なシランは、一般式:
Si(NR4−x 式III
を有する。上記式中、x=1〜3であり、Rは独立してH、アルキル及び/又はアリールである。いずれかのRはアルキル及び/又はアリールである。好適な態様において、RはH、CH、Cから選ばれ、R及びRはいずれもCHである。従って、三官能性強化剤は、例えば、トリス(ジメチルアミノ)メチルシラン、トリス(ジメチルアミノ)フェニルシラン、及び/又はトリス(ジメチルアミノ)シランを含む。さらに、ヘキサメチルシクロトリシラザン、ビスジメチルアミノジメチルシラン、及びビスジエチルアミノジメチルシランのような二置換シランも使用できる。
さらに別の態様において、本発明による適切なシランは、一般式:
Si(ON=CR4−x 又は RSi[OC(R’)=R”]4−x 式IV
を有する。上記式中、x=1〜3であり、R基は独立してH、アルキル及び/又はアリールであり、R’はH、アルキル、アリール、アルコキシ又はアリールオキシであり得、R”はアルキル又はカルボニルでありうる。従って改質剤は、例えばメチルトリス(メチルエチルケトオキシム)シラン又は2−トリメチルシロキシペンタ−2−エン−4−オンをそれぞれ含む。
さらに別の態様において、本発明による適切なシランは、一般式:
Si(NCOR4−x 又は RSi(NCO)4−x
を有する。上記式中、x=1〜3であり、R基は独立してH、アルキル及び/又はアリールである。従って表面改質剤は、例えばジメチルシリルジホルムアミド、ジメチルシリルジアセトアミド、ジメチルシリルジイソシアネート、トリメチルシリルトリイソシアネートを含む。
なお更なる態様において、本発明による適切なシランは、一般式:
SiCl4−x 式V
を有する。上記式中、x=1〜3であり、RはH、アルキル又はアリールである。一つの好適な態様においてRはCHである。従って、式Vによる三官能性表面改質剤は、例えばメチルトリクロロシランを含む。
さらに好適な態様において、キャッピング試薬は以下の一般式:
(RSi(OCOR 式VI
を有する一つ以上の有機アセトキシシランを含む。好ましくは、xは数値が1〜2の範囲の整数であり、xとyは同一でも異なっていてもよく、yは約2〜約3以上の範囲の整数である。
多官能性アルキルアセトキシシラン及び/又はアリールアセトキシシラン化合物を含む有用な有機アセトキシシランは、メチルトリアセトキシシラン(“MTAS”)、ジメチルジアセトキシシラン(DMDAS)、フェニルトリアセトキシシラン及びジフェニルジアセトキシシラン及びそれらの組合せを含むが、これらは単に例として挙げただけであって、これらに制限されない。
所望により、強化剤は2−ヘプタノンのような適切な溶媒と混合され、蒸気又は液体の形態でナノ多孔質シリカ表面に塗布され、そして乾燥される。意図している態様では、50%のヘキサメチルジシラザン(HMDZ)と50%の3−ペンタノンとの混合物を使用する。該液体を表面、基板又はウェハに回転塗布する。次に塗布表面をベークプレート上で最大425℃でベーキングする。ベーキングの後にPVDバリア層とCuシード層の成膜を行う。別の意図している態様では、ジメチルジアセトキシシラン(DMDAS)と3−ペンタノンとの混合物を使用する。該液体を表面、基板又はウェハに回転塗布する。次に塗布表面をベークプレート上で最大425℃でベーキングする。このベーキングステップの後にPVDバリア層とCuシード層の成膜を行う。
さらに別の態様では、AP395又は希HFのような化学薬品を用いたウェットクリーニングを前述の態様のベーキングステップ後に実施する。このウェットクリーニングは、アッシング後に残っているレジストの残渣をすっかり取り除くのに有用である。エッチング及びアッシング後に処理されなかった低誘電率の誘電材料はウェットクリーニング剤による攻撃を受けやすい。強化剤処理は低誘電率誘電体のウェットクリーニングによる攻撃に対する耐性を著しく改良する。
プロセスフローによっては、強化剤処理中に、特にビア底部の銅表面が暴露されることがある。ウェットクリーニングは、銅表面から自然酸化物を除去するだけでなく、強化剤と暴露された銅表面間の反応生成物もすっかり除去できる。特に、AP395を用いるウェットクリーニングは、DMDASを用いた強化剤処理に先に暴露されている銅(又は任意の適切な金属又は金属合金)をきれいにできる。
その後、ビア及びトレンチに金属を充填し;そして該金属をアニール処理にかける。本明細書中で使用している“金属”という用語は、元素の周期表のd−ブロック及びf−ブロックにある元素、並びにシリコン及びゲルマニウムのような金属様性質を有する元素を意味する。本明細書中で使用している“d−ブロック”という語句は、元素の核周囲の3d、4d、5d、及び6d軌道を満たす電子を有する元素を意味する。本明細書中で使用している“f−ブロック”という語句は、元素の核周囲の4f及び5f軌道を満たす電子を有する元素を意味し、ランタノイド及びアクチノイドを含む。好適な金属は、インジウム、銀、銅、アルミニウム、スズ、ビスマス、ガリウム及びその合金、銀被覆銅、及び銀被覆アルミニウムなどである。“金属”という用語には、合金、金属/金属複合材料、金属セラミック複合材料、金属ポリマー複合材料、並びにその他の金属複合材料も含まれる。アニールは、約150℃〜約350℃、又は200℃〜250℃の温度に約10秒間〜約60分間加熱することによって実施できる。これらの時間及び温度は、アニールが実行される限り重要でない。さらに別の態様では、ウェットクリーニングは最初の意図した態様におけるベーキングプロセスの前に実施できる。高温のベーキングステップがウェットクリーニング後に実施される。この方法の利点は、ウェットクリーニングによって過剰の強化剤及びあらゆる暴露銅表面との何らかの反応生成物を、それらがベーキングプロセスによって“硬化”する前に除去できるということであろう。この結果、誘電材料中の揮発性成分の低下と、よりきれいな銅表面を得ることができる。どちらも改良された長期信頼性をもたらすことができる。別の意図している態様では、約100℃〜約400℃で1分間〜120分間の追加の脱水ベーキングを強化剤(TA)処理前に実施する。この脱水ベーキングは、損傷された低誘電率誘電体に吸収されたあらゆる水分を除去する。強化剤処理の前に誘電体から水分を除去することは該処理をいっそう効果的にする。
代替の態様においては、強化剤組成物の提供が、エッチング剤で損傷された有機ケイ酸塩ガラス誘電体膜を、前述のいずれかの強化剤から誘導されたプラズマに暴露することによって行われる。典型的な手順では、有機ケイ酸塩ガラス誘電体膜をプラズマ発生チャンバ、例えばプラズマ化学気相成長(PECVD)装置に入れ;強化剤組成物の蒸気とアルゴン蒸気をプラズマ発生チャンバに通し;それからRFエネルギー源を活性化してプラズマを発生させる。アルゴンガスを含めるのはプラズマ形成を促進する助けになるからである。プラズマは、強化剤組成物から誘導されたイオン性フラグメントからなる。例えば、イオンフラグメントCHSiはメチルシラン(CHSiH)から生ずる。このフラグメントがシラノール基と反応して疎水性のSi−CH部分を形成する。前述の強化剤組成物のいずれもこのプラズマ誘導表面処理に使用できる。
プラズマ誘導表面改質処理に適切なその他の強化剤組成物は、C−C12アルキル炭化水素及び芳香族炭化水素などである。最も好適な炭化水素はメタンである。プラズマ誘導強化剤組成物用のその他の試薬は、アルデヒド、エステル、酸塩化物、及びエーテルなどである。適切なアルデヒドはアセトアルデヒド及びベンズアルデヒドなど;適切なエステルは酢酸エチル及び安息香酸メチルなど;適切な酸塩化物は塩化アセチル及び塩化ベンジルなど;そして適切なエーテルはジエチルエーテル及びアニソールなどである。様々なシングルウェハ(枚葉式)又はマルチウェハ(バッチ式)プラズマ装置が本プロセスに使用できる。これらの装置は、Gasonics L3510フォトレジストアッシャーのような所謂ダウンストリームアッシング装置、Applied Materials P5000のようなPECVD誘電体成膜装置、又は反応性イオンエッチ(“RIE”)装置などである。概して、プラズマプロセスの条件は次の範囲内である。すなわち、チャンバ温度20℃〜450℃;RF電力50W〜1000W;チャンバ圧0.05〜100トル;プラズマ処理時間5秒間〜5分間;及び表面改質剤流速100〜2000sccm;不活性ガス流速(典型的にはアルゴン)100〜2000sccm。
当業者であれば、本発明は、前述のプラズマ表面処理を適用することによって、損傷の有無にかかわらず多孔質及び/又は非多孔質のシリカ誘電体膜に疎水性表面を付与する方法も包含することを意図していることは理解されるであろう。これらの方法を用いて製造される半導体デバイス又はICも本発明の一部である。
処理された誘電体層及び材料はいずれか適切な電子コンポーネントに利用又は組み込むことができる。本発明で意図している電子コンポーネントは一般的に、電子製品に利用できるあらゆる誘電体コンポーネント又は積層誘電体コンポーネントを含むと考えられる。意図している電子コンポーネントは、回路基板、チップパッケージング、回路基板の誘電体コンポーネント、プリント配線基板、並びにキャパシタ、インダクタ、及びレジスタのような回路基板のその他のコンポーネントを含む。
電子製品は、業界で又はその他の消費者に使用される準備が整っているという意味での“仕上げ(完成)”ができる。完成された消費者製品の例は、テレビ、コンピュータ、携帯電話、ポケベル、手掌用システム手帳、ポータブルラジオ、カーステレオ、及びリモコンである。同様に意図しているのが完成製品で利用される可能性がある回路基板、チップパッケージング、及びキーボードのような“中間”製品である。
電子製品は、概念モデルから最終のスケールアップされた実物大模型に至る開発のいずれかの段階における原型コンポーネントも含む。原型は、最終製品で意図している実際の全てのコンポーネントを含有していてもいなくてもよく、また原型は、複合材料から組み立てたいくつかのコンポーネントを有していてもよい(初期試験は行われているが他のコンポーネントに対する初期効果を否定するため)。電子製品及びコンポーネントは、積層材料、積層コンポーネント、及びコンポーネント又は製品での使用に備えて積層されたコンポーネントを含みうる。
以下の非制限的実施例は本発明の説明の一助となる。
実施例1
Honeywell International Inc.社(カリフォルニア州サニーベール)から市販されている6000ÅのNANOGLASS Eシリーズのナノ多孔質シリカ膜を200mmのシリコン基板に塗布し、TEL DRM−85エッチング装置中でCベースのエッチング及びOベースのアッシング工程に暴露した。2種類の強化剤(TA−1及びTA−2)を評価した。強化剤は標準的なスピンオン誘電体(SOD)コーターでウェハに塗布し、該ウェハを125℃、200℃、及び350℃で各1分間ずつホットプレートでベーキングした。膜厚及び屈折率は偏光解析法を用いて測定した。元素組成はFTIRを用いて分析した。誘電率はHgプローブで0.1MHzで測定した。膜の熱的安定性は昇温脱離質量分析(TDMS)によって評価した。シングルレベル(単層)金属Cuダマシン構造を、ILDとして3000ÅのNANOGLASS E膜を、キャップ層として2000ÅのTEOS酸化物を用いて製造した。CuアニールはN雰囲気下200℃で1時間実施し、その後集束イオンビーム走査電子顕微鏡(FIB−SEM)を用いてILD中のボイドを検査した。Cuの化学機械研磨(CMP)の後、ウェハ当たり25個のダイ(die)を自動プローブ装置を用いて電気的に試験した。
硬化されたまま(as−cured)のNANOGLASS(登録商標)E膜の性質を表Iに示す。
Figure 2007508691
NANOGLASS EのFTIRスペクトルから、エッチング及びアッシング工程によって、硬化されたままの膜と比べてC−H及びSi−C含有量に30〜40%の減少とSi−OH及びH−OH結合の著しい増加が起きたことが観察される。強化剤処理はC−H及びSi−C含有量に硬化されたままの膜に近い結果をもたらした。TA−2のほうがTA−1よりも炭素補給に効果的であり、Si−OH及びH−OH結合を削減した。
低誘電率膜の誘電率(k)はエッチング及びアッシング工程後高い(>3.0)。これはSi−OH基が吸収した水分が原因と考えられる。強化剤処理は、kを硬化後レベル付近まで低下させた。
表IIは、エッチング及びアッシング後、NANOGLASS E膜が親水性となり、ほとんどのウェットクリーニング化学で高いエッチング速度を有していたため、ウェットクリーニングに適さないことを示す。TA−1処理で膜は疎水性となり、一部のウェットクリーニング化学薬品に対する耐性ができた。
Figure 2007508691
400℃における誘電体膜のTDMSスペクトルによれば、TA−1処理膜における揮発種の発生はエッチング及びアッシング後の膜に類似していることを示している。TA−2処理膜は揮発性物質も少なく非常に改良された熱的安定性を示している。
対照例では(すなわち強化剤未使用)、Cuアニール後ILDスペースに相当のボイドが認められる。アニール前にはボイドは観察されなかった。同様の観察結果は多孔質低誘電率材料で以前に報告されている(A.Matsushita,N.Ohashi,K.Inukai,H.J.Shin,S.Sone,K.Sudou,K.Misawa,I.Matumoto,及びN.Kobayashi,Proceedings of IEEE International Interconnect Technology Conference,2003,147(2003);及びJ.C.Lin,R.A.Augur,B.J.Daniels,S.L.Shue,C.H.Yu,及びM.S.Liang、Proceedings of Advanced Metallization Conference 2002,637(2002)参照)。Cuアニール処理による引張応力がボイド形成の推進力になると考えられる。TA−1又はTA−2で処理されたウェハはCuアニール後でもボイドを示さなかった。従って、C−欠乏損傷の“修復”は、多孔質低誘電率材料を外的応力によるボイド形成に対して強化する有効な方法であることが証明された。
配線間リーク電流は強化剤処理に影響されなかった。対照ウェハは蛇行状抵抗の広い分布を示した。高い抵抗テールは、損傷ILD領域に捕捉された水分によって起こると思われるブリスター、Cu腐蝕、及び孔食(ピッティング)などの欠陥によるものであることが分かった。強化剤処理ウェハは、水分捕捉及びそれに付随する欠陥が排除されるので、狭い抵抗分布を示した。メジアンキャパシタンスは強化剤処理に影響されず、処理された櫛型キャパシタ構造は、孔食/ブリスター欠陥が少ないために高いイールド(歩留まり)を有していた。
NANOGLASS(登録商標)E及びその他の類似のSi系の膜に対するプロセス誘起損傷の影響が開示された。強化剤TA−1又はTA−2によるアッシング後処理によって非損傷材料の性質が回復できた。SLM構造における強化剤適用の成功が示された。これにより、ILDボイドの排除と相互接続試験構造に高いイールドがもたらされる。
実施例2
Honeywell International Inc.社(カリフォルニア州サニーベール)から市販されている6000ÅのHOSPシリコン膜を標準的スピンコーティング法によってSiウェハ上に形成した。膜はN下400℃で硬化された。
膜を順に以下のプロセスにかけることによって膜にプラズマ損傷を誘導した。
エッチング:1000W/40mT/10sccmC/200sccmCO/300sccmAr/100sccmN、40℃(20秒間)
アッシング:400W/45mT/100sccmO、40℃(20秒間)
強化剤処理は3−ペンタノン中27%DMDASを用いて実施した。強化剤材料をスピンコーティングした後、膜をN下125℃、200℃及び350℃で1分間ずつベーキングした。
以下の結果が認められた。
Figure 2007508691
実施例3
Honeywell International Inc.社(カリフォルニア州サニーベール)から市販されている6000ÅのNANOGLASS 1.9膜を標準的スピンコーティング法によってSiウェハ上に形成した。膜はN下425℃で硬化された。
膜を順に以下のプロセスにかけることによって膜にプラズマ損傷を誘導した。
エッチング:1000W/40mT/10sccmC/200sccmCO/300sccmAr/100sccmN、40℃(20秒間)
アッシング:400W/45mT/100sccmO、40℃(20秒間)
強化剤処理は3−ペンタノン中27%DMDASを用いて実施した。強化剤材料をスピンコーティングした後、膜をN下125℃、200℃及び350℃で1分間ずつベーキングした。
以下の結果が認められた。
Figure 2007508691
実施例4
市販の多孔質CVD低誘電率誘電体膜を順に以下のプロセスにかけることによって、膜にプラズマ損傷を付与した。
エッチング:40mT、1400W160Ar/80 CF/20 O 40mT、1400W、20s
アッシング:400W/45mT/100sccmO、40℃(30秒間)
強化剤処理は3−ペンタノン中27%DMDASを用いて実施した。強化剤材料をスピンコーティングした後、膜をN下125℃、200℃及び350℃で1分間ずつベーキングした。
以下の結果が認められた。
Figure 2007508691
実施例5
Honeywell International Inc.社(カリフォルニア州サニーベール)から市販されている6000ÅのNANOGLASS膜を、125℃、200℃、及び350℃の従来のベーキングプロセスを用いて調製した。425℃(60分間)での従来の炉硬化の代わりに、425℃(3分間)でのUV硬化を用いた。膜を順に以下のプロセスにかけることによってプラズマ損傷を付与した。
エッチング:1000W/40mT/10sccmC/200sccmCO/300sccmAr/100sccmN、40℃(20秒間)
アッシング:400W/45mT/100sccmO、40℃(30秒間)
強化剤処理は3−ペンタノン中27%DMDASを用いて実施した。強化剤材料をスピンコーティングした後、膜をN下125℃、200℃及び350℃で1分間ずつベーキングした。UV硬化NANOGLASSを誘電材料として用い、実施例2に記載の従来法で銅シングルダマシンによるパターン構造を創製した。金属化(PVDバリア層及びCuシード層の成膜並びにCu電気メッキ)の前に、一部のウェハを強化剤で被覆し、次いで最大350℃でベーキングした。金属化後、全てのサンプルを200℃で50分間アニールした。集束イオンビーム走査電子顕微鏡を用いてボイドの存在を調べた。
以下の結果が認められた。
Figure 2007508691
実施例6
Honeywell International Inc.社(カリフォルニア州サニーベール)から市販されている6000Åの炉硬化NANOGLASS膜を順に以下のプロセスにかけることによって、膜にプラズマ損傷を誘導した。
エッチング:1000W/40mT/10sccmC/200sccmCO/300sccmAr/100sccmN、40℃(20秒間)
アッシング(以下のプロセスのうちの一つ)
アッシング:400W/45mT/100sccmO、40℃(20秒間又は70秒間)
又は
/Hアッシング:500W/45mT/500sccmN/125sccmH、10℃(45秒間又は135秒間)
強化剤処理は2−ヘプタノン中9%DMDASを用いて実施した。強化剤材料をスピンコーティングした後、膜をN下125℃、200℃及び350℃で1分間ずつベーキングした。
以下の結果が認められた。
Figure 2007508691
実施例7
6000Åの炉硬化NANOGLASS膜を順に以下のプロセスにかけることによって膜にプラズマ損傷を誘導した。
エッチング:1000W/40mT/10sccmC/200sccmCO/300sccmAr/100sccmN、40℃(20秒間)
アッシング(以下のプロセスのうちの一つ)
強化剤処理前の待ち行列時間の影響を調べるために、サンプルを周囲条件下に1時間〜360時間保持し、その後強化剤処理を実施した。
強化剤処理は2−ヘプタノン中4.5%DMDASを用いて実施した。強化剤材料をスピンコーティングした後、膜をN下125℃、200℃及び350℃で1分間ずつベーキングした。
以下の結果が認められた。
Figure 2007508691
実施例8
Honeywell International Inc.社(カリフォルニア州サニーベール)から市販されている6000Åの炉硬化NANOGLASS膜を順に以下のプロセスにかけることによって、膜にプラズマ損傷を誘導した。
エッチング:1000W/40mT/10sccmC/200sccmCO/300sccmAr/100sccmN、40℃(20秒間)
アッシング(以下のプロセスのうちの一つ)
強化剤処理は2−ヘプタノン中18%DMDASを用いて実施した。強化剤材料をスピンコーティングした後、膜をホットプレート上で様々な温度で1分間ベーキングした。炭素の回復を、強化剤処理によって添加された炭素の量として、プラズマ損傷時に失った炭素の量のパーセンテージで測定した。炭素の量は、FTIRによりCH(2975cm−1)ピークのSiOピーク(1055cm−1)に対する比率として測定した。
以下の結果が認められた。
Figure 2007508691
本発明を好適な態様を参照しながら特に提示及び記載してきたが、当業者であれば、本発明の精神及び範囲から離れることなく多様な変化及び変形が可能であることは容易に理解されるであろう。開示した態様、上で解説したそれらの代替物、及びそれらのあらゆる等価物は、クレームによってカバーされると解釈されることを意図している。

Claims (29)

  1. 基板上の有機ケイ酸塩ガラス誘電体膜に応力誘起ボイドの形成を防止する方法であって;ここで、前記有機ケイ酸塩ガラス誘電体膜はその中にビア及びトレンチを形成するようにパターン化され、前記有機ケイ酸塩ガラス誘電体膜はその後、前に存在していた炭素含有部分の少なくとも一部を除去し前記有機ケイ酸塩ガラス誘電体膜の疎水性を低下させるような少なくとも一つの処理を受け、前記ビア及びトレンチはその後金属で充填され、前記金属はその後アニール処理を受けるものである;
    該方法は、前記有機ケイ酸塩ガラス誘電体膜を、前に存在していた炭素含有部分を除去する少なくとも一つの処理にかけた後、前記ビア及びトレンチに金属を埋め込む前に、炭素含有部分の少なくとも一部を有機ケイ酸塩ガラス誘電体膜に回復し、有機ケイ酸塩ガラス誘電体膜の疎水性を増大するのに有効な濃度及び時間で強化剤組成物に接触させることを含む方法。
  2. 前に存在していた炭素含有部分の少なくとも一部を除去し前記有機ケイ酸塩ガラス誘電体膜の疎水性を低下させる処理が、エッチング剤処理、アッシング処理、ウェットストリッピング処理、クリーニング処理及びPECVD処理の少なくとも一つを含む、請求項1に記載の方法。
  3. 有機ケイ酸塩ガラス誘電体膜が、スピンオンガラス材料又は化学気相成長材料から形成される、請求項1に記載の方法。
  4. 強化剤組成物が、有機ケイ酸塩ガラス誘電体膜のシリル化によってシラノール部分をアルキル化又はアリール化するための成分を含む、請求項1に記載の方法。
  5. 未反応の強化剤組成物、反応生成物及びそれらの混合物を除去するその後のステップをさらに含む、請求項1に記載の方法。
  6. 疎水性の増大した有機ケイ酸塩ガラス誘電体膜を加熱するその後のステップをさらに含む、請求項1に記載の方法。
  7. 有機ケイ酸塩ガラス誘電体膜がナノ多孔質である、請求項1に記載の方法。
  8. 有機ケイ酸塩ガラス誘電体膜が実質的に非多孔質である、請求項1に記載の方法。
  9. 強化剤組成物が、[−SiRNR’−](式中n>2、環状でありうる);RSiNR’SiR;(RSi)N;RSiNR’;RSi(NR’);RSi(NR’);RSiCl;RSi(OH);RSiOSiR’;RSi(OR’);RSi(OCOR’);RSiH;RSi[OC(R’)=R”]4−x及びそれらの組合せ
    {式中、xは1〜3の範囲の整数であり、
    yは、y=4−xであるような1〜3の範囲の整数であり、
    各Rは、水素及び疎水性有機部分から独立して選ばれ、
    R’は水素、又は有機部分であり、そして
    R”はアルキル又はカルボニル基である}
    からなる群から選ばれる式を有する少なくとも一つの化合物を含む、請求項1に記載の方法。
  10. 強化剤組成物が、アセトキシトリメチルシラン、アセトキシシラン、ジアセトキシシラン、トリアセトキシシラン、ジアセトキシジメチルシラン、メチルトリアセトキシシラン、フェニルトリアセトキシシラン、ジフェニルジアセトキシシラン、メチルトリエトキシシラン、ジメチルジエトキシシラン、トリメチルエトキシシラン、メチルトリメトキシシラン、ジメチルジメトキシシラン、トリメチルメトキシシラン、メチルトリクロロシラン、ジメチルジクロロシラン、トリメチルクロロシラン、メチルシラン、ジメチルシラン、トリメチルシラン、ヘキサメチルジシラザン、2−トリメチルシロキシペンタ−2−エン−4−オン、n−(トリメチルシリル)アセトアミド、2−(トリメチルシリル)酢酸、n−(トリメチルシリル)イミダゾール、トリメチルシリルプロピオレート、トリメチルシリル(トリメチルシロキシ)−アセテート、ノナメチルトリシラザン、ヘキサメチルジシロキサン、トリメチルシラノール、トリエチルシラノール、トリフェニルシラノール、t−ブチルジメチルシラノール、ジフェニルシランジオール、トリメトキシシラン、トリエトキシシラン、トリクロロシラン、ヘキサメチルシクロトリシラザン、ビスジメチルアミノジメチルシラン、ビスジエチルアミノジメチルシラン、トリス(ジメチルアミノ)メチルシラン、トリス(ジメチルアミノ)フェニルシラン、トリス(ジメチルアミノ)シラン、ジメチルシリルジホルムアミド、ジメチルシリルジアセトアミド、ジメチルシリルジイソシアネート、トリメチルシリルトリイソシアネート及びそれらの組合せからなる群から選ばれる化合物を少なくとも含む、請求項1に記載の方法。
  11. 強化剤組成物がジメチルジアセトキシシランを含む、請求項1に記載の方法。
  12. 強化剤組成物が、ケトン、エーテル、エステル、炭化水素、及びそれらの組合せからなる群から選ばれる溶媒を含む、請求項1に記載の方法。
  13. 強化剤組成物が、液体、蒸気、気体、及びプラズマからなる群から選ばれる状態で有機ケイ酸塩ガラス誘電体膜と接触する、請求項1に記載の方法。
  14. 超小型電子デバイスの形成法であって、
    a)有機ケイ酸塩ガラス誘電体膜を基板上に塗布し;
    b)前記有機ケイ酸塩ガラス誘電体膜にビア及びトレンチのパターンを形成し、そして前記有機ケイ酸塩ガラス誘電体膜を、前に存在していた炭素含有部分の少なくとも一部を除去し前記有機ケイ酸塩ガラス誘電体膜の疎水性を低下させるような少なくとも一つの処理にかけ;
    c)前記有機ケイ酸塩ガラス誘電体膜を、前記有機ケイ酸塩ガラス誘電体膜の疎水性を増大するのに有効な濃度及び時間で強化剤組成物に接触させ;
    d)前記ビア及びトレンチを金属で充填し;そして
    e)前記金属をアニール処理にかける
    ことを含む方法。
  15. 前に存在していた炭素含有部分の少なくとも一部を除去し前記有機ケイ酸塩ガラス誘電体膜の疎水性を低下させる処理が、エッチング剤処理、アッシング処理、ウェットストリッピング処理、クリーニング処理及びPECVD処理の少なくとも一つを含む、請求項14に記載の方法。
  16. 強化剤組成物が、有機ケイ酸塩ガラス誘電体膜のシリル化によってシラノール部分をアルキル化又はアリール化するための成分を含む、請求項14に記載の方法。
  17. 未反応の強化剤組成物、反応生成物及びそれらの混合物を除去するその後のステップをさらに含む、請求項14に記載の方法。
  18. 疎水性の増大した有機ケイ酸塩ガラス誘電体膜を加熱するその後のステップをさらに含む、請求項14に記載の方法。
  19. 有機ケイ酸塩ガラス誘電体膜がナノ多孔質である、請求項14に記載の方法。
  20. 有機ケイ酸塩ガラス誘電体膜が実質的に非多孔質である、請求項14に記載の方法。
  21. 強化剤組成物が、[−SiRNR’−](式中n>2、環状でありうる);RSiNR’SiR;(RSi)N;RSiNR’;RSi(NR’);RSi(NR’);RSiCl;RSi(OH);RSiOSiR’;RSi(OR’);RSi(OCOR’);RSiH;RSi[OC(R’)=R”]4−x及びそれらの組合せ
    {式中、xは1〜3の範囲の整数であり、
    yは、y=4−xであるような1〜3の範囲の整数であり、
    各Rは、水素及び疎水性有機部分から独立して選ばれ、
    R’は水素、又は有機部分であり、そして
    R”はアルキル又はカルボニル基である}
    からなる群から選ばれる式を有する少なくとも一つの化合物を含む、請求項14に記載の方法。
  22. 強化剤組成物が、アセトキシトリメチルシラン、アセトキシシラン、ジアセトキシシラン、トリアセトキシシラン、ジアセトキシジメチルシラン、メチルトリアセトキシシラン、フェニルトリアセトキシシラン、ジフェニルジアセトキシシラン、メチルトリエトキシシラン、ジメチルジエトキシシラン、トリメチルエトキシシラン、メチルトリメトキシシラン、ジメチルジメトキシシラン、トリメチルメトキシシラン、メチルトリクロロシラン、ジメチルジクロロシラン、トリメチルクロロシラン、メチルシラン、ジメチルシラン、トリメチルシラン、ヘキサメチルジシラザン、2−トリメチルシロキシペンタ−2−エン−4−オン、n−(トリメチルシリル)アセトアミド、2−(トリメチルシリル)酢酸、n−(トリメチルシリル)イミダゾール、トリメチルシリルプロピオレート、トリメチルシリル(トリメチルシロキシ)−アセテート、ノナメチルトリシラザン、ヘキサメチルジシロキサン、トリメチルシラノール、トリエチルシラノール、トリフェニルシラノール、t−ブチルジメチルシラノール、ジフェニルシランジオール、トリメトキシシラン、トリエトキシシラン、トリクロロシラン、ヘキサメチルシクロトリシラザン、ビスジメチルアミノジメチルシラン、ビスジエチルアミノジメチルシラン、トリス(ジメチルアミノ)メチルシラン、トリス(ジメチルアミノ)フェニルシラン、トリス(ジメチルアミノ)シラン、ジメチルシリルジホルムアミド、ジメチルシリルジアセトアミド、ジメチルシリルジイソシアネート、トリメチルシリルトリイソシアネート及びそれらの組合せからなる群から選ばれる化合物を少なくとも含む、請求項14に記載の方法。
  23. 強化剤組成物がジメチルジアセトキシシランを含む、請求項14に記載の方法。
  24. 強化剤組成物が、ケトン、エーテル、エステル、炭化水素、及びそれらの組合せからなる群から選ばれる溶媒を含む、請求項14に記載の方法。
  25. 強化剤組成物が、液体、蒸気、気体、及びプラズマからなる群から選ばれる状態で有機ケイ酸塩ガラス誘電体膜と接触する、請求項14に記載の方法。
  26. エッチング剤が、酸素、フッ素、水素、窒素及びそれらの組合せからなる群から選ばれる原子、イオン及び/又はラジカルを含むプラズマである、請求項14に記載の方法。
  27. エッチング剤が、アミド、アルコール、アルコールアミン、アミン、トリアミン、酸、塩基及びそれらの組合せからなる群から選ばれる少なくとも一つの薬剤を含むウェットエッチング剤である、請求項14に記載の方法。
  28. 前に存在していた炭素含有部分の少なくとも一部を除去し疎水性を低下させる処理が、エタノールアミン、エチレンジアミン、トリエチルアミン、N,N−ジエチルエチレンジアミン、ジエチレントリアミン、アミン、エチレンジアミン四酢酸;有機、酢酸、ギ酸、酢酸テトラメチルアンモニウム、硫酸、リン酸、フッ化水素酸;フッ化アンモニウム、水酸化アンモニウム、水酸化テトラメチルアンモニウム、ヒドロキシルアミン及びそれらの組合せ(ただし該組合せは互いに中和しない薬剤の組合せである)からなる群から選ばれる少なくとも一つの薬剤による処理を含む、請求項14に記載の方法。
  29. a)有機ケイ酸塩ガラス誘電体膜を基板上に塗布し;
    b)前記有機ケイ酸塩ガラス誘電体膜にビア及びトレンチのパターンを形成し、そして前記有機ケイ酸塩ガラス誘電体膜を、前に存在していた炭素含有部分の少なくとも一部を除去し前記有機ケイ酸塩ガラス誘電体膜の疎水性を低下させるような少なくとも一つの処理にかけ;
    c)前記有機ケイ酸塩ガラス誘電体膜を、前記有機ケイ酸塩ガラス誘電体膜の疎水性を増大するのに有効な濃度及び時間で強化剤組成物に接触させ;
    d)前記ビア及びトレンチを金属で充填し;そして
    e)前記金属をアニール処理にかける
    ことを含むプロセスによって製造される超小型電子デバイス。
JP2006534058A 2003-10-08 2004-09-24 シリル化剤を用いる低誘電率誘電材料の損傷の修復 Pending JP2007508691A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US51002403P 2003-10-08 2003-10-08
US10/940,686 US8475666B2 (en) 2004-09-15 2004-09-15 Method for making toughening agent materials
PCT/US2004/031995 WO2005034194A2 (en) 2003-10-08 2004-09-24 Repairing damage to low-k dielectric materials using silylating agents

Publications (1)

Publication Number Publication Date
JP2007508691A true JP2007508691A (ja) 2007-04-05

Family

ID=34426157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006534058A Pending JP2007508691A (ja) 2003-10-08 2004-09-24 シリル化剤を用いる低誘電率誘電材料の損傷の修復

Country Status (3)

Country Link
JP (1) JP2007508691A (ja)
CN (1) CN1839468B (ja)
WO (1) WO2005034194A2 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123836A (ja) * 2005-09-29 2007-05-17 Tokyo Electron Ltd 基板処理方法およびコンピュータ読取可能な記憶媒体
JP2008091600A (ja) * 2006-10-02 2008-04-17 Sony Corp 半導体装置の製造方法
JP2008513552A (ja) * 2004-09-15 2008-05-01 ハネウェル・インターナショナル・インコーポレーテッド 処理剤物質
WO2009044529A1 (ja) 2007-10-05 2009-04-09 Nec Electronics Corporation 疎水化多孔質膜の製造方法
US8008190B2 (en) 2007-06-21 2011-08-30 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US8164166B2 (en) 2007-09-27 2012-04-24 Fujitsu Limited Interfacial roughness reducing film, wiring layer, semiconductor device, and method of manufacturing semiconductor device
JP2012520312A (ja) * 2009-03-10 2012-09-06 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード low−kシリル化用の環式アミノ化合物
KR101425332B1 (ko) 2010-12-20 2014-08-01 노벨러스 시스템즈, 인코포레이티드 Uv 처리를 사용하는 탄소 함유 로우-k 유전율 복구
US8889233B1 (en) 2005-04-26 2014-11-18 Novellus Systems, Inc. Method for reducing stress in porous dielectric films
US8980769B1 (en) 2005-04-26 2015-03-17 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US9050623B1 (en) 2008-09-12 2015-06-09 Novellus Systems, Inc. Progressive UV cure
US9659769B1 (en) 2004-10-22 2017-05-23 Novellus Systems, Inc. Tensile dielectric films using UV curing
US9847221B1 (en) 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
US10037905B2 (en) 2009-11-12 2018-07-31 Novellus Systems, Inc. UV and reducing treatment for K recovery and surface clean in semiconductor processing
KR20220088625A (ko) * 2020-12-19 2022-06-28 펭 치아 유니버시티 유기 고분자 필름 및 그의 제조 방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004068555A2 (en) 2003-01-25 2004-08-12 Honeywell International Inc Repair and restoration of damaged dielectric materials and films
US7709371B2 (en) 2003-01-25 2010-05-04 Honeywell International Inc. Repairing damage to low-k dielectric materials using silylating agents
US8475666B2 (en) 2004-09-15 2013-07-02 Honeywell International Inc. Method for making toughening agent materials
JP4591032B2 (ja) * 2004-10-15 2010-12-01 Jsr株式会社 表面疎水化用組成物、表面疎水化方法および半導体装置の製造方法
JP5019714B2 (ja) * 2005-01-31 2012-09-05 大陽日酸株式会社 低誘電率膜のダメージ回復法
US7678712B2 (en) * 2005-03-22 2010-03-16 Honeywell International, Inc. Vapor phase treatment of dielectric materials
US20070054501A1 (en) * 2005-08-23 2007-03-08 Battelle Memorial Institute Process for modifying dielectric materials
TW200721311A (en) 2005-10-11 2007-06-01 Toshiba Kk Semiconductor device manufacturing method and chemical fluid used for manufacturing semiconductor device
EP1845132B8 (en) 2006-04-11 2009-04-01 Shin-Etsu Chemical Co., Ltd. Silicon-containing film-forming composition, silicon-containing film, silicon-containing film-bearing substrate, and patterning method
KR101029575B1 (ko) 2006-04-19 2011-04-15 타이요 닛폰 산소 가부시키가이샤 절연막의 데미지(damage) 회복 방법
JP4999419B2 (ja) 2006-10-12 2012-08-15 東京エレクトロン株式会社 基板処理方法および基板処理システム、ならびにコンピュータ読取可能な記憶媒体
US7500397B2 (en) 2007-02-15 2009-03-10 Air Products And Chemicals, Inc. Activated chemical process for enhancing material properties of dielectric films
US20080206997A1 (en) * 2007-02-26 2008-08-28 Semiconductor Energy Laboratory Co., Ltd. Method for Manufacturing Insulating Film and Method for Manufacturing Semiconductor Device
US20110214909A1 (en) * 2010-03-05 2011-09-08 International Business Machines Corporation Hydrophobic Silane Coating for Preventing Conductive Anodic Filament (CAF) Growth in Printed Circuit Boards
CN102856251A (zh) * 2012-09-21 2013-01-02 复旦大学 一种低介电常数介质表面去羟基化的方法
CN104143524A (zh) * 2013-05-07 2014-11-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US10167425B2 (en) * 2016-05-04 2019-01-01 Oci Company Ltd. Etching solution capable of suppressing particle appearance
CN118344782A (zh) * 2024-04-23 2024-07-16 道夫新材料(惠州)有限公司 一种环氧绝缘漆及其生产工艺

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135498A (ja) * 1997-10-29 1999-05-21 Hitachi Ltd 半導体装置の製造方法およびその装置
JP2000277520A (ja) * 1999-03-23 2000-10-06 Nec Corp 半導体装置及びその製造方法
JP2001237200A (ja) * 2000-02-24 2001-08-31 Hitachi Ltd 半導体集積回路装置の製造方法
JP2002353308A (ja) * 2001-05-28 2002-12-06 Toshiba Corp 半導体装置及びその製造方法
JP2003197742A (ja) * 2001-12-26 2003-07-11 Toshiba Corp 半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2868243B2 (ja) * 1989-10-06 1999-03-10 富士通株式会社 半導体装置の製造方法
US5576247A (en) * 1992-07-31 1996-11-19 Matsushita Electric Industrial Co., Ltd. Thin layer forming method wherein hydrophobic molecular layers preventing a BPSG layer from absorbing moisture
JP4521992B2 (ja) * 1998-04-01 2010-08-11 旭化成株式会社 配線構造体の製造方法
US6395651B1 (en) * 1998-07-07 2002-05-28 Alliedsignal Simplified process for producing nanoporous silica
CN1179613C (zh) * 2001-09-20 2004-12-08 联华电子股份有限公司 一种改善有机低介电常数层附着力的表面处理方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135498A (ja) * 1997-10-29 1999-05-21 Hitachi Ltd 半導体装置の製造方法およびその装置
JP2000277520A (ja) * 1999-03-23 2000-10-06 Nec Corp 半導体装置及びその製造方法
JP2001237200A (ja) * 2000-02-24 2001-08-31 Hitachi Ltd 半導体集積回路装置の製造方法
JP2002353308A (ja) * 2001-05-28 2002-12-06 Toshiba Corp 半導体装置及びその製造方法
JP2003197742A (ja) * 2001-12-26 2003-07-11 Toshiba Corp 半導体装置およびその製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008513552A (ja) * 2004-09-15 2008-05-01 ハネウェル・インターナショナル・インコーポレーテッド 処理剤物質
US9659769B1 (en) 2004-10-22 2017-05-23 Novellus Systems, Inc. Tensile dielectric films using UV curing
US8889233B1 (en) 2005-04-26 2014-11-18 Novellus Systems, Inc. Method for reducing stress in porous dielectric films
US9873946B2 (en) 2005-04-26 2018-01-23 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8980769B1 (en) 2005-04-26 2015-03-17 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
JP2007123836A (ja) * 2005-09-29 2007-05-17 Tokyo Electron Ltd 基板処理方法およびコンピュータ読取可能な記憶媒体
JP2008091600A (ja) * 2006-10-02 2008-04-17 Sony Corp 半導体装置の製造方法
US8008190B2 (en) 2007-06-21 2011-08-30 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US8164166B2 (en) 2007-09-27 2012-04-24 Fujitsu Limited Interfacial roughness reducing film, wiring layer, semiconductor device, and method of manufacturing semiconductor device
JP2009094183A (ja) * 2007-10-05 2009-04-30 Nec Electronics Corp 疎水化多孔質膜の製造方法
WO2009044529A1 (ja) 2007-10-05 2009-04-09 Nec Electronics Corporation 疎水化多孔質膜の製造方法
US9050623B1 (en) 2008-09-12 2015-06-09 Novellus Systems, Inc. Progressive UV cure
JP2012520312A (ja) * 2009-03-10 2012-09-06 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード low−kシリル化用の環式アミノ化合物
US10037905B2 (en) 2009-11-12 2018-07-31 Novellus Systems, Inc. UV and reducing treatment for K recovery and surface clean in semiconductor processing
KR101425332B1 (ko) 2010-12-20 2014-08-01 노벨러스 시스템즈, 인코포레이티드 Uv 처리를 사용하는 탄소 함유 로우-k 유전율 복구
US9847221B1 (en) 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
KR20220088625A (ko) * 2020-12-19 2022-06-28 펭 치아 유니버시티 유기 고분자 필름 및 그의 제조 방법
KR102641603B1 (ko) 2020-12-19 2024-02-27 펭 치아 유니버시티 유기 고분자 필름 및 그의 제조 방법

Also Published As

Publication number Publication date
CN1839468B (zh) 2010-11-24
WO2005034194A2 (en) 2005-04-14
WO2005034194A3 (en) 2005-09-15
CN1839468A (zh) 2006-09-27

Similar Documents

Publication Publication Date Title
US7709371B2 (en) Repairing damage to low-k dielectric materials using silylating agents
JP2007508691A (ja) シリル化剤を用いる低誘電率誘電材料の損傷の修復
US8475666B2 (en) Method for making toughening agent materials
US7678712B2 (en) Vapor phase treatment of dielectric materials
JP5307963B2 (ja) 誘電フィルム及び材料における疎水性を回復する方法
KR100984195B1 (ko) 유전체 필름의 물성을 강화하기 위한 활성 화학 공정
JP5161571B2 (ja) 処理剤物質
KR101040687B1 (ko) 손상된 유전체 물질 및 막의 보상 및 회복
KR101064336B1 (ko) 실릴화제를 이용한 저-k 유전물질로의 손상 보수
Beaudoin et al. An update on low-k dielectrics

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070718

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100628

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110311

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110915