DE69902860T2 - Verfahren zur Herstellung eines integrierten Halbleiterbauelements - Google Patents

Verfahren zur Herstellung eines integrierten Halbleiterbauelements

Info

Publication number
DE69902860T2
DE69902860T2 DE69902860T DE69902860T DE69902860T2 DE 69902860 T2 DE69902860 T2 DE 69902860T2 DE 69902860 T DE69902860 T DE 69902860T DE 69902860 T DE69902860 T DE 69902860T DE 69902860 T2 DE69902860 T2 DE 69902860T2
Authority
DE
Germany
Prior art keywords
substrate
integrated semiconductor
semiconductor device
hydrogen
producing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69902860T
Other languages
English (en)
Other versions
DE69902860D1 (de
Inventor
Koji Hamada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Application granted granted Critical
Publication of DE69902860D1 publication Critical patent/DE69902860D1/de
Publication of DE69902860T2 publication Critical patent/DE69902860T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Description

    HINTERGRUND DER ERFINDUNG 1. Gebiet der Erfindung
  • Diese Erfindung betrifft ein Verfahren zum Herstellen eines integrierten Halbleiterbauelements. Sie betrifft insbesondere ein Verfahren der Hydrobehandlung zum Verbessern der Eigenschaften und der Zuverlässigkeit des Bauelements.
    • 2. Beschreibung des Standes der Technik
  • Bei einem herkömmlichen Verfahren zum Herstellen eines integrierten Halbleiterbauelements, etwa eines Speicherbauelements oder eines logischen Bauelements, werden auf einem Substrat mehrere Bauelementstrukturen gebildet, wird eine Zwischenisolierschicht aufgebracht und wird anschließend das Produkt bei etwa 400ºC in einer Wasserstoffatmosphäre einem Wasserstoffglühen unterzogen.
  • Das Wasserstoffglühen wird ausgeführt, um Eigenschaften der elektrischen Verbindung zwischen Metalleitungen oder zwischen einem Siliziumsubstrat und einer Metalleitung zu verbessern, um Eigenschaften und Zuverlässigkeit des Bauelements zu verbessern und ist somit eine sehr wichtige Behandlung beim Herstellen eines integrierten Halbleiterbauelements.
  • In einem DRAM gibt es z. B. eine Grenzschicht zwischen einer Siliziumoxidschicht (z. B. eine isolierende Oxidschicht des Bauelements und eine Gateoxidschicht) und einem Siliziumsubstrat. Durch diese Grenzschicht fließt ein Verluststrom von einer Diffusionsschicht zum Substrat, der eine Verschlechterung der Speichereigenschaften des DRAM bewirkt. Ferner bewirkt eine derartige Grenzschicht eine Änderung der Transistoreigenschaften, etwa der Schwellenwertspannung und der Strom-Spannungs-Eigenschaften, was zu deren Abweichung von Entwicklungsvorgaben führt. Das führt deswegen zu einer schwachen Ausbeute an zuverlässigen integrierten Halbleiterbauelementen.
  • Es wird angenommen, daß eine Grenzschicht, die solch vielfältige Probleme verursachen kann, aufgrund von Schlenkerbindungen im Silizium nahe an einer Grenzfläche zwischen einem Siliziumoxid und einem Siliziumsubstrat gebildet werden können. Wasserstoffglühen kann der Grenzfläche Wasserstoff zuführen und der Wasserstoff kann die Schlenkerbindung beenden, was zu einer Verringerung der Grenzschicht führt.
  • Da Wasserstoffglühen Transistoreigenschaften, wie etwa die Schwellenwertspannung und Strom-Spannungs-Eigenschaften, stabilisieren kann, ist es daher außerdem bei von einem DRAM verschiedenen integrierten Halbleiterbauelementen, wie etwa ein logisches Bauelement, verwendet worden.
  • Integrierte Halbleiterbauelemente sind jedoch immer feiner, kompakter und mehrschichtiger geworden. Außerdem sind in steigendem Maße neue Typen von mehrschichtigen Strukturen, Werkstoffen für Elektroden oder elektrische Leitungen und isolierenden Werkstoffen verwendet worden. Es wurde demzufolge schwierig zu ermöglichen, daß Wasserstoff durch Wasserstoffglühen in ausreichendem Maße zu einer Zielgrenzfläche eindringt und dort eindiffundiert. Daher muß das Glühen während einer längeren Dauer bei einer höheren Temperatur ausgeführt werden. Eine längere Glühperiode kann jedoch die Produktivität vermindern. Da das Wasserstoffglühen ferner in einer abschließenden Herstellungsstufe nach dem Bilden von Metalleitungen, wie etwa einer Aluminiumleitung, ausgeführt werden muß, kann eine übermäßig hohe Temperatur aufgrund von Spitzen und/oder Hügeln in einem Werkstoff der Metalleitung, wie etwa Aluminium, zu einer geringen Zuverlässigkeit führen.
  • Die Permeabilität für Wasserstoff schwankt in Abhängigkeit von den Bestandteilen in einem integrierten Halbleiterbauelement. Insbesondere kann Wasserstoff in eine Siliziumoxidschicht eindringen, wie etwa eine Zwischenisolierschicht und eine Isolierschicht zum Isolieren des Bauelements, wobei er in eine Silizium-Nitridschicht, die häufig z. B. als Ätzsperrschicht, Kondensator-Isolierschicht oder Verunreinigungs-Schutzschicht verwendet wird, nicht wesentlich eindringt. Insbesondere eine Silizium-Nitridschicht, die durch ein Niederdruck-CVD-Verfahren gebildet wird, wirkt wegen ihrer sehr dichten Struktur für Wasserstoff als Diffusionsbarriere. Ein Werkstoff für Metalleitungen, wie etwa Aluminium, ein Werkstoff für Barrierenmetall, wie etwa Ti und TiN, und polykristallines Silizium, das für eine Vielzahl von Leitungen und Elektroden verwendet wird, können Wasserstoff absorbieren und verbrauchen. Obwohl Wasserstoff in sie eindringen kann nachdem eine Sättigungsabsorption erreicht wurde, kann dadurch eine Diffusionsrate wesentlich vermindert werden.
  • Nun wird die Infiltration von Wasserstoff von der Rückseite eines Substrats erläutert. Da die Waferöffnung größer geworden ist, ist der Wafer dicker geworden; z. B. beträgt eine Dicke 675 um für ein 15 cm-Substrat (6 Zoll), 725 um für ein 20 cm-Substrat (8 Zoll) und mehr als 770 um für ein 30 cm-Substrat (12 Zoll). Dieser Dickenzuwachs bedeutet einen Anstieg der Diffusionsstrecke für Wasserstoff, wodurch es für den Wasserstoff schwieriger wird, von der Rückseite des Substrats zu diffundieren. Ferner kann während des Bildens einer Schicht aus polykristallinem Silizium oder einer Silizium-Nitridschicht in einem Verfahren zum Bilden eines Bauelements außerdem an der Rückseite eine Barriereschicht gegen die Wasserstoffdiffusion gebildet oder aufgebracht werden, die die Infiltration von Wasserstoff von der Rückseite verhindert. In einigen Fällen wird eine Schicht aus polykristallinem Silizium auf einer Substratrückseite infolge von EG (Störstellengettern, Extrinsic Gettering) unbeabsichtigt gebildet. Wie oben erläutert wurde, ist es für den Wasserstoff schwierig, von einer Substratrückseite einzudringen, und außerdem kann eine größere Diffusionsstrecke nach der Infiltration ein Wasserstoffglühen bei einer höheren Temperatur während einer längeren Periode erforderlich machen.
  • Unter Bezugnahme auf eine spezielle Bauelementstruktur wird beschrieben, daß Wasserstoffglühen in einer modernen Bauelementstruktur schwierig geworden ist.
  • Fig. 1 zeigt eine Draufsicht und Querschnitte für einen beispielhaften DRAM des Stapeltyps. Bei dieser Struktur wird eine Isolierschicht 2 des Bauelements auf einem Siliziumsubstrat 1 des P-Typs ausgebildet, wodurch sich eine vorgegebene Kristallausrichtung ergibt. Auf dem Substrat wird eine Gate-Isolierschicht 4 (eine Siliziumoxidschicht) gebildet, auf der eine Gateelektrode 3, die eine Schicht aus polykristallinem Silizium des N-Typs und eine (nicht gezeigte) Wolfram-Silizidschicht enthält, gebildet wird, auf der eine Silizium-Nitridschicht 6 aufgebracht wird. Eine Diffusionsschicht 5 des N-Typs wird gebildet, die selbstjustierend auf die Isolierschicht des Bauelements und die Gateelektrode ist. Eine Silizium- Nitridschicht 6 wird auf der Seitenwand der Gateelektrode gebildet. Ein Kissen 9 aus polykristallinem Silizium des n-Typs wird durch eine Technik des aniostropen selektiven Epitaxialwachstums zwischen den Gateelektroden gebildet. Auf diesen Elementen wird eine Zwischenisolierschicht 7 aufgebracht, in der ein Kontaktloch gebildet ist, das die obere Oberfläche des Kissens 9 aus polykristallinem Silizium des n-Typs erreicht. Das Kontaktloch ist mit polykristallinem Silizium des N-Typs gefüllt, wodurch ein Kontakt 8 geschaffen wird, der mit einer unteren Elektrode 10 der Kapazität elektrisch verbindet. Auf der unteren Elektrode der Kapazität, die polykristallines Silizium des N-Typs enthält, wird eine isolierende Schicht 11 der Kapazität gebildet, die ONO (Oxidschicht-Nitridschicht-Oxidschicht) enthält, auf der eine obere Elektrode 12 der Kapazität gebildet wird, die ein polykristallines Silizium des N-Typs enthält. Eine (nicht gezeigte) Bitleitung wird über eine Zwischenisolierschicht auf der oberen Elektrode der Kapazität angeordnet. Eine untere Elektrode 10 der Kapazität wird für jeden Transistor getrennt gebildet, während eine obere Elektrode 12 der Kapazität für jede Zellenanordnung separat gebildet wird.
  • Bei dieser Struktur wird der Wasserstoff, der durch Wasserstoffglühen infiltriert, zuerst durch die Bitleitung, die polykristallines Silizium enthält, absorbiert und anschließend durch die Schicht aus polykristallinem Silizium absorbiert und verbraucht, die die obere Elektrode 12 der Kapazität darstellt, die für jede Zellenanordnung gebildet ist. Anschließend erreicht der Wasserstoff eine Grenzfläche zwischen dem Substrat 1 und der Gate-Isolierschicht 4 oder über die Zwischenisolierschicht 7 die das Bauelement isolierende Isolierschicht 2. Wenn eine Bitleitung zwischen der unteren Elektrode 10 der Kapazität und dem Transistor angeordnet ist, d. h. eine Kondensator-über-Bitleitung-Struktur (capacitor overbit line, COB-Struktur), kann Wasserstoff außerdem durch eine Schicht aus polykristallinem Silizium, die die Bitleitung bildet, absorbiert und verbraucht werden.
  • Daher haben jüngste Tendenzen zur Miniaturisierung und Verdichtung das Verhältnis von Bitleitungen zu Wortleitungen pro Flächeneinheit vergrößert und den Abstand zwischen Zellenanordnungen vermindert, wodurch das Wasserstoffglühen immer schwieriger geworden ist.
  • Insbesondere bei einem 16 M-Typ mit einer Kondensator-unter-Bitleitung-Struktur (capacitor underbit line, CUB-Struktur) wird eine Öffnung für den Kontakt zwischen einer Bitleitung und einer Substratdiffusionsschicht gebildet, wobei die Öffnung einen wichtigen Diffusionsweg für Wasserstoff darstellt. Eine derartige Öffnung ist jedoch für einen miniaturisierten 16 M-Schrumpftyp mit einer COB-Struktur nicht erforderlich. Eine Lücke zwischen den oberen Elektroden der Kapazität ist der einzige Diffusionsweg für Wasserstoff. Ein 16 M-Typ oder ein 64 M-Schrumpftyp ist weiter miniaturisiert und dichter gepackt und daher ist der Abstand zwischen Bitleitungen, zwischen Wortleitungen und zwischen unteren Elektroden der Kapazität viel stärker reduziert.
  • Fig. 2 zeigt schematisch eine Schnittansicht eines DRAM des Stapeltyps mit einer Struktur mit selbstjustierendem Kontakt (SAC-Struktur). Bei dieser Struktur wird während der Bildung eines Kontaktlochs eine Silizium-Nitridschicht 6 zum Schutz einer Gateelektrode 3 und einer Isolierschicht 2 des Bauelements gebildet und die Silizium-Nitridschicht wird lediglich über dem Kontakt entfernt, bevor das Loch gefüllt wird. Andererseits wird während der Bildung der Nitridschicht auf der vorderen Oberfläche eine Nitridschicht auf der Substratrückseite gebildet oder aufgebracht. Bei einer derartigen Struktur ist im wesentlichen die gesamte Oberfläche des Substrats mit einer Silizium-Nitridschicht bedeckt, die Wasserstoff blockiert. Daher ist Wasserstoffglühen relativ schwierig.
  • Fig. 3 und 4 zeigen eine Änderung des Verluststroms gegenüber einer Dauer des Wasserstoffglühens, wenn ein Siliziumsubstrat mit der oben genannten Struktur gemäß einem herkömmlichen Verfahren dem Wasserstoffglühen unterzogen wird, wobei das Wasserstoffglühen bei 400ºC in einer Wasserstoff/Stickstoff-Atmosphäre (1 : 1) bei Umgebungsdruck ausgeführt wird. Ein Verluststrom wurde gemessen, während die Transistoren aller Zellenblöcke der Einheit parallel geschaltet wurden.
  • Fig. 3 zeigt Meßergebnisse für einen DRAM des Stapeltyps mit der in Fig. 1 gezeigten Struktur, die angeben, je größer die Dichte ist, d. h. in der Reihenfolge von (a) einem 16 M-Typ mit CUB-Struktur, (b) einem 16 M-Schrumpftyp mit einer COB-Struktur, (c) einem 64 M-Typ mit CUB-Struktur zu (d) einem 64 M- Schrumpftyp mit einer COB-Struktur, desto größer ist die Zeit, die benötigt wird, um einen Verluststrom zu vermindern und desto länger ist demzufolge die Periode, die zum Wasserstoffglühen benötigt wird.
  • Fig. 4 zeigt die Meßergebnisse für einen 64 M-DRAM des Stapeltyps (b) mit einer SAC-Struktur gemeinsam mit den Ergebnissen von (a), der keine SAC-Struktur umfaßt. Diese Figur gibt an, daß für (b), bei der der DRAM eine SAC-Struktur besitzt, der Verluststrom nicht wesentlich vermindert ist, d. h. Wasserstoff infiltriert nicht wesentlich oder diffundiert nicht wesentlich ein.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist eine Aufgabe dieser Erfindung, ein Verfahren zum Herstellen eines integrierten Halbleiterbauelements mit einer größeren Ausbeute zu schaffen, während gleichzeitig die Eigenschaften und die Zuverlässigkeit des Bauelements ungeachtet der Bauelementstruktur auf einer Substratoberfläche verbessert werden.
  • Diese Erfindung betrifft ein Verfahren zum Herstellen eines integrierten Halbleiterbauelements mit Wasserstoffglühen, wobei ein Siliziumsubstrat, auf dem eine Bauelementstruktur ausgebildet wird und eine Zwischenisolierschicht aufgebracht wird, in einer Wasserstoffatmosphäre geglüht wird, wobei Substratmaterial auf einer Substratoberfläche entfernt wird, die sich gegenüber der Oberfläche befindet, auf der eine Bauelementstruktur gebildet wird (Rückseite des Substrats), um das Substrat vor dem Wasserstoffglühen dünner zu machen; sowie Behandlung der Rückseite zur Beseitigung von Schäden, die auf der Rückseite aufgrund von Kristallbaufehlern und Kratzern erzeugt wurden.
  • Diese Erfindung betrifft außerdem ein Verfahren zum Herstellen eines integrierten Halbleiterbauelements mit Wasserstoffglühen, wobei ein Siliziumsubstrat, auf dem eine Bauelementstruktur ausgebildet wird und eine Zwischenisolierschicht aufgebracht wird, in einer Wasserstoffatmosphäre geglüht wird, wobei Substratmaterial auf einer Substratoberfläche entfernt wird, die sich gegenüber der Oberfläche befindet, auf der eine Bauelementstruktur gebildet wird (Rückseite des Substrats), um das Substrat vor dem Wasserstoffglühen dünner zu machen, ohne daß Schäden aufgrund von Kristallbaufehlern und Kratzern auf der Substratoberfläche entstehen.
  • Gemäß dieser Erfindung kann Wasserstoffglühen die Eigenschaften und die Zuverlässigkeit des Bauelements ungeachtet einer Bauelementstruktur auf der Substratoberfläche verbessern und ein integriertes Halbleiterbauelement kann bei größerer Ausbeute hergestellt werden.
    • KURZBESCHREIBUNG DER ZEICHNUNG
  • Fig. 1 zeigt schematische Figuren für ein Beispiel eines DRAM des Stapeltyps.
  • Fig. 2 ist ein schematischer Querschnitt eines DRAM des Stapeltyps mit einer Struktur mit selbstjustierenden Kontakt.
  • Fig. 3 ist eine graphische Darstellung, die die Änderung der Verluststroms gegenüber einer Glühdauer gemäß einem herkömmlichen Verfahren zeigt.
  • Fig. 4 ist eine weitere graphische Darstellung, die die Änderung der Verluststroms gegenüber einer Glühdauer gemäß einem herkömmlichen Verfahren zeigt.
  • Fig. 5 ist eine graphische Darstellung, die die Änderung der Verluststroms gegenüber der Glühdauer bei einem Beispiel gemäß dem Verfahren dieser Erfindung gemeinsam mit der Änderung bei einem Vergleichsbeispiel zeigt.
    • GENAUE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Das Verfahren diese Erfindung umfaßt das Entfernen von Substratmaterial auf einer Substratoberfläche (Rückseite des Substrats), die sich gegenüber der Oberfläche befindet, auf der eine Bauelementstruktur gebildet wird, und es wird eine Zwischenisolierschicht aufgebracht, um das Substrat vor dem Wasserstoffglühen dünner zu machen; sowie die Behandlung der Rückseite zur Beseitigung von Schäden, die auf der Rückseite aufgrund von Kristallbaufehlern und Kratzern erzeugt wurden.
  • Diese Erfindung umfaßt alternativ das Entfernen von Substratmaterial auf einer Rückseite des Substrats, um das Substrat vor dem Wasserstoffglühen dünner zu machen, ohne daß Schäden aufgrund von Kristallbaufehlern und Kratzern auf der Rückseite des Substrats entstehen.
  • Das Entfernen von Substratmaterial auf der Rückseite, um das Substrat dünner zu machen, vermindert einer Diffusionsstrecke für Wasserstoff von der Rückseite des Substrats zu einer gewünschten Substratgrenzfläche. Dadurch kann eine Barriereschicht für die Wasserstoffdiffusion, wie etwa eine Schicht aus polykristallinem Silizium und eine Silizium-Nitridschicht, die während des Schritts der Bildung des Bauelements auf der Rückseite des Substrats gebildet oder aufgebracht wurden, entfernt werden, um die Infiltration von Wasserstoff von der Rückseite des Substrats zu erleichtern. Ferner kann die Verminderung der Substratdicke auf die für einen folgenden Montageschritt erforderliche Dicke einen herkömmlichen Schritt des Abschleifens der Rückseite des Substrats, um die Substratdicke vor der Montage einzustellen, eliminieren.
  • Bei dem erfindungsgemäßen Verfahren kann das Substrat dann, wenn Schäden, wie etwa Kristallaufbaufehler oder Kratzer, nach der Verringerung der Substratdicke beseitigt werden, durch eine gewöhnliche Technik zum Verdünnen eines Substrats, wie etwa Abschleifen, mechanisches Polieren, mechanisches Polieren mit Chemikalien und Sandstrahlen, dünner gemacht werden.
  • Wenn durch das Entfernen des Substratmaterials auf der Rückseite des Substrats durch Verwendung eines der oben genannten gewöhnlichen Verfahren Schäden, wie etwa Kristallaufbaufehler oder Kratzer, nach dem Verdünnen des Substrats erzeugt werden, ist es erforderlich, die Oberfläche durch z. B. naßchemisches Ätzen, Trockenätzen oder Hochglanzpolieren durch chemisch mechanisches Polieren zu bearbeiten, um die Schäden zu beseitigen. Es ist bevorzugt, Substratmaterial mit einer Dicke von 40 um oder mehr zu entfernen, um Schäden aufgrund von Kristallbaufehlern oder Kratzern, die auf der Rückseite erzeugt wurden, zu beseitigen.
  • Schäden, wie etwa Kristallbaufehler oder Kratzer, und insbesondere Kristallbaufehler, die auf der Rückseite des Substrats durch Abschleifen oder Polieren erzeugt wurden, wirken als eine Sammelquelle für Wasserstoff während des Wasserstoffglühens und sammeln daher Wasserstoff bis zu ihrer Sättigung. Das führt daher zu einer längeren Glühdauer, damit eine gewünschte Wirkung erreicht wird. Mit anderen Worten kann dadurch die Wirkung des Schritts des Verdünnens des Substrats aufgehoben werden. Somit wird durch die Beseitigung der Schäden, wie etwa Kristallbaufehler, durch die Oberflächenbearbeitung gemäß dieser Erfindung kein Wasserstoff auf der Rückseite des Substrats angesammelt und kann von der Rückseite rasch infiltrieren. Der infiltrierende Wasserstoff kann in kurzer Zeit eine gewünschte Substratgrenzfläche erreichen, da das Substrat durch das obige Abschleifen oder Polieren zur Verminderung der Diffusionsstrecke verdünnt wurde. Bei dem erfindungsgemäßen Verfahren kann ein Substrat an Stelle der obigen Prozedur durch ein solches Verfahren verdünnt werden, daß vor dem Wasserstoffglühen keine Schäden an der Rückseite des Substrats erzeugt. Das Substrat kann insbesondere zuerst einer Bearbeitung, wie etwa naßchemisches Ätzen, Trockenätzen und Hochglanzpolieren durch chemisch mechanisches Polieren zum Verdünnen auf eine gewünschte Dicke unterzogen werden, ohne daß Schäden an der Oberfläche bearbeitet werden müssen.
  • Die endgültige Dicke des Substrats nach einem Verdünnungsverfahren, das oben beschrieben wurde, geht von der Dicke, die während eines nachfolgenden Verpackungsschritts erforderlich ist, bis 550 um, wobei beide Werte eingeschlossen sind, und beträgt vorzugsweise 300 um bis 500 um. Die Substratdicke innerhalb der genannten Grenzen kann ermöglichen, daß Wasserstoff eine Grenzfläche zwischen einer Oxidschicht und dem Siliziumsubstrat in kurzer Zeit erreicht, während die Chipdicke in einem Montageschritt auf einen geeigneten Wert gebracht wird. Der Verdünnungsschritt dieser Erfindung kann deswegen einen nachfolgenden Schritt des Abschleifens des Substrats eliminieren. Das heißt, beim Verfahren dieser Erfindung kann das Substrat verdünnt werden, indem die Substratoberfläche, die sich gegenüber der Oberfläche befindet, auf der eine Bauelementstruktur gebildet wird, behandelt wird, zur Vermeidung eines Schleif- Schritts zum Angleichen der Substratdicke vor der Montage.
  • Gemäß dieser Erfindung kann Wasserstoff selbst dann, wenn es für den Wasserstoff schwierig ist, von einer Rückseite des Substrats zu infiltrieren und zu diffundieren, ausreichend von einer Rückseite des Substrats infiltrieren und diffundieren, wodurch das Wasserstoffglühen unter Verwendung einer herkömmlichen Prozedur unter herkömmlichen Bedingungen wirkungsvoll ausgeführt werden kann. Selbst bei etwa 400ºC wie bei einem herkömmlichen Verfahren kann das Glühen in derselben Zeit wie oder in einer kürzeren Zeit als bei einem herkömmlichen Verfahren ausgeführt werden.
  • Obwohl die Erfindung in bezug auf einen DRAM beschrieben wurde, ist klar, daß sie auf eine Logikschaltung, die mehrere DRAM enthält, und ein integriertes Halbleiterbauelement, das ein Silizium-Nitrid im wesentlichen über der gesamten Oberfläche des Substrats umfaßt, wie etwa ein Bauelement, das eine Struktur mit selbstjustierendem Kontakt umfaßt, angewendet werden kann.
    • Beispiel
  • Diese Erfindung wird speziell unter Bezugnahme auf ein Beispiel beschrieben.
  • Bei diesem Beispiel wird die Erfindung bei der Herstellung eines DRAM des Stapeltyps, der in Fig. 2 gezeigt ist, angewendet.
  • Bei der in Fig. 2 gezeigten Struktur wird eine Bauelement-Isolierschicht 2 auf einem Siliziumsubstrat 1 des P-Typs gebildet. Auf dem Substrat wird eine Gate- Isolierschicht (Siliziumoxidschicht) 4 gebildet, auf der eine Gateelektrode 3 gebildet wird, die eine Schicht aus polykristallinem Silizium des N-Typs und eine (nicht gezeigte) Wolfram-Silizidschicht enthält. Eine Diffusionsschicht 5 des N- Typs wird gebildet, die selbstjustierend auf die Bauelement-Isolierschicht und die Gateelektrode ist. Auf der Bauelement-Isolierschicht und der Gateelektrode wird eine Silizium-Nitridschicht 6 gebildet, auf der eine Zwischenisolierschicht 7, die eine Siliziumoxidschicht enthält, aufgebracht wird. In der Zwischenisolierschicht 7 wird ein die Diffusionsschicht 5 erreichendes Kontaktloch gebildet, um das herum die Silizium-Nitridschicht entfernt wird. Das Kontaktloch wird mit polykristallinem Silizium des N-Typs gefüllt, das einen Kontakt 8 schafft, der mit einer unteren Elektrode 10 der Kapazität elektrisch verbunden ist. Auf der unteren Elektrode der Kapazität, die polykristallines Silizium des N-Typs enthält, wird eine Isolierschicht 11 der Kapazität gebildet, die ONO (Oxidschicht-Nitridschicht-Oxidschicht) enthält, worauf eine obere Elektrode 12 der Kapazität, die polykristallines Silizium des N- Typs enthält, gebildet wird. Eine (nicht gezeigte) Bitleitung ist in der Zwischenisolierschicht 7 angeordnet, d. h. es handelt sich um eine COB-Struktur.
  • Fig. 5 zeigt einen Verluststrom gegenüber einer Glühdauer für einen 64 M des Schrumpftyps, dessen Substrat durch das Verfahren dieser Erfindung verdünnt wurde. Wasserstoffglühen wurde bei 400ºC in einer Wasserstoff/Stickstoff- Atmosphäre (im Verhältnis 1 : 1) unter Umgebungsdruck ausgeführt. Ein Verluststrom wurde gemessen, während die Transistoren aller Zellenblöcke der Einheit parallelgeschaltet waren. Ein gemessener Wert wurde in einen Verluststrom pro Einheitstransistor umgesetzt.
  • In Fig. 5 zeigen (b) und (c) die Ergebnisse des erfindungsgemäßen Beispiels, d. h. die Ergebnisse, die erreicht wurden, wenn ein in Fig. 2 gezeigtes Substrat mit einer SAC-Struktur angeschliffen und anschließend auf eine Dicke von 450 um bzw. 300 um geätzt wurde. Die geschliffene Rückseite des Substrats wurde in einer Mischung aus einer Lösung der Fluorwasserstoffsäure und Salpetersäure (50%ige HF-Lösung HNO&sub3; = 2 : 1 (Vol/Vol)) für zwei Minuten geätzt. Substratmaterial mit einer Dicke von etwa 60 um wurde durch naßchemisches Ätzen entfernt. Es wurden ähnliche Ergebnisse erreicht, wenn ein durch Hochglanzpolieren verdünntes Substrat an Stelle von Schleifen und anschließendem Ätzen nur durch mechanisches Polieren mit Chemikalien bearbeitet wurde. In Fig. 5 sind (d) und (e) die Ergebnisse, die erreicht wurden, wenn ein Substrat mit einer SAC- Struktur durch Schleifen bzw. mechanisches Polieren auf eine Dicke von 300 um verdünnt wurde. Die Ergebnisse von (a) wurden erreicht, wenn ein Substrat mit der in Fig. 1 gezeigten Struktur, das keine SAC-Struktur besaß und eine ursprüngliche Dicke von 500 um aufwies, nach dem Entfernen des polykristallinen Siliziums und des Siliziumnitrids auf der Rückseite einem Wasserstoffglühen unterzogen wurde.
  • Wie in Fig. 4(b) gezeigt ist, wurde der Verluststrom selbst nach 320 min für einen nicht geschrumpften 64 M-Typ mit SAC-Struktur nicht wesentlich vermindert, wohingegen der Verluststrom für die erfindungsgemäßen Typen der Fig. 5(b) und 5(c) früher vermindert wurde, wie in Fig. 5 gezeigt ist. Bei diesen beiden Typen wurde der Verluststrom früher vermindert als bei dem Typ von Fig. 5(a) mit SAC- Struktur. Fig. 5(c), bei der das Substrat verhältnismäßig dünner war, zeigte eine frühere Verminderung des Verluststroms als Fig. 5(b).
  • Andererseits wurde bei den Typen von Fig. 5(d) oder 5(e) das Substrat lediglich durch Schleifen bzw. mechanisches Polieren verdünnt, so daß es auf der Rückseite des Substrats Schäden, wie etwa Kristallbaufehler oder Kratzer, gab. Daher wiesen sie eine spätere Verluststromreduzierung als die Fig. 5(b) und (c) auf, was ein Anzeichen einer längeren Dauer des Wasserstoffglühens ist.
  • Fig. 5(a) zeigt die Ergebnisse für den Typ von Fig. 3(d) mit der Ausnahme, daß polykristallines Silizium und eine Silizium-Nitridschicht weggeätzt wurden, um die Substratoberfläche vor dem Wasserstoffglühen freizulegen. Bei diesem Typ kann Wasserstoff leicht von der Rückseite infiltrieren, da das polykristalline Silizium und die Nitridschicht auf der Rückseite des Substrats fehlen. Der Verluststrom sollte deswegen früher reduziert werden als der von Fig. 3(d). Es wurden jedoch keine Unterschiede zu Fig. 5(a) und Fig. 3(d) beobachtet. Das zeigt an, daß Wasserstoff durch Schäden am Substrat, wie etwa Kristallbaufehler oder Kratzer, die durch eine mechanische Spannung erzeugt wurden, die am Substrat durch eine Schicht, wie etwa eine Silizium-Nitridschicht, mit einem thermischen Ausdehnungskoeffizienten, der von dem des Substrats verschieden ist, aufgebracht wurde, eingeschlossen und absorbiert werden kann wie bei Kristallbaufehlern, die z. B. durch Schleifen einer Kristalloberfläche des Substrats, die Wasserstoff absorbieren kann, erzeugt werden. Dies ist außerdem ein Anzeichen dafür, daß es wichtig ist, Schäden, wie etwa Kristallbaufehler oder Kratzer, an einer freifliegenden Substratoberfläche zu beseitigen.

Claims (16)

1. Verfahren zur Herstellung eines integrierten Halbleiterbauelements mit Wasserstoffglühen, wobei ein Siliziumsubstrat, auf dem eine Bauelementstruktur ausgebildet wird und eine Zwischenisolierschicht aufgebracht wird, in einer Wasserstoffatmosphäre geglüht wird, wobei Substratmaterial auf einer Substratoberfläche entfernt wird, die sich gegenüber der Oberfläche befindet, auf der eine Bauelementstruktur gebildet wird (Rückseite des Substrats), um das Substrat vor dem Wasserstoffglühen dünner zu machen; sowie Behandlung der Rückseite zur Beseitigung von Schäden, die auf der Rückseite aufgrund von Kristallbaufehlern und Kratzern erzeugt wurden.
2. Verfahren zur Herstellung eines integrierten Halbleiterbauelements gemäß Anspruch 1, wobei während des Schrittes des Verdünnens des Substrats das Substrat durch Entfernen mittels Abschleifen von Substratmaterial verdünnt wird.
3. Verfahren zur Herstellung eines integrierten Halbleiterbauelements gemäß Anspruch 1, wobei während des Verdünnens des Substrats das Substrat durch Entfernen des Substratmaterials mittels mechanischen Polierens verdünnt wird.
4. Verfahren zur Herstellung eines integrierten Halbleiterbauelements gemäß Anspruch 1, wobei während des Verdünnens des Substrats das Substrat durch Entfernen des Substratmaterials mittels mechanischen Polierens mit Chemikalien verdünnt wird.
5. Verfahren zur Herstellung eines integrierten Halbleiterbauelements gemäß einem der Ansprüche 1 bis 4, wobei während der Oberflächenbehandlung die Schäden durch Ätzen beseitigt werden.
6. Verfahren zur Herstellung eines integrierten Halbleiterbauelements gemäß Anspruch 5, wobei die Schäden durch Trockenätzen beseitigt werden.
7. Verfahren zur Herstellung eines integrierten Halbleiterbauelements gemäß Anspruch 5, wobei die Schäden durch nasschemisches Ätzen beseitigt werden.
8. Verfahren zur Herstellung eines integrierten Halbleiterbauelements gemäß einem der Ansprüche 1 bis 4, wobei während der Oberflächenbehandlung die Schäden durch Hochglanzpolieren mittels chemisch mechanischen Polierens beseitigt werden.
9. Verfahren zur Herstellung eines integrierten Halbleiterbauelements mit Wasserstoffglühen, wobei ein Siliziumsubstrat, auf dem eine Bauelementstruktur ausgebildet wird und eine Zwischenisolierschicht aufgebracht wird, in einer Wasserstoffatmosphäre geglüht wird, und wobei Substratmaterial auf einer Substratoberfläche entfernt wird, die sich gegenüber der Oberfläche befindet, auf der eine Bauelementstruktur gebildet wird (Rückseite des Substrats), um das Substrat vor dem Wasserstoffglühen dünner zu machen, ohne dass Schäden aufgrund von Kristallbaufehlern oder Kratzern auf der Rückseite entstehen.
10. Verfahren zur Herstellung eines integrierten Halbleiterbauelements gemäß Anspruch 9, wobei während des Verdünnens des Substrats das Substrat durch Entfernen mittels Abätzen von Substratmaterial verdünnt wird.
11. Verfahren zur Herstellung eines integrierten Halbleiterbauelements gemäß Anspruch 10, wobei das Substrat durch Entfernen des Substratmaterials mittels Trockenätzen verdünnt wird.
12. Verfahren zur Herstellung eines integrierten Halbleiterbauelements gemäß Anspruch 10, wobei das Substrat durch Entfernen des Substratmaterials mittels nasschemischen Ätzens verdünnt wird.
13. Verfahren zur Herstellung eines integrierten Halbleiterbauelements gemäß Anspruch 9, wobei während des Verdünnens des Substrats das Substrat durch Entfernen des Substratmaterials durch Hochglanzpolieren mittels chemisch mechanischen Polierens verdünnt wird.
14. Verfahren zur Herstellung eines integrierten Halbleiterbauelements gemäß einem der Ansprüche 1 bis 13, wobei das Substrat durch Behandlung derjenigen Substratoberfläche, die sich gegenüber der Oberfläche befindet, auf der eine Bauelementstruktur gebildet wird, verdünnt wird, zur Vermeidung eines Schleif- Schritts zum Angleichen der Substratdicke vor der Montage.
15. Verfahren zur Herstellung eines integrierten Halbleiterbauelements gemäß einem der Ansprüche 1 bis 14, wobei die Bauelementstruktur, die auf der Substratoberfläche gebildet wird, ein DRAM aufweist.
16. Verfahren zur Herstellung eines integrierten Halbleiterbauelements gemäß einem der Ansprüche 1 bis 15, wobei die Bauelementstruktur, die auf auf der Substratoberfläche gebildet wird, eine selbstjustierende Kontaktstruktur mit einer Silizium-Nitridschicht aufweist.
DE69902860T 1998-11-27 1999-11-24 Verfahren zur Herstellung eines integrierten Halbleiterbauelements Expired - Fee Related DE69902860T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33780898 1998-11-27

Publications (2)

Publication Number Publication Date
DE69902860D1 DE69902860D1 (de) 2002-10-17
DE69902860T2 true DE69902860T2 (de) 2003-05-28

Family

ID=18312173

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69902860T Expired - Fee Related DE69902860T2 (de) 1998-11-27 1999-11-24 Verfahren zur Herstellung eines integrierten Halbleiterbauelements

Country Status (4)

Country Link
US (1) US6165873A (de)
EP (1) EP1005070B1 (de)
KR (1) KR100319679B1 (de)
DE (1) DE69902860T2 (de)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100338771B1 (ko) * 1999-11-12 2002-05-30 윤종용 수소 어닐링 단계를 포함하는 공정이 간단한 트렌치소자분리방법
DE10124144B4 (de) * 2001-05-17 2007-12-13 Qimonda Ag Verfahren zur Eliminierung morphologischer und kristallografischer Defekte in Halbleiteroberflächen
US7145739B1 (en) * 2002-03-07 2006-12-05 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Lightweight optical mirrors formed in single crystal substrate
US6611449B1 (en) * 2002-09-24 2003-08-26 Infineon Technologies Aktiengesellschaft Contact for memory cells
JP4860113B2 (ja) * 2003-12-26 2012-01-25 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US20090078309A1 (en) * 2007-09-24 2009-03-26 Emcore Corporation Barrier Layers In Inverted Metamorphic Multijunction Solar Cells
US20090078310A1 (en) * 2007-09-24 2009-03-26 Emcore Corporation Heterojunction Subcells In Inverted Metamorphic Multijunction Solar Cells
US20100122724A1 (en) 2008-11-14 2010-05-20 Emcore Solar Power, Inc. Four Junction Inverted Metamorphic Multijunction Solar Cell with Two Metamorphic Layers
US20100229913A1 (en) * 2009-01-29 2010-09-16 Emcore Solar Power, Inc. Contact Layout and String Interconnection of Inverted Metamorphic Multijunction Solar Cells
US10170656B2 (en) 2009-03-10 2019-01-01 Solaero Technologies Corp. Inverted metamorphic multijunction solar cell with a single metamorphic layer
US20100186804A1 (en) * 2009-01-29 2010-07-29 Emcore Solar Power, Inc. String Interconnection of Inverted Metamorphic Multijunction Solar Cells on Flexible Perforated Carriers
US20100229926A1 (en) * 2009-03-10 2010-09-16 Emcore Solar Power, Inc. Four Junction Inverted Metamorphic Multijunction Solar Cell with a Single Metamorphic Layer
US20100203730A1 (en) * 2009-02-09 2010-08-12 Emcore Solar Power, Inc. Epitaxial Lift Off in Inverted Metamorphic Multijunction Solar Cells
US20100047959A1 (en) * 2006-08-07 2010-02-25 Emcore Solar Power, Inc. Epitaxial Lift Off on Film Mounted Inverted Metamorphic Multijunction Solar Cells
US20080245409A1 (en) * 2006-12-27 2008-10-09 Emcore Corporation Inverted Metamorphic Solar Cell Mounted on Flexible Film
US20080188277A1 (en) 2007-02-01 2008-08-07 Ritter Janice E Electronic Game Device And Method Of Using The Same
US8895342B2 (en) 2007-09-24 2014-11-25 Emcore Solar Power, Inc. Heterojunction subcells in inverted metamorphic multijunction solar cells
US10381505B2 (en) 2007-09-24 2019-08-13 Solaero Technologies Corp. Inverted metamorphic multijunction solar cells including metamorphic layers
US20090155952A1 (en) * 2007-12-13 2009-06-18 Emcore Corporation Exponentially Doped Layers In Inverted Metamorphic Multijunction Solar Cells
US20100012175A1 (en) * 2008-07-16 2010-01-21 Emcore Solar Power, Inc. Ohmic n-contact formed at low temperature in inverted metamorphic multijunction solar cells
US20090272430A1 (en) * 2008-04-30 2009-11-05 Emcore Solar Power, Inc. Refractive Index Matching in Inverted Metamorphic Multijunction Solar Cells
US20090272438A1 (en) * 2008-05-05 2009-11-05 Emcore Corporation Strain Balanced Multiple Quantum Well Subcell In Inverted Metamorphic Multijunction Solar Cell
US20100012174A1 (en) * 2008-07-16 2010-01-21 Emcore Corporation High band gap contact layer in inverted metamorphic multijunction solar cells
US9287438B1 (en) * 2008-07-16 2016-03-15 Solaero Technologies Corp. Method for forming ohmic N-contacts at low temperature in inverted metamorphic multijunction solar cells with contaminant isolation
US8263853B2 (en) 2008-08-07 2012-09-11 Emcore Solar Power, Inc. Wafer level interconnection of inverted metamorphic multijunction solar cells
US8236600B2 (en) 2008-11-10 2012-08-07 Emcore Solar Power, Inc. Joining method for preparing an inverted metamorphic multijunction solar cell
US20100122764A1 (en) * 2008-11-14 2010-05-20 Emcore Solar Power, Inc. Surrogate Substrates for Inverted Metamorphic Multijunction Solar Cells
US10541349B1 (en) 2008-12-17 2020-01-21 Solaero Technologies Corp. Methods of forming inverted multijunction solar cells with distributed Bragg reflector
US9018521B1 (en) 2008-12-17 2015-04-28 Solaero Technologies Corp. Inverted metamorphic multijunction solar cell with DBR layer adjacent to the top subcell
US20100159699A1 (en) * 2008-12-19 2010-06-24 Yoshimi Takahashi Sandblast etching for through semiconductor vias
US7960201B2 (en) * 2009-01-29 2011-06-14 Emcore Solar Power, Inc. String interconnection and fabrication of inverted metamorphic multijunction solar cells
US8778199B2 (en) 2009-02-09 2014-07-15 Emoore Solar Power, Inc. Epitaxial lift off in inverted metamorphic multijunction solar cells
US20100206365A1 (en) * 2009-02-19 2010-08-19 Emcore Solar Power, Inc. Inverted Metamorphic Multijunction Solar Cells on Low Density Carriers
US20100229933A1 (en) * 2009-03-10 2010-09-16 Emcore Solar Power, Inc. Inverted Metamorphic Multijunction Solar Cells with a Supporting Coating
US9018519B1 (en) 2009-03-10 2015-04-28 Solaero Technologies Corp. Inverted metamorphic multijunction solar cells having a permanent supporting substrate
US20100282288A1 (en) * 2009-05-06 2010-11-11 Emcore Solar Power, Inc. Solar Cell Interconnection on a Flexible Substrate
US8263856B2 (en) * 2009-08-07 2012-09-11 Emcore Solar Power, Inc. Inverted metamorphic multijunction solar cells with back contacts
US8187907B1 (en) 2010-05-07 2012-05-29 Emcore Solar Power, Inc. Solder structures for fabrication of inverted metamorphic multijunction solar cells
US9490368B2 (en) * 2010-05-20 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR101974538B1 (ko) 2012-07-17 2019-05-08 에스케이하이닉스 주식회사 반도체 장치 제조 방법
US10153388B1 (en) 2013-03-15 2018-12-11 Solaero Technologies Corp. Emissivity coating for space solar cell arrays

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3695928A (en) * 1970-12-07 1972-10-03 Western Electric Co Selective coating
US3930914A (en) * 1972-08-16 1976-01-06 Western Electric Co., Inc. Thinning semiconductive substrates
JP3419792B2 (ja) * 1991-03-15 2003-06-23 ソニー株式会社 半導体装置の製造方法
JP3187109B2 (ja) * 1992-01-31 2001-07-11 キヤノン株式会社 半導体部材およびその製造方法
US5256599A (en) * 1992-06-01 1993-10-26 Motorola, Inc. Semiconductor wafer wax mounting and thinning process
US5304509A (en) * 1992-08-24 1994-04-19 Midwest Research Institute Back-side hydrogenation technique for defect passivation in silicon solar cells
US6008110A (en) * 1994-07-21 1999-12-28 Kabushiki Kaisha Toshiba Semiconductor substrate and method of manufacturing same
JPH08264552A (ja) * 1995-03-24 1996-10-11 Toshiba Ceramics Co Ltd シリコンウエーハの製造方法
JPH0964194A (ja) * 1995-08-22 1997-03-07 Nippon Steel Corp 半導体装置の製造方法
JP3250722B2 (ja) * 1995-12-12 2002-01-28 キヤノン株式会社 Ｓｏｉ基板の製造方法および製造装置
JPH09270398A (ja) * 1996-04-01 1997-10-14 Sony Corp Ｓｏｉ基板の形成方法
JP2967745B2 (ja) * 1997-02-06 1999-10-25 日本電気株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
EP1005070B1 (de) 2002-09-11
KR20000035696A (ko) 2000-06-26
EP1005070A3 (de) 2000-10-18
US6165873A (en) 2000-12-26
KR100319679B1 (ko) 2002-01-09
EP1005070A2 (de) 2000-05-31
DE69902860D1 (de) 2002-10-17

Similar Documents

Publication Publication Date Title
DE69902860T2 (de) Verfahren zur Herstellung eines integrierten Halbleiterbauelements
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE2832388C2 (de) Verfahren zum Herstellen von MNOS- und MOS-Transistoren in Silizium-Gate-Technologie auf einem Halbleitersubstrat
DE3916228C2 (de) Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung
DE10051600C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Grabenisolationsbereichen und Halbleitervorrichtung mit einer Elementisolationsstruktur
DE69329376T2 (de) Verfahren zur Herstellung einer SOI-Transistor-DRAM
DE4136420C2 (de) Verfahren zur Bildung eines Kondensators
DE60034369T2 (de) Mos-transistor und speicherzelle mit eingekapselter wolfram-gate, und herstellungsverfahren
DE69529942T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem kapazitiven Element
DE4446983C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitervorrichtung
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
DE10014315B4 (de) Verfahren zum Herstellen eines Halbleiterspeichers
EP1113493A1 (de) Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers
DE19640246A1 (de) Halbleiteranordnung mit geschützter Barriere für eine Stapelzelle
DE10131716B4 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleiterspeichervorrichtung durch eine zweistufige Thermalbehandlung
DE4228529B4 (de) Verfahren zum Passivieren von Halbleiterscheiben
DE102016100008B4 (de) Halbleiterstruktur mit Einfügeschicht und Verfahren für deren Herstellung
DE69825511T2 (de) Herstellungsverfahren für Schichtstruktur aus Polysilizium und Wolframsilizid
DE69321966T2 (de) Leistungs-Halbleiterbauelement
DE3304255A1 (de) Halbleitersubstrat und verfahren zur herstellung einer halbleiteranordnung unter verwendung dieses substrats
DE10164741A1 (de) Mehrfachabscheidung von Metallschichten zur Herstellung der oberen Kondensatorelektrode eines Grabenkondensators
DE102005024944B3 (de) Kontaktstruktur für einen Stack-DRAM-Speicherkondensator
DE10121657B4 (de) Mikroelektronische Struktur mit Wasserstoffbarrierenschicht
DE4426468A1 (de) Verfahren zur Herstellung einer DRAM-Zelle
EP1364408B1 (de) Verfahrenher zur herstellung einer elektrodenanordnung zur ladungsspeicherung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee