DE69737454T2 - Verfahren und vorrichtung zur verminderung des ruhestroms in einer kommunikationseinrichtung - Google Patents

Verfahren und vorrichtung zur verminderung des ruhestroms in einer kommunikationseinrichtung Download PDF

Info

Publication number
DE69737454T2
DE69737454T2 DE69737454T DE69737454T DE69737454T2 DE 69737454 T2 DE69737454 T2 DE 69737454T2 DE 69737454 T DE69737454 T DE 69737454T DE 69737454 T DE69737454 T DE 69737454T DE 69737454 T2 DE69737454 T2 DE 69737454T2
Authority
DE
Germany
Prior art keywords
system clock
synchronization means
modulator
clock
during
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69737454T
Other languages
English (en)
Other versions
DE69737454D1 (de
Inventor
Jean Heino Wendelrup
Björn Martin Cary LINDQUIST
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Application granted granted Critical
Publication of DE69737454D1 publication Critical patent/DE69737454D1/de
Publication of DE69737454T2 publication Critical patent/DE69737454T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
    • H04W52/0287—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level changing the clock frequency of a controller in the equipment
    • H04W52/029—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level changing the clock frequency of a controller in the equipment reducing the clock frequency of the controller
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/08—Modifications of the phase-locked loop for ensuring constant frequency when the power supply fails or is interrupted, e.g. for saving power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
    • H04W52/0287—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level changing the clock frequency of a controller in the equipment
    • H04W52/0293—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level changing the clock frequency of a controller in the equipment having a sub-controller with a low clock frequency switching on and off a main controller with a high clock frequency
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transceivers (AREA)
  • Mobile Radio Communication Systems (AREA)

Description

  • Technisches Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich allgemein auf Kommunikationssysteme. Genauer bezieht sich die vorliegende Erfindung auf die Stromverringerung in Geräten für mobile Kommunikation während eines Standby-Betriebsmodus.
  • Hintergrund der Erfindung
  • Zum Verringern des Leistungsverbrauchs in Geräten für die mobile Kommunikation ist es häufig wünschenswert, einen Bereitschafts- oder Leerlauf-Betriebsmodus bereitzustellen. Während des Bereitschaftsmodus ist das Gerät nur während der kurzen Intervalle, wenn es einen Funkruf empfängt, aktiv und wird während der verbleibenden Intervalle ausgeschaltet wird. Es ist wichtig, eine genaue Systemzeitsteuerung aufrecht zu erhalten, um sicherzustellen, dass das Gerät genau zu den richtigen Intervalle aktiv ist. Es ist auch in hohem Maße wünschenswert, den Leistungsverbrauch des Geräts in dem Bereitschafts- oder Leerlaufmodus so weit wie möglich zu verringern.
  • Um die Systemzeitsteuerung in einem typischen Gerät für GSM Kommunikation aufrecht zu erhalten, wird eine zu jeder Zeit, einschließlich während der Bereitschaft, aktive Uhr mit einem relativ hohen Grad der Genauigkeit (beispielsweise 1 ppm) bereitgestellt. Derartige Uhren können relativ große Leistungsmengen verbrauchen. Eine beispielhafte Uhr, die in mobilen Telefongeräten eingesetzt wird, ist ein spannungsgesteuerter Kristalloszillator (VCXO, Englisch: Voltage Controlled Oscillator), der beispielsweise auf 13MHz läuft. Zusätzlich kann ein mobiles Telefon auch eine einfache Echtzeituhr (RTC, Englisch: Real Time Clock) mit niedriger Leistung aufweisen, um die Zeit auf einem Anzeigegerät des Kommunikationsgeräts anzuzeigen. Diese Uhr läuft auf einer viel niedrigeren Frequenz (32,768kHz) und ist typischerweise nicht sehr genau (beispielsweise 10–20 ppm, in Abhängigkeit von der Qualität des Uhrenkristalls).
  • Es wäre daher wünschenswert, den Leistungsverbrauch von Kommunikationsgeräten, die in einem Bereitschaftsmodus betrieben werden, zu verringern, indem die Uhr mit Hochfrequenz und hohem Stromverbrauch ausgeschaltet wird und doch eine genaue Systemzeitsteuerung aufrecht erhalten wird.
  • U.S. Patent 5,493,700 an Hietala et al. (Hietala '700) offenbart eine automatische Frequenzsteuerung (AFC) Vorrichtung für ein Funktelefon. Das Funktelefon umfasst eine Übertragungsvorrichtung, eine Empfangsvorrichtung, eine Benutzerschnittstelle, Steuerungslogik und einen Tongenerator bzw. Synthesizer, der Signale auf einer geeigneten Frequenz der Übertragungsvorrichtung und der Empfangsvorrichtung bereitstellt, und der ein Uhrensignal an die Benutzerschnittstelle und die Steuerungslogik bereitstellt. Die Steuerungslogik steuert die Frequenz des Synthesizers. Der Synthesizer umfasst zwei Bruchteil-N Synthesizer und eine phasenstarre Schleife (Englisch: Phase-Locked Loop). Das Hietala '700 Patent offenbart kein Verfahren zum Verringern des Stroms in einem Bereitschaftsmodus, während genaue Systemzeitsteuerung aufrecht erhalten wird.
  • U.S. Patent 5,055,802 an Hietala et al. (Hietala '802) offenbart einen Sigma-Delta Bruchteil-N Synthesizer bzw. -Tongenerator mit Mehrfach-Akkumulator, der die Frequenz eines spannungsgesteuerten Oszillatorausgangssignals steuert. In den Synthesizer können relativ kleine Frequenzversatz-Inkremente eingegeben werden. Das Hietala '802 Patent offenbart kein Verfahren zum Verringern des Stroms in einem Bereitschaftsmodus, während genaue Systemzeitsteuerung aufrecht erhalten wird.
  • U.S. Patent 5,070,310 an Hietala et al. (Hietala '310) offenbart einen Bruchteil-N Synthesizer mit mehreren verlinkten Akkumulatoren für einen digitalen Funksender/Empfänger, der Daten-"Welligkeit" durch mehrere Akkumulatoren vermeidet und der vorübergehende Störsignale (spurious signals, Ausdruck optimieren) verringert. Das Hietala '310 Patent offenbart kein Verfahren zum Verringern des Stroms in einem Bereitschaftsmodus, während genaue Systemzeitsteuerung aufrecht erhalten wird.
  • U.S. Patent 5,331,293 erteilt an Shepherd et al. (Shepherd) offenbart einen digitalen Frequenzsynthesizer, der störende bzw. nicht echte Störsignale kompensiert, indem er die Synthesizerausgabe demoduliert, invertiert und verstärkt, um ein Kompensationssignal zu erzeugen, das einen Referenzoszillator einstellt. Shepherd spricht nicht die Verringerung des Leistungsverbrauchs durch Bereitstellen eines Bereitschaftsmodus an, während genaue Systemzeitsteuerung aufrecht erhalten wird.
  • In mobilen Telefongeräten von Pacific Digital Cellular ist es bekannt, einen hochfrequenten Kristalloszillator abzuschalten und einen zweiten Oszillator zu verwenden, der auf einer niedrigeren Frequenz arbeitet und der während eines Leerlaufmodus weniger Leistung verbraucht. In dem PDC System ist jedoch die Symbolrate 21 ks/s, was bedeutend niedriger ist als die 270.833 ks/s im GSM System. Infolge dessen sind die Zeitsteuerungserfordernisse in dem PDC System bedeutend weniger genau als die Zeitsteuerungserfordernisse des GSM und von anderen Systemen, und es besteht in einem PDC System keine Notwendigkeit für einen genauen Niedrigfrequenzoszillator.
  • Daher ist das Leistungsverringerungsverfahren in dem PDC System nicht für GSM oder andere Systeme mit relativ hoher Bitrate, die relativ stringente Zeitsteuerungserfordernisse aufweisen, geeignet.
  • EP0726508 offenbart die Neukalibrierung einer Schlafuhr, die während eines Bereitschaftsmodus eingesetzt wird, während die Systemuhr deaktiviert ist. Während des Bereitschaftsmodus wird die Echtzeituhr deaktiviert und eine Niedrigfrequenz-Uhr verwendet. Die Schlafuhr kann mittels externer Zeitsteuerungssignale und in dem Ausmaß, wie die Systemzähler außer Phase sind, von einer Basisstation und in jedem Zyklus kontinuierlich aus der Kalibrierung gebracht werden.
  • WO95/10141 offenbart die Verwendung eines Niedrigfrequenzoszillators während einer Schlafperiode, in der die Schlafperiode in Abhängigkeit von der Zeitsteuerungsgenauigkeit der vorhergehenden Schlafperiode angepasst wird.
  • EP0579978 offenbart den intermittierenden Betrieb einer phasenstarren Schleife, um Leistung in einem Frequenz-Synthesizer eines TDMA Systems zu sparen. Ein Steuerungsschaltkreis mit geschlossenem Regelkreis steuert das Ein/Ausschalten der Schleife in Übereinstimmung mit dem intermittierenden Betrieb der phasenstarren Schleife und dem Spannungssteuerungsschaltkreis zum Steuern des Anlegens einer grob gesteuerten Spannung an den spannungsgesteuerten Oszillator zum Um- bzw. Überschalten der Kanäle in einem Kommunikations-Datenrahmen.
  • Zusammenfassung der Erfindung
  • Nach einem ersten Aspekt der vorliegenden Erfindung wird ein Verfahren bereitgestellt zum Verringern des Leistungsverbrauchs in einem Telekommunikationsgerät, mit den folgenden Schritten: Abschalten einer ersten, in dem Telekommunikationsgerät enthaltenen Systemuhr während einer vorbestimmten Zeitperiode; und Einschalten einer zweiten, in dem Telekommunikationsgerät enthaltenen Systemuhr während der vorbestimmten Zeitperiode, wobei die zweite Systemuhr weniger Strom als die erste Systemuhr zieht und die zweite Systemuhr Synchronisationsmittel zum im wesentlichen Synchronisieren der zweiten Systemuhr mit der ersten Systemuhr während der vorbestimmten Zeitperiode enthält, wobei die Synchronisationsmittel folgendes umfassen: erste bzw. zweite Zähler zum Zählen der ersten bzw. zweiten Systemuhr enthalten, Logikschaltkreise zum im Wesentlichen Synchronisieren der zweiten Systemuhr mit der ersten Systemuhr und eine zwischen einem Ausgang des Logikschaltkreises und einem Eingang in die zweite Systemuhr angeschlossenen Rückkopplungsschleife zum Einstellen einer Frequenz der zweiten Systemuhr.
  • Nach einem zweiten Aspekt der vorliegenden Erfindung wird ein Verfahren zum Verringern des Energieverbrauchs in einem Telekommunikationsgerät bereitgestellt mit den folgenden Schritten:
    Abschalten einer in dem Telekommunikationsgerät enthaltenen ersten Systemuhr während einer vorbestimmten Zeitperiode; und Einschalten einer in dem Telekommunikationssystem enthaltenen zweiten Systemuhr während der vorbestimmten Zeitperiode, wobei die zweite Systemuhr weniger Strom zieht als die erste Systemuhr und die zweite Systemuhr Synchronisationsmittel zum im Wesentlichen Synchronisieren der zweiten Systemuhr mit der ersten Systemuhr während der vorbestimmten Zeitperiode enthält, wobei die Synchronisationsmittel folgendes umfassen: erste bzw. zweite Zähler zum Zählen der ersten bzw. zweiten Systemuhr und einen Phasendetektor zum Detektieren einer Phasendifferenz zwischen den Ausgängen des ersten und zweiten Zählers, eine Ladungspumpe zum Umwandeln der Phasendifferenz beim Aufladen von Pulsen und Zuführen der Ladungspulse an die zweite Systemuhr, und einen zwischen einem Ausgang des ersten Zählers und einem Eingang des ersten Zählers angeschlossenen Modulator, wobei der Modulator ein Divisionsverhältnis des ersten Zählers digital steuert.
  • Nach noch einem anderen Aspekt der vorliegenden Erfindung wird ein Synchronisationsschaltkreis in einem Telekommunikationsgerät bereitgestellt mit einer auf einem ersten Leistungsniveau operierenden, ersten Systemuhr; und einer auf einem zweiten Leistungsniveau niedriger als das erste Leistungsniveau operierenden, zweiten Systemuhr, wobei die zweite Systemuhr Synchronisationsmittel enthält zum im wesentlichen Synchronisieren der zweiten Systemuhr mit der ersten Systemuhr während einer vorbestimmten Zeitperiode, in der die erste Systemuhr abgeschaltet ist, wobei die Synchronisationsmittel folgendes umfassen: erste bzw. zweite Zähler zum Zählen der ersten bzw. zweiten Systemuhren und ferner einen Logikschaltkreis zum im Wesentlichen Synchronisieren der zweiten Systemuhr mit der ersten Systemuhr und eine zwischen einer Ausgabe des Logikschaltkreises und einem Eingang in die zweite Systemuhr angeschlossene Rückkoppelungsschleife zum Einstellen einer Frequenz der zweiten Systemuhr.
  • Nach noch einem anderen Aspekt der vorliegenden Erfindung wird ein Synchronisationsschaltkreis in einem Telekommunikationsgerät bereitgestellt mit einer auf einem ersten Leistungsniveau operierenden, ersten Systemuhr; und einer auf einem zweiten Leistungsniveau niedriger als das erste Leistungsniveau operierenden, zweiten Systemuhr, wobei die zweite Systemuhr Synchronisationsmittel enthält zum im Wesentlichen Synchronisieren der zweiten Systemuhr mit der ersten Systemuhr während einer vorbestimmten Zeitdauer, während der die erste Systemuhr ausgeschaltet ist, wobei die Synchronisationsmittel folgendes umfassen: erste bzw. zweite Zähler zum Zählen der ersten bzw. zweiten Systemuhr und ferner einen Phasendetektor zum Detektieren einer Phasendifferenz zwischen Ausgängen des ersten und zweiten Zählers, eine Ladungspumpe zum Umwandeln der Phasendifferenz zum Aufladen von Pulsen und Zuführen der Ladungspulse an die zweite Systemuhr, und einen zwischen einem Ausgang des ersten Zählers und einem Eingang des ersten Zählers angeschlossenen Modulator, wobei der Modulator ein Teilungsverhältnis des ersten Zählers digital steuert.
  • Nach den beispielhaften Ausführungsformen der vorliegenden Erfindung enthält ein Schaltkreis zum Verringern des Leistungsverbrauchs in einem Kommunikationsgerät einen Echtzeituhr (RTC, Englisch: Real Time Clock) Oszillator mit niedriger Leistung und niedriger Frequenz und Synchronisationsmittel zum Synchronisieren des RTC Oszillators mit einer Master-Uhr mit relativ höherer Leistung und höherer Frequenz. Während eines Bereitschafts- oder Leerlaufmodus wird die Hochfrequenz-Master-Uhr abgeschaltet und die Systemzeitsteuerung wird durch die Niederfrequenz-Uhr aufrecht erhalten. Entsprechend verschiedener Ausführungsformen können die Synchronisationsmittel implementiert werden durch: einen Echtzeitkorrekturschaltkreis mit offener Schleife, einen Echtzeitkorrekturschaltkreis mit digitaler geschlossener Schleife, einen Korrekturschaltkreis mit phasenstarrer Schleife (PLL), einen Bruchteil-N PLL Schaltkreis, oder andere gleichwertige Mittel.
  • Das Verfahren und die Vorrichtung der vorliegenden Erfindung ermöglicht es einem Kommunikationssystem, in einem Bereitschaftsmodus des Betriebs mit niedriger Leistung betrieben zu werden, während immer noch eine genaue Systemzeitsteuerung aufrecht erhalten wird. Die vorliegende Erfindung ist besonders nützlich in dem GSM System oder in anderen mobilen Kommunikationssystemen mit relativ genauen Zeitsteuerungserfordernissen.
  • Kurze Beschreibung der Zeichnungen
  • Ein vollständigeres Verständnis der vorliegenden Erfindung kann beim Lesen der folgenden ausführlichen Beschreibung der bevorzugten Ausführungsformen zusammen mit den beigefügten Zeichnungen erhalten werden, wobei in den Zeichnungen gleiche Referenzzeichen gleiche Elemente bezeichnen und dafür gilt:
  • 1 ist ein Blockschaubild eines Leistungsverringerungsschaltkreises nach einer Ausführungsform der vorliegenden Erfindung mit digitalen Zeitsteuerungs-Korrekturschaltkreisen mit offener Schleife und mit geschlossener Schleife;
  • 2 ist ein Blockschaubild eines Leistungsverringerungsschaltkreises nach einer anderen Ausführungsform der vorliegenden Erfindung mit einem Zeitsteuerungs-Korrekturschaltkreis mit einer phasenstarren Schleife;
  • 3 ist ein Blockschaubild eines Leistungsverringerungsschaltkreises nach einer alternativen Ausführungsform der vorliegenden Erfindung, welcher Schaltkreis einen Sigma-Delta Modulator einsetzt; und
  • 4 ist ein Blockschaubild eines Leistungsverringerungsschaltkreises nach einer noch anderen Ausführungsform der vorliegenden Erfindung, welcher Schaltkreis einen mit phasenstarrer Schleife versehenen, Bruchteil-N Zeitsteuerungskorrekturschaltkreis verwendet.
  • Ausführliche Beschreibung der bevorzugten Ausführungsformen
  • Nach der vorliegenden Erfindung enthält ein Kommunikationsgerät, das in einem System mit einer relativ hohen Datenrate oder mit relativ strengen Zeitsteuerungserfordernissen (beispielsweise einem mobilen Telekommunikationssystem nach dem GSM Standard), betrieben wird, Schaltkreise, die ermöglichen, dass das Gerät in zwei Modi arbeitet: einem normalen Betriebsmodus und einem Bereitschafts-Betriebsmodus. In dem Bereitschafts- Betriebsmodus ist mindestens ein Teil der Elemente des Geräts nur für bestimmte, angegebene Intervalle eingeschaltet. Eine Bereitschafts- bzw. Standby-Uhr wird getrennt von einer Referenzuhr bereitgestellt, um eine genaue Zeitsteuerung aufrecht zu erhalten und sicherzustellen, dass die entsprechenden Elemente während der richtigen Intervalle eingeschaltet werden. Die Bereitschaftsuhr läuft auf einer niedrigeren Frequenz als die Referenzuhr und zieht weniger Strom als die Referenzuhr. Die vorliegende Erfindung enthält Synchronisationsmittel zum Synchronisieren der Bereitschaftsuhr mit der Referenzuhr, so dass eine relativ hohe Uhren-Genauigkeit (beispielsweise 1 ppm) von einer Uhr mit einer relativen niedrigen Genauigkeit (beispielsweise 10–20 ppm) erzielt wird.
  • Nun auf die 1 Bezug nehmend, wird eine erste Ausführungsform der Erfindung gezeigt, in der ein Zeitsteuerungskorrekturschaltkreis mit offener Schleife eingesetzt wird, verwendet, um die Bereitschafts(RTC)-Uhr 10 mit der Referenzuhr 12 zu synchronisieren. Nach dieser Ausführungsform wird die Frequenz des RTC Oszillators 10 genau gemessen und dann wird die Systemzeitsteuerung korrigiert oder entsprechend eingestellt. Weil die genaue Frequenz der RTC Uhr 10 bekannt ist, ist es möglich, das RTC Signal zu benutzen, während die Systemuhr in ihrer Leerlauf-Bereitschaftszeit ist, wodurch die Systemsynchronisation aufrecht erhalten wird, während der genaue VCXO 12 ausgeschaltet ist. Wie in 1 gezeigt, sind erste und zweite Zähler 14 bzw. 16 verbunden, um die Ausgänge des RTC 10 bzw. VCXO 12 zu empfangen. Ein Logikschaltkreis 18 empfängt die Ausgänge der Zähler und erzeugt ein verfeinertes RTC Signal auf der Grundlage der Zählerausgaben für ein vorbestimmtes Intervall. Das vorbestimmte Intervall wird auf der Grundlage der Frequenz des VXCO 12 ausgewählt und ist vorzugsweise lang genug, um ein gewünschtes Genauigkeitsniveau zu erzielen.
  • Alternativ kann die RTC Frequenz eingestellt werden, um den RTC mit der Referenzuhr 12 zu synchronisieren. Diese Einstellung kann von einem digitalen Frequenzverriegelung (Englisch: Frequency Locking) mit geschlossener Schleife des RTC 10 an den genaueren VXCO 12, wie durch die gestrichelte Linie in 1 gezeigt, ausgeführt werden.
  • Der Schaltkreis mit geschlossener Schleife enthält den RTC 10, VCXO 12, Zähler 14 und 16, den Logikschaltkreis 18 und Mittel zum Steuern der Frequenz des RTC 10, die vermittels eines D/A Wandlers 20, der in einer Rückführungsschleife zwischen einem Ausgang des Logikschaltkreises 18 und einem Eingang der RTC Uhr 10 verbunden ist, implementiert werden.
  • Das Verfahren mit der geschlossenen Schleife erfordert eine relativ lange Korrekturzeit, um das gewünschte Genauigkeitsniveau zu erzielen. Wegen der Selbstaufheizung des Geräts beim Einschalten wird der Kompensationswert vorzugsweise häufig aktualisiert, wenn das Kommunikationsgerät zuerst eingeschaltet wird. Nach einer kurzen Periode durchgängigen Betriebs kann die Aktualisierung des Kompensationswerts weniger häufig ausgeführt werden.
  • Das Verfahren mit der geschlossenen Schleife erzielt in vorteilhafter Weise eine sehr genaue RTC Uhr (idealerweise mit der gleichen Genauigkeit, wie der VCXO). Für die Oszillatoren können relativ preiswerte Kristalle (die beispielsweise eine Genauigkeit von 20 ppm bei 32,768kHz aufweisen) eingesetzt werden. Die Betriebstemperatur-Kennlinie des RTC Kristalls braucht nur innerhalb des Abstimmungsbereichs der RTC Frequenzsteuerung zu sein.
  • Eine alternative Ausführungsform, die die RTC Frequenzkorrekturzeit verringert, umfasst die Verwendung einer phasenstarren Schleife (PLL). Während die Benutzung einer PLL in den mobilen Telefonen zum Verriegeln von Oszillatoren mit hohen Frequenzen (1GHz) an einen VCXO mit einer genauen niedrigeren Frequenz (13MHz) wohlbekannt ist, verwendet die vorliegende Erfindung einen PLL zum Verriegeln eines Oszillators 10 mit einer relativ niedrigen Frequenz mit einem VCXO 12 mit einer genauen höheren Frequenz. Es wird gewertschätzt, dass die Verriegelungszeit in einem PLL eine Funktion der Abschneidefrequenz des Schleifenfilters ist (unter der Annahme, dass die Vergleichsfrequenz hoch genug ist), wie unten besprochen wird. Obwohl eine höhere Abschneidefrequenz mehr Rauschen einführt, beeinträchtigt das erhöhte Rauschen den RTC 10 in dieser Implementierung nicht wesentlich.
  • Der PLL verriegelt den RTC 10 mit dem genauen VCXO 12, wenn der VCXO eingeschaltet ist, und hält diesen Wert in dem RTC 10, wenn der VCXO 12 abgeschaltet wird.
  • Eine beispielhafte Implementierung dieser Ausführungsform wird in 2 gezeigt. Der Schaltkreis der 2 umfasst einen Phasendetektor 22, der einen digitalen Ausgang an eine Ladungspumpe 24 bereitstellt. Die Ladungspumpe 24 stellt einen Ausgang mit hoher Impedanz von Ladungspulsen aufwärts oder abwärts an den Schleifenfilter 26 bereit. Die Genauigkeit der Ladungspulse ist in dieser Implementierung nicht wichtig, weil es keine strengen Erfordernisse an das Rauschen oder an die Verriegelungszeit gibt. Der Ausgang der Ladungspumpe 24 wird in einem Tiefpassfilter 26 gefiltert und an den RTC 10 zurückgekoppelt, um die Frequenz der Uhr mit niedrigerer Leistung zu steuern.
  • Wie oben angeführt, gibt es eine Beschränkung, die die PLL Verriegelungszeit begrenzt, die lautet, dass die Vergleichsfrequenz ausreichend groß sein muss. Die Vergleichsfrequenz fVergleich kann definiert werden als:
    Figure 00120001
    wobei N und M ganze Zahlen sind.
  • Die RTC Frequenz ist normalerweise 32,768 kHz und in einem GSM ist die VCXO Frequenz typischerweise 13 MHz. Dies führt zu einer maximalen Vergleichsfrequenz von 64 Hz. Typischerweise muss die Schleifenbandbreite des PLL 10 mal niedriger sein, was eine Schleifenbandbreite von 6Hz und eine Verriegelungszeit von ungefähr einer halben Sekunde bedeutet. Dies ist nicht ausreichend, wenn es in einem GSM gewünscht ist, eine Verriegelungszeit von < 20 ms zu haben und den VCXO für 2 Sekunden abzuschalten, um den Leistungsverbrauch zu verringern.
  • Um eine höhere Vergleichsfrequenz (in der Größenordnung von kHz) zu erhalten, ist es wünschenswert, die RCC Frequenz zu verändern, insbesondere da, wo die VCXO Frequenz vorbestimmt ist, wie in dem GSM System. Eine RTC Frequenz von beispielsweise 40625 Hz wird ermöglichen, dass ein PLL leicht implementiert werden kann. Der Nachteil einer solchen Implementierung ist, dass der Kristall für diese Frequenz kein "Standard" Kristall ist und daher teurer als der 32768 Hz Standardkristall ist.
  • Nach noch einer anderen Ausführungsform kann eine höhere Vergleichsfrequenz durch Einsatz eines Bruchteil-N PLL erzielt werden. Die Bruchteil-N PLL funktioniert, indem die Zählerwerte für eine der Frequenzen zwischen N und N + 1 verändert werden, wobei eine neue Frequenz erzeugt wird, die ein Bruchteil der anderen, ursprünglichen Frequenz ist.
  • Als ein Beispiel wird angenommen, dass der RTC 32768 Hz ist und der VCXO 13 MHz ist. Die Vergleichsfrequenz ist vorzugsweise höher als 2 kHz. 2048 Hz wird als ein Vergleich gewählt, weil dies 32768/16 ist und leicht zu erhalten ist. Dann wird das Teilungsverhältnis für den VCXO
    Figure 00130001
  • Dies bedeutet, dass zum Verriegeln des PLL ein Teilungsverhältnis N (6347) für 11 Perioden verwendet wird und dann ein Teilungsverhältnis N + 1 (6348), während 21 Perioden verwendet werden. Daher gibt es eine andere lange Periode, um den Bruchteil-N PLL vollständig zu verriegeln. Diese Periode ist 2048Hz/32 = 64Hz, was dieselbe Periode ist wie vorher. Es wird gewertschätzt, dass eine 64 Hz Modulation des RTC in alternativen Ausführungsformen vermieden werden kann.
  • Die einfachste Lösung ist, eine relativ niedrige Schleifenbandbreite (beispielsweise 6 Hz) bereitzustellen, so dass der RTC der 64 Hz Modulation nicht folgen kann. Dies wird jedoch den Geschwindigkeitsvorteil über die höhere Vergleichsfrequenz in dem Bruchteil-N PLL zu beseitigen.
  • Eine andere Lösung ist, einen Kompensationsstrom in die Schleife einzuspeisen, der den Fehler des Phasendetektors kompensiert. Eine solche Lösung kann implementiert werden, indem ein zusätzlicher analoger Ladungspumpen-Schaltkreis, der an die Ladungspumpe des Phasendetektors angepasst ist, bereitgestellt wird.
  • Eine andere Lösung wird in 3 gezeigt und enthält einen digitalen Sigma-Delta Modulator 28, um das Teilungsverhältnis des Zählers digital zu steuern und das 21/32 Verhältnis zu erzeugen. Dies erfordert keinen zusätzlichen analogen Schaltkreis und vergrößert die Modulationsrauschfrequenz.
  • Eine zusätzliche Lösung wird in 4 gezeigt, die einen Modulo-E Modulator 30 enthält und die eine Frequenz erzeugt, die nahe an, jedoch nicht gleich ist, wie die richtige RTC Frequenz. Als Beispiel:
    Figure 00140001
  • Auf diese Weise wird die RTC Frequenz nicht genau 32768 Hz sein, sondern ein wenig niedriger (1.6 ppm niedriger). Diese kleine Differenz ist für die Echtzeituhr 10 nicht merklich und ist so klein, dass die Systemsynchronisation ohne Schwierigkeit aufrecht erhalten werden kann. Diese Implementierung erzielt einen bedeutenden Vorteil, weil die Bruchteil-N Periode 2048/3 = 683 Hz ist und außerhalb der Schleifenbandbreite liegt. Die Ausführungsform der 4 stellt einen sehr einfachen PLL mit einer schnellen Verriegelungszeit (< 20 ms) bereit. Die gesamte Bruchteil-N Periodenmodulation kann außerhalb der Schleife ausgeführt werden, und es wird innerhalb der Schleife keine normale Bruchteil-N Kompensation benötigt.
  • Die vorliegende Erfindung macht es möglich, den relativ genauen, jedoch Leistung verbrauchenden VCXO abzuschalten, wenn er nicht benötigt wird, und dennoch eine Systemsynchronisation aufrecht zu erhalten, die eine Uhr mit niedriger Leistung und niedriger Frequenz einsetzt, mit einem Synchronisationsmittel zum Vergrößern der Genauigkeit der Uhr mit niedriger Leistung.
  • Während die vorhergehende Beschreibung viele Einzelheiten und Spezifikationen enthalten hat, so sollte verstanden werden, dass diese nur veranschaulichend sind und nicht als Begrenzungen der Erfindung herangezogen werden sollen. Vielfältige Abänderungen in Bezug auf die offenbarten Beispiele, die nicht vom Schutzumfang der Erfindung, so wie er durch die folgenden Patentansprüche definiert ist, abweichen, sind dem normalen Fachmann leicht offensichtlich.

Claims (12)

  1. Ein Verfahren zum Verringern des Energieverbrauchs in einem Telekommunikationsgerät, mit den folgenden Schritten: Abschalten einer ersten, in dem Telekommunikationsgerät enthaltenen Systemuhr (12) während einer vorbestimmten Zeitperiode; und Einschalten einer zweiten, in dem Telekommunikationsgerät enthaltenen Systemuhr (10) während der vorbestimmten Zeitperiode, wobei die zweite Systemuhr (10) weniger Strom als die erste Systemuhr (12) zieht und die zweite Systemuhr (10) Synchronisationsmittel zum im wesentlichen Synchronisieren der zweiten Systemuhr (10) mit der ersten Systemuhr (12) während der vorbestimmten Zeitperiode enthält, wobei die Synchronisationsmittel erste bzw. zweite Zähler (16, 14) zum Zählen der ersten bzw. zweiten Systemuhr (12, 10) enthalten, dadurch gekennzeichnet, dass die Synchronisationsmittel ferner Logikschaltkreise (18) enthalten zum im wesentlich Synchronisieren der zweiten Systemuhr (10) mit der ersten Systemuhr (12) und eine zwischen einem Ausgang des Logikschaltkreises (18) und einem Eingang in die zweite Systemuhr (10) angeschlossene Rückkopplungsschleife zum Einstellen einer Frequenz der zweiten Systemuhr (10).
  2. Das Verfahren nach Anspruch 1, wobei die Rückkopplungsschleife einen Digital-Analog-Wandler (20) enthalten.
  3. Ein Verfahren zum Verringern des Energieverbrauchs in einem Telekommunikationsgerät, mit den folgenden Schritten: Abschalten einer in dem Telekommunikationsgerät enthaltenen ersten Systemuhr (12) während einer vorbestimmten Zeitperiode; und Einschalten einer in dem Telekommunikationssystem enthaltenen zweiten Systemuhr (10) während der vorbestimmten Zeitperiode, wobei die zweite Systemuhr (10) weniger Strom zieht als die erste Systemuhr (12) und die zweite Systemuhr (10) Synchronisationsmittel zum im wesentlichen Synchronisieren der zweiten Systemuhr (10) mit der ersten Systemuhr (12) während der vorbestimmten Zeitperiode enthält, wobei die Synchronisationsmittel erste bzw. zweite Zähler (16, 14) zum Zählen der ersten bzw. zweiten Systemuhr (12, 10) enthalten, dadurch gekennzeichnet, dass der Synchronisationsmodus ferner einen Phasendetektor (22) enthält zum Detektieren einer Phasendifferenz zwischen den Ausgängen des ersten und zweiten Zählers (16, 14), eine Ladungspumpe (24) zum Umwandeln der Phasendifferenz beim Aufladen von Pulsen und Zuführen der Ladungspulse an die zweite Systemuhr (10), und einen zwischen einem Ausgang des ersten Zählers (16) und einem Eingang des ersten Zählers (16) angeschlossenen Modulator (28), wobei der Modulator (28) ein Divisionsverhältnis des ersten Zählers (16) digital steuert.
  4. Das Verfahren nach Anspruch 3, wobei das Synchronisationsmittel ferner ein Tiefpassfilter (26) zum Filtern der Ladungspulse, bevor diese der zweiten Systemuhr (10) zugeführt werden, umfasst.
  5. Das Verfahren nach Anspruch 3, wobei der Modulator (28) ein Sigma-Delta-Modulator ist, der Steuerungsinformation von einer externen Quelle empfängt.
  6. Das Verfahren nach Anspruch 3, wobei der Modulator (28) keine externe Steuerungsinformation empfängt.
  7. Ein Synchronisationsschaltkreis in einem Telekommunikationsgerät, umfassend: eine auf einem ersten Leistungsniveau operierende, erste Systemuhr (12); und eine auf einem zweiten Leistungsniveau niedriger als das erste Leistungsniveau operierende zweite Systemuhr (10), wobei die zweite Systemuhr (10) Synchronisationsmittel enthält zum im wesentlichen Synchronisieren der zweiten Systemuhr (10) mit der ersten Systemuhr (12) während einer vorbestimmten Zeitperiode, in der die erste Systemuhr (12) abgeschaltet ist, wobei die Synchronisationsmittel erste bzw. zweite Zähler (16, 14) zum Zählen der ersten bzw. zweiten Systemuhren (12, 10) enthalten, dadurch gekennzeichnet sind, dass die Synchronisationsmittel enthalten: einen Logikschaltkreis (18) zum im wesentlichen Synchronisieren der zweiten Systemuhr (10) mit der ersten Systemuhr (12) und eine zwischen einer Ausgabe des Logikschaltkreises (18) und einem Eingang in die zweite Systemuhr (10) angeschlossene Rückkopplungsschleife zum Einstellen einer Frequenz der zweiten Systemuhr (10).
  8. Der Schaltkreis nach Anspruch 7, wobei die Rückkopplungsschleife einen Digital-Analog-Wandler (20) enthält.
  9. Ein Synchronisationsschaltkreis in einem Telekommunikationsgerät, umfassend: eine auf einem ersten Leistungsniveau operierende erste Systemuhr (12); und eine auf einem zweiten Leistungsniveau niedriger als das erste Leistungsniveau operierende zweite Systemuhr (10), wobei die zweite Systemuhr (10) Synchronisationsmittel enthält zum im wesentlichen Synchronisieren der zweiten Systemuhr (10) mit der ersten Systemuhr (12) während einer vorbestimmten Zeitdauer, während der die erste Systemuhr (12) ausgeschaltet ist, wobei die Synchronisationsmittel erste bzw. zweite Zähler (16, 14) enthalten zum Zählen der ersten bzw. zweiten Systemuhr (12, 10), dadurch gekennzeichnet, dass die Synchronisationsmittel einen Phasendetektor (22) enthalten zum Detektieren einer Phasendifferenz zwischen Ausgängen des ersten und zweiten Zählers (16, 14), eine Ladungspumpe (24) zum Umwandeln der Phasendifferenz zum Aufladen von Pulsen und Zuführen der Ladungspulse an die zweite Systemuhr (10), und einen zwischen einem Ausgang des ersten Zählers (16) und einem Eingang des ersten Zählers (16) angeschlossenen Modulator (28), wobei der Modulator (28) ein Teilungsverhältnis des ersten Zählers (16) digital steuert.
  10. Der Schaltkreis nach Anspruch 9, wobei die Synchronisationsmittel ferner einen Tiefpassfilter (26) enthalten zum Filtern der Ladungspulse, bevor sie der zweiten Systemuhr (10) zugeführt werden.
  11. Der Schaltkreis nach Anspruch 19, wobei der Modulator (28) ein Sigma-Delta-Modulator ist, der Steuerungsinformationen von einer externen Quelle empfängt.
  12. Der Schaltkreis nach Anspruch 9, wobei der Modulator (28) keine externe Steuerungsinformation empfängt.
DE69737454T 1996-11-07 1997-10-23 Verfahren und vorrichtung zur verminderung des ruhestroms in einer kommunikationseinrichtung Expired - Lifetime DE69737454T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/747,010 US5943613A (en) 1996-11-07 1996-11-07 Method and apparatus for reducing standby current in communications equipment
US747010 1996-11-07
PCT/SE1997/001773 WO1998020620A1 (en) 1996-11-07 1997-10-23 Method and apparatus for reducing standby current in communications equipment

Publications (2)

Publication Number Publication Date
DE69737454D1 DE69737454D1 (de) 2007-04-19
DE69737454T2 true DE69737454T2 (de) 2007-07-05

Family

ID=25003302

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69737454T Expired - Lifetime DE69737454T2 (de) 1996-11-07 1997-10-23 Verfahren und vorrichtung zur verminderung des ruhestroms in einer kommunikationseinrichtung

Country Status (12)

Country Link
US (1) US5943613A (de)
EP (1) EP0937338B1 (de)
JP (1) JP3958371B2 (de)
KR (1) KR100465956B1 (de)
CN (1) CN1104098C (de)
AU (1) AU729665B2 (de)
BR (1) BR9712756A (de)
DE (1) DE69737454T2 (de)
EE (1) EE9900183A (de)
ES (1) ES2281096T3 (de)
MY (1) MY122368A (de)
WO (1) WO1998020620A1 (de)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2984614B2 (ja) * 1997-01-24 1999-11-29 日本電気アイシーマイコンシステム株式会社 移動体通信装置の間欠受信方式
US6016312A (en) * 1997-02-28 2000-01-18 Motorola, Inc. Radiotelephone and method for clock calibration for slotted paging mode in a CDMA radiotelephone system
US6047169A (en) * 1997-06-06 2000-04-04 Ericsson Inc. Radio communications device with reference-compensated power down control and methods of operating thereof
US5831485A (en) * 1997-09-04 1998-11-03 Tektronix, Inc. Method and apparatus for producing a temperature stable frequency using two oscillators
US6788924B1 (en) * 1997-12-12 2004-09-07 Thomson Licensing S.A. Power saving protocol for TDMA multi-line wireless telephone handsets
EP0932112A1 (de) * 1998-01-20 1999-07-28 Koninklijke Philips Electronics N.V. Chipkartenleser mit einem Taktschalter
JP3555435B2 (ja) 1998-03-31 2004-08-18 株式会社日立製作所 移動通信端末
US6473607B1 (en) * 1998-06-01 2002-10-29 Broadcom Corporation Communication device with a self-calibrating sleep timer
EP1104556B1 (de) * 1998-08-14 2002-11-13 Siemens Aktiengesellschaft Verfahren und anordnung zur taktversorgung prozessorgesteuerter geräte
US7236810B1 (en) * 1998-09-30 2007-06-26 Skyworks Solutions, Inc. Using a low frequency timer to restore timing to a high frequency timer
US6124764A (en) * 1999-01-22 2000-09-26 Telefonaktiebolaget Lm Ericsson Stable low-power oscillator
JP3560489B2 (ja) * 1999-02-04 2004-09-02 埼玉日本電気株式会社 効率的に電源供給を制御する通信装置、制御方法、及び記録媒体
JP2000244351A (ja) * 1999-02-19 2000-09-08 Fujitsu Ltd 受信制御装置及びその方法
WO2001011780A1 (en) * 1999-08-11 2001-02-15 Newport Communications, Inc. Cmos lock detect with double protection
US6760394B1 (en) 1999-08-11 2004-07-06 Broadcom Corporation CMOS lock detect with double protection
JP3604982B2 (ja) * 1999-12-21 2004-12-22 Ｎｅｃマイクロシステム株式会社 リモートコントロール制御方法および装置
US6629256B1 (en) 2000-04-04 2003-09-30 Texas Instruments Incorporated Apparatus for and method of generating a clock from an available clock of arbitrary frequency
DE10029421C2 (de) * 2000-06-15 2002-07-11 Infineon Technologies Ag Kalibriervorrichtung und -verfahren für die Taktgenerierung auf einem integrierten Schaltkreis
EP1168634B1 (de) * 2000-06-28 2007-06-13 STMicroelectronics N.V. Verfahren zur Reduzierung des Elektrizitätsverbrauchs eines zellularen Mobiltelefons
ATE450931T1 (de) * 2000-06-30 2009-12-15 Texas Instruments Inc Verfahren zur synchronisationserhaltung eines mobilen terminals während inaktiver kommunikationsperiode
JP2002164841A (ja) * 2000-11-29 2002-06-07 Nec Corp 携帯電話の制御装置及び制御方法
DE60005030T2 (de) * 2000-12-07 2004-04-01 Motorola, Inc., Schaumburg Multimode Funkkommunikationsgerät mit gemeinsamen Referenzoszillator
KR100360665B1 (ko) * 2000-12-08 2002-11-13 엘지이노텍 주식회사 헬멧 마운티드 사이트의 전력제어장치
EP2276185A3 (de) * 2001-03-12 2012-07-25 Skyworks Solutions, Inc. Verfahren und Vorrichtung zur Spreizspektrum-Funksignalwiederherstellung in Breitband-Spreizspektrumkommunikationssystemen
US6779010B2 (en) 2001-06-12 2004-08-17 Rf Micro Devices, Inc. Accumulator with programmable full-scale range
US7003049B2 (en) * 2001-06-12 2006-02-21 Rf Micro Devices, Inc. Fractional-N digital modulation with analog IQ interface
US6448831B1 (en) 2001-06-12 2002-09-10 Rf Micro Devices, Inc. True single-phase flip-flop
US6693468B2 (en) 2001-06-12 2004-02-17 Rf Micro Devices, Inc. Fractional-N synthesizer with improved noise performance
US6385276B1 (en) 2001-06-12 2002-05-07 Rf Micro Devices, Inc. Dual-modulus prescaler
US7292832B2 (en) * 2001-09-17 2007-11-06 Analog Device, Inc. Timing and frequency control method and circuit for digital wireless telephone system terminals
KR100396785B1 (ko) * 2001-10-19 2003-09-02 엘지전자 주식회사 Ｇｓｍ단말기의 시간오차 보상장치 및 방법
EP1313220A1 (de) * 2001-11-19 2003-05-21 Motorola, Inc. Vorrichtung zur Erzeugung mehrerer Taktsignale mit unterschiedlicher Frequenzcharakteristik
US7197341B2 (en) * 2003-12-22 2007-03-27 Interdigital Technology Corporation Precise sleep timer using a low-cost and low-accuracy clock
US7200379B2 (en) * 2004-03-26 2007-04-03 Broadcom Corporation Low-power mode clock management for wireless communication devices
US7190962B2 (en) * 2004-04-01 2007-03-13 Qualcomm Incorporated Networked wireless communications device programmed to identify and eliminate probable multipath errors to enhance accuracy in correcting sleep clock for thermally induced errors
US20050221870A1 (en) * 2004-04-06 2005-10-06 Integration Associates Inc. Method and circuit for determining a slow clock calibration factor
FR2870405B1 (fr) * 2004-05-11 2006-07-28 Sagem Procede de commutation de mode d'un oscillateur et dispositif oscillateur correspondant.
KR100705571B1 (ko) * 2005-01-03 2007-04-10 삼성전자주식회사 휴면 상태를 지원하는 프로세서의 소프트웨어 시간 보상 장치 및 그 방법
US7890787B2 (en) * 2005-06-17 2011-02-15 Analog Devices, Inc. Microprocessor programmable clock calibration system and method
US7680071B2 (en) * 2005-09-16 2010-03-16 Interdigital Technology Corporation Method and apparatus for managing power during a discontinuous reception mode
US7899488B2 (en) * 2006-07-31 2011-03-01 Motorola Mobility, Inc. Method and apparatus for extending network discovery range
JP4576461B2 (ja) * 2007-01-30 2010-11-10 京セラ株式会社 受信制御装置および受信制御方法
US8341443B2 (en) * 2007-05-11 2012-12-25 Freescale Semiconductor, Inc. System and method for secure real time clocks
CN101646986B (zh) * 2007-05-15 2013-10-23 克罗诺洛吉克有限公司 基于usb的同步和定时系统
EP2333954B1 (de) * 2009-11-25 2015-07-22 ST-Ericsson SA Taktrückgewinnung in einer batteriebetriebenen Vorrichtung
US8604888B2 (en) * 2009-12-23 2013-12-10 Sand 9, Inc. Oscillators having arbitrary frequencies and related systems and methods
US8781428B2 (en) * 2010-03-02 2014-07-15 Silicon Laboratories Inc. Frequency synthesizer
US8693679B1 (en) * 2010-07-22 2014-04-08 Adtran, Inc. Communications system and associated method for reducing power consumption of a telecommunications device
US8552804B1 (en) * 2011-09-30 2013-10-08 Integrated Device Technology Inc. Frequency synthesizers with dynamic calibration intervals
US9966986B1 (en) * 2016-12-23 2018-05-08 Mediatek Inc. Methods for controlling a frequency synthesizer circuit and a frequency-generating circuit utilizing the same
US10528076B2 (en) 2017-11-28 2020-01-07 Western Digital Technologies, Inc. Clock retiming circuit
FR3116679A1 (fr) * 2020-11-20 2022-05-27 STMicroelectronics (Grand Ouest) SAS Gestion d'un mode basse consommation

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5187471A (en) * 1988-06-24 1993-02-16 Kabushiki Kaisha Toshiba Radio telecommunication apparatus
CA2003428C (en) * 1989-11-21 1999-12-14 Thomas Atkin Denning Riley Frequency synthesizer
US5055802A (en) * 1990-04-30 1991-10-08 Motorola, Inc. Multiaccumulator sigma-delta fractional-n synthesis
US5070310A (en) * 1990-08-31 1991-12-03 Motorola, Inc. Multiple latched accumulator fractional N synthesis
JPH04331513A (ja) * 1991-05-07 1992-11-19 Matsushita Electric Ind Co Ltd 選択呼出受信装置
JPH0613898A (ja) * 1992-06-29 1994-01-21 Nec Corp 周波数シンセサイザ
US5331293A (en) * 1992-09-02 1994-07-19 Motorola, Inc. Compensated digital frequency synthesizer
FI95980C (fi) * 1992-09-04 1996-04-10 Nokia Mobile Phones Ltd Menetelmä ja kytkentäjärjestely ajan mittaamiseksi tarkasti epätarkalla kellolla
JPH084235B2 (ja) * 1993-03-31 1996-01-17 日本電気株式会社 周波数制御装置
US5428820A (en) * 1993-10-01 1995-06-27 Motorola Adaptive radio receiver controller method and apparatus
US5493700A (en) * 1993-10-29 1996-02-20 Motorola Automatic frequency control apparatus
US5511235A (en) * 1994-05-02 1996-04-23 Motorola, Inc. Apparatus for detecting a signaling channel during scanning including a controlled frequency converter circuit and a controlled filter bandwidth, and a method therefor
US5548250A (en) * 1995-01-05 1996-08-20 Cirrus Logic, Inc. Low power phase lock loop clocking circuit for battery powered systems
GB2297854B (en) * 1995-02-07 1999-04-07 Nokia Mobile Phones Ltd Real time clock

Also Published As

Publication number Publication date
EP0937338A1 (de) 1999-08-25
KR20000053126A (ko) 2000-08-25
AU4972197A (en) 1998-05-29
EP0937338B1 (de) 2007-03-07
CN1242888A (zh) 2000-01-26
EE9900183A (et) 1999-12-15
MY122368A (en) 2006-04-29
JP2001503940A (ja) 2001-03-21
AU729665B2 (en) 2001-02-08
US5943613A (en) 1999-08-24
DE69737454D1 (de) 2007-04-19
ES2281096T3 (es) 2007-09-16
JP3958371B2 (ja) 2007-08-15
BR9712756A (pt) 1999-10-19
KR100465956B1 (ko) 2005-01-13
CN1104098C (zh) 2003-03-26
WO1998020620A1 (en) 1998-05-14

Similar Documents

Publication Publication Date Title
DE69737454T2 (de) Verfahren und vorrichtung zur verminderung des ruhestroms in einer kommunikationseinrichtung
DE4498749C2 (de) Phasensynchronisationsschaltung und entsprechendes Verfahren für einen phasenverriegelten Kreis
DE60124050T2 (de) Verfahren zur Abstimmung eines spannungsgesteuerten Oszillators
DE60005030T2 (de) Multimode Funkkommunikationsgerät mit gemeinsamen Referenzoszillator
DE19502111C2 (de) TDMA/TDD-Sendeempfänger
DE69630478T2 (de) Sender und Sendeempfänger
DE4499899C2 (de) Gerät und Verfahren zum Steuern der Schleifenbandbreite in einem Phasenregelkreis
DE4498261C2 (de) Automatische Frequenznachregelungseinrichtung sowie Funktelefon mit automatischer Frequenznachregelungseinrichtung
DE4498745B4 (de) Funkfrequenztransceiver und Verfahren zum Betrieb desselben
DE102018103775A1 (de) Schaltung mit Oszillatoren, Phasenregelkreis-Schaltung und Verfahren
DE4143197A1 (de) Schaltkreis fuer frequenzquellen eines mobilen funktelefons
DE60313984T2 (de) Verfahren und einrichtung zur reduktion von frequenzfehlern bei einem suchlauf zwischen systemen
DE3605991A1 (de) Digitale einrichtung und verfahren zum programmierbaren phasenverschieben eines audiotons
DE102008045042B4 (de) Regelschleifensystem
DE60205518T2 (de) Verfahren zum Umschalten der Betriebsart einer PLL-Schaltung und Schaltung zur Steuerung der Betriebsart einer PLL-Schaltung
DE10234993B4 (de) Akkumulator gesteuerter digitaler Frequenzteiler in einer phasenverriegelten Schleife
DE10102725C2 (de) Verfahren zum Betreiben einer PLL-Frequenzsyntheseschaltung
DE102007027331B4 (de) Phasenregelkreis mit zweistufiger Steuerung
DE102004050411B4 (de) Modulator mit geregelter Übertragungsbandbreite und entsprechendes Verfahren zum Regeln der Übertragungsbandbreite
DE10251315A1 (de) Automatische Mittenfrequenzabstimmung eines spannungsgesteuerten Oszillators
DE19727810C1 (de) Hochfrequenz-Signalgenerator
DE19635891A1 (de) Empfänger
EP0630129A2 (de) Verfahren zur Erzeugung eines synchronisierten Taktes mit einer Schaltungsanordnung für einen regelbaren Oszillator
EP0868784A1 (de) Mischoszillator mit einem phasengerasteten regelkreis für einen rundfunkempfänger
DE60120490T2 (de) Phasenregelschleife

Legal Events

Date Code Title Description
8364 No opposition during term of opposition