ES2281096T3 - Metodo y aparato para reducir la corriente en modo de espera en equipos de comunicaciones. - Google Patents

Metodo y aparato para reducir la corriente en modo de espera en equipos de comunicaciones. Download PDF

Info

Publication number
ES2281096T3
ES2281096T3 ES97912594T ES97912594T ES2281096T3 ES 2281096 T3 ES2281096 T3 ES 2281096T3 ES 97912594 T ES97912594 T ES 97912594T ES 97912594 T ES97912594 T ES 97912594T ES 2281096 T3 ES2281096 T3 ES 2281096T3
Authority
ES
Spain
Prior art keywords
clock
synchronization
counter
modulator
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
ES97912594T
Other languages
English (en)
Inventor
Jean Heino Wendelrup
Bjorn Martin Gunnar Lindquist
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Application granted granted Critical
Publication of ES2281096T3 publication Critical patent/ES2281096T3/es
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
    • H04W52/0287—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level changing the clock frequency of a controller in the equipment
    • H04W52/029—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level changing the clock frequency of a controller in the equipment reducing the clock frequency of the controller
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/08—Modifications of the phase-locked loop for ensuring constant frequency when the power supply fails or is interrupted, e.g. for saving power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
    • H04W52/0287—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level changing the clock frequency of a controller in the equipment
    • H04W52/0293—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level changing the clock frequency of a controller in the equipment having a sub-controller with a low clock frequency switching on and off a main controller with a high clock frequency
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transceivers (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

ESTA INVENCION SE REFIERE A UN PROCEDIMIENTO Y A UN APARATO QUE SIRVEN PARA REDUCIR EL CONSUMO DE ENERGIA DE UN DISPOSITIVO DE COMUNICACIONES. EN MODO DE VIGILIA, LA ALIMENTACION EN ENERGIA DE UN RELOJ DE POTENCIA RELATIVAMENTE ALTA ES REDUCIDA Y UN RELOJ DE POTENCIA MAS BAJA Y DE FRECUENCIA INFERIOR SE USA PARA MANTENER LA SINCRONIZACION DEL SISTEMA. SE PREVEN DISPOSITIVOS DE SINCRONIZACION PARA MEJORAR LA PRECISION DEL RELOJ DE BAJA FRECUENCIA CUANDO ESTA EN MODO DE VIGILIA.

Description

Método y aparato para recudir la corriente en modo de espera en equipos de comunicaciones.
Campo de la invención
La presente invención se refiere, de manera general, a sistemas de comunicaciones. Más particularmente, la presente invención se refiere a la reducción de corriente en equipos de comunicaciones entre móviles durante un modo de funcionamiento en espera.
Antecedentes de la invención
Para reducir el consumo de energía en equipos de comunicaciones entre móviles, es deseable, frecuentemente, prever un modo de funcionamiento en espera o en reposo. Durante el modo en espera, el equipo está activo solamente durante intervalos cortos mientras se está prestando atención a una página, y se corta su alimentación durante los intervalos restantes. Es importante mantener con precisión la temporización del sistema para asegurar que el equipo está activo, precisamente, durante los intervalos correctos. Es, también, altamente deseable reducir el consumo de energía del equipo en el modo en espera o en reposo tanto como sea posible.
Para mantener la temporización del sistema en un dispositivo típico de comunicaciones de GSM, hay previsto un reloj que tiene un nivel de precisión relativamente alto (por ejemplo, 1 ppm) que está activo en todo momento, incluso durante la espera. Tales relojes pueden consumir cantidades de energía relativamente grandes. Un reloj ilustrativo usado en teléfonos móviles es un oscilador de cristal controlado por voltaje (VCXO) que funciona, por ejemplo, a 13 MHz. Además, un teléfono móvil puede tener, también, un sencillo reloj en tiempo real (RTC) de baja energía para mostrar el tiempo en un elemento de presentación del dispositivo de comunicaciones. Este reloj funciona a una frecuencia mucho menor (32,768 kHz) y, típicamente, no es muy preciso (por ejemplo, 10-20 ppm, dependiendo de la calidad del cristal del reloj).
Sería, por lo tanto, deseable reducir el consumo de energía del equipo de comunicaciones que funcione en un modo de espera mediante la desconexión del reloj de alta frecuencia, elevada corriente, manteniendo precisa, sin embargo, la temporización del sistema.
El documento de patente estadounidense 5.493.700, de Hietala et al. (Hietala ‘700) describe un aparato para el control automático de frecuencia (AFC) para un radioteléfono. El radioteléfono incluye un transmisor, un receptor, una interfaz de usuario, lógica de control y un sintetizador que provee señales a una frecuencia apropiada al transmisor y al receptor, y que proporciona una señal de reloj a la interfaz de usuario y a la lógica de control. La lógica de control controla la frecuencia del sintetizador. El sintetizador incluye dos sintetizadores de N valores fraccionales y un bucle de bloqueo de fase. La patente ‘700 de Hietala no describe un método para reducir la corriente en un modo de espera mientras mantiene precisa la temporización del sistema.
El documento de patente estadounidense 5.055.802 de Hietala et al. (Hietala ‘802) describe un sintetizador de N valores fraccionales, de sigma-delta, de múltiples acumuladores, que controla la frecuencia de una señal de salida de un oscilador controlado por voltaje. En el sintetizador pueden introducirse incrementos de desplazamiento de frecuencia relativamente pequeños. La patente ‘802 de Hietala no describe un método para reducir la corriente en un modo de espera mientras mantiene precisa la temporización del sistema.
El documento de patente estadounidense 5.070.310 de Hietala et al. (Hietala ‘310) describe un sintetizador de N valores fraccionales, de múltiples acumuladores con circuitos de retención, para un transceptor de radio digital que impide el "rizado" de datos mediante acumuladores múltiples, y que reduce las señales espurias. El documento ‘310 de Hietala no describe un método para reducir la corriente en un modo de espera mientras mantiene precisa la temporización del sistema.
El documento de patente estadounidense 5.331.293 de Shepherd et al. (Shepherd) describe un sintetizador digital de frecuencias que compensa las señales espurias mediante la desmodulación, inversión y amplificación de la salida del sintetizador para generar una señal de compensación que ajusta un oscilador de referencia. Shepherd no habla de la reducción de consumo de energía mediante la provisión de un modo de espera mientras que mantiene precisa la temporización del sistema.
Se conoce, de los teléfonos móviles de Pacific Digital Cellular, cortar la alimentación de un oscilador de cristal de alta frecuencia y usar un segundo oscilador que funciona a una frecuencia inferior y consume menos energía, durante un modo de espera. En el sistema de PDC, sin embargo, la velocidad de transmisión de símbolos es 21 ks/s, que es significativamente inferior a los 270,833 ks/s del sistema de GSM. Como resultado, los requisitos de temporización del sistema de PDC son significativamente menos precisos que los requisitos de temporización del sistema de GSM y de otros sistemas, y no hay ninguna necesidad de un oscilador preciso de baja frecuencia en el sistema de PDC. Por tanto, el método de reducción de energía en el sistema de PDC no es adecuado para el sistema de GSM ni para otros sistemas de velocidad de transmisión de bits relativamente alta con requisitos de temporización relativamente rigurosos.
El documento EP0726508 describe la repetición de la calibración de un despertador que se usa durante el modo de espera, mientras el reloj del sistema está desactivado. Durante el modo de espera, el reloj de tiempo real está desactivado y se utiliza un reloj de baja frecuencia. El despertador puede volver a ser calibrado continuamente en cada ciclo haciéndolo hasta el punto en que los contadores del sistema están fuera de fase con señales de temporización externas procedentes de una estación de base.
El documento WO 95/10141 describe el uso de un oscilador de baja frecuencia durante un periodo de sueño que está adaptado dependiendo de la precisión de temporización del periodo de sueño anterior.
El documento EP0579978 describe el funcionamiento intermitente de un bucle de bloqueo de fase para ahorrar energía en un sintetizador de frecuencias de un sistema de TDMA. Un circuito de control de bucle cerrado controla el interruptor del bucle según el funcionamiento intermitente del bucle de bloqueo de fase y el circuito de control de voltaje para controlar la aplicación de un voltaje controlado groseramente al oscilador controlado por voltaje para la conmutación de canales en una trama de comunicaciones.
Compendio de la invención
Según un primer aspecto de la presente invención, se proporciona un método para reducir el consumo de energía en un dispositivo de telecomunicaciones, que comprende las operaciones de: cortar la alimentación de un primer reloj del sistema contenido en el dispositivo de telecomunicaciones durante un periodo de tiempo predeterminado; y alimentar un segundo reloj del sistema contenido en el dispositivo de telecomunicaciones durante el periodo de tiempo predeterminado, consumiendo el segundo reloj del sistema menos corriente que el primer reloj del sistema, e incluyendo el segundo reloj del sistema medios de sincronización para sincronizar sustancialmente el segundo reloj del sistema con el primer reloj del sistema durante el periodo de tiempo predeterminado, en el que los medios de sincronización incluyen contadores primero y segundo para llevar la cuenta de los relojes primero y segundo, respectivamente, del sistema, un sistema de circuitos lógicos para sincronizar sustancialmente el segundo reloj del sistema con el primer reloj del sistema, y un bucle de realimentación conectado entre una salida del sistema de circuitos lógicos y una entrada al segundo reloj del sistema para ajustar la frecuencia del segundo reloj del
sistema.
Según un segundo aspecto de la presente invención, se proporciona un método para reducir el consumo de energía de un dispositivo de telecomunicaciones, que comprende las operaciones de:
cortar la alimentación de un primer reloj del sistema contenido en el dispositivo de telecomunicaciones durante un periodo predeterminado de tiempo; y alimentar un segundo reloj del sistema contenido en el dispositivo de telecomunicaciones durante el periodo de tiempo predeterminado, consumiendo el segundo reloj del sistema menos corriente que el primer reloj del sistema, e incluyendo el segundo reloj del sistema medios de sincronización para sincronizar sustancialmente el segundo reloj del sistema con el primer reloj del sistema durante el periodo de tiempo predeterminado, en el que los medios de sincronización incluyen contadores primero y segundo para llevar la cuenta de los relojes primero y segundo, respectivamente, del sistema, un detector de fase para detectar la diferencia de fase entre las salidas de los contadores primero y segundo, una bomba de carga para convertir la diferencia de fase en impulsos de carga y suministrar los impulsos de carga al segundo reloj del sistema, y un modulador conectado entre una salida del primer contador y una entrada del primer contador, controlando el modulador, digitalmente, una relación de división del primer contador.
Según otro aspecto de la presente invención, se proporciona un circuito de sincronización de un dispositivo de telecomunicaciones, que comprende: un primer reloj del sistema que funciona con un primer nivel de energía; y un segundo reloj del sistema que funciona con un segundo nivel de energía, menor que el primer nivel de energía; incluyendo el segundo reloj del sistema medios de sincronización para sincronizar sustancialmente el segundo reloj del sistema con el primer reloj del sistema durante un periodo de tiempo predeterminado en el que al primer reloj del sistema se le corta la alimentación, en el que los medios de sincronización incluyen contadores primero y segundo para llevar la cuenta de los relojes primero y segundo, respectivamente, del sistema, un sistema de circuitos lógicos para sincronizar sustancialmente el segundo reloj del sistema con el primer reloj del sistema, y un bucle de realimentación conectado entre una salida del sistema de circuitos lógicos y una entrada al segundo reloj del sistema para ajustar la frecuencia del segundo reloj del sistema.
Según todavía otro aspecto de la presente invención, se proporciona un circuito de sincronización de un dispositivo de telecomunicaciones, que comprende: un primer reloj del sistema que funciona con un primer nivel de energía; y un segundo reloj del sistema que funciona con un segundo nivel de energía menor que el primer nivel de energía, incluyendo el segundo reloj del sistema medios de sincronización para sincronizar sustancialmente el segundo reloj del sistema con el primer reloj del sistema durante un periodo predeterminado de tiempo en el que se corta la alimentación del primer reloj del sistema, en el que los medios de sincronización incluyen contadores primero y segundo para llevar la cuenta de los relojes primero y segundo, respectivamente, del sistema, un detector de fase para detectar la diferencia de fase entre las salidas de los contadores primero y segundo, una bomba de carga para convertir la diferencia de fase en impulsos de carga y suministrar los impulsos de carga al segundo reloj del sistema, y un modulador conectado entre una salida del primer contador y una entrada del primer contador, controlando el modulador, digitalmente, una relación de división del primer contador.
Según las realizaciones ilustrativas de la presente invención, un circuito para reducir el consumo de energía en un dispositivo de comunicaciones incluye un oscilador de reloj de tiempo real (RTC) de baja energía, de baja frecuencia, y medios de sincronización para sincronizar el oscilador de RTC con un reloj maestro de energía y frecuencia relativamente mayores. Durante el modo de espera o de reposo, se corta la alimentación del reloj maestro de alta frecuencia, y la temporización del sistema es mantenida mediante el reloj de frecuencia menor. Según diversas realizaciones, los medios de sincronización pueden ser incorporados en la práctica mediante un circuito de corrección en tiempo real en bucle abierto, un circuito digital de corrección en tiempo real de bucle cerrado, un circuito de corrección de bucle de bloqueo de fase (PLL), un circuito de PLL de N valores fraccionales u otros medios equivalentes.
El método y el aparato de la presente invención permiten que un dispositivo de comunicaciones sea hecho funcionar en un modo de funcionamiento de baja energía, en espera, mientras que, sin embargo, mantiene precisa la temporización del sistema. La presente invención es particularmente útil en el sistema de GSM o en otros sistemas de comunicaciones entre móviles que tienen requisitos de temporización relativamente precisos.
Breve descripción de los dibujos
Una comprensión más completa de la presente invención puede obtenerse con la lectura de la siguiente Descripción detallada de las realizaciones preferidas junto con los dibujos adjuntos, en los que los mismos signos de referencia indican los mismos elementos, y en los que:
la figura 1 es un diagrama de bloques de un circuito de reducción de energía que usa circuitos digitales de corrección de temporización de bucle abierto y de bucle cerrado según una realización de la presente invención;
la figura 2 es un diagrama de bloques de un circuito de reducción de energía que usa un circuito de corrección de temporización de bucle bloqueado en fase según otra realización de la presente invención;
la figura 3 es un diagrama de bloques de un circuito de reducción de energía que usa un modulador de sigma-delta según una realización alternativa de la presente invención; y
la figura 4 es un diagrama de bloques de un circuito de reducción de energía que usa un circuito de corrección de temporización de bucle bloqueado en fase de N valores fraccionales según todavía otra realización de la presente invención.
Descripción detallada de las realizaciones preferidas
Según la presente invención, un dispositivo de comunicaciones que funciona en un sistema que tiene una velocidad de transmisión de datos relativamente elevada o que tiene unos requisitos de temporización relativamente estrictos (por ejemplo, un sistema de telecomunicaciones entre móviles según la norma de GSM) incluye un sistema de circuitos que permite que el dispositivo funcione en dos modos: un modo de funcionamiento normal y un modo de funcionamiento en espera. En el modo de funcionamiento en espera, al menos una parte de los elementos del dispositivo están alimentados solamente durante ciertos intervalos especificados. Un reloj de espera, independiente de un reloj de referencia, está previsto para mantener precisa la temporización y asegurar que los elementos apropiados son alimentados durante los intervalos correctos. El reloj de espera funciona a una frecuencia menor que el reloj de referencia, y proporciona menos corriente que el reloj de referencia. La presente invención incluye medios de sincronización para sincronizar el reloj de espera al reloj de referencia, de modo que se alcanza una precisión de reloj relativamente alta (por ejemplo, 1 ppm) a partir de un reloj que tiene una precisión relativamente baja (por ejemplo,
10-20 ppm).
Haciendo referencia, ahora, a la figura 1, en ella se muestra una primera realización de la invención en la que se usa un circuito de corrección de temporización en bucle abierto para sincronizar el reloj de espera (RTC) 10 con el reloj de referencia 12. Según esta realización, la frecuencia del oscilador 10 del RTC es medida con precisión y, luego, la temporización del sistema es corregida o ajustada en consecuencia. Al conocer la frecuencia exacta del reloj de RTC 10, es posible usar la señal de RTC como reloj del sistema durante el tiempo de espera, sin ocupación, manteniendo, de ese modo, la sincronización del sistema mientras que el VCXO 12 preciso está desconectado. Como se muestra en la figura 1, los contadores primero y segundo 14 y 16 están conectados para recibir las salidas de RTC 10 y del VCXO 12, respectivamente. El sistema de circuitos lógicos 18 recibe las salidas de los contadores y genera, basándose en las salidas de los contadores durante un intervalo predeterminado, una señal de RTC perfeccionada. El intervalo predeterminado se elige basándose en la frecuencia del VCXO 12, y es, preferiblemente, lo bastante largo para lograr un nivel deseado de precisión.
Alternativamente, la frecuencia del RTC puede ser ajustada para sincronizar el RTC al reloj de referencia 12. Este ajuste puede llevarse a la práctica mediante un bucle cerrado digital que bloquea la frecuencia del RTC 10 a la más precisa del VCXO 12, como se muestra mediante la línea de trazos de la figura 1.
El circuito de bucle cerrado incluye el RTC 10, el VCXO 12, los contadores 14 y 16, el circuito lógico 18 y medios para controlar la frecuencia de RTC 10, que pueden ser incorporados, en la práctica, mediante un conversor 20 de D/A conectado en un bucle de realimentación entre una salida del circuito lógico 18 y una entrada al reloj de RTC 10.
El método de bucle cerrado requiere un tiempo de corrección relativamente largo para alcanzar un nivel deseable de precisión. El valor de compensación es, preferiblemente, actualizado frecuentemente cuando el dispositivo de comunicaciones es encendido por primera vez, debido al propio calentamiento del dispositivo al encenderlo. Después de un breve periodo de funcionamiento sostenido, la actualización del valor de compensación puede realizarse con menos frecuencia.
El método de bucle cerrado consigue, ventajosamente, un reloj RTC muy preciso (idealmente, de la misma precisión que el VCXO). Pueden usarse cristales de coste relativamente bajo (por ejemplo, que tengan una precisión de 20 ppm a 32,768 kHz) para los osciladores. Las características de temperatura de funcionamiento del cristal de RTC sólo necesitan estar dentro del margen de sintonización del control de frecuencia del RTC.
Una realización alternativa, que reduce el tiempo de corrección de frecuencia del RTC, incluye el uso de un bucle de bloqueo de fase (PLL). Mientras el uso de un PLL es bien conocido en teléfonos móviles para bloquear osciladores de frecuencia relativamente alta (1 GHz) a un VCXO de frecuencia inferior precisa (13 MHz), la presente invención usa un PLL para bloquear un oscilador 10 de frecuencia relativamente baja a un VCXO 12 de frecuencia precisa, más elevada. Se apreciará que el tiempo de bloqueo de un PLL es función de la frecuencia de corte del filtro del bucle (suponiendo que la frecuencia de comparación es suficientemente elevada), como se describe más abajo. Aunque una frecuencia de corte más elevada introduce más ruido, el ruido aumentado no afecta significativamente al RTC 10 en esta ejecución práctica.
El PLL bloquea el RTC 10, con el VCXO 12 preciso cuando el VCXO es alimentado, y mantiene este valor en el RTC 10 cuando se corta la alimentación del VCXO 12.
Una ejecución práctica ilustrativa de esta realización se muestra en la figura 2. El circuito de la figura 2 incluye un detector de fase 22 que proporciona una salida digital a una bomba de carga 24. La bomba de carga 24 provee una salida de alta impedancia de impulsos de carga hacia arriba o hacia abajo al filtro 26 del bucle. La precisión de los impulsos de carga no es importante en esta ejecución práctica ya que no hay requisitos estrictos de ruido o de tiempo de bloqueo. La salida de la bomba de carga 24 es filtrada en un filtro de pasa-bajos 26 y realimentada al RTC 10 para controlar la frecuencia del reloj de menor energía.
Como se mencionó más arriba, hay una restricción que limita el tiempo de bloqueo del PLL, que es que la frecuencia de comparación debe ser suficientemente grande. La frecuencia de comparación f_{comparación} puede definirse como:
f_{comparación} = \frac{f_{VCXO}}{N} = \frac{f_{RTC}}{M}
en donde N y M son enteros.
La frecuencia de RTC es normalmente 32,768 kHz y en GSM la frecuencia VCXO, es típicamente, 13 MHz. Esto tiene como resultado una frecuencia de comparación máxima de 64 Hz. Típicamente en la anchura de banda del bucle del PLL tiene que ser 10 veces inferior, lo que significa una anchura de banda de bucle de 6 Hz y un tiempo de bloqueo de alrededor de medio segundo. Esto no es suficiente si, como en el sistema de GSM, se desea tener un tiempo de bloqueo menor de 20 ms y cortar la alimentación del VCXO durante 2 segundos para reducir el consumo de energía.
Para alcanzar una frecuencia de comparación más elevada (del orden de kHz), es deseable modificar la frecuencia de RTC, particularmente cuando la frecuencia del VCXO está predeterminada, como en el sistema de GSM. Una frecuencia de RTC de, por ejemplo, 40625 Hz permitirá que se lleve a la práctica con facilidad un PLL. El inconveniente de TAL ejecución práctica es que el cristal para esta frecuencia no es un cristal "estándar" y es, por lo tanto, más caro que el cristal estándar de 32768 Hz.
Según todavía otra realización, una frecuencia de comparación más elevada puede alcanzarse utilizando un PLL de N valores fraccionales. El PLL de N valores fraccionales trabaja cambiando los valores de contador por una de las frecuencias entre N y N+1, creando, de ese modo, una nueva frecuencia que es una fracción de la otra frecuencia original.
Como ejemplo, supongamos que el RTC es de 32768 Hz y el VCXO es de 13 MHz. La frecuencia de comparación es, preferiblemente, mayor de 2 kHz. Se elige 2.048 Hz por tanteo, ya que es 3.268/16 y es fácil de conseguir. Entonces, la relación de división para el VCXO es
N = \frac{13\ MHz}{2048} = 6347.65625 = 6347 + \frac{21}{32}
Esto significa que para bloquear el PLL, se usa una relación de división N (6347) para 11 periodos y, luego, la relación de división N+1 (6348) se usa para 21 periodos. Así, hay otro periodo más largo para bloquear completamente el PLL de N valores fraccionales. Este periodo es 2048 Hz/32 = 64 Hz, que es el mismo periodo que antes. Se apreciará que una modulación de 64 Hz del RTC puede ser evitada en realizaciones alternativas.
La solución más sencilla es proporcionar una anchura de banda de bucle relativamente baja (por ejemplo, de 6 Hz), de manera que el RTC no pueda seguir la modulación de 64 Hz. Esto, sin embargo, eliminará la ventaja de la velocidad sobre la frecuencia de comparación más elevada del PLL de N valores fraccionales.
Otra solución es alimentar una corriente de compensación en el bucle que compense el error del detector de fase. Tal solución puede ser incorporada en la práctica proporcionando un sistema adicional de circuitos analógicos de bomba de carga emparejado con la bomba de carga del detector de fase.
Otra solución se muestra en la figura 3, e incluye un modulador de sigma delta digital 28 para controlar digitalmente la relación de división del contador para generar la relación de 21/32. Esto no requiere circuitería analógica adicional y aumenta la frecuencia de ruido de modulación.
Una solución adicional se muestra en la figura 4, que incluye un modulador 30 de módulo-e, y que genera una frecuencia que está próxima, pero no es igual, a la frecuencia de RTC correcta. A modo de ejemplo:
N = \frac{13\ MHz}{2048} = 6347 + \frac{21}{32} = 6347 + \frac{2}{3}
f_{RTC} = \frac{13\ MHz}{6347 + \frac{2}{3}}\ x\ 16 = 32767.946\ Hz
De esta manera, la frecuencia del RTC no será exactamente 32768 Hz sino ligeramente inferior (1,6 ppm inferior). Esta pequeña diferencia no puede ser advertida por el reloj de tiempo real 10 y es tan pequeña que la sincronización del sistema puede mantenerse sin dificultad. Esta ejecución práctica consigue una ventaja significativa, ya que el periodo de N valores fraccionales es 2048/3 = 683 Hz y está fuera de la anchura de banda del bucle. La realización de la figura 4 proporciona un PLL muy sencillo con un tiempo de bloqueo rápido (<20 ms). Toda la modulación del periodo de N valores fraccionales puede realizarse fuera del bucle, y no se necesita ninguna compensación normal de N valores fraccionales dentro del bucle.
La presente invención hace posible cortar la alimentación del VCXO, relativamente preciso pero que consume energía, cuando no es necesario y mantener todavía la sincronización del sistema utilizando un reloj de baja energía, de baja frecuencia, con medios de sincronización para aumentar la precisión del reloj de baja energía.
Mientras que la descripción anterior ha incluido muchos detalles y especificaciones, se entiende que estos son meramente ilustrativos y no se deben interpretar como limitaciones de la invención. Para aquellos con conocimientos ordinarios de la técnica serán fácilmente evidentes numerosas modificaciones de los ejemplos descritos que no se alejen del alcance de la invención, según se define en las siguientes reivindicaciones.

Claims (12)

1. Un método para reducir el consumo de energía en un dispositivo de telecomunicaciones, que comprende las operaciones de:
cortar la alimentación de un primer reloj (12) del sistema contenido en el dispositivo de telecomunicaciones durante un periodo de tiempo predeterminado; y
alimentar un segundo reloj (10) del sistema contenido en el dispositivo de telecomunicaciones durante el periodo de tiempo predeterminado, consumiendo el segundo reloj (10) del sistema menos corriente que el primer reloj (12) del sistema, e incluyendo el segundo reloj (10) del sistema medios de sincronización para sincronizar sustancialmente el segundo reloj (10) del sistema con el primer reloj (12) del sistema durante el periodo de tiempo predeterminado,
incluyendo los medios de sincronización contadores primero y segundo (16, 14) para llevar la cuenta de los relojes del sistema primero y segundo (12, 10) respectivamente, caracterizado porque los medios de sincronización incluyen, además, un sistema de circuitos lógicos (18) para sincronizar sustancialmente el segundo reloj (10) del sistema con el primer reloj (12) del sistema, y un bucle de realimentación conectado entre una salida del sistema de circuitos lógicos (18) y una entrada del segundo reloj (10) del sistema para ajustar una frecuencia del segundo reloj (10) del sistema.
2. El método de la reivindicación 1, en el que el bucle de realimentación incluye un convertidor (20) de digital a analógico.
3. Un método para reducir el consumo de energía en un dispositivo de telecomunicaciones, que comprende las operaciones de:
cortar la alimentación de un primer reloj (12) del sistema contenido en el dispositivo de telecomunicaciones durante un periodo de tiempo predeterminado; y
alimentar un segundo reloj (10) del sistema contenido en el dispositivo de telecomunicaciones durante el periodo predeterminado de tiempo, consumiendo el segundo reloj (10) del sistema menos corriente que el primer reloj (12) del sistema, e incluyendo el segundo reloj (10) del sistema medios de sincronización para sincronizar sustancialmente el segundo reloj (10) de sistema con el primer reloj (12) de sistema durante el periodo predeterminado de tiempo,
incluyendo los medios de sincronización contadores primero y segundo (16, 14) para llevar la cuenta de los relojes del sistema primero y segundo (12, 10), respectivamente, caracterizado porque los medios de sincronización incluyen, además, un detector de fase (22) para detectar la diferencia de fase entre salidas de los contadores primero y segundo (16, 14), una bomba de carga (24) para convertir la diferencia de fase en impulsos de carga y para suministrar los impulsos de carga al segundo reloj (10) del sistema, y un modulador (28) conectado entre una salida del primer contador (16) y una entrada del primer contador (16), controlando el modulador (28), digitalmente, una relación de división del primer contador (16).
4. El método de la reivindicación 3, en el que los medios de sincronización incluyen, además, un filtro (26) de pasa-bajos para filtrar los impulsos de carga antes de ser suministrados al segundo reloj (10) del sistema.
5. El método de la reivindicación 3, en el que el modulador (28) es un modulador de sigma delta que recibe información de control desde una fuente externa.
6. El método de la reivindicación 3, en el que el modulador (28) no recibe ninguna información de control externa.
7. Un circuito de sincronización de un dispositivo de telecomunicaciones, que comprende:
un primer reloj (12) del sistema que funciona a un primer nivel de energía; y
un segundo reloj (10) del sistema que funciona a un segundo nivel de energía inferior al primer nivel de energía, incluyendo el segundo reloj (10) del sistema medios de sincronización para sincronizar, sustancialmente, el segundo reloj (10) del sistema con el primer reloj (12) del sistema durante un periodo de tiempo predeterminado en el que el primer reloj (12) del sistema tiene cortada la alimentación,
incluyendo los medios de sincronización contadores primero y segundo (16, 14) para llevar la cuenta de los relojes del sistema primero y segundo (12, 10), respectivamente, caracterizado porque los medios de sincronización incluyen un sistema de circuitos lógicos (18) para sincronizar sustancialmente el segundo reloj (10) del sistema con el primer reloj (12) de sistema, y un bucle de realimentación conectado entre una salida del circuito lógico (18) y una entrada al segundo reloj (10) del sistema para ajustar una frecuencia al segundo reloj (10) del sistema.
8. El circuito de la reivindicación 7, en el que el bucle de realimentación incluye un convertidor (20) de digital a analógico.
9. Un circuito de sincronización de un dispositivo de telecomunicaciones, que comprende:
un primer reloj (12) del sistema que funciona a un primer nivel de energía; y
un segundo reloj (10) del sistema que funciona a un segundo nivel de energía inferior al primer nivel de energía, incluyendo el segundo reloj (10) del sistema medios de sincronización para sincronizar, sustancialmente, el segundo reloj (10) del sistema con el primer reloj (12) del sistema durante un periodo de tiempo predeterminado en el que el primer reloj (12) del sistema tiene cortada la alimentación,
incluyendo los medios de sincronización un primero y un segundo contadores (16, 14) para llevar la cuenta de los relojes del sistema primero y segundo (12, 10), respectivamente, caracterizado porque los medios de sincronización incluyen un detector de fase (22) para detectar la diferencia de fase entre salidas entre los contadores primero y segundo (16, 14), una bomba de carga (24) para convertir la diferencia de fase en impulsos de carga y suministrar los impulsos de carga al segundo reloj (10) del sistema, y un modulador (28) conectado entre una salida del primer contador (16) y una entrada al primer contador (16), controlando el modulador (28), digitalmente, una relación de división del primer contador (16).
10. El circuito de la reivindicación 9, en el que los medios de sincronización incluyen, además, un filtro (26) de pasa-bajos para filtrar los impulsos de carga antes de ser suministrados al segundo reloj (10) del sistema.
11. El circuito de la reivindicación 9, en el que el modulador (28) es un modulador de sigma delta que recibe información de control desde una fuente exterior.
12. El circuito de la reivindicación 9, en el que el modulador (28) no recibe información de control externa.
ES97912594T 1996-11-07 1997-10-23 Metodo y aparato para reducir la corriente en modo de espera en equipos de comunicaciones. Expired - Lifetime ES2281096T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/747,010 US5943613A (en) 1996-11-07 1996-11-07 Method and apparatus for reducing standby current in communications equipment
US747010 1996-11-07

Publications (1)

Publication Number Publication Date
ES2281096T3 true ES2281096T3 (es) 2007-09-16

Family

ID=25003302

Family Applications (1)

Application Number Title Priority Date Filing Date
ES97912594T Expired - Lifetime ES2281096T3 (es) 1996-11-07 1997-10-23 Metodo y aparato para reducir la corriente en modo de espera en equipos de comunicaciones.

Country Status (12)

Country Link
US (1) US5943613A (es)
EP (1) EP0937338B1 (es)
JP (1) JP3958371B2 (es)
KR (1) KR100465956B1 (es)
CN (1) CN1104098C (es)
AU (1) AU729665B2 (es)
BR (1) BR9712756A (es)
DE (1) DE69737454T2 (es)
EE (1) EE9900183A (es)
ES (1) ES2281096T3 (es)
MY (1) MY122368A (es)
WO (1) WO1998020620A1 (es)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2984614B2 (ja) * 1997-01-24 1999-11-29 日本電気アイシーマイコンシステム株式会社 移動体通信装置の間欠受信方式
US6016312A (en) * 1997-02-28 2000-01-18 Motorola, Inc. Radiotelephone and method for clock calibration for slotted paging mode in a CDMA radiotelephone system
US6047169A (en) * 1997-06-06 2000-04-04 Ericsson Inc. Radio communications device with reference-compensated power down control and methods of operating thereof
US5831485A (en) * 1997-09-04 1998-11-03 Tektronix, Inc. Method and apparatus for producing a temperature stable frequency using two oscillators
US6788924B1 (en) * 1997-12-12 2004-09-07 Thomson Licensing S.A. Power saving protocol for TDMA multi-line wireless telephone handsets
EP0932112A1 (fr) * 1998-01-20 1999-07-28 Koninklijke Philips Electronics N.V. Lecteur de carte à puce muni d'un commutateur d'horloge
JP3555435B2 (ja) 1998-03-31 2004-08-18 株式会社日立製作所 移動通信端末
US6473607B1 (en) * 1998-06-01 2002-10-29 Broadcom Corporation Communication device with a self-calibrating sleep timer
EP1104556B1 (de) * 1998-08-14 2002-11-13 Siemens Aktiengesellschaft Verfahren und anordnung zur taktversorgung prozessorgesteuerter geräte
US7236810B1 (en) * 1998-09-30 2007-06-26 Skyworks Solutions, Inc. Using a low frequency timer to restore timing to a high frequency timer
US6124764A (en) * 1999-01-22 2000-09-26 Telefonaktiebolaget Lm Ericsson Stable low-power oscillator
JP3560489B2 (ja) * 1999-02-04 2004-09-02 埼玉日本電気株式会社 効率的に電源供給を制御する通信装置、制御方法、及び記録媒体
JP2000244351A (ja) * 1999-02-19 2000-09-08 Fujitsu Ltd 受信制御装置及びその方法
WO2001011780A1 (en) * 1999-08-11 2001-02-15 Newport Communications, Inc. Cmos lock detect with double protection
US6760394B1 (en) 1999-08-11 2004-07-06 Broadcom Corporation CMOS lock detect with double protection
JP3604982B2 (ja) * 1999-12-21 2004-12-22 Ｎｅｃマイクロシステム株式会社 リモートコントロール制御方法および装置
US6629256B1 (en) 2000-04-04 2003-09-30 Texas Instruments Incorporated Apparatus for and method of generating a clock from an available clock of arbitrary frequency
DE10029421C2 (de) * 2000-06-15 2002-07-11 Infineon Technologies Ag Kalibriervorrichtung und -verfahren für die Taktgenerierung auf einem integrierten Schaltkreis
EP1168634B1 (fr) * 2000-06-28 2007-06-13 STMicroelectronics N.V. Procédé de réduction de la consommation électrique d'un téléphone mobile cellulaire
ATE450931T1 (de) * 2000-06-30 2009-12-15 Texas Instruments Inc Verfahren zur synchronisationserhaltung eines mobilen terminals während inaktiver kommunikationsperiode
JP2002164841A (ja) * 2000-11-29 2002-06-07 Nec Corp 携帯電話の制御装置及び制御方法
DE60005030T2 (de) * 2000-12-07 2004-04-01 Motorola, Inc., Schaumburg Multimode Funkkommunikationsgerät mit gemeinsamen Referenzoszillator
KR100360665B1 (ko) * 2000-12-08 2002-11-13 엘지이노텍 주식회사 헬멧 마운티드 사이트의 전력제어장치
EP2276185A3 (en) * 2001-03-12 2012-07-25 Skyworks Solutions, Inc. Method and Apparatus for Spread Spectrum Radio Signal Recovery in Wideband Spread Spectrum Communication Systems
US6779010B2 (en) 2001-06-12 2004-08-17 Rf Micro Devices, Inc. Accumulator with programmable full-scale range
US7003049B2 (en) * 2001-06-12 2006-02-21 Rf Micro Devices, Inc. Fractional-N digital modulation with analog IQ interface
US6448831B1 (en) 2001-06-12 2002-09-10 Rf Micro Devices, Inc. True single-phase flip-flop
US6693468B2 (en) 2001-06-12 2004-02-17 Rf Micro Devices, Inc. Fractional-N synthesizer with improved noise performance
US6385276B1 (en) 2001-06-12 2002-05-07 Rf Micro Devices, Inc. Dual-modulus prescaler
US7292832B2 (en) * 2001-09-17 2007-11-06 Analog Device, Inc. Timing and frequency control method and circuit for digital wireless telephone system terminals
KR100396785B1 (ko) * 2001-10-19 2003-09-02 엘지전자 주식회사 Ｇｓｍ단말기의 시간오차 보상장치 및 방법
EP1313220A1 (en) * 2001-11-19 2003-05-21 Motorola, Inc. Apparatus for generating multiple clock signals of different frequency characteristics
US7197341B2 (en) * 2003-12-22 2007-03-27 Interdigital Technology Corporation Precise sleep timer using a low-cost and low-accuracy clock
US7200379B2 (en) * 2004-03-26 2007-04-03 Broadcom Corporation Low-power mode clock management for wireless communication devices
US7190962B2 (en) * 2004-04-01 2007-03-13 Qualcomm Incorporated Networked wireless communications device programmed to identify and eliminate probable multipath errors to enhance accuracy in correcting sleep clock for thermally induced errors
US20050221870A1 (en) * 2004-04-06 2005-10-06 Integration Associates Inc. Method and circuit for determining a slow clock calibration factor
FR2870405B1 (fr) * 2004-05-11 2006-07-28 Sagem Procede de commutation de mode d'un oscillateur et dispositif oscillateur correspondant.
KR100705571B1 (ko) * 2005-01-03 2007-04-10 삼성전자주식회사 휴면 상태를 지원하는 프로세서의 소프트웨어 시간 보상 장치 및 그 방법
US7890787B2 (en) * 2005-06-17 2011-02-15 Analog Devices, Inc. Microprocessor programmable clock calibration system and method
US7680071B2 (en) * 2005-09-16 2010-03-16 Interdigital Technology Corporation Method and apparatus for managing power during a discontinuous reception mode
US7899488B2 (en) * 2006-07-31 2011-03-01 Motorola Mobility, Inc. Method and apparatus for extending network discovery range
JP4576461B2 (ja) * 2007-01-30 2010-11-10 京セラ株式会社 受信制御装置および受信制御方法
US8341443B2 (en) * 2007-05-11 2012-12-25 Freescale Semiconductor, Inc. System and method for secure real time clocks
CN101646986B (zh) * 2007-05-15 2013-10-23 克罗诺洛吉克有限公司 基于usb的同步和定时系统
EP2333954B1 (en) * 2009-11-25 2015-07-22 ST-Ericsson SA Clock recovery in a battery powered device
US8604888B2 (en) * 2009-12-23 2013-12-10 Sand 9, Inc. Oscillators having arbitrary frequencies and related systems and methods
US8781428B2 (en) * 2010-03-02 2014-07-15 Silicon Laboratories Inc. Frequency synthesizer
US8693679B1 (en) * 2010-07-22 2014-04-08 Adtran, Inc. Communications system and associated method for reducing power consumption of a telecommunications device
US8552804B1 (en) * 2011-09-30 2013-10-08 Integrated Device Technology Inc. Frequency synthesizers with dynamic calibration intervals
US9966986B1 (en) * 2016-12-23 2018-05-08 Mediatek Inc. Methods for controlling a frequency synthesizer circuit and a frequency-generating circuit utilizing the same
US10528076B2 (en) 2017-11-28 2020-01-07 Western Digital Technologies, Inc. Clock retiming circuit
FR3116679A1 (fr) * 2020-11-20 2022-05-27 STMicroelectronics (Grand Ouest) SAS Gestion d'un mode basse consommation

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5187471A (en) * 1988-06-24 1993-02-16 Kabushiki Kaisha Toshiba Radio telecommunication apparatus
CA2003428C (en) * 1989-11-21 1999-12-14 Thomas Atkin Denning Riley Frequency synthesizer
US5055802A (en) * 1990-04-30 1991-10-08 Motorola, Inc. Multiaccumulator sigma-delta fractional-n synthesis
US5070310A (en) * 1990-08-31 1991-12-03 Motorola, Inc. Multiple latched accumulator fractional N synthesis
JPH04331513A (ja) * 1991-05-07 1992-11-19 Matsushita Electric Ind Co Ltd 選択呼出受信装置
JPH0613898A (ja) * 1992-06-29 1994-01-21 Nec Corp 周波数シンセサイザ
US5331293A (en) * 1992-09-02 1994-07-19 Motorola, Inc. Compensated digital frequency synthesizer
FI95980C (fi) * 1992-09-04 1996-04-10 Nokia Mobile Phones Ltd Menetelmä ja kytkentäjärjestely ajan mittaamiseksi tarkasti epätarkalla kellolla
JPH084235B2 (ja) * 1993-03-31 1996-01-17 日本電気株式会社 周波数制御装置
US5428820A (en) * 1993-10-01 1995-06-27 Motorola Adaptive radio receiver controller method and apparatus
US5493700A (en) * 1993-10-29 1996-02-20 Motorola Automatic frequency control apparatus
US5511235A (en) * 1994-05-02 1996-04-23 Motorola, Inc. Apparatus for detecting a signaling channel during scanning including a controlled frequency converter circuit and a controlled filter bandwidth, and a method therefor
US5548250A (en) * 1995-01-05 1996-08-20 Cirrus Logic, Inc. Low power phase lock loop clocking circuit for battery powered systems
GB2297854B (en) * 1995-02-07 1999-04-07 Nokia Mobile Phones Ltd Real time clock

Also Published As

Publication number Publication date
EP0937338A1 (en) 1999-08-25
KR20000053126A (ko) 2000-08-25
DE69737454T2 (de) 2007-07-05
AU4972197A (en) 1998-05-29
EP0937338B1 (en) 2007-03-07
CN1242888A (zh) 2000-01-26
EE9900183A (et) 1999-12-15
MY122368A (en) 2006-04-29
JP2001503940A (ja) 2001-03-21
AU729665B2 (en) 2001-02-08
US5943613A (en) 1999-08-24
DE69737454D1 (de) 2007-04-19
JP3958371B2 (ja) 2007-08-15
BR9712756A (pt) 1999-10-19
KR100465956B1 (ko) 2005-01-13
CN1104098C (zh) 2003-03-26
WO1998020620A1 (en) 1998-05-14

Similar Documents

Publication Publication Date Title
ES2281096T3 (es) Metodo y aparato para reducir la corriente en modo de espera en equipos de comunicaciones.
CA2152180C (en) Phase locked loop synchronization circuit and method
US7579919B1 (en) Method and apparatus for compensating temperature changes in an oscillator-based frequency synthesizer
KR101669208B1 (ko) 무선 디바이스에 대한 시-분할 듀플렉스 모드에서의 주파수 합성기 아키텍쳐
US9240772B2 (en) Frequency synthesiser
JP5105688B2 (ja) 共通基準発振器を用いたマルチモード無線通信装置
ATE330362T1 (de) Phasenregelschleife mit phasenrotation
US20050042996A1 (en) Apparatus for generating multiple clock signals of different frequency characteristics
JP2007327958A (ja) 無線制御計時装置および無線制御計時装置回路用回路
US9628262B1 (en) Spur reduction in phase locked loops using reference clock dithering
KR0178619B1 (ko) 위상 고정 방식 주파수 합성기를 무선 주파수의 채널 간격에 따라 동작시키는 장치 및 방법
US6215363B1 (en) Low noise low power charge pump system for phase lock loop
US7292832B2 (en) Timing and frequency control method and circuit for digital wireless telephone system terminals
JPH0832507A (ja) 移動無線機
US6226537B1 (en) Portable radio device
KR20130049715A (ko) 전력 효율적인 멀티-모드 송수신기 합성기 구성들
ES2716472T3 (es) Linealizador de forma de onda
US8031010B1 (en) Ruggedized chip scale atomic clock
ES2269308T3 (es) Un ciclo de fase cerrada.
US6304147B1 (en) Method and circuit for reduced power consumption in a charge pump circuit
ES2357436T3 (es) Bucle de enganche de fase que regula la ganancia automáticamente.
ES2358808T3 (es) Procedimiento de conmutación de modo de un oscilador y dispositivo oscilador correspondiente.
JPH03265014A (ja) コンピュータシステム
Nenadovic et al. A low-power injection-locked VCO for an implantable MICS band transmitter with wireless frequency reference and tune-while-lock channel calibration
US8289096B2 (en) Wide band polar modulator