-
Die vorliegende Erfindung bezieht sich auf ein Verfahren zum
Schreiben von Daten in eine ferroelektrische Speicherzelle vom
Ein-Transistor-Typ.
-
Bekannte nicht flüchtige Speicher, welche ein
ferroelektrisches Material nutzen, weisen im Allgemeinen eine
Zwei-Element-Konstruktion pro Zelle auf, mit einem normalen
MOS-Transistor und einer ferroelektrischen Kapazität pro Zelle. Bei
derartigen Speichern tritt jedoch ein Nachteil auf, dass beim
Lesen gespeicherter Information die Information (Daten)
zerstört wird (Lesezerstörung). Im Gegensatz zum EEPROM, welcher
zwei Transistoren eines normalen MOSFET und eine Floating Gate
vom Typ FET pro Zelle nutzt, ist der bekannte Flash-Speicher
ein nicht flüchtiger Speicher vom Ein-Transistor-Typ, welcher
einen FET vom Floating-Gate-Typ pro Zelle nutzt. In den Fällen
jedoch, wo ein FET vom Floating-Gate-Typ genutzt wird, kann
das Schreiben von Daten nicht während der normalen
Betriebszeit des Computers ausgeführt werden, und mit dem Flash-
Speicher ist das Löschen für jede Zelle, d. h. für jedes Bit,
nicht möglich.
-
Obwohl der Flash-Speicher den obigen Nachteil hat, da es ein
Element pro Zelle gibt, ist der Flächenwirkungsgrad gut. Im
japanischen Patent Nr. IP 606 82 88 (Self Learning Type Sum of
Products Operation Circuit Element and Circuit) wird auch ein
nicht flüchtiger Speicher vom Ein-Transistor-Typ
veröffentlicht, in diesem Fall ein ferroelektrischer Speicher vom Ein-
Transistor-Typ, welcher später im Detail beschrieben wird. Der
wesentliche Unterschied zwischen diesem Speicher und dem
vorerwähnten ist der, dass, anstatt der Notwendigkeit beim FET
vom Floating-Gate-Typ, die Information jeder Zelle des Flash-
Speichers vor dem Schreiben zu löschen, der Löschvorgang für
den FET vom ferroelektrischen Typ nicht notwendig ist. D. h.,
es wird das Sättigungsphänomen in der Polarisation eines
ferroelektrischen Films genutzt, welches den Vorteil hat, dass
Probleme nicht auftreten, wie sie beim FET vom Floating-Gate-
Typ auftreten, wo eine überschüssige Ladung am Floating Gate
initiiert wird, und eine überschüssige Ladung herausgezogen
wird.
-
Der ferroelektrische Speicher vom Ein-Transistor-Typ
unterscheidet sich vom DRAM oder dem FRAM (ferroelektrischer RAM)
vom Kapazitätstyp, der hier untersucht wird, da die Kapazität
ein ferroelektrischer Speicher ist, den Nutzen einer hohen
Verdichtung besitzt, da eine Durchkontaktierung für
Verbindungen nicht notwendig ist. Folglich wird für diesen Speicher,
zusätzlich zu der nicht flüchtigen Charakteristik, erwartet,
zukünftig als eine Anordnung hoher Integration mit niedriger
Leistung Anklang zu finden.
-
Der obige ferroelektrische Speicher vom Ein-Transistor-Typ hat
einen Aufbau von drei Schichten, in welchem ein
ferroelektrischer Film zwischen Einkristall-Halbleiterstreifen und
streifenähnlich die Elektroden liegt, welche nahezu senkrecht zu
den (Grund-)Halbleiterstreifen liegen, leitend verbindet. Wenn
eine Schreibspannung von einem peripheren Schaltkreis an eine
ausgewählte Zelle des Speichers angelegt wird, greift der
Einfluss der Schreibspannung auch auf die anderen Zellen entlang
der oberen und unteren Streifen über, wodurch das Problem
einer großen wechselseitigen Interferenz auftritt, so dass die
gespeicherten Daten in den nicht ausgewählten Zellen während
des Schreibens invertiert werden.
-
Es ist das Ziel der vorliegenden Erfindung, ein Verfahren zum
Schreiben von Daten in einen ferroelektrischen Speicher vom
Ein-Transistor-Typ zu liefern, welcher die Vorteile der Nicht-
Flüchtigkeit, hoher Integrationsmöglichkeit und niedrigen
Leistungsverbrauchs bietet, wobei das Verfahren
Schreibinterferenzen zwischen den Zellen unterdrücken kann.
-
Entsprechend der Erfindung wird ein Verfahren zum Schreiben
von Daten in eine Speicheranordnung geliefert, welche eine
Matrix von Speicherzellen hat, welche durch eine Vielzahl von
pnp- oder npn-Halbleiterstrukturen gebildet wird, welche in
Spalten angeordnet sind, um Spaltenelektroden in einer ersten
Ebene zu bilden, eine Vielzahl von Leitern hat, welche als
Zeilenelektroden in einer zweiten Ebene angeordnet sind, und
einen ferroelektrischen Film in einer Zwischenebene, zwischen
den Halbleiterstrukturen und den Zeilenelektroden hat, so dass
Feldeffekttransistoren gebildet werden, dort wo die
Zeilenelektrode die Halbleiterstrukturen überdeckt, wobei jede
Speicherzelle einen solchen Transistor aufweist, dadurch
gekennzeichnet, dass das Verfahren zum Schreiben von Daten in eine
ausgewählte Zelle aufweist: In einem ersten Schritt, Anlegen
von zugehörigen Spannungen an die Zeilenelektrode und die
Spaltenelektrode, welche diejenigen der ausgewählten Zelle
sind, wobei die Spannungen so sind, dass sie an der
ausgewählten Zelle eine Potenzialdifferenz der Größe V und mit
vorbestimmten Vorzeichen zwischen der ersten Ebene und der zweiten
Ebene herstellen, und gleichzeitiges Anlegen weiterer
zugehöriger Spannungen an die anderen Zeilen- und Spaltenelektroden
derart, um an den anderen Zellen entlang der ausgewählten
Zeilen- und Spaltenelektroden eine Potenzialdifferenz der Größe
im Bereich von V/3 und mit vorbestimmtem Vorzeichen zu
erzeugen, und an den Zellen, welche nicht entlang der ausgewählten
Zeilen- und Spaltenelektroden sind, eine Potenzialdifferenz
der Größe im Bereich von V/3, aber von entgegengesetztem
Vorzeichen gegenüber dem vorbestimmten Vorzeichen, und in einem
zweiten Schritt, sofort auf den ersten Schritt folgend, an den
ausgewählten Zeilen- und Spaltenelektroden jeweils Spannungen
so anzulegen, dass an der ausgewählten Zelle eine
Potenzialdifferenz der Größe im Bereich von V/3 und mit umgekehrtem
Vorzeichen hergestellt wird, und gleichzeitiges Anlegen
jeweils weiterer Spannungen an den anderen Zeilen- und
Spaltenelektroden, um so an den anderen Zellen entlang der
ausgewählten Zeilen- und Spaltenelektroden eine Potenzialdifferenz im
Bereich von 0 und an den Zellen, welche nicht entlang der
ausgewählten Zeilen- und Spaltenelektroden sind, eine
Potenzialdifferenz der Größe im Bereich von V/3 und von vorbestimmten
Vorzeichen zu erzeugen.
-
Die Erfindung wird nun anhand eines Beispiels mit Bezug auf
die Zeichnungen beschrieben, in welchen:
-
Fig. 1A und 1B ist jeweils ein Querschnitt und eine
schematische Aufsicht auf die Struktur eines ferroelektrischen
Speichers vom Ein-Transistor-Typ, auf den das Verfahren der
vorliegenden Erfindung angewendet werden kann;
-
Fig. 2A und 2B sind Zeichnungen, um jeweils die erste und
zweite Vorgehensweise eines Verfahrens in Übereinstimmung mit
der Erfindung zu erklären;
-
Fig. 3 ist ein Graph, welcher die Polarisationswechsel eines
ferroelektrischen dünnen Filmes (SrBi&sub2;Ta&sub2;O&sub9;) für verschiedene
Pulsanwendungsverfahren darstellt;
-
Fig. 4 ist ein Graph, welcher die Hysteresecharakteristik von
Polarisation/Spannung des ferroelektrischen dünnen Filmes
(SrBi&sub2;Ta&sub2;O&sub9;), welcher in Fig. 3 verwendet wird, darstellt; und
-
Fig. 5 ist eine Zeichnung, welche einen äquivalenten
Schaltkreis für den ferroelektrischen Speicher vom Ein-Transistor-
Typ zeigt, an welchem das Verfahren, das nachfolgend
beschrieben wird, angewendet wird.
-
In den Fig. 1 bis 5 bedeuten die Referenznummer 1 ein
Isoliersubstrat, 2 eine Vielzahl von gegenseitig parallelen,
streifenähnlichen Einkristall-Halbleiterelementen aus dünnem Film
mit npn- oder pnp-Bereichen, 3 einen ferroelektrischen dünnen
Film und 4 eine Vielzahl von gegenseitig parallelen,
streifenähnlichen Leitungselektroden.
-
In Bezug auf die Fig. 1A und 1B hat ein ferroelektrischer
Speicher vom Ein-Transistor-Typ eine Vielzahl von Einkristall-
Halbleiterelementen aus dünnem Film, 2, welche eine npn-
Strukturfolge in transversaler Richtung haben. Die Elemente 2
werden in Spalten auf einem Isoliersubstrat 1 gebildet, z. B.
als ein Silicium-Einkristall-dünner Film in einer gegenseitig
parallelen Streifenformation. Ein ferroelektrischer dünner
Film 3 wird auf der Oberfläche dieser dünnen Filmelemente 2 so
abgelegt, um wenigstens die Halbleiterstreifenstruktur zu
überdecken. Außerdem wird eine Vielzahl von gegenseitig
parallelen, streifenähnlichen Leitungselektroden 4 (z. B.
Metallstreifen) auf der Oberfläche der obigen Struktur in einer
Richtung, welche wenigstens nahezu senkrecht zu den
Halbleiterfilmelementen 2 ist, abgelegt. Die Transistoren werden an
den Zwischenräumen der Halbleiterelemente 2 und den
Leitungselektroden 4 gebildet, wobei die n-Bereiche auf beiden Seiten
die Quell- und Drain-Bereiche bilden und die dazwischen
liegenden p-Bereiche die Kanäle der Transistoren bilden. Darüber
hinaus werden in jeder Spalte, welche durch die Elemente 2
gebildet werden, alle parallel verbunden (wie dies in Fig. 5
gezeigt wird), entsprechend der Quell- und Drain-Bereiche,
welche als Halbleiterstreifen verbunden werden. Jeder solcher
Transistor bildet eine Zelle des Speichers.
-
Die oben beschriebene Komponente wird als ferroelektrischer
Speicher vom Ein-Transistor-Typ bezeichnet und ist z. B. aus
dem japanischen Patent Nr. 7-31705 (Self Learning Type Sum of
Products Operation Circuit Element and Circuit) bekannt. Im
Aufbau dieser Komponente wird ein Feldeffekttransistor durch
den ferroelektrischen dünnen Film 3 als Gate-Isolator
gebildet. Wenn z. B. eine positive Spannung an eine Wortleitung
angelegt wird, d. h. an eine der streifenähnlichen
Leitungselektroden 4, welche die obere Schicht bildet, und eine negative
Spannung an ein streifenähnliches Siliciumelement 2 angelegt
wird oder, alternativ, Spannungen entsprechend der ersten
Vorgehensweise des Anspruchs 1, welcher nachfolgt, angelegt
werden, dann kann eine große Potenzialdifferenz nur an den
ferroelektrischen dünnen Film angelegt werden, welche an dem
Unterbrechungspunkt platziert ist. Von daher wird das selektive
Schreiben von Daten möglich. Dies ist der Fall, da, sogar wenn
die Potenzialdifferenz am ferroelektrischen dünnen Film
weggenommen wird, eine Ladung entsprechend der verbleibenden
Polarisation an der Halbleiteroberfläche bleibt, und von daher die
Daten in einem geschriebenen Zustand erhalten bleiben.
-
Wenn beim selektiven Schreiben eine positive Spannung V,
welche an der leitenden Zeilenelektrode 4 angelegt wird,
entsprechend den Daten 1 gemacht wird und eine umgekehrte Polarität
entsprechend den Daten 0 gemacht wird, dann wird das Schreiben
digitaler Daten möglich. Darüber hinaus wird beim Lesen der
Daten die leitende Zeilenelektrode 4 auf der Oberseite des
ferroelektrischen dünnen Films, welche der ausgewählten Zelle
des Speichers entspricht, zur Gate-Elektrode gemacht, eine
Spannung, welche relativ niedrig verglichen mit der Spannung V
ist, an die Gate-Elektrode angelegt, und eine Spannung von dem
peripheren Schaltkreis wird zwischen die Quelle und den Drain
des darunter liegenden npn-Halbleiterelements 2 gelegt. Wenn
der Drain-Strom, welcher zu dieser Zeit fließt, von dem
peripheren Schaltkreis gelesen wird, können die Daten von 0 oder 1
abhängig von deren Größe gelesen werden. Um solch einen
Lesevorgang auszuführen, kann der Transistoraufbau und die
Polarisation des ferroelektrischen Filmes justiert werden, so dass
zu der Zeit des Schreibens 0 die Schwellwertspannung für den
Transistor ausreichend hoch wird, während zur Zeit des
Schreibens 1 diese ausreichend niedrig wird.
-
Als Nächstes folgt eine Beschreibung einer ersten
Vorgehensweise und einer sofort darauf folgenden zweiten
Vorgehensweise, mit Bezug auf die Fig. 2A und 2B, zum effektiven
Kontrollieren der Interferenz zwischen den Zellen, wenn der oben
beschriebene ferroelektrische Speicher beschrieben wird.
-
Ein erstes Beispiel des Schreibens in einen nicht flüchtigen
Speicher entsprechend dem Verfahren der vorliegenden Erfindung
basiert auf der nachfolgenden Vorgehensweise. Eine Spannung V
wird an eine ausgewählte Wortleitung 4 angelegt, während
Spannungen V/3 an die nicht ausgewählten Wortleitungen 4 angelegt
werden. Darüber hinaus wird eine Spannung null an ein
ausgewählten Siliciumelement 2 angelegt, während Spannungen 2 V/3 an
nicht ausgewählte Siliciumelemente 2 angelegt werden. Als
Ergebnis, wie dies in Fig. 2(a) gezeigt wird, tritt eine
Potenzialdifferenz von V nur über den Gate-Isolator
(ferroelektrische Schicht) der ausgewählten Zelle auf, während die
Potenzialdifferenzen + oder -V/3 über den Gate-Isolatoren aller
anderen Zellen auftreten. Damit wird eine selektive
Polarisationssteuerung entsprechend dieses Unterschiedes möglich. Da mit
dem Schreiben der Information die Schwellwertspannung des FET
sich ändert, kann eine Gate-Spannung, welche zum Lesen
geeignet ist, angelegt werden, um die Anwesenheit eines Drain-
Stromes zu detektieren, und eine bereits geschriebene
Information geht nicht während der Lesezeit verloren. Das Obige deckt
die erste Vorgehensweise ab.
-
Wenn sofort nach dem Ausführen des Schreibens durch Anlegen
der Spannungen, wie dies in Fig. 2A gezeigt wird, Spannungen,
wie sie in Fig. 2B gezeigt werden, angelegt werden, dann
werden an den Zellen, welche nicht ausgewählt wurden, Spannungen
von +V/3 an die Zellen angelegt, welche den Spannungen -V/3
während der Schreibzeit ausgesetzt waren. Als Ergebnis kann
die gegenseitige Interferenz zwischen den Zellen während des
Schreibens signifikant reduziert werden. Das Obige deckt die
zweite Vorgehensweise ab.
-
Was hier beachtet werden sollte, ist, dass für die nicht
ausgewählten Zellen in der gleichen Leitung oder der gleichen
Spalte, wie die ausgewählte Zelle, V/3 als Spannungen in der
ersten Vorgehensweise in der Zeilenrichtung angelegt werden,
und in der zweiten Vorgehensweise Spannungen von null angelegt
werden, und von daher gibt es keine komplette Aufhebung. In
ähnlicher Weise werden in Spaltenrichtung bei der zweiten
Vorgehensweise Spannungen von null gegenüber den V/3-Spannungen
bei der ersten Vorgehensweise angelegt, und deshalb gibt es
wieder keine komplette Aufhebung. Jedoch ist die Anzahl der
relevanten Zellen in dem Fall, wo die Gesamtzellanzahl z. B.
500 · 500 ist, mit niedriger Wahrscheinlichkeit bei ungefähr
1/250 der gesamten Zellanzahl. Außerdem, wie dies aus den
experimentellen Ergebnissen, auf die weiter unten Bezug genommen
wird, hervorgeht, tritt die signifikante gegenseitige
Interferenz nur auf, wenn eine Zahl von Interferenzspannungspulsen
von -V/3 aufeinander folgend an den ferroelektrischen Film
nach Schreiben einer Spannung V angelegt wird. Wenn man
deshalb bedenkt, dass der Speicher eine Operation mit freiem
Zugriff ausführt, dann stellt dies insgesamt kein Problem dar.
-
In dem oben erwähnten Beispiel wird das Schreiben mit einer
positiven Spannung V durchgeführt. Jedoch kann auch eine
negative Spannung -V genutzt werden. In diesem Fall sind alle
Vorzeichen der Spannungen, welche in der ersten Vorgehensweise
und in der zweiten Vorgehensweise angewendet werden,
umgekehrt.
-
Eine experimentelle Bestätigung, dass die gegenseitige
Interferenz zwischen den Zellen zu der Zeit des Schreibens
beträchtlich
durch die erste und zweite Vorgehensweise reduziert
wird, wird in Fig. 3 dargestellt. Fig. 3 gibt die Messungen
des Polarisationswechsels eines ferroelektrischen dünnen
Filmes nach dem Auslösen des Schreibens durch Anlegen eines +V-
Pulses an eine experimentelle Probe wieder, welche nachfolgend
beschrieben wird, welche äquivalent zu einer Zelle des
ferroelektrischen Speichers ist. In Fig. 3 zeigt die
Horizontalachse die Anzahl der angelegten Pulse, während die Vertikalachse
den Betrag im Wechsel der Polarisationsladung zeigt (Pr/Pro;
wobei Pro der Anfangswert ist). Die hier benutzte Probe war
ein MFM-(Metall/ferroelektrisches/Filmmetall-)Kondensator, der
nachfolgend beschrieben wird. Die Kurve a in Fig. 3 steht für
den Fall, wo ein positiver Interferenzpuls (+V/3) nur angelegt
wird, die Kurve b steht für den Fall, bei dem ein positiver
Puls (+V/3) und abwechselnd ein negativer Puls (-V/3) angelegt
wird, während die Kurve c für den Fall steht, bei dem nur ein
negativer Puls (-V/3) angelegt wird. Mit dem oben
beschriebenen Schreibeverfahren mit Bezug auf die Fig. 2A und 2B
entsprach ein Großteil der Zellen den experimentellen Ergebnissen
dem Plot b aus Fig. 3. Demzufolge zeigen diese experimentellen
Ergebnisse, dass, wenn das oben beschriebene Schreibeverfahren
benutzt wird, wenn der ferroelektrische Gate-Isolator einer
ausgewählten Zelle mit Information beschrieben wird und wenn
diese Zelle nicht nachfolgend ausgewählt wird, dann sogar nach
Ausführen von 101º Schreiboperationen die anderen Zellen
ungefähr 80% der Polarisation der ausgewählten Zelle beibehalten.
Bedenkt man, dass die Unterscheidung zwischen 0 und 1 der
geschriebenen Daten unmöglich wird, wenn der Wert in der
vertikalen Achse in Fig. 3 50% wird, dann kann daraus geschlossen
werden, dass das vorliegende Schreibverfahren wirkungsvoll die
Interferenz zwischen den Zellen zur Zeit des Schreibens
unterdrückt.
-
Ein ungefähr 250 nm dicker SrBi&sub2;Ta&sub2;O&sub9;-Film wurde auf einem
Pt/Ti/SiO&sub2;/Si-Substrat aufgebracht, indem das Sol-Gel-Verfahren
genutzt wurde. Das Substrat war aus einem Stück
Siliciumkristall mit darauf gebildetem SiO&sub2;, und Platin auf
Titanelektroden auf der Oberseite dieser als untere Elektroden.
Platinelektroden von 200 um-Durchmesser wurden als obere
Elektroden benutzt, wobei die ferroelektrische Beschichtung des
SrBi&sub2;Ta&sub2;O&sub9; sowohl vor als auch nach dem Bilden der oberen
Platinelektroden einer Wärmebehandlung von 750ºC über 30 Minuten
hinweg ausgesetzt wurde. Fig. 4 zeigt die Charakteristik der
ferroelektrischen Hysteresekurve für den Film. Der
experimentelle Puls V, welcher an die Probe angelegt wurde, war
1,5 Volt. Entsprechend war V/3 0,5 Volt und die Pulsbereite
3 us.
-
Die Erfindung wurde oben mit Bezug auf eine Ausführungsform
beschrieben, sie ist aber nicht auf diese Ausführungsform
begrenzt, und es wird offensichtlich, dass verschiedene
Modifikationen und Abänderungen innerhalb des Umfangs der Ansprüche
möglich sind. Z. B. kann, während die oben beschriebene
Ausführungsform einen Silicium-Einkristall-dünnen Film als
Einkristall-Halbleiter-dünnen Film hat, Einkristall-dünne Filme
anderer Halbleiter, wie z. B. GaAs und InSb, auch benutzt werden.
Außerdem können auch für den ferroelektrischen Film andere
Filme als SrBi&sub2;Ta&sub2;O&sub9;, welche auch ferroelektrische
Charakteristika aufweisen, genutzt werden.
-
Wie aus oben gegebener Beschreibung klar wird, gestattet die
Anwendung der obigen Verfahren zum Schreiben von Daten in den
ferroelektrischen Speicher vom Ein-Transistor-Typ, die
Interferenz zwischen den Zellen zur Zeit des Schreibens effektiv zu
unterdrücken, wobei ein nicht flüchtiger Speicher hoher
Qualität mit hoher Integration und niedrigem Leistungsverbrauch
geboten wird.