DE69510288T2

DE69510288T2 - Herstellung elektronischer anordnungen mit dünnschicht-transistoren

Info

Publication number: DE69510288T2
Application number: DE69510288T
Authority: DE
Inventors: John Ayres; Nigel Young
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Tpo Hong Kong Holding Ltd Hongkong Hk
Priority date: 1994-04-07
Filing date: 1995-03-21
Publication date: 1999-12-16
Anticipated expiration: 2015-03-22
Also published as: KR100423382B1; KR960702949A; DE69510288D1; JPH08511380A; WO1995028001A2; US5618741A; EP0702852B1; JP4242926B2; WO1995028001A3; EP0702852A1; GB9406900D0

Description

Die vorliegende Erfindung bezieht sich auf Verfahren zur Herstellung einer elektronischen Anordnung, welche einen Dünnschicht-Feldeffekttransistor (im folgenden "TFT" genannt) aufweist, wobei der Transistor eine Feldentlastungszone vorsieht, welche eine geringere Dotierungskonzentration als dessen Drainzone aufweist und welche in einem Bereich lateraler Trennung zwischen der Kanalzone und der Drainzone ausgebildet ist. Die Erfindung bezieht sich ebenfalls auf elektronische Anordnungen, welche einen TFT dieser Art aufweisen. Die Anordnung kann zum Beispiel durch ein Flüssigkristalldisplay mit aktiver Matrix bzw. durch ein anderes Flachschirmdisplay oder eine andere elektronische Großflächenanordnung mit TFTs, zum Beispiel einen Dünnschichtdatenspeicher oder einen Bildsensor, dargestellt sein.
Zur Zeit besteht großes Interese an der Entwicklung von Dünnschichtschaltungen mit TFTs auf Glas und auf anderen kostengünstigen Isolatorsubstraten für elektronische Großflächenapplikationen. TFTs dieser Art, welche mit amorphen oder polykristallinen Halbleiterschichten hergestellt werden, können die Schaltelemente einer Zellenmatrix, zum Beispiel in einem Flachschirmdisplay, wie in der U.S. Patentschrift US-A-5 130 829 (Unsere Akte PHB 33646) beschrieben, deren kompletter Inhalt hier als Bezugsmaterial eingebracht wurde, bilden. Eine jüngste Entwicklung umfaßt die Herstellung und Integration von Schaltungen aus TFTs (oftmals unter Verwendung von polykristallinem Silicium), wie zum Beispiel integrierte Treiberschaltungen für eine solche Zellenmatrix. Leider treten Instabilitäten bei den Transistorkennlinien solcher TFTs, insbesondere den mit polykristallinem Silicium hergestellten, unter Verwendung von Niedertemperaturverfahren gebildeten, auf. Verschiedene Instabilitätsmechanismen rufen bei dem polykristallinen Silicium zum Beispiel die Erzeugung eines Vorspannungs-induzierten und Heißleiter-induzierten Zustandes sowie ein Trapping von Ladungsträgern hervor. Die Beeinträchtigung der Transistorkennlinien (zum Beispiel Leckstrom im Sperrzustand, Spannungsgrenzwert sowie Durchlaßstrom) kann die Verwendung solcher TFTs in Schaltungen dieser Art gravierend einschränken.
Die bekanntgemachte Europäische Patentanmeldung EP-A-0 520 560 (Unsere Akte PHB 33726) offenbart eine Möglichkeit zur Reduzierung solcher Instabilitäten von TFTs in einer elektronischen Anordnung. Der Dünnschicht-Feldeffekttransistor weist eine Kanalzone in einem ersten Bereich einer Halbleiterschicht zwischen einer Source- und einer Drainzone des Transistors auf; der Transistor sieht ein an die Kanalzone gekoppeltes Gate zur Regelung des Stromflusses entlang einer Strombahn zwischen der Source- und der Drainzone vor; und in der Strombahn ist in einem Bereich, in welchem die Kanalzone von der Drainzone lateral getrennt ist, eine Feldentspannungszone ausgebildet, welche eine geringere Dotierungskonzentration als die Drainzone aufweist. Der gesamte Inhalt der EP-A-0 520 560 ist hier als Bezugsmaterial eingebracht worden.
Bei dem in EP-A-0 520 560 offenbarten Herstellungsverfahren wird die Drainzone durch Aufbringen einer stark dotierten Halbleiterschicht auf einer Halbleiterzwischenschicht auf der Oberseite der Halbleiterschicht, welche die Kanalzone vorsieht, gebildet. Die Zwischenschicht ist mit einer geringeren leitfähigkeitsbestimmenden Dotierungskonzentration als die stark dotierte Schicht dotiert. Ein Teil der stark dotierten Schicht wird von der schwächer dotierten Zwischenschicht entfernt (über einem Bereich, welcher der Breite der Kanalzone und einer Länge von typischerweise mehr als 1 um entspricht), um die Drainzone von der Transistorkanalzone lateral zu trennen und somit eine Fläche der Zwischenschicht zu bilden, welche nicht von der Drainzone überdeckt wird. Diese nicht überdeckte Fläche der Zwischenschicht wird nicht durch das Gate moduliert und sieht die Feldentspannungszone vor. Die sich ergebende Bauelementstruktur hat sich in Bezug auf die Reduzierung der TFT-Instabilitäten äußerst bewährt.
Bei diesem bekannten Herstellungsverfahren ist jedoch zur Ermittlung des Endpunktes der beiden Ätzschritte, das heißt, wann das Abätzen der stark dotierten Drainzonenschicht von der schwächer dotierten Zwischenschicht und wann das Abätzen der schwächer dotierten Zwischenschicht von der Halbleiterschicht beendet wird, größte Sorgfalt erforderlich. Diese Endpunkte werden normalerweise festgelegt, indem jede Ätzbehandlung während einer zuvor errechneten Zeitdauer durchgeführt wird.
Es ist Aufgabe der vorliegenden Erfindung, ein einfacheres, leichter steuerbares Verfahren zur Herstellung eines TFTs mit einer Drain-Feldentspannungszone sowie ebenfalls eine Struktur einer TFT-Anordnung vorzusehen, welche eine Drain- Feldentspannungszone mit noch vorteilhafteren Kennlinien aufweist.
Nach einem ersten Aspekt der vorliegenden Erfindung wird ein Verfahren zur Herstellung einer elektronischen Anordnung mit einem Dünnschicht-Feldeffekttransistor vorgesehen, welcher eine Kanalzone in einem ersten Bereich einer Halbleiterschicht zwischen der Source- und der Drainzone des Transistors, ein an die Kanalzone gekoppeltes Gate zur Steuerung des Stromflusses entlang einer Strombahn zwischen der Source- und der Drainzone sowie eine Feldentspannungszone aufweist, welche eine geringere Dotierungskonzentration als die Drainzone vorsieht und welche in der Strombahn in einem Bereich ausgebildet ist, in welchem die Kanalzone von der Drainzone lateral getrennt ist, dadurch gekennzeichnet, daß ein zweiter Bereich der Halbleiterschicht für die Strombahn dort vorgesehen ist, wo die Kanalzone von der Drainzone lateral getrennt ist, und daß ein Unterdiffusionsdotierungsverfahren durch Erwärmen der Drainzone und des zweiten Bereiches mit Hilfe eines Energiestrahles in einem Umfang erfolgt, welcher ausreichend ist, um die Feldentspannungszone in diesem zweiten Bereich durch laterales Eindiffundieren einer Dotierungskonzentration der Drainzone in diesen zweiten Bereich der Halbleiterschicht entlang einer Länge, welche größer als die Stärke der Halbleiterschicht ist, auszubilden.
Ein vereinfachtes Herstellungsverfahren wird durch die Verwendung eines Laserstrahles (oder eines anderen Energiestrahles) erreicht, um durch laterales Eindiffundieren der Dotierungskonzentration der Drainzone in den zweiten Bereich der Halbleiterschicht die Feldentspannungszone vorzusehen. Diese Feldentspannungszone kann in einer besser steuerbaren Weise vorgesehen werden, ohne dabei während einer zuvor errechneten Zeitdauer zwei Ätzbehandlungen durchführen zu müssen. Des weiteren wird entlang der Feldentspannungszone durch diese laterale Diffusion in der Halbleiterschicht ein vorteilhaftes Dotierungsprofil erhalten. Somit steigt das lateral diffundierte Profil in der Nähe der Kanalzone entlang der Strombahn zu der Drainzone hin progressiv an, wodurch die Erzeugung von Starkfeldbereichen in dem Trennbereich zwischen der Kanalzone und der Drainzone verhindert wird. In Drainzonennähe kommt die lateral diffundierte Dotierungskonzentration in ihrer Stärke der hohen Dotierungskonzentration der Drainzone gleich, wodurch das Ansteigen des Drain-Serienwiderstandes, welches aus dem Einschluß der Feldentspannungszone resultiert, reduziert wird.
Somit wird nach einem weiteren Aspekt der vorliegenden Erfindung eine elektronische Anordnung vorgesehen, welche nach einem Verfahren gemäß der Erfindung hergestellt wird und dadurch gekennzeichnet ist, daß sich die Feldentspannungszone zu mindest entlang einem Teil eines zweiten Bereiches der Halbleiterschicht erstreckt, welcher die Kanalzone von der Drainzone lateral trennt, und daß die Dotierungskonzentration der Feldentspannungszone entlang der Strombahn in dem zweiten Bereich der Halbleiterschicht zu der Drainzone über eine Länge, welche größer als die Stärke der Halbleiterschicht ist, und in einer Weise, welche einem Diffusionsprofil von der Drainzone entspricht, progressiv zunimmt.
Zu erwähnen ist, daß es aus der U.S.-Patentschrift US-A-5 132 753 bekannt ist, eine graduierte, schwach dotierte Drainzone eines MOSFETs in dem gleichen Halbleiterkörper wie die Drainzone vorzusehen, um die MOSFET-Kanalzone von ihrer Drainzone lateral zu trennen. Diese schwach dotierte Drainzone weist ein ungleichmäßiges Dotierungsprofil auf, in welchem die Dotierung von dem Gate-Rand zu der Kontakt-/Drainzone hin graduell ansteigt. Dieses ungleichmäßige, graduierte Dotierungsprofil kann durch Implantation von Dotierungsionen erzeugt werden, wobei eine Implantationsmaske eine Perforationsdichte aufweist, welche mit dem Abstand vom Rand der Kanalzone zunimmt.
Bei Herstellung einer Anordnung mit einem Dünnschicht- Feldeffekttransistor durch ein Verfahren gemäß der vorliegenden Erfindung wird das graduierte Dotierungsprofil unter Anwendung eines Unterdiffusionsdotierungsverfahrens gebildet, in welchem die Drainzone und der zweite Bereich der Halbleiterschicht mit Hilfe eines Energiestrahles bis zu einem Grade erwärmt werden, welcher ausreichend ist, um die Dotierungskonzentration der Drainzone in diesen zweiten Bereich der Halbleiterschicht entlang einer Länge, welche größer als die Stärke der Halbleiterschicht ist, lateral einzudiffundieren. Die Drainzone und der zweite Bereich der Halbleiterschicht können auf verschiedene Arten definiert werden, um den ersten Bereich der Schicht (die Kanalzone) von der Drainzone lateral zu trennen. Die Dotierungskonzentration der Drainzone kann durch Auftragen oder Implantation vorgesehen werden. Ihre laterale Ausdehnung kann durch Ätzung oder durch Maskierung definiert werden.
Die Dotierungskonzentration der Drainzone kann aus einer stark dotierten Schicht vorgesehen werden, welche auf der Oberfläche eines Substrats der Anordnung vor Auftragen der Halbleiterschicht auf dem Substrat aufgebracht und lokalisiert wird (z. B. durch Ätzung). Es kann eine Ätzbehandlung vorgenommen werden, welche zwischen dem Halbleitermaterial der stark dotierten Schicht und dem darunterliegenden Material auf der Substratoberfläche (gewöhnlich einem Isolatormaterial mit vielleicht einer, auf diesem aufgebrachten Metallschichtverbindung) selektiv ist. In diesem Falle wird die Erwärmung mit Hilfe des Energiestrahles so durchgeführt, daß die Dotierungskonzentration in der darunterliegenden, stark dotierten Schicht in dem Halbleiterfilm auf dem Substrat sowohl nach oben als auch zur Seite diffundiert. Somit kann, wenn der Energiestrahl in einem rapiden, temporären Schmelzen eines Teiles der Schicht resultiert, die Schmelztiefe zum Beispiel so vorgesehen werden, daß sie sich über die Tiefe der Schicht bis zu der darunterliegenden, stark dotierten Schicht erstreckt.
Die Drainzone kann aus einer stark dotierten Schicht gebildet werden, welche auf der Oberfläche der Halbleiterschicht aufgebracht oder implantiert wird. Im allgemeinen weist die Halbleiterschicht, welche die Transistorkanalzone vorsieht, eine Eigenleitfähigkeit ohne signifikante Dotierung auf. Gegenüber dem Abätzen einer solchen Schicht von einer intermediär dotierten Zwischenschicht und dem Abätzen der intermediär dotierten Zwischenschicht von der eigenleitenden Halbleiterschicht besteht die Möglichkeit einer einfacheren Endpunktsteuerung des Abätzens einer stark dotierten Drainzonenschicht von einer solchen eigenleitenden Halbleiterschicht. Das Abätzen, nach welchem das Gate auf einer Isolationsschicht auf der ersten Fläche der Halbleiterschicht vorgesehen werden kann, kann sowohl auf der ersten als auch auf der zweiten Fläche der Halbleiterschicht durchgeführt werden. Das Gate kann jedoch auf dem Substrat der Anordnung vor Aufbringen der Halbleiterschicht für die Kanalzone oder vor Aufbringen einer stark dotierten Schicht für die Drainzone vorgesehen werden. In all diesen Fällen ist das Gate gegenüber den anderen Zonen so angeordnet, daß es die in dem zweiten Bereich der Halbleiterschicht vorgesehene Feldentspannungszone nicht moduliert. Es kann eine geringfügige Überlappung zwischen dem Gate und dem eine geringe Dotierungskonzentration aufweisenden Rand der Feldentspannungszone in Angrenzung an die eigenleitende Kanalzone erfolgen. In diesem Falle bildet der eine geringe Dotierungskonzentration aufweisende, überdeckte Abschnitt effektiv einen, durch das Gate modulierten Teil der Kanalzone.
Bei einer weiteren Form kann die Dotierungskonzentration der Drainzone durch Ionenimplantation von Dotierstoffen vorgesehen werden, wobei über dem ersten und dem zweiten Bereich der Schicht eine Implantationsmaske verwendet wird. Eine solche Implantationsmaske ist breiter als das gewünschte Gate des TFTs. Die Implantationsmaske kann eine Gateschicht aufweisen, aus welcher das Gate durch Abätzen der Gateschicht über dem zweiten Bereich der Halbleiterschicht gebildet wird; diese Ätzung kann entweder vor oder nach dem Unterdiffusionsdotierungsverfahren mit dem Energiestrahl vorgenommen werden. Der Wärmeeffekt des Energiestrahles (welcher die implantierte Dotierungskon zentration in den zweiten Bereich der Halbleiterschicht lateral eindiffundiert) dient selbstverständlich ebenfalls dazu, die implantierte Dotierungskonzentration in der Drainzone der Halbleiterschicht zu aktivieren. Um ein einfaches Verfahren mit Selbstjustierung vorzusehen, damit das Gate aus einer solchen Gateschicht gebildet werden kann, kann die Implantationsmaske auf der Gateschicht eine Photolackschicht aufweisen und das Gate vor Erwärmen der Drainzone mit Hilfe des Energiestrahles durch Abätzen der Gateschicht unter einem Rand der Photolackfläche gebildet werden.
In diesem Zusammenhang sei erwähnt, daß es bekannt ist, den Dotierstoff für die Source- und Drainzone eines Dünnschicht-Feldeffekttransistors durch Ionenimplantation einzubringen und den Implantationsschaden der kristallinen Halbleiterschicht sodann durch Laser auszuheilen, um den implantierten Dotierstoff im Hinblick auf eine n- bzw. p-Leitfähigkeit in dem Halbleiter zu aktivieren. Eine Photolackschicht auf der Gateschicht kann als Implantationsmaske dienen, wobei diese Gateschicht während der Laserausheilung vorhanden sein kann. In diesem Falle kann, wenn die Implantation in schrägen Winkeln erfolgt, auf einer kleinen Fläche (typischerweise 0,2 um bis 0,5 um lang) der Halbleiterschicht, dort, wo unter dem Maskenrand eine Abschirmung gegen den Laserstrahl vorgesehen ist, ein unausgeheilter Implantationsschaden verbleiben. Diese unausgeheilte Fläche in der Strombahn des Transistors kann den EIN-Strom des Transistors gravierend reduzieren. Dieses Problem wird durch zusätzliche Verfahrensschritte, wie in den bekanntgemachten Japanischen Patentanmeldungen Kokai Nr. JP-A-05-82552 und Nr. JP-A-05- 182983 offenbart, deren gesamte Inhalte hier als Bezugsmaterial eingebracht worden sind, gelöst. Diese Verfahrensschritte von JP-A-05-82552 und JP-A-05-182983 schließen (a) ein Rückätzen der Gateschicht unterhalb des Randes des Photolackes vor dem Laserausheilverfahren sowie (b) ein Entfernen des Photolackes vor dem Laserausheilverfahren ein, so daß diese Fläche dem Laserimpuls während des Laserausheilverfahrens ebenfalls ausgesetzt wird. Auf diese Weise wird der implantierte Dotierstoff in diesem zuvor maskierten Bereich durch die Laserausheilung aktiviert. Jedoch ist, im Gegensatz zu der vorliegenden Erfindung, die Dauer der Laserbehandlung in JP-A-05-82552 und JP-A-05-182983 nicht ausreichend, um den aktivierten Dotierstoff über eine, eine Feldentspannungszone bildende Distanz von der Drainzone lateral zu diffundieren.
Gemäß der vorliegenden Erfindung ist die Intensität und Dauer der Wärmebehandlung mit dem Energiestrahl ausreichend, um den Dotierstoff von der Drainzone über eine Distanz von typischerweise mindestens einem Mikrometer zur Ausbildung der Feldentspannungszone des Dünnschichttransistors lateral zu diffundieren. Somit bewegt sich die Länge der Feldentspannungszone typischerweise in der Größenordnung von einem Mikrometer, zum Beispiel von etwa 1 um bis zu mehreren Mikrometern. Bei den meisten TFTs kann die Länge der Feldentspannungszone (und folglich die Distanz, über welche der Draindotierstoff lateral diffundiert wird) eine Größenordnung aufweisen, welche größer als die Stärke der Halbleiterschicht ist. Im allgemeinen ist die Stärke der Halbleiterschicht der meisten TFTs so gering (im Vergleich zu dem gewünschten Umfang der lateralen Diffusion für die Feldentspannungszone), daß sich die Dotierungskonzentrationen der Drainzone und der Feldentspannungszone zumindest nach dem Unterdiffusionsdotierungsverfahren mit Hilfe des Energiestrahles in der Regel über die Tiefe der Halbleiterschicht erstrecken. Daher wird die Tiefe der Drainzone und der Feldentspannungszone durch die Schichtstärke bestimmt, wohingegen die Länge der Feldentspannungszone durch die laterale Diffusion bestimmt wird; in diesem Zustand ist das vertikale Dotierungsprofil bei einem vorgegebenen Querschnitt der Drain-Feldentspannungszone über die Tiefe der Halbleiterschicht im wesentlichen gleichmäßig. Somit kann der Drain-Serienwiderstand durch die gesamte Tiefe der Halbleiterschicht, welche die Strombahn in der Feldentspannungszone und Drainzone gleichmäßig aufnimmt, reduziert werden, was eine Minderung von Stromzusammendrängungseffekten zur Folge hat. Des weiteren wird, wie bereits erwähnt, durch die laterale Diffusion von der Drainzone ein vorteilhaftes, progressives Dotierungsprofil entlang der Strombahn in der Feldentspannungszone erhalten.
Die Dotierungskonzentration der Drainzone kann in der Halbleiterschicht lateral so diffundiert werden, daß die Feldentspannungszone die gesamte Länge des zweiten (Trenn-) Bereiches zwischen der Kanalzone und der Drainzone einnimmt. Bei dieser Anordnung wird die Erhöhung des Drainwiderstandes infolge des Einschlusses der Feldentspannungszone minimiert. Jedoch kann die laterale Diffusion über einen kürzeren Abschnitt als die Trennung zwischen der Kanalzone und der Drainzone erfolgen. In diesem Falle kann ein undotierter Bereich der Halbleiterschicht zwischen der Kanalzone und der Feldentspannungszone erhalten bleiben, wobei ein solcher undotierter Bereich in einem für hohe Spannungen ausgelegten TFT vorteilhaft sein kann.
Der Energiestrahl kann in der Drainzone eine Absorptionstiefe aufweisen, welche geringer als die Stärke der Drainzone ist. In diesem Zustand kann ein vertikales Schmelzprofil in der Drainzone und der Halbleiterschicht gesteuert und eine unerwünschte, übermäßige Erwärmung des Substrats vermieden werden. Zu diesem Zweck kann eine recht präzise Steuerung vorgesehen werden, wenn der Energiestrahl eine Ultraviolett- Wellenlänge aufweist, welche durch einen Impulsexcimerlaser erzeugt wird. Es können jedoch auch andere Energiestrahlen als Erwärmungsquelle verwendet werden, wie zum Beispiel Blitzlicht mit Hochleistungslampen (z. B. Ultraviolettlampen) oder sogar ein Hochleistungselektronenstrahl.
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Fig. 1 bis 4 - Querrisse einer TFT-Struktur in aufeinanderfolgenden Herstellungsstufen nach einem Verfahren gemäß der vorliegenden Erfindung:
Fig. 5 und 6 - Querrisse einer weiteren TFT-Struktur in aufeinanderfolgenden Herstellungsstufen nach einem modifizierten Verfahren gemäß der vorliegenden Erfindung sowie
Fig. 7 bis 11 - Querrisse einer anderen TFT-Struktur, hergestellt nach einem weiteren Verfahren gemäß der vorliegenden Erfindung.
Es wird darauf hingewiesen, daß es sich bei der Zeichnung um schematische, nicht jedoch maßstabsgetreue Darstellungen handelt. Bestimmte Dimensionen und Proportionen von Teilen dieser Figuren wurden zum Zwecke einer deutlicheren Darstellung übertrieben, andere dagegen reduziert wiedergegeben. Identische oder ähnliche Merkmale in den verschiedenen Ausführungsbeispielen sind im allgemeinen durch die gleichen Bezugsziffern gekennzeichnet.
Die gemäß den Ausführungsbeispielen von Fig. 1 bis 4 und den Fig. 5 und 6 sowie 7 bis 11 hergestellten TFTs bilden einen Teil einer elektronischen Großflächenanordnung, zum Beispiel eines Flachschirmdisplays, wie in US-A-5 130 829 dargestellt, oder eines Großflächenbildsensors bzw. eines Datenspeichers. Die Anordnung weist ein Substrat 10 auf, auf welchem eine Dünnschichtschaltung, zum Beispiel eine Matrix aus TFT-Schalttransistoren und TFT-Steuerschaltungen, vorgesehen ist. Bei einem Flachschirmdisplay, wie in US-A-5 130 829 beschrieben, kann das Substrat 10 durch eine Rückplatte des Displays dargestellt sein. Das Substrat 10 der Anordnung sieht, zumindest in Angrenzung an seine Oberfläche, eine elektrische Isolation vor. Das Substrat 10 kann ein Isolatormaterial aus Glas oder ein anderes kostengünstiges Isolatormaterial aufweisen. In einem besonderen Ausführungsbeispiel kann es eine obere Schicht aus Siliciumdioxid auf einer Glasunterlage aufweisen. In den meisten typischen Fällen kann das Substrat 10 lediglich Temperaturen unter 700ºC (Celsius), zum Beispiel bis etwa 625ºC bei einem Glas mittlerer Qualität und Kosten oder etwa 200ºC bei einem geringwertigen Glas bzw. Kunststoff, standhalten. Auf dem Substrat 10 der Anordnung ist eine große Anzahl einzelner TFTs im allgemeinen nebeneinander ausgebildet und durch sich auf dem Substrat 10 erstreckende Dünnschicht-Leitbahnstrukturen untereinander verbunden.
Fig. 4 stellt den TFT dar, welcher sich bei Durchführung des Herstellungsverfahrens von Fig. 1 bis 4 ergibt. Fig. 6 zeigt den TFT, welcher aus der Durchführung des Herstellungsverfahrens von Fig. 5 und 6 resultiert. Fig. 11 ist der sich aus dem Verfahren von Fig. 7 bis 11 ergebende TFT zu entnehmen. Diese Transistoren weisen jeweils eine Kanalzone 21 in einem ersten Bereich 1 einer Halbleiterschicht 20 zwischen der Source- und Drainzone 13 und 12 des TFTs auf. Ein Gate 16 ist über einer dielektrischen Schicht 15 an die Kanalzone 21 gekoppelt, um den Stromfluß entlang einer Strombahn zwischen der Source- und Drainzone 13 und 12 zu steuern. In der Strombahn ist in Bereich 2, wo die Kanalzone 21 von der Drainzone 12 lateral getrennt ist, eine Feldentspannungszone 22 ausgebildet, welche eine geringere Dotierungskonzentration als die Drainzone 12 aufweist. Das Gate 16 moduliert zur Steuerung des Stromflusses durch den TFT die Kanalzone 21, wobei es jedoch nicht die Feldentspannungszone 22 moduliert. Die Länge der Feldentspannungszone 22 beträgt typischerweise etwa 1 um oder mehr, und ihre Breite entspricht der Breite der Kanal- und Drainzone 21 und 12.
Gemäß der vorliegenden Erfindung nimmt eine zweite Fläche 2 der Halbleiterschicht 20 die Strombahn in einem Bereich auf, wo die Kanalzone 21 von der Drainzone 12 lateral getrennt ist; die Feldentspannungszone 22 erstreckt sich entlang der zweiten Fläche 2 der Halbleiterschicht 20; und die Dotierungskonzentration der Feldentspannungszone 22 steigt über eine Distanz, welcher größer als die Tiefe der Halbleiterschicht ist, und in einer Weise, welche einem Diffusionsprofil von der Drainzone 12 entspricht, s. Fig. 3b, entlang der Strombahn in diesem zweiten Bereich 2 zu der Drainzone 12 hin progressiv an. Die Feldentspannungszone 22 wird gemäß der Erfindung gebildet, indem eine Dotierungskonzentration der Drainzone 12 in diesen zweiten Bereich 2 der Halbleiterschicht 20 entlang einer Länge von typischerweise mehr als 1 um unter Erwärmung der Drainzone 12 mit Hilfe eines Energiestrahles 40, s. Fig. 3a, Fig. 5 und Fig. 10, lateral eindiffundiert wird.
Bei typischen, spezifischen Beispielen der TFTs von Fig. 4, 6 und 11 kann die Schicht 20 aus im wesentlichen eigenleitendem, polykristallinem Silicium in einer Stärke im Bereich von etwa 60 Nanometer (nm) bis 0,1 Mikrometer (um) bestehen. Die Länge der Fläche 1 dieses eigenleitenden Materials, welche die Kanalzone 21 vorsieht, kann, je nach den gewünschten Transistorkennlinien, etwa 3 um bis 20 um betragen. Die Feldentspannungszone 22 in dem dotierten Bereich 2 dieser Schicht 20 kann eine Dotierungskonzentration (zum Beispiel Phosphor) aufweisen, welche von etwa 10¹&sup7; cm&supmin;³ in Kanalzonennähe bis etwa 10¹&sup9; cm&supmin;³ in Drainzonennähe progressiv ansteigt, wobei sich die Zunahme über eine Länge im Bereich von etwa 1 um bis 5 um entlang Bereich 2 erstreckt. Die Drainzone weist eine höhere, gleichmäßige Dotierungskonzentration, zum Beispiel etwa 5 · 10¹&sup9; cm&supmin;³ oder mehr auf. In den Ausführungsbeispielen von Fig. 1 bis 11 erstrecken sich die Dotierungskonzentrationen der Drainzone 12 und der Feldentspannungszone 22, zumindest nach Erwärmung mit Hilfe des Energiestrahles 40, über die Tiefe der Halbleiterschicht 20.
Die Länge des Gates 16 ist unmittelbar auf die Länge der Kanalzone bezogen und kann zum Beispiel etwa 5 um bis 25 um betragen. In den Ausführungsbeispielen von Fig. 4 und 6 ist eine separate Maskenjustierung erforderlich, um das Gate 16 zu positionieren, so daß in der Regel eine geringfügige Überlappung (z. B. von etwa 1 um) des Gates 16 mit der dotierten Zone 22 erfolgt, um sicherzustellen, daß das Gate 16 die gesamte Kanalzone 21 moduliert. Der überdeckte Randteil der dotierten Zone 22 wird durch das Gate 16 moduliert und wirkt somit nicht als Teil der Feldentspannungszone 22 in dem unmodulierten Bereich 2. In dem Ausführungsbeispiel von Fig. 11 kann zur Ausbildung des Gates 16 ein selbstjustierendes Maskierungsverfahren angewandt werden, wodurch keine signifikante Überlappung des Gates 16 mit der dotierten Zone 22 erforderlich ist.
In den Ausführungsbeispielen von Fig. 4, 6 und 11 ist eine, der Feldentspannungszone 22 gleichende, schwach dotierte Zone 23 in einem Bereich 3 der Schicht 20 vorgesehen. Dieser Bereich 3 trennt die Sourcezone 13 lateral von der Kanalzone 21. Die TFTs von Fig. 4, 6 und 11 sind gegenüber ihrer Source- und Drainzone 13 und 12 somit symmetrisch vorgesehen.
Im folgenden wird das Ausführungsbeispiel von Fig. 1 bis 4 näher erläutert. Auf dem Substrat 10 der Anordnung wird eine kristalline Halbleiterschicht 20 aus Silicium aufgebracht, um die Kanalzonen 21 der auf dem Substrat 10 auszubildenden TFTs vorzusehen, wobei Fig. 4 lediglich einen TFT darstellt. Die Siliciumschicht kann durch ein chemisches Niederdruckdampfphasenabscheidungs-(LPCVD)-Verfahren oder durch ein plasmagestütztes chemisches Dampfabscheidungs-(PECVD)-Verfahren aufgebracht werden. Bei einer Beschichtungstemperatur von etwa 620ºC bei LPCVD bzw. 350ºC bei PECVD wird auf dem Substrat eine polykristalline Siliciumschicht an Ort und Stelle vorgesehen. Bei einer niedrigeren Temperatur (z. B. unter 550ºC bei einem LPCVD-Verfahren bzw. zwischen 200ºC und 300ºC bei einem PECVD-Verfahren) wird amorphes Silicium aufgebracht. Dieses amorphe Silicium kann durch Erwärmen der Struktur auf etwa 600ºC in einem Ofen oder durch Erwärmen der Schicht mit Hilfe eines Laserstrahles in bekannter Weise in polykristallines Material kristallisiert werden. Die Kristallisation der amorphen Siliciumschicht mit Hilfe eines Laserstrahles kann in der in Fig. 3a dargestellten Unterdiffusionsdotierungsphase vorgenommen werden und/oder kann in einem früheren Stadium, wie zum Beispiel unmittelbar nach Abscheiden des amorphen Siliciums, erfolgen. Es besteht ebenfalls die Möglichkeit, ein sehr kostengünstiges Verfahren anzuwenden (wie zum Beispiel Aufdampfen oder Aufsputtern), um das Silicium aufzubringen, welches in einem solchen Erwärmungsverfahren sodann in hochwertigeres Material kristallisiert wird.
Da das Kristallisationserwärmungsverfahren durchgeführt werden kann, bevor weitere Zonen des TFTs (d. h. Source 13, Drain 12 oder Gate 16) vorgesehen werden, besteht völlige Freiheit, die Beschichtung und/oder folgenden Parameter zu optimieren, um die gewünschte kristalline Qualität für die Siliciumschicht in Übereinstimmung mit akzeptablen Verfahrenskosten für die einzelne, herzustellende elektronische Anordnung zu erzielen. Nichtsdestoweniger setzt sich die sich ergebende polykristalline Siliciumschicht 20 immer noch aus fehlgeordneten Kristallgittern zusammen und weist infolge der hohen Dichte von Trapping-Zuständen innerhalb des Energiebandabstandes im allgemeinen eine Eigenleitfähigkeit auf. Diese Trapping-Zustände resultieren aus dem Vorhandensein von Kristallfehlern an Korngrenzen des Materials und in den Körnern selbst.
Bei der in Fig. 1 dargestellten Anordnung wurde auf der Oberseite der Schicht 20 eine Siliciumelektrodenschicht 12, 13, 14 mit einer hohen Dotierungskonzentration (zum Beispiel aus Phosphor) für die Source- und Drainzone 13 und 12 aufgebracht. Diese Schicht 12, 13, 14 kann auf die Schicht 20 in bekannter Weise, zum Beispiel durch plasmagestützte chemische Dampfabscheidung, aufgebracht werden. Bei der in Fig. 1 dargestellten Form wird diese stark dotierte Schicht als unstrukturierte Schicht über der gesamten Oberfläche der Schicht 20 vorgesehen. Ihre Stärke kann etwa die Hälfte der Stärke der Schicht 20, zum Beispiel etwa 50 nm, betragen.
Wie in Fig. 2 dargestellt, wird auf der stark dotierten Schicht 12, 13, 14 eine Photolackmaske 35 vorgesehen; danach wird der freigelegte Teil 14 von den Bereichen 1, 2 und 3 der Schicht 20 durch Ätzung abgetragen. Es kann ein Plasmaätzverfahren angewandt werden. Sobald der durch die Ätzung freigelegte Teil der Schicht 20 die gewünschte Stärke für die Kanalzone 21 aufweist, ist der Ätzvorgang beendet. Der Endpunkt kann durch Ätzung während eines zuvor errechneten Zeitraumes bestimmt werden. Es besteht jedoch ebenfalls die Möglichkeit, den Ätzübergang von der stark dotierten (Phosphor) Schicht 14 zu der undotierten (eigenleitenden) Schicht 20 zum Beispiel durch Kontrollieren der optischen Emission aus dem Plasma oder durch Restgasanalyse zu ermitteln.
Die Source- und Drainzone 13 und 12 der sich ergebenden Struktur werden nun mit Hilfe des Energiestrahles 40 während eines ausreichend langen Zeitraumes erwärmt, um, wie in den Fig. 3a und 3b dargestellt, die laterale Diffusion zur Herstellung der Feldentspannungszonen 22 und 23 zu bewirken. Vorzugsweise ist der Strahl 40 durch einen Impulslaserstrahl dargestellt, welcher eine, durch einen Excimerlaser erzeugte Ultraviolett-Wellenlänge aufweist. So kann zum Beispiel eine 248 nm-Wellenlänge von einem KrF-Impulslaser oder eine 308 nm-Wellenlänge von einem XeCl-Laser verwendet werden. Die Absorptionstiefe in der Schicht 12, 13 ist wesentlich geringer als die Stärke der Schicht 12, 13. Bei den angeführten Ultraviolettwellenlängenbeispielen beträgt die Absorptionstiefe typischerweise etwa 6 nm (60 Angström). Die Impulsdauer kann im Bereich von mehreren zehn Nanosekunden, zum Beispiel etwa 50 ns, liegen. Durch Verändern der Lasereinfallenergie im Bereich von 200 bis 500 mJ.cm&supmin;² je Impuls kann die Tiefe, über welcher das Silicium zum Schmelzen gebracht wird, von etwa 10 nm (100 Angström) bis 100 Nanometer (1000 Angström) verändert werden. Die Dauer der temporären Schmelzung kann bei einer, durch die Impulsfrequenz bestimmten Wiederholrate durch die Lasereinfallenergie je Impuls gesteuert werden. Die Dauer der sich ergebenden Diffusion ist im allgemeinen geringfügig länger als die Schmelzdauer, liegt jedoch in der gleichen Größenordnung. Um eine lange, laterale Diffusion des Dotierstoffes (zum Beispiel im Bereich von 1u m bis 5 um von der Drainzone 13) zu erreichen, ist es erforderlich, diesen den kurzen Laserimpulsen, unter Anwendung einer Mehrfachexposition mit zum Beispiel mehreren hundert Impulsen, über einen langen Zeitraum total auszusetzen. Es kann eine langsame Abtastung mit überlappenden Impulsexponierungen vorgenommen werden. Auf diese Weise können die Diffusionskennlinien und folglich das laterale Dotierungsprofil, welches sich aus diesem Erwärmungsvorgang ergibt, gesteuert werden.
Ein für diesen Zweck geeignetes, im Handel erhältliches Gerät ist das ELA9100 Excimerlaserausheilsystem von XMR Inc., Santa Clara, Kalifornien, U.S.A. Dieses Gerät sieht einen XeCl (308 nm) Laser erzeugende Impulse mit einem rechteckigen Intensitätsprofil ("Top Hat" Profil) vor, welches dem konventionelleren Gaußschen Intensitätsprofil vorzuziehen ist. Die Impulsbreite beträgt 45 Nanosekunden, die maximale Im pulswiederholungsrate 300 Hz. Die Impulsenergie beträgt 500 mJ.cm&supmin;², und der Strahldurchmesser variiert von 3 mm · 3 mm bis 65 mm · 65 mm bis 3 mm · 65 mm.
Fig. 3b zeigt ein Beispiel des sich ergebenden Dotierungsprofiles entlang Fläche B-B der Dünnschichtstruktur 12, 13, 20 von Fig. 3a. Da die laterale Diffusionslänge (1 um bis 5 um) eine Größenordnung aufweist, welche größer als die Stärke (z. B. 0,1 um) der Schicht 20 ist, erstreckt sich dieses Dotierungsprofil von Fig. 3b entlang Fläche B-B über die gesamte Tiefe der Schicht 20 zwischen den gegenüberliegenden Flächen der Schichtbereiche 1, 2, 3. Wie aus Fig. 3b ersichtlich, fällt die Dotierungskonzentration in einem Diffusionsprofil von einer Höhe von mehr als 10¹&sup9; cm&supmin;³ in der Nähe der Source- und Drainzone 13 und 12 auf etwa 10¹&sup7; cm&supmin;³ in der Nähe der Kanalzone 21 graduell ab.
Sodann wird auf die Silicium-Dünnschichtstruktur 12, 13, 20 eine Isolationsschicht 25 aufgebracht, um unter anderem das Gatedielektrikum 15 vorzusehen. Danach werden photolithographische und Ätzverfahren durchgeführt, um in der Isolationsschicht 25 Kontaktfenster auszubilden; im Anschluß daran wird eine Metallschicht aufgebracht und photolithographisch definiert, um das Gate 16, Source- und Drainkontakte 33 und 32 sowie eine Struktur aus Leiterbahnen zwecks Zusammenschaltens der TFTs einer Schaltung vorzusehen. Die sich abschließend ergebende Struktur ist in Fig. 4 dargestellt.
Die Fig. 5 und 6 zeigen eine Modifikation bei der Herstellung, welche in einem ähnlichen TFT resultiert, bei welcher jedoch keine Notwendigkeit einer Ätzung der dotierten Schicht 22 von der eigenleitenden Schicht 20 besteht. In diesem Falle wird die stark dotierte Schicht 12, 13, 14 direkt auf dem Substrat 10 aufgebracht. Sodann erfolgt zur Ausbildung der lokalen Source- und Drainzonenbereiche 13 und 12 ein Ätzschritt bei ähnlicher Maskierung, nach welchem die eigenleitende Schicht 20 aufgebracht wird. In diesem Falle kann die eigenleitende Schicht 20 so vorgesehen werden, daß sie eine geringe, präzise bestimmte Stärke für die Kanalzone 21 aufweist, welche bei der Reduzierung von Leckströmen und Photoempfindlichkeit in dem TFT von Vorteil ist.
In dem Erwärmungsverfahren (Fig. 5) mit Hilfe des Laserstrahles 40 wird die Dotierungskonzentration nun von dieser Source- und Drainzone (a) über die Tiefe der Schicht 20 diffundiert, um die Source- und Drainzone auf der Oberfläche der Schicht 20 vorzusehen und (b) in die Bereiche 3 und 2 lateral diffundiert, um die schwächer dotierten Zonen 23 und 22 auszubilden. In diesem Falle ist die Schmelztiefe so vorgesehen, daß sie sich temporär durch die Tiefe der Schicht 20 zu den Source- und Drainzonenbereichen 13 und 12 erstreckt. Dieses Erwärmungsverfahren mit Hilfe des Strahles 40 kann ebenfalls dazu dienen, die Schicht 20 zu kristallisieren oder die Kristallqualität der Schicht 20 zu verbessern.
Sodann werden eine Isolationsschicht 25 und Metallschicht aufgebracht und photolithographisch definiert, um das Gate 16, die Source- und Drainkontakte 33 und 32 sowie die Struktur aus Leiterbahnen zwecks Zusammenschaltens der TFTs der Schaltung vorzusehen. Bei einer Modifikation dieses Verfahrens kann vor dem Unterdiffusionsdotierungsverfahren mit Hilfe des Laserstrahles 40 die Isolationsschicht 15 auf der Schicht 20 ausgebildet werden. Sollte die Schicht 20 bereits aus einem geeigneten, polykristallinen Material bestehen, kann das Gate 16 auf der Isolationsschicht 15 auf Schicht 20 angeordnet sein. Im allgemeinen kann eine Metallschicht oder eine andere leitende Schicht (wie zum Beispiel die Schicht, welche verwendet wird, um das Gate 16 vorzusehen) die darunterliegende Dünnschichtstruktur gegen einen Excimerlaserstrahl 40 maskieren.
Es wird darauf hingewiesen, daß es im allgemeinen weniger wünschenswert ist, während des Unterdiffusionsdotierungsverfahrens mit Hilfe des Strahles die Kanalzone 21 gegen den Laserstrahl 40 zu maskieren. Ist die Kanalzone 21 so maskiert (durch das Gate 16 in einer modifizierten Form von Fig. 5 oder der folgenden Fig. 10), erstreckt sich die durch den Strahl 40 ausgebildete, geschmolzene Zone somit im allgemeinen nicht in die Kanalzone 21, wodurch ein hoher Temperaturgradient in der Halbleiterschicht 20 auf der Grenzfläche zwischen den Zonen 21 und 22 vorhanden ist. Aufgrund dieses hohen Temperaturgradienten kann die laterale Diffusion des Dotierstoffes zur Ausbildung der Feldentspannungszone 22 langsamer als in dem Falle erfolgen, in welchem sämtliche Zonen 21, 22 und 12 zum Schmelzen gebracht werden, indem sie dem Strahl ausgesetzt werden. Somit ist bei längerer Dauer (zum Beispiel bei einer wesentlich größeren Anzahl von Hochintensitätsimpulsen) im allgemeinen ein Strahl größerer Intensität erforderlich, um die lateral diffundierte Feldentspannungszone 22 auszubilden, wenn die Laserbehandlung in Anwesenheit des Gates 16 durchgeführt wird.
Im folgenden werden die Ausführungsbeispiele der Fig. 7 bis 11 näher erläutert. In dem dargestellten, für dieses Verfahren spezifischen Beispiel wird vor dem Unterdiffusionsdotierungsverfahren mit Hilfe des Laserstrahles 40 auf der Schicht 20 eine isolierte Gatestruktur 25, 26 ausgebildet, so daß ein Selbstjustierungsverfahren angewandt werden kann, um das isolierte Gate 15, 16 zu definieren.
Auf dem in Fig. 7 dargestellten Substrat 10 der Anordnung wird eine Halbleiterschicht 20 aus polykristallinem Silicium gebildet, um die Kanalzonen 21 der TFTs, in ähnlicher Weise wie in Fig. 1 dargestellt, vorzusehen. Sodann werden eine Isolationsschicht 25 auf der Siliciumschicht 20 und eine Gateschicht 26 auf der Isolationsschicht 25 aufgebracht. Nun wird auf der Siliciumschicht 20 unter Anwendung eines photolithographischen und Ätzverfahrens eine Implantationsmaske 25, 26, 36 ausgebildet. Diese Implantationsmaske weist auf der Isolationsschicht 25 auf der ersten, zweiten und dritten Fläche 1, 2, 3 der Halbleiterschicht 20 die Gateschicht 26 auf. In dem spezifischen Beispiel der Fig. 7 bis 11 wird auf der Gateschicht 26 eine Photolackschicht 36, welche zur Ausbildung der Gateschicht 26 und Isolationsschicht 25 durch Ätzung verwendet wurde, als Teil der Implantationsmaske zurückbehalten. Es werden nun Dotierungsionen 42 (zum Beispiel aus Phosphor oder Arsen) in die Halbleiterschicht 20 implantiert, um die Dotierungskonzentration der Source- und Drainzone 13 und 12 vorzusehen, während die Implantationsmaske 25, 26, 36 zur Maskierung der Flächen 1, 2, 3 der Schicht 20 verwendet wird.
Nun wird aus der Gateschicht 26 das Gate 16 des TFTs gebildet, indem die Gateschicht 26 über der zweiten und dritten Fläche 2 und 3 der Schicht 20 durch Ätzung abgetragen wird. Das Abätzen erfolgt über eine beträchtliche Länge (im Bereich von 1 um bis 5 um), welche in etwa der gewünschten Länge der Feldentspannungszone 22 entspricht. Die Ätzung kann in selbstjustierender Weise unter Verwendung des Photolackes 36 als Maske durchgeführt werden. Das Gate 16 wird somit durch Abtragen der Gateschicht 26 unterhalb eines Randes der Photolackschicht 36 mittels Ätzung ausgebildet. Der Photolack 36 wird nun entfernt und die Dünnschichtstruktur mit Hilfe des Laserstrahles 40 erwärmt, um die implantierten Dotierungskonzentrationen zur Ausbildung der schwächer dotierten Zonen 23 und 22 in die Bereiche 3 und 2 lateral einzudiffundieren. Vorzugsweise wird der Dotierstoff über eine Länge, welche nahezu exakt der Länge entspricht, über welche die Gateschicht 26 durch Rückätzen unterhalb des Photolackes 36 abgetragen wurde, lateral eindiffundiert. Auf diese Weise wird eine selbstpositionierende TFT-Struktur vorgesehen. Die Erwärmung aktiviert ebenfalls die implantierte Dotierungskonzentration, um die Source- und Drainzone 13 und 12 auszubilden. Die Dauer der Lasererwärmung (wie durch die Gesamtanzahl der Impulse, welchen jede Zone ausgesetzt wird, bestimmt) zwecks Erreichens des gewünschten Umfangs der lateralen Diffusion ist jedoch um Größenordnungen höher als diese, welche lediglich zur Aktivierung des implantierten Dotierstoffes erforderlich ist.
Die Dünnschichtstruktur wird nun mit einer Isolationsschicht versehen, in welcher, unter Anwendung von photolithographischen und Ätzverfahren, Kontaktfenster für die Source 13, das Gate 16 und den Drain 12 ausgebildet werden. Sodann wird eine Metallschicht aufgebracht und photolithographisch definiert, um die Kontakte 33, 34 und 32 sowie die Schaltverbindungen der TFTs vorzusehen. Die sich ergebende Struktur ist in Fig. 11 dargestellt.
Somit weist jeder der TFTs von Fig. 4, 6 und 11 eine lateral diffundierte Drain-Feldentspannungszone 23 auf, was zur Folge hat, daß die Verschlechterung der Transistorkennlinien signifikant gemindert wird. Ein Maß für den Rückgang kann sich aus der Reduktion ergeben, welche bei dem "EIN"-Sättigungsstrom des TFTs während der Betriebslebensdauer des TFTs zu verzeichnen ist. Ein geeigneter Parameter T wird als die für den "EIN"-Strom erforderliche Zeit (gemessen an einer Drainspannung von 0,5 V und einer Gatespannung von 20 V) so definiert, daß eine Änderung um 30% nach Betrieb bei einer Drainspannung von 20 V eintritt. Es wird nun ein Vergleich bei TFTs vorgenommen, welche eine Länge von 6 um bei der Kanalzone 21 und eine Stärke von 0,15 um bei dem Gatedielektrikum 15 aufwiesen. Bei einigen dieser TFTs war eine Feldentspannungszone mit einer unmodulierten Länge zwischen 2 um und 3 um vorgesehen. Bei den TFTs mit einer, als kolumnares, polykristallines Material aufgebrachten Schicht 20 dauerte T weniger als 1 Jahr (4 · 10&sup5; Minuten) ohne die Feldentspannungszone 22 und erhöhte sich mit der Einbeziehung einer solchen Feldentspannungszone wesentlich (um 2 Größenordnungen; berechnet auf etwa 4 · 10&sup7; Minuten, d. h. etwa 75 Jahre) bei Einbeziehung einer solchen Feldentspannungszone. Bei ähnlichen TFTs mit einer, als amorphes Material aufgebrachten und sodann kristallisierten Schicht 20 dauerte T lediglich etwa 10 Tage oder weniger ohne die Feldentspannungszone 22 und erhöhte sich durch die Einbeziehung einer solchen Feldentspannungszone wiederum um 2 Größenordnungen. Es besteht ebenfalls die Möglichkeit, eine signifikante Erhöhung von T durch Verdoppelung oder sogar Verdreifachung der Länge der Kanalzone 21 zu erreichen, wobei jedoch die Verbesserung von T geringer (und die Zunahme der TFT-Größe höher ist) als durch Einbeziehung einer Feldentspannungszone 22 mit einer Länge von zum Beispiel 1 um bis 3 um erreichbar ist.
Es sind viele Modifikationen und Variationen im Schutzumfang der vorliegenden Erfindung möglich. Somit kann zum Beispiel in dem Ausführungsbeispiel von Fig. 1 bis 4 anstelle des Aufbringens der stark dotierten Schicht 12, 13, 14 eine solche Schicht durch Implantieren von Dotierungsionen in einem Oberflächenabschnitt der eigenleitenden Schicht 20 ausgebildet werden. Der implantierte Oberflächenabschnitt 14 wird, bevor die Teile 12 und 13 mit Hilfe des Laserstrahles 40 erwärmt werden, von den Berei chen 1, 2 und 3 sodann durch Ätzung abgetragen. Die Erwärmung mit Hilfe des Strahles 40 dient dazu, die implantierte Dotierungskonzentration in den zweiten und dritten Bereich 2 und 3 der Halbleiterschicht 20 lateral einzudiffundieren, um die Zonen 23 und 22 auszubilden. Sie aktiviert ebenfalls die implantierte Dotierungskonzentration für die Source- und Drainzone 13 und 12. Die Dauer der Lasererwärmung (wie durch die Gesamtanzahl der Impulse, welchen jede Zone ausgesetzt wird, bestimmt) zwecks Erreichens des gewünschten Umfangs der lateralen Diffusion ist jedoch um Größenordnungen höher als diese, welche lediglich zur Aktivierung des implantierten Dotierstoffes erforderlich ist.
In den Ausführungsbeispielen von Fig. 1 bis 11 ist die Feldentspannungszone zwischen der Kanalzone 21 und der Drainzone 12 ausgebildet, und eine ähnliche, schwach dotierte Zone 23 ist zwischen der Kanalzone 21 und der Sourcezone 13 vorgesehen. Der sich ergebende TFT ist im Hinblick auf dessen Source und Drain bei Betrieb symmetrisch. Zumindest der Großteil der Länge der schwach dotierten Zone 23 wird durch das Gate 16 in den Fig. 4, 6 und 11 nicht moduliert, so daß deren Einbeziehung in die Strombahn von der Sourcezone 13 den Sourcewiderstand des TFTs erhöht. Diese Erhöhung des Sourcewiderstandes kann verhindert werden, indem das Gate 16 so angeordnet wird, daß es den Großteil der schwach dotierten Zone 23 der Source, jedoch zumindest nicht den Großteil der Feldentspannungszone 22 des Drains überdeckt. Bei einer alternativen Form wird die Ausbildung von Zone 23 verhindert bzw. reduziert, und die Sourcezone 23 erstreckt sich lateral zu der Kanalzone 21. Sobald die Schicht 20 kristallisiert ist, können die Sourcezone 13 und Kanalzone 21 gegen Direkterwärmung durch den Laserstrahl 40 maskiert werden, so daß keine lateral diffundierte Zone 23 aus der Sourcezone 13 gebildet wird. In diesem Falle werden lediglich die Drainzone 12 und der Schichtbereich 2 durch den Laserstrahl 40 erwärmt, um die lateral diffundierte Zone 22 auszubilden. Bei einer weiteren alternativen Form kann die Sourcezone 13 in Angrenzung an die Kanalzone 21 in einem Dotierungsverfahren vorgesehen werden, welches gesondert von dem Dotierungsverfahren zur Ausbildung der Drainzone 12 erfolgt, wobei dieses getrennte Dotierungsverfahren nach Erwärmen der Drainzone 12 mit Hilfe des Laserstrahles 40 durchgeführt wird.
In den Ausführungsbeispielen von Fig. 1 bis 11 wird die Dotierungskonzentration der Drainzone in die Halbleiterschicht 20 lateral so eindiffundiert, daß die Feldentspannungszone 22 die gesamte Länge des zweiten Bereiches 2 zwischen der Kanalzone 21 und der Drainzone 12 einnimmt. Es kann jedoch, im besonderen bei einer, eine höhere Spannung aufweisenden Anordnung, von Vorteil sein, einen kleinen Abstand zwi schen der lateral diffundierten Feldentspannungszone 22 und der Kanalzone 21 vorzusehen. Dieser kann sich aus dem eigenleitenden Material der Schicht 21 zusammensetzen und wird nicht durch das Gate 16 moduliert. Es kann sich jedoch eine sehr große Erhöhung des Drain-Serienwiderstandes ergeben. An diesen intrinsischen Abstand kann eine Feldplatte oder ein zweites Gate kapazitiv gekoppelt sein, um diese Erhöhung des Drain- Serienwiderstandes zu reduzieren.
In den Ausführungsbeispielen von Fig. 1 bis 11 ist das Gate 16 auf der Oberseite von Schicht 20 von dem Substrat beabstandet ausgebildet. Ein TFT gemäß der vorliegenden Erfindung kann jedoch ein Gate 16 aufweisen, welches auf dem Substrat 10 vor Aufbringen einer Gateisolationsschicht 15, welchem das Aufbringen der Halbleiterschicht 20 folgt, vorgesehen wird. Im Anschluß daran werden in der Schicht 20 die Sourcezone 13, die Drainzone 12 und die Feldentspannungszone 22 durch Dotierung und Erwärmung mit Hilfe des Laserstrahles 40 ausgebildet.
Die Herstellung von n-Kanal-TFTs wurde unter Bezugnahme auf die Zeichnung dargestellt. Die Erfindung kann jedoch ebenfalls bei der Herstellung von p-Kanal- Anordnungen angewandt werden, welche eine stark dotierte, p-leitende Source- und Drainzone 13 und 12 bei einer schwächer dotierten, p-leitenden Feldentspannungszone 22, die durch laterale Diffusion von der Drainzone 12 ausgebildet wird, aufweisen. In den beschriebenen Ausführungsbeispielen setzt sich die Schicht 20 aus polykristallinem Silicium zusammen. TFTs können gemäß der vorliegenden Erfindung jedoch in und auf Schichten aus amorphem Silicium oder einem anderen fehlgeordneten Halbleitermaterial, zum Beispiel Cadmiumselenid oder -sulfid, hergestellt werden.
Eine besonders geeignete und präzise steuerbare Energiequelle für die laterale Diffusion ist ein Impulslaserstrahl. Es kann jedoch ebenfalls ein anderer Energiestrahl 25 verwendet werden, wie zum Beispiel eine Hochleistungsultraviolettlampe, welche betrieben wird, um Blitzlichtexponierungen der Dünnschichtstruktur 12, 13, 20 zu ermöglichen.
Bei Lesen der vorliegenden Offenbarung werden sich für Fachkundige weitere Modifikationen und Variationen ergeben. Solche Modifikationen und Variationen können äquivalente und weitere Merkmale mit sich bringen, welche in Bezug auf Design, Herstellung und Verwendung elektronischer Anordnungen mit TFTs sowie andere Halbleiteranordnungen und Bestandteile derselben bereits bekannt sind und welche anstelle oder zusätzlich zu den hier bereits beschriebenen Merkmalen verwendet werden können.
Es wurde oben erwähnt, daß die Zeichnung Ausführungsbeispiele der Erfindung darstellt. Um Mißverständnisse zu vermeiden, wird weiterhin erklärt, daß die in den nachfolgenden Patentansprüchen technischen Merkmalen zugeordneten Bezugsziffern, welche sich auf Merkmale in der Zeichnung beziehen und zwischen Klammern gesetzt sind, gemäß Regel 29(7) EPÜ zum alleinigen Zwecke der Vereinfachung des Patentanspruches unter Bezugnahme auf ein Ausführungsbeispiel eingefügt sind.

Claims

1. Verfahren zur Herstellung einer elektronischen Anordnung mit einem Dünnschicht-Feldeffekttransistor, welcher eine Kanalzone (21) in einem ersten Bereich (1) einer Halbleiterschicht (20) zwischen der Source- (13) und der Drainzone (12) des Transistors, ein an die Kanalzone gekoppeltes Gate (16) zur Steuerung des Stromflusses entlang einer Strombahn zwischen der Source- und der Drainzone sowie eine Feldentspannungszone (22) aufweist, welche eine geringere Dotierungskonzentration als die Drainzone (12) vorsieht und welche in der Strombahn in einem Bereich (2) ausgebildet ist, in welchem die Kanalzone (21) von der Drainzone (12) lateral getrennt ist, dadurch gekennzeichnet, daß ein zweiter Bereich (2) der Halbleiterschicht für die Strombahn dort vorgesehen ist, wo die Kanalzone (21) von der Drainzone (12) lateral getrennt ist, und daß ein Unterdiffusionsdotierungsverfahren durch Erwärmen der Drainzone (12) und des zweiten Bereiches (2) mit Hilfe eines Energiestrahles (40) in einem Umfang erfolgt, welcher ausreichend ist, um die Feldentspannungszone (22) in diesem zweiten Bereich (2) durch laterales Eindiffundieren einer Dotierungskonzentration der Drainzone (12) in diesen zweiten Bereich (2) der Halbleiterschicht (20) entlang einer Länge, welche größer als die Stärke der Halbleiterschicht (20) ist, auszubilden.

2. Verfahren nach Anspruch 1, weiterhin dadurch gekennzeichnet, daß die Dotierungskonzentration (n+) der Drainzone (12) aus einer stark dotierten Schicht (12, 13) gebildet wird, welche auf einem Substrat (10) aufgebracht und lokalisiert wird, bevor die Halbleiterschicht (20) auf dem Substrat vorgesehen wird.

3. Verfahren nach Anspruch 1, weiterhin dadurch gekennzeichnet, daß eine dotierte Halbleiterschicht (12, 13, 14) auf der Halbleiterschicht (20) aufgebracht wird, um die Dotierungskonzentration (n+) der Drainzone (12) vorzusehen, und daß die dotierte Halbleiterschicht zumindest von dem zweiten Bereich (2) der Halbleiterschicht vor dem Unterdiffusionsdotierungsverfahren mit Hilfe des Energiestrahles (40) durch Ätzung abgetragen wird.

4. Verfahren nach Anspruch 1, weiterhin dadurch gekennzeichnet, daß Dotierungsionen in einen Oberflächenabschnitt der Halbleiterschicht (20) implantiert werden, um die Dotierungskonzentration (n+) der Drainzone (12) vorzusehen, und daß der implantierte Oberflächenabschnitt zumindest von dem zweiten Bereich (2) der Halbleiterschicht (20) vor dem Unterdiffusionsdotierungsverfahren mit Hilfe des Energiestrahles (40) durch Ätzung abgetragen wird.

5. Verfahren nach Anspruch 3 oder 4, weiterhin dadurch gekennzeichnet, daß die Ätzung sowohl in dem ersten (1) als auch dem zweiten (2) Bereich der Halbleiterschicht (20) erfolgt und das Gate (16) danach auf einer Isolationsschicht (15) auf der ersten Fläche (1) der Halbleiterschicht (20) vorgesehen wird.

6. Verfahren nach Anspruch 1, weiterhin dadurch gekennzeichnet, daß eine Implantationsmaske (25, 26, 36), welche eine Gateschicht (26) aufweist, auf einer Isolationsschicht (25) sowohl auf der ersten (1) als auch der zweiten (2) Fläche der Halbleiterschicht (20) vorgesehen wird und im Anschluß daran Dotierungsionen (42) in die Halbleiterschicht (20) implantiert werden, um die Dotierungskonzentration (n+) der Drainzone (12) vorzusehen, wobei die Implantationsmaske (25, 26, 36) zur Maskierung der ersten (1) und zweiten (2) Fläche verwendet wird, und daß das Gate (16) aus der Gateschicht (26) durch Abtragen der Gateschicht über der zweiten Fläche (2) der Halbleiterschicht (20) mittels Ätzung gebildet wird, wobei die Ätzung entweder vor oder nach dem Unterdiffusionsdotierungsverfahren mit Hilfe des Energiestrahles (40) erfolgt.

7. Verfahren nach Anspruch 6, weiterhin dadurch gekennzeichnet, daß die Implantationsmaske (25, 26, 36) eine Photolackschicht (36) auf der Gateschicht (26) aufweist und das Gate (16) vor dem Unterdiffusionsdotierungsverfahren mit Hilfe des Energiestrahles (40) durch Abtragen der Gateschicht (26) unterhalb eines Randes der Photolackschicht (36) mittels Ätzung gebildet wird.

8. Verfahren nach einem der vorangegangenen Ansprüche, weiterhin dadurch gekennzeichnet, daß der Energiestrahl (40) eine Absorptionstiefe in der Drainzone (12) aufweist, welche geringer als die Stärke der Drainzone (12) ist.

9. Verfahren nach Anspruch 8, weiterhin dadurch gekennzeichnet, daß der Energiestrahl (40) eine, durch einen Impulsexcimerlaser erzeugte Ultraviolett-Wellenlänge aufweist.

10. Verfahren nach einem der vorangegangenen Ansprüche, weiterhin dadurch gekennzeichnet, daß sich nach dem Unterdiffusionsdotierungsverfahren mit Hilfe des Energiestrahles die Dotierungskonzentrationen der Drainzone (12) und der Feldentspannungszone (22) über die Tiefe der Halbleiterschicht (20) erstrecken.

11. Verfahren nach einem der vorangegangenen Ansprüche, weiterhin dadurch gekennzeichnet, daß die Dotierungskonzentration (n+) der Drainzone (12) in die Halbleiterschicht (20) lateral so eindiffundiert wird, daß die Feldentspannungszone (22) die gesamte Länge der zweiten Fläche (2) zwischen der Kanalzone (21) und der Drainzone (12) einnimmt.