DE69426487T2 - Verfahren und Schaltung zur Referenzsignalerzeugung zur Differentialauswertung des Inhalts von nichtflüchtigen Speicherzellen - Google Patents

Verfahren und Schaltung zur Referenzsignalerzeugung zur Differentialauswertung des Inhalts von nichtflüchtigen Speicherzellen

Info

Publication number
DE69426487T2
DE69426487T2 DE69426487T DE69426487T DE69426487T2 DE 69426487 T2 DE69426487 T2 DE 69426487T2 DE 69426487 T DE69426487 T DE 69426487T DE 69426487 T DE69426487 T DE 69426487T DE 69426487 T2 DE69426487 T2 DE 69426487T2
Authority
DE
Germany
Prior art keywords
cell
voltage
cells
characteristic curve
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69426487T
Other languages
English (en)
Other versions
DE69426487D1 (de
Inventor
Giovanni Campardo
Marco Dallabora
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of DE69426487D1 publication Critical patent/DE69426487D1/de
Application granted granted Critical
Publication of DE69426487T2 publication Critical patent/DE69426487T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436Arrangements for verifying correct programming or erasure
    • G11C16/344Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445Circuits or methods to verify correct erasure of nonvolatile memory cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits
    • G11C16/28Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436Arrangements for verifying correct programming or erasure
    • G11C16/344Arrangements for verifying correct erasure or for detecting overerased cells

Landscapes

  • Read Only Memory (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Referenzsignalerzeugung und eine Schaltung zur Differentialauswertung des Inhalts von nichtflüchtigen, insbesondere Flash-EEPROM- Speicherzellen.
  • Wie bekannt ist, wird der Vergleich des Lesens des Inhalts einer Speicherzelle durch Vergleich einer Ladungsmenge durchgeführt, die bezogen wird auf den Strom durch die Zelle, die gelesen werden soll mit einer ähnlichen elektrischen Ladungsmenge, die auf den Strom durch eine Referenzzelle bezogen wird, deren Inhalt bekannt ist. Im Falle von Flash- EEPROM-Arrays wird häufig ein ähnlicher Vergleich durchgeführt, nachdem das Array oder Teile davon gelöscht wurden, um ein korrektes Löschen zu verifizieren und falls notwendig zu vollenden.
  • Entsprechend einer Lösung, die gegenwärtig breit genutzt wird, um sicher zwischen den gelöschten und beschriebenen Zellen zu unterscheiden, erzeugt eine Referenzzelle, wenn sie durch eine vorbestimmte Lese-Spannung vorgespannt ist, einen Referenzstrom mit einem Wert zwischen dem einer gelöschten Zelle und einer beschriebenen Zelle. Für diesen Zweck wird eine gelöschte Referenzzelle mit einem Schwellwert gleich dem typischen Schwellwert genutzt und die Referenzzellenschaltung wird so designed, dass die Kennlinie der Referenzzelle eine niedrigere Steigung hat als die der Array-Zellen. In obiger Lösung ist die minimale Bewertungsspannung (zum Lesen oder Verifizieren) der Wert, bei der der Strom in der gelöschten Zelle den maximal zulässigen Schwellwert hat und ist nichtsdestotrotz höher als der Strom in der Referenzzelle. Dieses Konzept wird in Fig. 1 dargestellt, welche die typische Kennlinie einer UV, z. B. UV-gelöschten Array-Zelle zeigt, deren Schwellwert nur vom Herstellungsprozess (Kurve A) abhängt; die Kennlinie der gelöschten Zelle mit dem maximal zulässigen Schwellwert (Kurve B); die Kennlinie der Referenzzelle (Kurve C); und die verifizierte Löschspannung (Linie D), z. B. die Spannung bei der das Testen des Löschens durchgeführt wird, um das korrekte Löschen der Zellen zu berechnen (bei der verifizierten Löschspannung werden Zellen mit einem Strom Ids größer als der der zugehörigen Referenzzelle als gelöscht angesehen). Wie man sieht ist die das Löschen bestätigende Spannung bzw. verifizierte Löschspannung geringfügig höher als der Wert, bei dem die Kennlinie der gelöschten Zelle mit dem maximalen Schwellwert die Referenzkennlinie schneidet.
  • Entsprechend der bekannten obigen Lösung, repräsentiert die zum Löschen verifizierte Spannung auch die minimale Lese- Spannung und daher die minimale Versorgungsspannung des Speichers (welche, aus Wirtschaftlichkeit, gleich der Lese- Spannung gemacht wird). In dem typischen gezeigten Fall, wobei die gelöschte Zelle und die Referenzzelle einen 2 V - Schwellwert hat und die zum Löschen verifizierte Spannung gleich 3,2 V ist, hat die mit dem Maximalschwellwert gelöschte Zelle eine Schwellwertspannung von 2,5 V und die minimale Versorgungsspannung ist auch gleich 3,2 V.
  • Auf der anderen Seite geht die gegenwärtige Forderung dahin, die Versorgungsspannung soweit als möglich zu erniedrigen, um auch die Anwendung dieser Art von Speicher auf tragbare Geräte und Anwendungen mit niedriger Leistung auszudehnen.
  • Eine Erniedrigung der Versorgungsspannung kann jedoch nicht erreicht werden, indem einfach die das Löschen verifizierende Spannung reduziert wird (und daher die Kennlinie der gelöschten Zelle mit dem maximal zulässigen Schwellwert nach links zu Verschieben), da dies auch eine linksgerichtete Verschiebung (zu geringeren Werten) der Glocke ergeben würde, die die Verteilung der Schwellwertspannung der Array-Zellen, wenn sie gelöscht werden, beschreibt. Das linksgerichtete Verschieben der Glocke würde auch dazu führen, dass der Schwellwert der stärker gelöschten Zellen (linke Grenze der Glocke) zu nahe an Null oder sogar an einen negativen Wert gebracht wird und damit zu erschöpften Zellen führt, z. B. zu Zellen, die Strom führen auch wenn VGS = 0, und welche deshalb gelesen würden, auch wenn sie nicht angesteuert sind und damit die Genauigkeit des Lesens beeinträchtigen.
  • Es muss auch Vorkehrung getroffen werden, so weit als möglich das Vorhandensein von Zellen auszuschließen, die noch nicht erschöpft sind, aber einen sehr niedrigen Schwellwert haben (der von 0 bis 1 V reicht), der dazu führen kann, die Injektion während nachfolgendem Programmieren auszuhöhlen und damit die Oxydschicht und damit die Zuverlässigkeit des Arrays zu beeinträchtigen.
  • Um schließlich das Problem der erschöpften Zellen oder Zellen mit niedrigem Schwellwert teilweise zu lösen, werden zur Zeit Verfahren angewendet, damit sich die erschöpften Zellen wieder erholen. Zusätzlich jedoch zur ansteigenden aktuellen Löschzeit führt das Reduzieren der Spannung zum Verifizieren des Löschens zu einem Anstieg der Zeit, die zum Erholen der erschöpften Zellen gebraucht wird und damit zum beträchtlichen Anwachsen der Löschzeit im Ganzen und reduziert die Geschwindigkeit des Speichers.
  • In der Patentschrift EP-A-0 487 808 wird ein Verfahren offengelegt, ein Referenzsignal zu erzeugen, das die Merkmale der Präambel des Anspruchs 1 hat. Hier wird die Kennlinie des Lese-Referenzsignals mit zwei Steigungen durch eine programmierte Ausgleichszelle realisiert, die an die Referenzleitung angeschlossen ist.
  • In der Patentschrift EP-A-0 412 837 wird ein Verfahren offengelegt, ein Referenzsignal zu erzeugen, wobei die gesamte Kennlinie des Lesereferenzsignals eine niedrigere Steigung hat, als die Kennlinie der Speicherzellen. Der Referenzschwellwert wird nicht gezeigt.
  • Es ist Gegenstand der vorliegenden Erfindung, ein Verfahren und eine Schaltung darzulegen, die es erlaubt, die Versorgungsspannung zu reduzieren ohne das Lesen oder das Verifizieren des Löschens der Array-Zellen oder der Zuverlässigkeit +des Arryas selbst zu beeinträchtigen.
  • Entsprechend der vorliegenden Erfindung wird ein Verfahren zur Referenzsignalerzeugung und eine Schaltung zur Differentialauswertung des Inhalts nichtflüchtiger Speicherzellen dargestellt, wie dies insbesondere in den Ansprüchen 1 und 7 beansprucht wird.
  • Vorzugsweise nicht limitierende Ausführungsformen der vorliegenden Erfindung werden an Hand eines Beispiels mit Bezug zu den beigefügten Zeichnungen beschrieben, in welchen:
  • Fig. 1 zeigt ein Diagramm der Kennlinien, die benutzt werden, um Speicherzellen entsprechend einer bekannten Methode auszuwerten;
  • Fig. 2 zeigt ein ähnliches Diagramm der Kennlinien zum Auswerten von Speicherzellen entsprechend einer ersten Ausführungsform der vorliegenden Erfindung;
  • Fig. 3 zeigt ein ähnliches Diagramm entsprechend einer zweiten Ausführungsform der vorliegenden Erfindung;
  • Fig. 4 zeigt eine Schaltung, um ein Referenzsignal entsprechend vorliegender Erfindung und entsprechend dem Diagramm von Fig. 3 zu erzeugen.
  • Fig. 5 zeigt ein Diagramm einer Vielzahl von Kennlinien, die als Funktion der Versorgungsspannung bei vorher festgelegten Punkten der Schaltung aus Fig. 4 erhalten werden.
  • Das Diagramm von Fig. 2 zeigt die Kennlinie der Referenzspannung für das Lesen und verifizierte Löschen entsprechend einer ersten Ausführungsform der Erfindung. Wie in Fig. 2 gezeigt, wird die Referenzkennlinie, die durch die Referenzverzweigung des Arrays erzeugt wird und mit E bezeichnet wird, in Bezug zur korrespondierenden gerade genutzten Kennlinie (Kurve C in Fig. 1) verschoben, so dass ihr Schwellwert (Spannung, bei der der Strom Ids null ist) höher oder mindestens gleich hoch ist, wie der der gelöschten Zelle mit dem maximal zulässigen Schwellwert (Kurve B). Zum Vergleich zeigt Fig. 2 auch die Kennlinie A einer typischen mit UV-Licht gelöschten Zelle.
  • Das Generieren einer Referenzkennlinie E hat den Vorteil, das Lesen und Verifizieren der Speicherzelle bei einer niedrigeren Spannung durchzuführen als bei bekannten Lösungen und damit auch Speicher mit einer niedrigeren Versorgungsspannung ausrüsten zu können.
  • Tatsächlich ist es möglich, angenommen der Schwellwert der gelöschten Zelle mit maximal möglichem Schwellwert ist 2,5 V und die Leseschaltung ist so gestaltet, dass der Referenzschwellwert der Zelle ebenfalls 2,5 V ist, wobei eine Ungenauigkeit der Versorgungsspannung (± 10%) erlaubt ist, mit einer nominalen Versorgungsspannung von nicht mehr als 3 V zu arbeiten. Sogar wenn die Versorgungsspannung die minimal zulässige ist (2,7 V), ist der Strom durch die Referenzzelle bei der Lesespannung niedriger als der Strom durch irgendeine der gelöschten Zellen (sogar derjenigen mit einem Minimalschwellwert, entsprechend der Kennlinie B) und höher als der Strom durch irgendeine der beschriebenen Zellen (Kennlinie F in Fig. 2).
  • Entsprechend einer zweiten Ausführungsform, um das Lesen sicherer zu machen - im Hinblick auf den engen Spielraum im Lösungsvorschlag der Fig. 2 zwischen dem Schwellwert einer gelöschten Zelle mit dem maximal zulässigem Schwellwert und der minimalen Lesespannung (200 mV, zwischen 2,5 und 2,7 V) - wird der Schwellwert der maximalen Kennlinie der gelöschten Zelle ein wenig reduziert, z. B. um 200 mV auf 2,3 V. Obwohl dies die gesamte Schwellwert-Verteilungsglocke um 200 mV verschiebt, ist die Reduzierung des Schwellwerts so gering, dass dies nur eine vernachlässigbare Verschlechterung in der Größenordnung von Prozenten von leeren oder vorentleerten Zellen (mit einem Schwellwert von 0 bis 1 V) mit sich bringt.
  • Darüber hinaus wird eine Referenzkennlinie für das verifizierte Löschen erzeugt, die der einer mit maximalem Schwellwert gelöschten Zelle gleicht (Kennlinie der maximal gelöschten Zelle) und die durch G in Fig. 3 gekennzeichnet wird. Entsprechend der obigen Lösung fällt daher die Referenzkennlinie für das verifizierte Löschen nicht länger mit der Referenzkennlinie für das Lesen zusammen.
  • Entsprechend einem weiteren Aspekt dieser vorliegenden Erfindung, wird die Referenzkennlinie für das Lesen nicht mehr durch eine gerade einzelne gerade Linie wiedergegeben, sondern durch eine gebrochene Linie aus zwei Abschnitten: einem ersten Abschnitt, der zwischen der X-Achse und einer vorgegebenen Spannung VS (z. B. Versorgungsspannung Wo) liegt; und einem zweiten Abschnitt ab der Spannung VS. Insbesondere zeigt der erste Abschnitt eine Steigung, die dem Bruchteil der Zellen- Kennlinien des Arrays (z. B. 2/5; wie in bekannter Kennlinie C) entspricht; und der zweite Abschnitt zeigt eine Steigung, die den Zellen-Kennlinien des Arrays entspricht. Die dem Lesen zugeordnete Kennlinie entsprechend obiger Ausführungsform wird durch H in Fig. 3 gekennzeichnet, und besteht daher aus einem ersten Abschnitt H1 und einem zweiten Abschnitt H2.
  • Aufgrund des Aufteilens in zwei Abschnitte, läuft die Referenzkennlinie für das Lesen H nicht Gefahr, die Kennlinie einer beschriebenen Zelle (F in Fig. 2) zu unterbrechen, auch nicht im Falle einer hohen Lese- oder Versorgungsspannung. Dies eliminiert daher die Notwendigkeit, das Maximum der Versorgungsspannung von Anordnungen zu reduzieren, die diese nicht aus wirtschaftlichen Gründen brauchen und bei welchen eine hohe Lesespannung vorzuziehen ist (z. B. eine nominale Spannung von über 5 V). Tatsächlich muss ohne den obigen Wechsel in der Steigung (Kennlinie E in Fig. 2) die maximale Lesespannung (und damit die Versorgungsspannung) unter derjenigen gehalten werden, bei der sich die Referenzkennlinie für das Lesen und die Kennlinie der zuletzt beschriebenen Zelle überschneiden.
  • Eine Ausführungsform einer Schaltung, um die Kennlinien für das Lesen und verifizierte Löschen zu erzeugen, wobei obiger Aspekt der vorliegenden Erfindung implementiert ist, wird in Fig. 4 gezeigt und nachfolgend beschrieben.
  • In Fig. 4 wird die erzeugende Schaltung als Ganzes mit 10 bezeichnet und sie umfasst drei leere Zellen vom Flash-Typ 11, 12, 13 außerhalb des Speicher-Arrays. Die Zellen 11-13, die selbst einen Schwellwert von 2 V aufweisen, sind so vorgespannt, das sie eine Kennlinie ergeben, die bezüglich der typischen Kennlinie einer leeren Zelle verschoben ist, wobei die Vorspannung durch Spannungsschiebeelemente 14 und 15 erreicht wird, die am Eingang zusammen mit der Versorgungsspannung Vcc vorgesehen sind und eine verschobene Spannung am Ausgang liefern. Präziser ausgedrückt hat der Spannungsschieber 14 einen Ausgang 14a, der mit dem Gate-Ende von Zelle 11 verbunden ist und liefert eine Verschiebespannung von sagen wir 1 V, so dass das Sinken der Gate- Versorgungsspannung VGS11 von Zelle 11 Vcc - 1 V entspricht und Zelle 11 einen Schwellwert von 3 V (Wert der Versorgungsspannung, bei der die Zelle 11 leitend wird). Umgekehrt hat der Spannungsschieber 15 einen Ausgang 15a, der mit den Gate-Enden der Zelle 12 und 13 verbunden ist und der eine Verschiebespannung von sagen wir 300 mv liefert, so dass das Sinken der Gate-Versorgungsspannung (VGS12, VGS13) von Zelle 12 und 13 Vcc - 0,3 V entspricht und beide Zellen 12 und 13 einen Schwellwert von 2,3 V liefern.
  • Die Zelle 11 bietet einen Vorladekreis 17 und einen Transistor 18. Die Voraufladeschaltung 17 mit bekanntem Typ umfasst einen N-Kanal MOS-Transistor 19, der mit dem Versorgungsanschluss und dem Drain-Anschluss von Zelle 11 verbunden ist, der Gate-Anschluss verbunden mit dem Ausgang von einem Inverter 20, und der Drain-Anschluss verbunden mit dem Transistor 18. Der Eingang des Inverters 20 ist mit dem Versorgungsanschluss des Transistors 19 verbunden, um den Drain-Anschluss der Zelle 11 auf eine feste Spannung, z. B. 1 V, in bekannter Weise vorzuspannen.
  • Zwischen der Voraufladeschaltung 17 und dem Ladungstransistor 18 ist ein Schalter 21 eingerichtet, der durch einen P-Kanal-MOS-Transistor dargestellt wird und am Gate-Anschluss ein logisches Signal R liefert, um die Zelle 11 zum Lesemodus zu befähigen.
  • Der Ladetransistor 18 ist vom PMOS-Typ, ist diodenverbunden und bietet eine Verbindung des Versorgungsanschlusss mit der Vcc an der Versorgungsleitung 16 und des Drainanschlusss mit dem Transistor 21. Der Transistor 18 ist vom Widerstandstyp und hat die Abmessungen (Breite/Länge) als Verhältnis B/L von sagen wir 10/2 und bildet einen Teil eines spiegelbildlichen Stromkreises 22, der einen weiteren P-Kanal- MOS-Transistor 23 mit denselben Abmessungen wie Transistor 18 einschließt. Der Transistor 23 liefert die Verbindung des Versorgungsanschlusses mit der Versorgungsleitung 16, die Verbindung des Gate-Anschlusses mit dem Transistor 18 und des Drain-Anschlusses mit dem Versorgungsanschluss eines PMOS- Transistors 26, der als Schalter dient und mit welchem der Gate-Anschluss mit dem logischen Signal R versorgt wird und mit welchem der Drain-Anschluss mit dem Knotenpunkt 27 verbunden wird.
  • Der Knotenpunkt 27 ist mit dem Drainanschluss der Zelle 12 über eine Voraufladeschaltung 28 verbunden, der ähnlich zu dem Kreis 17 ist und deshalb nicht im Detail beschrieben wird. Der Versorgungsanschluss der Zelle 12 ist geerdet und der Knotenpunkt 27 ist auch mit dem Drainanschluss eines Transistors 29 vom PMOS-Typ verbunden, dessen Gateanschluss mit dem logischen Signal R versorgt wird und dessen Versorgungsanschluss mit dem Drainanschluss eines Ladetranistors vom Widerstandstyp 30 verbunden ist und damit den Teil einer zweiten spiegelbildlichen Stromschaltung 31 bildet. Noch präziser ausgedrückt ist der P-Typ MOS-Transistor 30 diodenverbunden und verbindet den Versorgungsanschluss mit der Versorgungsleitung 16, er hat ein kleineres B/L-Verhältnis als Transistor 18, 23 z. B. 10/4 und bildet damit einen höheren Widerstand als die Transistoren 18, 23 wie nachfolgend erklärt wird.
  • Die spiegelbildliche Stromschaltung 31 enthält auch einen PMOS Transistor 32 derselben Abmessungen wie Transistor 30 und ist über den Versorgungsanschluss mit der Versorgungsleitung 16 verbunden, der Gate-Anschluss ist mit dem Gate-Anschluss des Transistors 30 verbunden, und der Drain-Anschluss ist mit dem Versorgungsanschluss eines PMOS Schalttransistors 33 verbunden, dessen Gate-Anschluss mit dem logischen Signal R versorgt wird und dessen Drain-Anschluss mit einem Voraufladeschaltkreis 34 verbunden ist, ähnlich zu den Schaltungen 17 und 28.
  • Die Voraufladeschaltung 34 ist zwischen dem Schalttransistor 33 und einem Knotenpunkt 37 gelegt, der auch mit dem Drain-Anschluss der Zelle 13 verbunden ist, deren Versorgungsanschluss auf Erde liegt.
  • Knotenpunkt 37 ist auch mit dem dem Lesen zugeordneten Knotenpunkt 38 über eine Voraufladeschaltung 39 verbunden, die ähnlich zu den Schaltungen 17, 28, 34 ist; und Knotenpunkt 38 ist mit der Versorgungsleitung 16 über den Schaltungstransistor 40 und einen Ladetransistor 41 verbunden. Noch präziser ausgedrückt ist der Schaltungstransistor vom PMOS-Typ und wird über den Gate-Anschluss mit dem logischen Signal R versorgt und der Ladetransistor 41 ist vom Widerstandstyp PMOS und hat das gleiche Abmessungsverhältnis wie die Transistoren 18, 23, z. B. 10/2. Transistor 41 hat eine Diodenverbindung und verbindet den Drainanschluss mit dem Schalter 40 und mit seinem eigenen Gate-Anschluss, der Versorgungsanschluss ist an die Leitung 16 angeschlossen und der Gate-Anschluss ist über einen Schalttransistor 42 vom PMOS -Typ, dessen Gate-Anschluss mit einem Signal V versorgt wird, das ihn zum Löschen befähigt, an den Knotenpunkt 27 angeschlossen.
  • Fig. 4 zeigt auch einen Zweig des Speicher-Arrays 48 und des Komparators, der die Array-Daten mit den Referenzdaten vergleicht. Noch präziser, vom Speicher-Array wird eine Zelle 50 gezeigt, die einen geerdeten Versorgungsanschluss hat, der Gate-Anschluss wird mit einer Vorspannung GV versorgt, und der Drain-Anschluss wird mit einem Knotenpunkt 51 über einen Voraufladeschaltung 52, ähnlich zur Schaltung 17, verbunden. Knotenpunkt 51 wird über einen Schalttransistor 53 und einen Ladetransistor 54, der ähnlich, auch bezüglich der Abmessungen zu den Bauelementen 40, 41 des Referenzteils der Schaltung ist, an die Versorgungsleitung 16 angeschlossen. Im Gegensatz zu Transistor 40 hat jedoch der Transistor 53 einen geerdeten Gate-Anschluss, so dass er immer im Ein-Zustand ist (geschlossener Schalter).
  • Der Referenzknotenpunkt 38 und der Feldknotenpunkt 51 sind an die Bezugseingänge eines ersten Komparators 55 angeschlossen, um die Spannungen der besagten Knotenpunkte im Lese-Modus zu vergleichen, welche in bekannter Weise von den Strömen über die Referenzzelle 13 und die Speicherzelle 50 abhängen.
  • Der Referenzknotenpunkt 27 und der Array-Knotenpunkt 51 sind an die Bezugseingänge eines zweiten Komparators 56 angeschlossen, um die Spannungen an besagten Knotenpunkten im verifizierten Lösch-Modus zu vergleichen.
  • Die in Fig. 4 dargestellte Schaltung wird nun in ihrer Funktion beschrieben, wobei auch auf Fig. 5 Bezug genommen wird, in der, so wie Schaltung 10 für Speicher-Arrays bei verschiedenen Versorgungsspannungen genutzt werden kann, die Kennlinien der Hauptknotenpunkte als Funktion der Versorgungsspannung gezeigt werden.
  • Wie bereits dargelegt, haben durch die Wirkung der Spannungsschieber 14 und 15 die Zellen 11, 12, 13 niedrigere Gate-Versorgungsspannungen VGS bezogen auf die Versorgungsspannung, aber ihre Kennlinie hängt auch von der Arbeitsladung ab, wie dies in folgender Beschreibung erklärt wird, wobei I&sub1; der Strom durch den Ladungstransistor 18 (und Zelle 11), I&sub2; der Strom durch den spiegelbildlichen Transistor 23, I3R der Strom durch Zelle 12 im Lese-Modus, I3V der Strom durch Zelle 12 im verifizierten Lösch-Modus, I&sub4; der Strom durch den Ladungstransistor 30, I&sub5; der Strom durch den spiegelbildlichen Transistor 32, I&sub6; der Strom durch Zelle 13 und 17 der Strom durch den Ladungstransistor 41 ist.
  • Im Lese-Modus ist das Signal R niedrig und das Logik-Signal V hoch, so dass die Schalter 21, 26, 29, 33, 40 geschlossen sind (Transistoren im Ein-Zustand), Schalter 42 ist offen und solange die Versorgungsspannung Vcc unter 2,3 V ist, sind die Zellen 11, 12, 13 im Aus-Zustand (VGS11 < 1,3 V, VGS12 = VGS13 < 2 V). Wenn die Versorgungsspannung 2,3 V übersteigt, beginnen die Zellen 12 und 13 leitend zu werden, aber ihre Kennlinie gibt eine geringere Steigung als theoretisch wieder, entsprechend der vorhandenen Ladungen. Tatsächlich im Bereich von 2,3 und 3 V der Versorgungsspannung ist die Zelle 11 aus, I&sub1; und damit auch I&sub2; sind null, und die Zelle 12 führt nur den Strom, der durch die Ladung des Transistors 30 geliefert wird, der, da er hochohmig ist, den gelieferten Strom begrenzt. Noch präziser ist mit obiger Dimensionierung die Steigung der Kennlinie I3R ungefähr die Hälfte der Eigenkennlinie der Zelle 11-13 (gezeigt durch IV in Fig. 5), so dass I&sub4; = I3R und I&sub5; = I&sub4; entsprechend den Transistoren 30, 32 ist, die einen 1 : 1 Spiegel bilden.
  • Innerhalb des gleichen Bereiches der Versorgungsspannung stellt der Strom I&sub6; durch die Zelle 13 die Eigenkurve dar, wie aus Fig. 5 zu ersehen, entsprechend der Zelle 13, die durch beide Ladetransistoren 32 und 41 versorgt wird; und der Strom I&sub7; durch den Ladetransistor 41, dessen Wert I&sub6; - I&sub5; entspricht, ergibt eine Steigung, die halb so groß ist wie die Eigensteigung der Zellen 11, 12, 13, wie Fig. 5 zeigt.
  • Mit einer Versorgungsspannung von mehr als 3 V arbeitet die Schaltung 10 anders. Tatsächlich wird die Zelle 11 angeschaltet sobald eine VGS - Spannung von mehr als 2 V auftritt und einen Strom I&sub1; zieht, wie die Kurve in Fig. 5 zeigt, z. B. mit einem 3 V Schwellwert und der gleichen Steigung wie eine leere Zelle ohne Strombegrenzung (IV) Entsprechend dem 1 : 1 Verhältnis am Spiegelpunkt 22, I&sub2; = I&sub1;, ist an diesem Punkt der Strom durch die Zelle 12 nicht länger durch die Hochohmigkeit der Ladung des Transistors 30 begrenzt sobald die Zelle 12 wirksam ist und die Ladung des Transistors 23 sieht. Folglich steigt der Strom I3R an und mit ihm die Versorgungsspannung mit einer Steigung die gleich der Eigensteigung ist und I&sub4; (dessen Wert I3R - I&sub2; entspricht) liefert eine konstante Kurve, so wie dies I&sub5; tut, der I&sub4; gleicht.
  • Der Strom I&sub6; verbleibt auf der Kurve die durch die verschobene Kennlinie der Zelle 13 geregelt wird, während I7, dessen Wert I&sub6; - I&sub5; entspricht, in diesem Fall dieselbe Steigung aufweist wie eine leere Zelle.
  • Im gezeigten Beispiel I3R = I&sub7; entsprechend der speziellen Abmessungen der Ladungstransistoren 18, 23, 30, 32, 41 obwohl dies im allgemeinen nicht auftritt.
  • In bekannter Weise hängen die Spannungen an den Knotenpunkten 38 und 51 nur von den Strömen I&sub7; und IM (der Strom in Zelle 50 mit Kennlinie A oder F der Fig. 2, der davon abhängt, ob die Zelle 50 gelöscht oder beschrieben wird) ab und können daher direkt miteinander verglichen werden, um sicher den Zustand der Zelle 50 zu berechnen, sogar wenn nur eine niedrige Versorgungsspannung vorliegt.
  • Umgekehrt ist im Modus des verifizierten Löschens das Logik-Signal R hoch und das Signal V niedrig, so dass die Schalter 21, 26, 29, 33, 40 offen sind und der Schalter 42 geschlossen ist, womit der Knotenpunkt 27 direkt mit dem Drain-Anschluss des Ladetransistors 41 verbunden wird.
  • In diesem Zustand arbeitet die Zelle 12 wie eine leere Zelle mit einer verschobenen Kennlinie (2,3 V Schwellwert) und unbegrenzter Steigung (in diesem Fall sieht die Zelle 12 tatsächlich bei jedem Arbeitspunkt die gleiche Ladung 41), so dass die Kennlinie der Zelle 12 (I3V) mit der Kennlinie I&sub6; in Fig. 5 zusammenfällt.
  • Somit kann der Komparator 56 die Spannung im Knotenpunkt 27 (wieder allein auf den Strom I3V bezogen) mit der Spannung im Knotenpunkt 51 vergleichen, um zu berechnen, ob die Zelle 50 ausreichend gelöscht ist.
  • Der Nutzen dieses beschriebenen Verfahrens und dieser Schaltung ist folgender. Erstens gestatten sie das Lesen und Löschen der Speicherzellen sogar bei niedriger Versorgungsspannung, im einzelnen bei einer niedrigen nominalen Spannung von 3 V; und wenn der Schwellwert für das Löschen geringfügig nach unten verschoben ist, liefert die Methode entsprechend der Erfindung einen guten Sicherheitsbereich und sichert damit das sehr zuverlässige Lesen der Zellen, auch bei niedriger Versorgungsspannung.
  • Da ferner eine Lese-Referenz-Kennlinie mit zwei Steigungen - eine untere Steigung im Niedrigvoltbereich gefolgt von einer höheren Steigung -vorgesehen ist, kann der Gebrauch des gleichen Verfahrens und der Schaltung auch für Speicheranordnungen mit hoher Spannung verwendet werden, so dass die gleiche Struktur für verschiedene Anwendungen genutzt werden kann und damit die Design-, Herstellungs- und Lagerungskosten reduziert werden können.
  • Die beschriebene Schaltung ist auch extrem unkompliziert und zuverlässig. Insbesondere ist das Verwenden leerer Zellen mit einer mit Spannungsschiebern verschobenen Kennlinie besonders nützlich, da die leeren Zellen im hohen Maße Langzeitpräzision gewährleisten und damit einen hohen Grad an Stabilität für die Schaltung im Gegensatz z. B. dem Gebrauch von sogar nur teilweise beschriebenen Zellen, welche natürlich dazu neigen sich zu entladen und damit eine Verschiebung der Eigenkennlinie bewirken. Darüber hinaus gewähren leere Zellen einen "sicheren" Eigenschwellwert, wobei sie keine Unsicherheit beinhalten (im Gegensatz z. B. zu gelöschten Zellen, die, wie zu Beginn erklärt, eine statistische Verteilung des Schwellwerts liefern). Der Gebrauch von leeren Zellen dient also dem Eliminieren oder schließlich dem Vereinfachen einer komplexen, kostenintensiven Anpassung des Referenzschwellwerts der Zelle.
  • Natürlich können Änderungen an dem Verfahren und an der Schaltung, wie sie hier beschrieben und illustriert wurden, vorgenommen werden, jedoch ohne den Umfang der Erfindung zu beschränken. Im einzelnen ist die Schaltungsanordnung der vorgespannten Zweige der Zellen 11-13 nur indikativ und kann in verschiedener Hinsicht modifiziert werden. So können z. B. anstatt von zwei Komparatoren - einer jeweils für das Lesen und Löschen - nur ein Komparator, z. B. 55, vorgesehen werden, indem dessen Referenzeingang auch mit dem Knotenpunkt 27 über ein Schaltelement verbunden wird. Die Abmessungen und Spannungswerte sind auch nur indikativ.
  • Schließlich können, anstatt Spannungsschieber beim Gate- Anschluss der Referenzzellen zu nutzen, um die Kennlinie der leeren Speicherzellen zu verschieben, positive Offset- Spannungen an den Versorgungsanschlüssen der Zellen vorgesehen werden.

Claims (16)

1. Ein Verfahren zur Referenzsignalerzeugung zur Differentialauswertung des Inhalts von nichtflüchtigen Speicher-(48) Zellen (50), das die Maßnahme beinhaltet, ein Lese-Referenzsignal (E, H) zu erzeugen, dessen Kennlinie eine niedrigere Steigung zumindest in einem Teil hat, als die der Kennlinie (A, B. G) der Zellen des Speichers, dadurch gekennzeichnet, dass das Lese-Referenzsignal (E, H) einen Referenzschwellwert hat, der zwischen einem maximal zulässigem Schwellwert der gelöschten Zellen und einem minimal zulässigem Schwellwert der beschriebenen Zellen liegt.
2. Ein Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Maßnahme, ein Lese-Referenzsignal zu erzeugen, Maßnahmen beinhaltet, eine leere Zelle (12, 13) zu nutzen und deren Kennlinie zu besagtem Referenz-Schwellwert zu verschieben.
3. Ein Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die Maßnahme des Verschiebens besagter Kennlinie die Maßnahme beinhaltet, zwischen zwei Anschlüssen besagter leerer Zelle (12, 13) eine Vorspannung zu erzeugen, die niedriger als die Lese-Spannung der Zellen (50) des besagten nichtflüchtigen Speichers (48) ist.
4. Ein Verfahren nach einem der vorherigen Ansprüche 1-3, dadurch gekennzeichnet, dass es auch die Maßnahme beinhaltet, ein das Löschen bestätigendes Referenzsignal (G) zu erzeugen, das eine Kennlinie gleich der einer gelöschten Zelle mit einer maximal zulässigen Schwelle hat.
5. Ein Verfahren nach einem der vorangehenden Ansprüche 1 - 4 für eine Speicheranordnung (48), die mit einer Versorgungsspannung ausgestattet ist, dadurch gekennzeichnet, dass die Maßnahme, ein Referenzsignal (H) zu erzeugen, die Maßnahmen umfasst, eine Referenzzelle (12, 13), die besagten Schwellwert hat, mit einer Spannung bezogen auf besagte Versorgungsspannung vorzuspannen; wobei der Strom (I3R) durch besagte Referenzzelle begrenzt wird, wenn besagte Versorgungsspannung einen Wert liefert, der zwischen besagtem Referenzschwellwert und einem vorbestimmten Wert (VS) größer als der besagte Referenzschwellwert liegt, um einen ersten Teil der Kennlinie (H1) mit einer niedrigeren Steigung als die Kennlinie der Zellen (50) des besagten Speichers zu erzeugen; und indem besagte Referenzzelle mit einem Strom versorgt wird, dessen Wert so ist, dass ein zweiter Teil der Kennlinie (H2) erzeugt wird, der sich an den ersten besagten Teil anschließt und eine höhere Steigung hat, wenn besagte Versorgungsspannung einen Wert liefert, der größer als besagter vorbestimmter Wert ist.
6. Ein Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass besagter zweiter Teil der Kennlinie (H2) eine Steigung hat, die mit der der Kennlinie (A) der Zellen (50) von besagtem Speicher (48) gleich ist.
7. Eine Schaltung (10) zur Erzeugung eines Referenzsignals zur Differentialauswertung des Inhalts von nichtflüchtigen Speicherzellen, die Elemente (15) beinhaltet, um ein Referenzsignal zu erzeugen, dessen Kennlinie (E, H) eine niedrigere Steigung mindestens in einem Teil als die Kennlinie (A) der Zellen (50) des besagten Speichers (48) hat, dadurch gekennzeichnet, dass Elemente (15) zur Erzeugung eines Referenzschwellwerts für besagte Lese-Referenzsignale vorgesehen sind, der zwischen einem maximal zulässigem Schwellwert für gelöschte Zellen und einem minimal zulässigem Schwellwert für beschriebene Zellen liegt.
8. Eine Schaltung nach Anspruch 7, dadurch gekennzeichnet, dass diese wenigstens eine leere Zelle (12, 13) umfasst; und Elemente (15) zum Verschieben der Kennlinie, die mit besagter leerer Zelle verbunden sind, um die Kennlinie (E, H) besagter leerer Zelle zum besagten Referenz-Schwellwert zu verschieben.
9. Eine Schaltung nach Anspruch 8, dadurch gekennzeichnet, dass besagte Elemente zum Verschieben der Kennlinie einen Spannungsschieber (15) beinhalten, um zwischen zwei Anschlüssen der besagten leeren Zelle (12, 13) eine Vorspannung kleiner als die Lese-Spannung der Zellen (50) des besagten nichtflüchtigen Speichers (48) zu erzeugen.
10. Eine Schaltung nach einem der vorangehenden Ansprüche 7-9 für eine Speicheranordnung (48), dadurch gekennzeichnet, dass sie Versorgungselemente zum Verifizieren (12, 41, 42) umfasst, um ein das Löschen bestätigendes Referenzsignal (G) zu erzeugen, das die gleiche Kennlinie hat, wie eine gelöschte Zelle (50) mit einer maximal zulässigen Schwelle.
11. Eine Schaltung nach einem der vorangehenden Ansprüche 7-10 für eine Speicheranordnung (48), die mit einer Versorgungsspannung (Vcc) ausgestattet ist, wobei besagte Schaltung (10) eine erste Referenzzelle (12) umfasst, die besagten Referenz-Schwellwert hat; und Elemente (15) hat, um besagte Referenzzelle mit einer Vorspannung vorzuspannen, die auf besagte Versorgungsspannung bezogen ist; die dadurch gekennzeichnet ist, dass sie strombegrenzende Elemente (31) beinhaltet, um den Strom (I3R) der durch besagte erste Referenzzelle zu begrenzen, wenn besagte Versorgungsspannung einen Wert liefert, der zwischen besagtem Referenzschwellwert und einem vorbestimmten Wert (VS) liegt, der größer als besagter Referenzschwellwert ist, entsprechend einem ersten Teil der Kennlinie (H1) und der eine niedrigere Steigung als die Kennlinie der Zellen (50) des besagten Speichers hat; und Elemente für den Versorgungsstrom (22) hat, die besagte erste Referenzzelle versorgen, so dass der Strom (I3R) in besagter Referenzzelle einem zweiten Teil der Kennlinie (H2) folgt, der sich an den ersten besagten Teil anschließt und eine höhere Steigung als dieser hat, wenn besagte Versorgungsspannung einen größeren als besagten vorbestimmten Wert hat.
12. Eine Schaltung nach Anspruch 11, dadurch gekennzeichnet, dass besagte erste Referenzzelle (12) eine leere Zelle ist; und besagte Elemente zum Vorspannen einen Spannungsschieber (15) umfassen, der an eine Versorgungsleitung (16) und einen Kontroll-Anschluss der besagten ersten Referenzzelle angeschlossen ist, um für diesen besagten Kontroll-Anschluss eine erste Vorspannung zu erzeugen, die kleiner als besagte Versorgungsspannung (Vcc) ist.
13. Eine Schaltung nach Anspruch 12, dadurch gekennzeichnet, dass besagte Elemente zur Stromversorgung eine erste Ladeschaltkreis (22) umfassen, die zwischen besagter Versorgungsleitung (16) und besagter Referenzzelle (12) angeschlossen ist; und Elemente (11, 14, 17) hat, die die besagte Ladeschaltung aktivieren, wenn besagte Spannung größer als der vorbestimmte Wert (VS) ist; und wobei besagte Strombegrenzungselemente eine zweiten Ladeschaltkreis (31) aufweisen, die parallel angeschlossen ist und einen höheren Widerstand bezüglich des besagten ersten Ladeschaltkreises aufweist.
14. Eine Schaltung nach Anspruch 13, dadurch gekennzeichnet, dass besagter zweiter Ladeschaltkreis (31) einen ersten MOS- Transistor (30) umfasst, der ein erstes Breite/Länge- Verhältnis hat, und dass erster Ladeschaltkreis (22) einen zweiten MOS-Transistor (23) hat, der ein zweites Breite/Länge- Verhältnis hat, das kleiner als das besagte erste Verhältnis ist.
15. Eine Schaltung nach Anspruch 13 oder 14 dadurch gekennzeichnet, dass besagte Aktivierungselemente (11, 14, 17) eine zweite leere Referenzzelle (11) beinhalten, die einen Kontroll-Anschluss hat; und einen zweiten Spannungsschieber (14) beinhaltet, der zwischen besagter Versorgungsleitung (16) und besagtem Kontroll-Anschluss der besagten zweiten Referenzzelle angeschlossen ist, um eine zweite Vorspannung für besagten Kontroll-Anschluss für besagte zweite Referenzzelle zu erzeugen, wobei besagte zweite Vorspannung kleiner ist, als besagte Versorgungsspannung und besagte erste Vorspannung.
16. Eine Schaltung nach einem der vorangehenden Ansprüche 13-15, dadurch gekennzeichnet, dass sie einen dritten Ladeschaltkreis (41) umfasst, der parallel zu besagtem ersten und zweiten Ladeschaltkreis (22, 31) angeschlossen ist und den gleichen Widerstand hat, wie besagte erste Ladungselemente (22); wobei die ersten Aktivierungselemente (21, 26, 29, 33) an besagte erste und zweite Ladeschaltkreise angeschlossen sind, um besagte erste und zweite Ladeschaltkreise für den Speicher-Lese-Modus zu befähigen bzw. aktivieren; und zweite Aktivierungselemente (42) hat, die an besagten dritten Ladeschaltkreis angeschlossen sind, um besagten dritten Ladeschaltkreis für den Modus, der das Löschen bestätigt, zu befähigen bzw. zu aktivieren.
DE69426487T 1994-03-28 1994-03-28 Verfahren und Schaltung zur Referenzsignalerzeugung zur Differentialauswertung des Inhalts von nichtflüchtigen Speicherzellen Expired - Fee Related DE69426487T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP94830143A EP0676768B1 (de) 1994-03-28 1994-03-28 Verfahren und Schaltung zur Referenzsignalerzeugung zur Differentialauswertung des Inhalts von nichtflüchtigen Speicherzellen

Publications (2)

Publication Number Publication Date
DE69426487D1 DE69426487D1 (de) 2001-02-01
DE69426487T2 true DE69426487T2 (de) 2001-06-07

Family

ID=8218407

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69426487T Expired - Fee Related DE69426487T2 (de) 1994-03-28 1994-03-28 Verfahren und Schaltung zur Referenzsignalerzeugung zur Differentialauswertung des Inhalts von nichtflüchtigen Speicherzellen

Country Status (4)

Country Link
US (1) US5541880A (de)
EP (1) EP0676768B1 (de)
JP (1) JP3141102B2 (de)
DE (1) DE69426487T2 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5487045A (en) * 1994-09-16 1996-01-23 Philips Electroics North America Corporation Sense amplifier having variable sensing load for non-volatile memory
US5537358A (en) * 1994-12-06 1996-07-16 National Semiconductor Corporation Flash memory having adaptive sensing and method
US5747890A (en) * 1995-06-05 1998-05-05 Sgs-Thomson Microelectronics, Inc. Power supply switch reference circuitry
DE69633912D1 (de) * 1996-03-29 2004-12-30 St Microelectronics Srl Anordnung zum Generieren einer Spannung als Funktion der Leitfähigkeit einer Elementarzelle, insbesondere für nichtflüchtige Speicher
DE69629669T2 (de) * 1996-06-18 2004-07-08 Stmicroelectronics S.R.L., Agrate Brianza Leseverfahren und -schaltung für nichtflüchtige Speicherzellen mit Entzerrerschaltung
DE69629668T2 (de) * 1996-06-18 2004-07-08 Stmicroelectronics S.R.L., Agrate Brianza Verfahren und Schaltung zum Erzeugen eines Lesereferenzsignals für nichtflüchtige Speicherzellen
US5793228A (en) * 1997-01-31 1998-08-11 International Business Machines Corporation Noise-tolerant dynamic circuits
US5805500A (en) * 1997-06-18 1998-09-08 Sgs-Thomson Microelectronics S.R.L. Circuit and method for generating a read reference signal for nonvolatile memory cells
DE69928514D1 (de) * 1999-06-25 2005-12-29 St Microelectronics Srl Lesungsschaltung für einen Halbleiterspeicher
ITRM20010282A1 (it) * 2001-05-24 2002-11-25 St Microelectronics Srl Circuito di lettura per memoria non volatile.
US7057935B2 (en) * 2001-08-30 2006-06-06 Micron Technology, Inc. Erase verify for non-volatile memory
US7474582B2 (en) * 2006-12-12 2009-01-06 Texas Instruments Incorporated Systems and methods for managing power

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60167197A (ja) * 1984-02-09 1985-08-30 Toshiba Corp 半導体記憶回路
US4943948A (en) * 1986-06-05 1990-07-24 Motorola, Inc. Program check for a non-volatile memory
JPH0196897A (ja) * 1987-10-08 1989-04-14 Toshiba Corp 不揮発性半導体記憶装置
JPH0770235B2 (ja) * 1988-06-24 1995-07-31 株式会社東芝 不揮発性メモリ回路装置
US5003203A (en) * 1989-06-12 1991-03-26 Advanced Micro Devices, Inc. Adaptive reference voltage generation circuit for PLA sense amplifiers
JPH0371495A (ja) * 1989-08-11 1991-03-27 Sony Corp 紫外線消去型不揮発性メモリ装置
DE3942363A1 (de) * 1989-12-21 1991-06-27 Hoechst Ag Verfahren zur herstellung einer polypropylen-formmasse
IT1246241B (it) * 1990-02-23 1994-11-17 Sgs Thomson Microelectronics Circuito per la lettura dell'informazione contenuta in celle di memoria non volatili
IT1244293B (it) * 1990-07-06 1994-07-08 Sgs Thomson Microelectronics Dispositivo di lettura per celle eprom con campo operativo indipendente dal salto di soglia delle celle scritte rispetto alle celle vergini
DE69029968T2 (de) * 1990-11-19 1997-06-05 Sgs Thomson Microelectronics Speichern mit ungleichen Lasten und mit Kompensation
FR2688952B1 (fr) * 1992-03-18 1994-04-29 Sgs Thomson Microelectronics Dispositif de generation de tension de reference.
JPH05282881A (ja) * 1992-03-31 1993-10-29 Toshiba Corp 半導体記憶装置
JPH0696591A (ja) * 1992-09-11 1994-04-08 Toshiba Corp 不揮発性半導体記憶装置
JPH06176583A (ja) * 1992-12-07 1994-06-24 Toshiba Corp 不揮発性半導体記憶装置
KR940017214A (ko) * 1992-12-24 1994-07-26 가나이 쓰토무 기준전압 발생회로

Also Published As

Publication number Publication date
EP0676768A1 (de) 1995-10-11
DE69426487D1 (de) 2001-02-01
EP0676768B1 (de) 2000-12-27
JPH0855486A (ja) 1996-02-27
US5541880A (en) 1996-07-30
JP3141102B2 (ja) 2001-03-05

Similar Documents

Publication Publication Date Title
DE4036973C2 (de) Schaltung zur Erzeugung einer gegenüber einer extern zugeführten Versorgungsspannung erhöhten Lösch- oder Programmierspannung in einer Halbleiter-Speicherschaltung
DE60132088T2 (de) Referenzzelle zum hochgeschwindigkeitslesen in nichtflüchtigen speichern
DE60101319T2 (de) Temperaturkompensierter vorspannungsgenerator
DE69513658T2 (de) Spannungsregler für nichtflüchtige, elektrisch programmierbare Halbleiterspeicheranordnungen
DE69230346T2 (de) Konstantspannungsschaltung
DE69526210T2 (de) Flash-speicher mit adaptiver abtastung
DE19860506B4 (de) System und Verfahren zum Programmieren eines nichtflüchtigen Speichers
DE3925153C2 (de)
DE4110371C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung
DE69227584T2 (de) Nicht-fluechtige loeschbare und programmierbare verbindungszelle
DE3784584T2 (de) Nicht-fluechtiger halbleiterspeicher mit mitteln zur erkennung der beendigung einer schreibeoperation.
DE10052326B4 (de) Nichtflüchtiges Halbleiterspeicherbauelement und Programmierverfahren hierfür
DE69614032T2 (de) Stromdetektorschaltung zum Lesen einer integrierten Speicherschaltung
DE2601622A1 (de) Programmierbarer und loeschbarer festwertspeicher
DE69426487T2 (de) Verfahren und Schaltung zur Referenzsignalerzeugung zur Differentialauswertung des Inhalts von nichtflüchtigen Speicherzellen
DE102005061375A1 (de) NOR-Flashspeicherbauelement mit Mehrpegel-Speicherzelle und Bitwert-Detektionsverfahren
DE69524200T2 (de) Leseverstärker für nicht-flüchtigen halbleiterspeicher
DE69100120T2 (de) Ultrahochgeschwindigkeitsspeicher mit Drainspannungsbegrenzer für Zellen.
DE69325714T2 (de) Spannungsregler für nichtflüchtige Halbleiterspeicheranordnungen
DE112019007183T5 (de) ReRAM-Speicherzelle mit Doppelwortleitungssteuerung
DE69325278T2 (de) Nichtflüchtige, elektrisch programmierbare Halbleiterspeicheranordnung mit einem Spannungsregler
DE102005014627B4 (de) Flashspeicher und Halbleiterbauelement
DE69600711T2 (de) EEPROM-Speicher, der mit Fowler-Nordheim Effekt programmiert und gelöscht wird
DE69730306T2 (de) Dateneinschreibschaltung für nichtflüchtigen Halbleiterspeicher
DE112017004893T5 (de) Verhinderung einer Überprogrammierung von ReRAM-Speicherzellen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee