DE69331817T2 - Herstellungsverfahren eines Halbleitersubstrat - Google Patents

Herstellungsverfahren eines Halbleitersubstrat

Info

Publication number
DE69331817T2
DE69331817T2 DE69331817T DE69331817T DE69331817T2 DE 69331817 T2 DE69331817 T2 DE 69331817T2 DE 69331817 T DE69331817 T DE 69331817T DE 69331817 T DE69331817 T DE 69331817T DE 69331817 T2 DE69331817 T2 DE 69331817T2
Authority
DE
Germany
Prior art keywords
substrate
film
silicon
layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69331817T
Other languages
English (en)
Other versions
DE69331817D1 (de
Inventor
Kenji Yamagata
Takao Yonehara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Application granted granted Critical
Publication of DE69331817D1 publication Critical patent/DE69331817D1/de
Publication of DE69331817T2 publication Critical patent/DE69331817T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/96—Porous semiconductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249967—Inorganic matrix in void-containing component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Weting (AREA)

Description

    HINTERGRUND DER ERFINDUNG Bereich der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung eines SOI-Halbleitersubstrats durch Verbinden.
    • Verwandter Stand der Technik
  • Die Bildung einer monokristallinen Si- Halblelterschicht auf einem Isolator ist weithin als ein Silicium-auf-Isolator- (silicon-on-insulator, SOI-) Verfahren bekannt und wurde umfassend untersucht, da Vorrichtungen, die auf der Verwendung des SOI-Verfahrens basieren, viele Vorteile aufweisen, die im Falle der Verwendung von Si-Bulk-Substraten zur Herstellung gewöhnlicher Si-intergrierte Schaltkreise nicht erreicht werden. Das bedeutet, dass folgende Vorteile durch Nutzung des SOI-Verfahrens erhalten werden können:
  • 1. Einfache dielektrische Isolation mit der Möglichkeit eines höheren Maßes an Integration
  • 2. Ausgezeichnete Beständigkeit gegenüber Strahlung
  • 3. Verringerte schwebende Kapazität mit der Möglichkeit höherer Geschwindigkeit
  • 4. Weglassen des Vertiefungs-bildenden Schrittes
  • 5. Verhindern des Durchzündens
  • 6. Möglichkeit, einen Transistor mit vollständig entleerter Feldwirkung durch Dünnschichtbildung usw. zu erzeugen
  • Um die vorher erwähnten vielen Vorteile an Vorrichtungsmerkmalen zu erhalten, wurden während dieser mehreren Jahrzehnte Verfahren zur Bildung der SOI- Struktur untersucht. Die Ergebnisse werden z. B. in der folgenden Literatur zusammengefasst: Special issue: "Single-crystal silicon on non-single crystal insulators", edited by G.W. Gullen, Journal of Crystal Growth, Volume 63, No. 3, pp. 429-590 (1983).
  • Eines der SOI-Verfahren, welches nun als das vielversprechendste angesehen wird, ist ein sogenanntes "SOI-Verbindungsverfahren", welches das enge Verbinden von zwei Halbleiterscheiben, wobei wenigstens eine davon einen durch Oxidation auf der Oberfläche gebildeten Isolierfilm usw. hat, miteinander an ihren Spiegeloberflächen, Anwenden einer Wärmebehandlung darauf, dadurch Verstärken der Bindung an den eng verbunden Grenzflächen, und Abschleifen oder Ätzen der Halbleiterscheibe (Substrat) von einer Seite davon, dadurch Zurücklassen eines monokristallinen Siliciumdünnfilms mit einer erwünschten Stärke auf dem isolierenden Film, umfasst. Der durch das SOI- Verbindungsverfahren erhaltene Dünnfilm ist ursprünglich selbst ein monokristallines Substrat und hat daher eine gut steuerbare Kristallausrichtung und sehr wenige Kristalldefekte. Das bedeutet, dass das SOI- Verbindungsverfahren, in der Vollständigkeit der Kristalle, als bestes der vielen SOI-Verfahren angesehen wird.
  • Jedoch hat das SOI-Verbindungsverfahren weitere zu lösende Probleme. Das wichtigste Problem ist eine Steuerbarkeit der Filmstärke im Herstellungsschritt eines der zwei verbundenen Siliciumsubstrate zu einem gleichmäßigen Dünnfilm. Das bedeutet, dass ein Siliciumsubstrat, das gewöhnlich eine Stärke von einigen hundert um hat, auf eine Stärke von wenigen um oder weniger als 1 um geschliffen oder geätzt werden muss, und es ist technisch schwierig seine gute Steuerbarkeit und Gleichmäßigkeit zu erhalten. Die Verteilung der Filmstärke ist ein Faktor in der Schwankung der elektrischen Eigenschaften der darauf gebildeten Vorrichtung und daher müssen diese Probleme dringend gelöst werden.
  • Ein anderes wichtiges Problem ist das Unterdrücken von nicht verbundenen Regionen (welche hiernach als "Fehlstellen" bezeichnet werden), erzeugt an der eng verbundenen Grenzfläche zwischen zwei Substraten. Fehlstellen werden einerseits durch feine Stäube mit Größen von wenigen um oder weniger, abgelagert auf der Grenzfläche, erzeugt und es wurde andererseits berichtet, dass die Fehlstellen lediglich durch eingeführte Blasen beim Verbinden, oder ebenso durch Wasserdampf, der von chemischen Reaktionen an der Grenzfläche, falls die verbundenen Substrate wärmebehandelt werden oder durch Verunreinigung mit Kohlenwasserstoffen, die vor der Verbindung physikalisch an die Substratoberflächen gebunden wurden, herrührten. Die Größe der Fehlstellen, die aufgrund dieser Ursachen erzeugt werden, ist von 1 um oder weniger bis zu einigen Zentimetern im Durchmesser. Falls Fehlstellen im verbundenen Zustand von zwei Substraten gebildet werden, lösen sich die Dünnfilmteile auf den Fehlstellenregionen ab, und die Fehlstellenregionen werden zu Löchern in einem Dünnfilm, wenn sie, um den Dünnfilm zu erzeugen, geschliffen oder geätzt werden. Auf den Regionen mit abgelöstem Dünnfilm, d. h. Löchern, können keine derartigen SOI-Vorrichtungen gebildet werden. Selbst wenn ein Dünnfilm auf den Fehlstellenregionen verbleibt, gibt es eine sehr hohe Wahrscheinlichkeit, dass die Dünnfilmteile auf den Fehlstellenregionen durch ein Vorrichtungs-bildendes Verfahren abgelöst werden.
  • Eine vollständige Lösung dieser Probleme wurde bis jetzt noch nicht gefunden, und daher wurde das SOI- Verbindungsverfahren nicht kommerziell angewendet, obwohl es eine monokristalline Dünnschicht mit der besten Qualität der SOI-Verfahren zur Verfügung stellen kann.
  • Vom Standpunkt der Steuerbarkeit der Filmstärke, ist die auf selektiven Polieren basierende SOI-Bildung, dargestellt von Hashimoto et al., als ein Verfahren bekannt, das die Filmstärke mit beachtlicher Genauigkeit steuern kann (Extended Abstracts of the 21st Conference an Solid State Devices and Materials, Tokyo, 1989, pp. 89-92). Das Verfahren umfasst die Bildung inselförmiger Regionen auf der Oberfläche eines monokristallinen Siliciumsubstrats, um als eine aktive Schicht durch vorhergehendes anisotropisches Ätzen oder gewöhnliches Maskenätzen zu dienen, dann Oxidieren der Oberfläche, Bildung einer Ablagerung von polykristallinem Silicium usw. auf der Oxidschicht, Glätten der Oberfläche der Ablagerung, Verbinden der geglätteten Oberfläche mit einem anderen, als Stützsubstrat dienenden Substrat, Schleifen oder Polieren der offenen Seite (Rückseite) des anfänglichen monokristallinen Siliciumsubstrats. Da die inselförmigen Regionen auf dem Siliciumsubstrat gebildet und ferner oxidiert werden, wird der Oxidfilm in der Region korrespondierend zum "Tal" der inselförmigen Regionen als erste durch das Polieren von der Rückseite freigelegt, und wenn das Polieren zum Zeitpunkt der Freilegung selektiv abgebrochen wird, können die inselförmigen, monokristallinen Siliciumdünnfilmregionen, umgeben durch den Oxidfilm, gebildet werden. Dieses Verfahren, basierend auf dem selektiven Polierverfahren, kann die Filmstärke über die gesamte Oberfläche des Substrats bis zu einem gewissen Maße regulieren, aber gemäß dieses Verfahrens wird die Oberfläche des Siliciumsubstrats anfänglich in Inselregionen getrennt, und die Stärke, Region usw. der SOI werden durch den Bereich der inselförmigen Regionen und die Tiefe des Trennungsgrabens bestimmt, und daher ist die Region für SOI (oder Vorrichtung) auf dem Substrat begrenzt. Mit anderen Worten, sind dort gleichzeitig monokristalline Regionen zur Bildung einer Vorrichtung und isolierende Regionen zur Isolation auf dem selben Substrat vorhanden, was ein Faktor ist, der einen höheren Grad der Integration oder Grad der Freiheit in der Vorrichtungsgestaltung verhindert. Dies kann der größte Nachteil in der auf selektivem Polieren basierenden SOI- Bildung sein. Das bedeutet, dass die isolierende Region zur Isolation zwei Funktionen ausüben muss, d. h. als ein Stopper für das selektive Polieren und als elektrische Isolation einer Vorrichtung in der gleichen Isolierschicht. Bei der genauen Steuerung des Endpunkts des Polierens ist es um so besser, je größer der Bereich der Isolierschicht ist. Vom Standpunkt der elektrischen Isolation einer Vorrichtung jedoch, muss die Region für die Isolation eine derartige Weite haben, dass Leckstrom verhindert wird. Tatsächlich gibt es ein derartiges Antinomie-Problem, dass die Weite der Isolierregion, aufgrund der Bedingungen eines höheren Grades der Integration einer Vorrichtung, nicht groß genug sein kann.
  • Wie von Wada et al. zum selektiven Polieren dargestellt, tritt unumgänglich das sogenannte "Überpolieren" auf, was bedeutet, dass der Mittelteil der zwischen den Isolierschichten liegenden Region sehr viel stärker poliert wird (8th International Workshop on Future Electron Devices (Three-dimensional ICs and Nanometer Functional Devices) March 14-16, 1990 in Kochi, Japan, pp. 81-84). Genaugenommen ist es ziemlich schwierig, die Steuerung der Filmstärke bei einer Ultradünnfilmregion mit einer Stärke von 0,1 um oder weniger durchzuführen. Das bedeutet, dass der Bereich für die Region und die Weite der Region zur Isolierung streng durch die optimalen Bedingungen für das selektive Polieren begrenzt sind.
  • Zu einem Verfahren zur Bildung einer SOI-Vorrichtung durch ein ähnliches Vorrichtungs-Isolationsverfahren nach dem vorher angegebenen Stand der Technik, gibt es Berichte von Robert C. Frye (US-A-4 501 060) und W.G. Easter et al. (Elektrochemical Society: Extended Abstract of the 180th Society Meeting, Vol. 91-2, Fall 1991, pp. 707). Gemäß dem vorhergehenden Frye-Verfahren wird ein monokristallines Siliciumsubstrat anisotropischem Ätzen unterzogen, um eine inselförmig Region umgeben von einem tiefen Graben zu bilden, und dann wird die Oberfläche oxidiert und dann polykristallines Silicium darauf abgelagert, bis das polykristalline Silicium die Gräben vollständig füllt. Dann wird die Oberfläche der polykristallinen Siliciumschicht durch Polieren geglättet und mit einem Stützsubstrat verbunden. Schließlich werden die verbundenen Substrate von der offen Seite des monokristallinen Substrats her poliert, und das Polieren unterbrochen, wenn die monokristalline Region in eine Inselform getrennt ist während eine ausreichende Schichtstärke verbleibt. Dieses Verfahren besitzt kein besonderes Konzept für die Steuerung der Filmstärke der SOI-Dünnfilm durch selektives Polieren und schenkt der Dünnfilmbildung keine Aufmerksamkeit. In diesem Verfahren gibt es die gleichen Probleme der Begrenzung der Regionen zur Isolation, des Grades der Freiheit in der Vorrichtungsgestaltung usw. wie in dem vorher erwähnten Stand der Technik.
  • Das letztere Verfahren nach Easter et al. beinhaltet im Wesentlichen die gleichen Verfahrensschritte wie im Frye-Verfahren und hat daher ziemlich ähnliche Probleme wie das vorherige Frye-Verfahren.
  • EP-A-0 499 488, ein Dokument gemäß Art. 54 (3)(4) EPÜ, bezieht sich auf eine Ätzlösung zum Ätzen von porösen Silicium und ein Verfahren zur Herstellung eines Halbleiterelements unter Verwendung dieser Ätzlösung. Ein monokristallines Si-Substrat wird porös gemacht, eine epitaktische Siliciumschicht wird auf dem porösen Si- Substrat gebildet, die Oberfläche einer epitaktischen Schicht wird thermisch oxidiert und eine Oberfläche eines zweiten Substrats wird auf der thermisch oxidierten Oberfläche der epitaktischen Schicht gebunden. Nach Ablagerung einer Anti-Ätzschicht auf den verbundenen zwei Substraten, wird das poröse Si-Substrat unter Verwendung einer besonderen Ätzlösung selektiv geätzt. Ein derartiges Verfahren liefert ein Halbleiterelement, welches exzellent in Produktivität und Wirtschaftlichkeit der Herstellung einer kristallinen Si-Schicht ist.
  • Wie vorher beschrieben, wurde bisher kein Verfahren entwickelt, das ein SOI-Substrat liefern kann, welches befriedigend eine elektronische Vorrichtung mit einer hohen Leistungsfähigkeit bei einer guten Produktivität herstellen kann.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Das Ziel der vorliegende Erfindung ist, ein Substrat gemäß dem in Anspruch 1 definierten Verfahren herzustellen.
  • Das Verfahren, mit dem das Ziel der vorliegenden Erfindung erreicht wird, liefert ein Halbleitersubstrat, das als ein Ersatz für teure SOS oder SIMOX in der Massenherstellung von integrierten Schaltkreisen mit SOI- Struktur dienen kann.
  • Das Verfahren umfasst einen Schritt des teilweisen oder vollständigen Porösmachens eines monokristallinen Siliciumsubstrats, um eine poröse Schicht zu bilden, einen Schritt des epitaktischen Wachsenlassens eines monokristallinen Siliciumdünnfilms auf einer Oberfläche der porösen Schicht, einen Schritt der Oxidation der Oberfläche der epitaktischen Schicht, einen Schritt der Bildung eines abgelagerten Films auf der oxidierten Oberfläche, wodurch ein erstes Substrat erhalten wird, einen Schritt des engen Inkontaktbringens des abgelagerten Films des ersten Substrats mit einem zweiten Substrat, einen Schritt der Wärmebehandlung der in engen Kontakt gebrachten Substrate und einen Schritt des selektiven Ätzens der porösen Schicht.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Fig. 1A bis 11B sind schematische Querschnittansichten gemäß Ausführungsformen des vorliegenden Verfahrens zur Herstellung einer Halbleitervorrichtung.
  • Fig. 12A und 12B sind schematische Querschnittansichten eines Geräts, das zum Porösmachen eines Siliciumsubstrats verwendet wird.
  • Fig. 13A bis 13C sind schematische Querschnittansichten, die die fehlstellenbildende Region in dem konventionellen gebundenen SOI und dem vorliegenden SOI darstellt.
    • GENAUE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Das vorliegende Verfahren zur Herstellung eines Halbleitersubstrats ist gekennzeichnet durch einen Schritt des teilweisen oder vollständigen Porösmachens eines monokristallinen Siliciumsubstrats, um eine poröse Schicht zu bilden, einen Schritt des epitaktischen Wachsenlassens eines monokristallinen Siliciumdünnfilms auf einer Oberfläche der porösen Schicht, einen Schritt der Oxidation der Oberfläche der epitaktischen Schicht, einen Schritt der Bildung eines auf der oxidierten Oberfläche abgelagerten Films, wodurch ein erstes Substrat erhalten wird, einen Schritt des engen Inkontaktbringens des abgelagerten Films des ersten Substrats mit einem zweiten Substrat, einen Schritt der Wärmebehandlung der in engen Kontakt gebrachten Substrate und einen Schritt des selektiven Ätzens der porösen Schicht.
  • Das Hauptmerkmal der vorliegenden Erfindung ist die Verwendung eines Verbindungsverfahrens, und die verschiedenen Probleme des Standes der Technik können durch die folgenden zwei Merkmale der Erfindung gelöst werden, d. h. Verwendung eines epitaktisch wachsenden Films als eine aktive Schicht anstatt des konventionellen Siliciumsubstrats und Anordnung der Verbindungsgrenzfläche weit von der aktiven Schicht.
  • Die folgenden zwei physikalischen Wirkungen des porösen Siliciums spielen eine wichtige Rolle bei der Lösung des Problems der Filmstärkeverteilung der vorher erwähnten Probleme. Eines ist ein epitaktisches Wachstumsmerkmal. Poröses Silicium behält eine monokristalline Struktur als eine Kristallstruktur, und dort sind Poren, die eine Größe von mehreren zehn bis mehren hundert Ä ausgehend von der Oberfläche nach innen in einer hohen Dichte haben. Epitaktisches Schichtwachstum auf dieser Oberfläche hat kennzeichnender Weise eine gleichwertige Kristallinität zu der einer epitaktischen Schicht auf dem gewöhnlichen monokristallinen Substrat. Daher wird die sehr zuverlässige epitaktische Schicht als eine aktive Schicht verwendet, und ein SOI-Substrat mit einer unterschiedlichen Kristallinität kann zur Verfügung gestellt werden und die Filmstärkeverteilung ist viel besser, da die Filmstärke der aktiven Schicht durch das epitaktische Wachstum gesteuert wird.
  • Eine andere wichtige Wirkung hat ein Ätzmerkmal des porösen Siliciums. Normalerweise wird Silicium durch Fluorwasserstoffsäure im Wesentlichen nicht geätzt, kann aber durch Fluorwasserstoffsäure geätzt werden, wenn das Silicium porös gemacht wurde. Ferner ist, falls eine flüssige Ätzmischung aus Fluorwasserstoffsäure und wässriger Wasserstoffperoxidlösung verwendet wird, ein Unterschied in der Ätzgeschwindigkeit von etwa 105 oder mehr zwischen dem nicht-porösen Silicium und dem porösen Silicium. Daher kann selektives Ätzen selbst einer dünnen Schicht von 1 um oder weniger, gleichmäßig, mit guter Steuerung erfolgen.
  • Ein abgelagerter Film auf der Oxidschicht spielt eine wichtige Rolle in der Lösung des Problems des Einflusses von Fehlstellen auf eine Vorrichtung unter den vorher erwähnten Problemen. In der Verbindung ist es am wichtigsten, Fremdstoffe wie etwa Staub usw. von der Verbindungsgrenzfläche zu entfernen. Um die Fremdstoffe wie etwa Staub usw. zu entfernen, ist es besser, den Verbindungsvorgang in einer sehr sauberen Atmosphäre durchzuführen, aber selbst unter solchen Umständen können nicht alle Fremdstoffe entfernt werden. Mikrofeiner Staub, der durch kein Mittel entfernt werden kann, oder nicht durch die Stäube erzeugte Fehlstellen, können zu einem gewissen Maße in der vorliegenden Erfindung zulässig sein. Es ist die Aufgabe eines auf dem Oxidfilm abgelagerten Films, dies zuzulassen. Wenn dort kein abgelagerter Film ist, ist die Oberfläche des Oxidfilms direkt mit dem zweiten Substrat verbunden und der Siliciumfilm in der Fehlstellen-erzeugenden Region ist in einem derartigen Zustand, dass der dünne Film vom Substrat abgetrennt wird, als ob, wie in Fig. 13A gezeigt, keine stützende Matrix da wäre. In einem derartigen Zustand bricht der Film leicht, da der dünne Film eine geringe Starrheit hat und der dünne Film löst sich ab (Fig. 13B). Durch Vorsehen eines abgelagerten Siliciumfilms usw. auf der Oxidfilm, wird die Verbindungsgrenzfläche weit entfernt von dem Siliciumdünnfilm gemacht. Das bedeutet, die Fehlstelle kann weit entfernt vorgesehen werden und gleichzeitig kann dem Siliciumdünnfilm direkt über der Fehlstelle eine ausreichende Starrheit gegeben werden. Daher gibt es selbst wenn ein Fehlstelle erzeugt wird, keine Möglichkeit eines Filmbruchs oder einer Filmablösung (Fig. 13C). In den Fig. 13A bis 13C bezeichnet Bezugszeichen 1302 eine epitaktische Wachstumsschicht, 1303 eine Oxidschicht der epitaktischen Wachstumsschicht, 1307 eine abgelagerte Schicht und 1310 ein zweites Substrat (beliebiges Substrat).
  • Eine Ausführungsform der vorliegenden Erfindung wird im Folgenden bezogen auf die Fig. 1 und 12 beschrieben.
  • Wie in Fig. 1A gezeigt, wird ein monokristallines Substrat 100 eloxiert, um poröses Silicium 101 zu bilden. Die porös zu machende Region mag nur eine Oberflächenschicht auf einer Seite des Substrats oder das gesamte Substrat sein. Falls die Oberflächenschicht nur auf einer Seite des Substrats porös gemacht wird, kann die Region eine Stärke von 10 bis 100 um haben.
  • Ein Verfahren zur Bildung porösen Siliciums wird bezogen auf die Fig. 12A und 12B erläutert.
  • Ein p-Typ monokristallines Siliciumsubstrat 1200 wird als ein Substrat zur Verfügung gestellt. Ein n-Typ Substrat kann ebenso verwendet, aber in diesem Fall ist es auf ein Substrat mit geringem spezifischen Widerstand beschränkt. Das Substrat 1200 wird in ein in Fig. 12A gezeigtes Gerät eingesetzt, wo eine Seite des Substrats mit einer auf Fluorwasserstoffsäure basierenden Lösung 1204 in Kontakt ist und eine negative Elektrode 1206 in der Lösung vorgesehen ist. Die andere Seite des Substrats ist in Kontakt mit einer positiven Metallelektrode 1205.
  • Wie in Fig. 12B gezeigt kann eine positive Elektrode 1205' ein Potential durch eine Lösung 1204' haben. Jedenfalls beginnt das Porösmachen des Substrats auf der der negativen Elektrode zugewandten Seite des Substrat in Kontakt mit der auf Fluorwasserstoffsäure basierenden Lösung. Als die auf Fluorwasserstoffsäure basierende Lösung 1204 wird gewöhnlich konzentrierte Fluorwasserstoffsäure (49% HF) verwendet. Durch Verdünnen mit Wasser beginnt das Ätzen bei einigen Konzentrationen nicht bevorzugt, obgleich abhängig von der Stromdichte. In einigen Fällen werden während des Eloxierens auf der Oberfläche des Substrats 1200 Blasen gebildet und Alkohol wird als oberflächenwirksame Substanz dazugegeben, um die Blasen wirkungsvoll zu entfernen. Als Alkohol kann Methanol, Ethanol, Propanol, Isopropanol usw. verwendet werden. Das Eloxieren kann durchgeführt werden, während die Lösung anstelle der oberflächenwirksamen Substanz mit einem Rührer gerührt wird. Die negative Elektrode ist aus einem derartigen Material gemacht, das durch die auf Fluorwasserstoffsäure basierenden Lösung nicht angegriffen wird, z. B. Gold (Au), Platin (Pt) usw.. Die positive Elektrode 1205 kann aus gewöhnlichem metallischen Material hergestellt sein, falls aber das gesamte Substrat 1200 eloxiert wird, wird die auf Fluorwasserstoffsäure basierende Lösung die positive Elektrode 1205 erreichen und daher ist die Oberfläche der positiven Elektrode 1205 bevorzugt mit einem gegen die auf Fluorwasserstoffsäure basierenden Lösung beständigen Metallfilm beschichtet. Die Stromdichte für das Eloxieren ist maximal mehrere hundert mA/cm² und minimal jeder Wert außer null. Die Stromdichte hängt von einem Bereich ab, in dem epitaktisches Wachstum von guter Qualität auf der Oberfläche des resultierenden porösen Siliciums erzeugt werden kann. Gewöhnlich ist, je höher die Stromdichte, desto höher die Eloxierungsgeschwindigkeit und gleichzeitig desto geringer die Dichte der porösen Siliziumschicht. Das bedeutet, dass das von den Poren eingenommene Volumen zunimmt und die Bedingungen für das epitaktische Wachstum dadurch verändert werden.
  • Wie in Fig. 1B gezeigt, wird eine nichtporöse, monokristalline Siliciumschicht 102 auf dem so gebildeten porösen Substrat oder der porösen Schicht 101 epitaktisch wachsen gelassen. Das epitaktische Wachstum wird durch gewöhnliche thermische CVD, Vakuum-CVD, Plasma-CVD, Molekularstrahlepitaxie, Vakuumzerstäuben (Sputtern) usw. durchgeführt. Die Stärke der epitaktischen Wachstumsschicht kann die gleiche sein wie die gestaltete Dichte der SOI-Schicht.
  • Wie in Fig. 1C gezeigt, wird die Oberfläche der epitaktischen Wachstumsschicht 102 oxidiert, um eine SiO&sub2;-Schicht 103 zu bilden. Der Oxidfilm 103 dient als eine Isolierschicht (I-Schicht) der SOI-Struktur. Oxidation der epitaktischen Schicht 102 bedeutet ebenfalls eine Abnahme in der Grenzflächendichte an der Grenzfläche zwischen der epitaktischen Schicht 102 als eine aktive Schicht und der Isolierunterschicht, falls eine Vorrichtung auf dem kompletten SOI-Substrat gebildet wird. Es ist bevorzugt, das der Oxidfilm der epitaktischen Schicht eine Stärke von 0,5 bis 1,0 um hat, um so die Merkmale der SOI-Vorrichtung zu nutzen.
  • Dann wird, wie in Fig. 1D gezeigt, eine Ablagerung 107 auf der Oberfläche der Oxidschicht 103 gebildet. Die Ablagerung ist grundsätzlich jede aus einem Siliciumfilm wie etwa einem polykristallinen Siliciumfilm, amorphen Siliciumfilm usw., einem Siliciumoxidfilm, einem Siliciumnitridfilm, einem Isolierfilm, einem Halbleiterfilm und einem Mehrfachfilm dieser Filme. Der Ablagerungsvorgang ist ebenfalls nicht besonders begrenzt. Die Filmstärke der Ablagerung 107 ist nicht besonders begrenzt, aber je größer die Filmstärke ist, desto geringer ist der Einfluss von Fehlstellen. Folglich kann die Filmstärke in einem Bereich bestimmt werden, wie sich die Ablagerung leicht unter gewöhnlichen Verfahrensbedingungen eines Ablagerungsgerätes bilden lässt. Um den Einfluss von Fehlstellen zu beseitigen, ist die Stärke des Ablagerungsfilms bevorzugt 2 um oder mehr, mehr bevorzugt 10 um oder mehr, obgleich abhängig von der Größe der Fehlstellen, gibt es keine besondere obere Grenze, aber in Hinsicht von Beanspruchungen auf dem abgelagerten Film, Verfahrensdauer usw.., ist die obere Grenze bevorzugt etwa 30 um. Zum Beispiel hat ein dünner Siliciumfilm mit einer Verbindungsgrenzfläche an einer etwa 30 um entfernten Position keinen wesentlichen Einfluss auf Fehlstellen, die eine Größe von wenigen um oder weniger haben, außer Fehlstellen mit einer Größe in Zentimetern.
  • In einigen Fällen weist die durch CVD usw. erhaltene Ablagerung 107 eine beträchtliche Unebenheit der Oberfläche auf. Die Glätte der Oberfläche des Substrats ist wichtig für das Verbinden der Substrate miteinander, und falls die Substratoberfläche derartige Unebenheiten hat, kann die Oberfläche bevorzugt durch Polieren geglättet werden. Auf das durch die vorhergehenden Schritte erhaltene Substrat wird nachstehend als "erstes Substrat" Bezug genommen.
  • Wie in Fig. 1E gezeigt, wird das erste Substrat mit dem zweiten Substrat 110 an ihren Spiegeloberflächen verbunden, und dann werden die verbundenen Substrate einer Wärmebehandlung unterzogen. Die Wärmebehandlung wird bei einer derartigen Temperatur durchgeführt, dass Ablösen, usw., an der Verbindungsgrenzfläche in den aufeinanderfolgenden Polier- und Ätzschritten nicht auftreten kann. Im Einzelnen ist die Temperatur der Wärmebehandlung bevorzugt etwa 100ºC oder höher, mehr bevorzugt 800ºC oder höher. Falls die Wärmebehandlung bei einer relativ niedrigen Temperatur durchgeführt wird, ist es bevorzugt die Wärmebehandlung, nachdem das Polieren oder Ätzen beendet und eine endgültige SOI-Struktur erhalten wurde, bei etwa 1.000ºC durchzuführen. Die letztere Wärmebehandlung ist darauf gerichtet, Schichtablösung usw. aufgrund der Wärmebeanspruchungen während des Verfahrens der Vorrichtung zu verhindern.
  • Das zweite Substrat 110 kann frei aus einem Siliciumsubstrat, einem Quarzsubstrat und anderen keramischen Substraten gewählt werden.
  • Wie in Fig. 1F gezeigt, wird der poröse Teil 101 dann selektiv von der offenen Seite des ersten Substrats entfernt, während die epitaktische Wachstumsschicht 102 zurückbleibt. Falls der zu entfernende Teil durchgängig porös ist, kann der poröse Teil 101 durch Eintauchen der verbundenen Substrate in eine auf Fluorwasserstoffsäure basierende Lösung selektiv weggeätzt werden. Falls der zu ätzende Teil eine Region monokristallines Siliciumsubstrat 100 als solches enthält, ist es bevorzugt, die Region des Siliciumsubstrat 100 durch Polieren zu entfernen. Falls der poröse Teil 101 freigelegt wird, wird das Polieren abgebrochen und dann kann das selektive Ätzen mit einer auf Fluorwasserstoffsäure basierenden Lösung durchgeführt werden. Jedenfalls verbleibt der nicht-poröse, monokristalline epitaktische Wachstumsteil 102 als ein Dünnfilm, da er im Wesentlichen nicht mit der auf Fluorwasserstoffsäure basierenden Lösung reagiert. Falls das zweite Substrat 110 hauptsächlich aus SiO&sub2; besteht, wird es leicht durch eine auf Fluorwasserstoffsäure basierende Lösung angegriffen, und daher ist es bevorzugt, einen Siliciumnitridfilm oder andere Materialien, die schwer mit einer auf Fluorwasserstoffsäure basierenden Lösung reagieren, durch CVD usw. auf der zur Verbindungsseite gegenüberliegenden Seite (offene Seite) des zweiten Substrats 110 im voraus abzulagern. Ferner wird der poröse Teil 101, bevor die verbundenen Substrate in die Ätzlösung getaucht werden, in einem bestimmten Maße dünner gemacht, dadurch wird die Zeit für das selektive Ätzen des porösen Teils verkürzt, und folglich das zweite Substrat vor der übermäßigen Reaktion bewahrt. Falls das zweite Substrat aus einem Material besteht, das schwer mit einer auf Fluorwasserstoffsäure basierenden Lösung reagiert, wie etwa Silicium, gibt es ein derartiges Problem wie das vorherige nicht.
  • Die für das Ätzen zu verwendende, auf Fluorwasserstoffsäure basierende Lösung beinhaltet Fluorwasserstoffsäure und eine Mischung aus Fluorwasserstoffsäure mit Wasserstoffperoxidlösung (H&sub2;O2) und/oder Alkohol. Selektives Ätzen des porösen Siliciums kann durch eine flüssige Mischung von Fluorwasserstoffsäure und Salpetersäure oder zusätzlich enthaltener Essigsäure erfolgen, aber die zurückbleibende epitaktische Siliciumschicht 102 wird leicht geätzt, und daher ist es notwendig, die Ätzdauer usw. genau zu kontrollieren.
  • Durch die vorhergehenden Schritte kann ein SOI- Substrat erhalten werden, umfassend das zweite Substrat 110 und die Ablagerung 107, den Siliciumoxidfilm 103 und die epitaktische Siliciumschicht 102, nacheinander aufeinandergeschichtet.
  • Die vorliegende Erfindung wird im Folgenden bezogen auf Beispiele erläutert, welche die vorliegende Erfindung nicht beschränken.
    • BEISPIEL 1
  • Wie in Fig. 1A gezeigt, wurde ein p-Typ (100) monokristallines Siliciumsubstrat mit einer Stärke von 200 um und einem spezifischen Widerstand von 0,1 bis 0,2 Ω·cm, Durchmesser 4 Inch, in ein in Fig. 12A gezeigtes Gerät gesetzt und eloxiert, um ein poröses Silicium 101 zu erhalten. Das Eloxieren wurde in einer wässrigen 49% HF-Lösung als Lösung 1204 bei einer Stromdichte von 100 mA/cm² durchgeführt. Die Geschwindigkeit der Porositätsbildung war 8,4 um/min und das gesamte p-Typ (100) Siliciumsubstrat mit einer Stärke von 200 um wurde in 24 Minuten porös gemacht.
  • Wie in Fig. 1B gezeigt, wurde durch CVD eine monokristalline Siliciumschicht 102 mit einer Stärke von 1,0 um auf dem p-Typ (100) porösen Siliciumsubstrat 101 epitaktisch wachsen gelassen. Die Ablagerungsbedingungen sind im Folgenden angegeben:
  • Ausgangsgas: SiH&sub4;/H&sub2;
  • Gasfließgeschwindigkeit: 0,62/140 (1/min)
  • Temperatur: 750ºC
  • Druck: 80 Torr
  • Wachstumsgeschwindigkeit: 0,12 um/min
  • Wie in Fig. 1C gezeigt, wurde, um einen Siliciumoxidfilm 103 mit einer Stärke von 0,5 um zu erhalten, die Oberfläche der epitaktischen Wachstumsschicht 102 in einer Dampfatmosphäre bei 1.000ºC oxidiert.
  • Wie Fig. 1D gezeigt, wurde ein polykristalliner Siliciumfilm 107 mit einer Stärke von 10 um aus einer Gasmischung von SiH&sub4;/H&sub2; auf dem Oxidfilm 103 durch thermische CVD bei 800ºC gebildet. Ferner wurde die polykristalline Siliciumfilmoberfläche mit feinen Unebenheiten durch Polieren geglättet, wodurch ein erstes Substrat erhalten wurde.
  • Wie in Fig. 1E gezeigt, wurde ein Siliciumsubstrat 110, Durchmesser 4 Inch, als ein zweites Substrat zusammen mit dem ersten Substrat mit einer Lösung von HCl : H&sub2;O&sub2; : H&sub2;O und dann gründlich mit Wasser gewaschen und dann das erste und das zweite Substrat an ihren Spiegeloberflächen miteinander verbunden. Die verbundenen Substrate wurden bei 1.100ºC für 2 Stunden in einer Stickstoffatmosphäre zur Steigerung der Bindungskraft an der Grenzfläche zwischen den verbundenen Substraten wärmebehandelt.
  • Wie in Fig. 1F gezeigt, wurden die in engen Kontakt gebrachten Substrate, um selektiv nur den porösen Teil 101 zu ätzen, nach der Wärmebehandlung in eine selektive Ätzlösung getaucht. Die Zusammensetzung der Ätzlösung und die Ätzgeschwindigkeit war wie folgt:
  • HF : H&sub2;O&sub2; : C&sub2;H&sub5;OH = 5 : 25 : 6
  • Ätzgeschwindigkeit: 1,6 um/min
  • Folglich wurde der poröse Teil mit einer Stärke von 200 um in 125 Minuten vollständig weggeätzt. Die Ätzgeschwindigkeit der monokristallinen Siliciumschicht 102 war 0,0006 um/Stunde und daher verblieb die monokristalline Siliciumschicht 102 ohne wesentliches Ätzen.
  • Durch die vorhergehenden Schritte wurde ein SOI- Substrat umfassend das Siliciumsubstrat 110 und den polykristalline Siliciumfilm 107, den Siliciumoxidfilm 103 und die epitaktische Schicht 102, nacheinander aufeinandergeschichtet, erhalten.
  • Um Vergleiche des Einflusses von Fehlstellen anzustellen, wurde ein SOI-Substrat in der gleichen Art und Weise wie vorher, ohne den Schritt der Ablagerung des polykristallinen Siliciums 107, hergestellt und mit einem optischen Mikroskop untersucht. Fehlstellen, Durchmesser etwa 1 um bis etwa 10 um, wurden in einer Dichte von etwa 4 Fehlstellen/cm² gefunden und etwa die Hälfte dieser Fehlstellen wiesen einen Schichtbruch auf. Auf der anderen Seite wurde durch das gleiche optische Mikroskop gefunden, dass das SOI-Substrat mit dem polykristallinen Siliciumfilm 107, hergestellt durch die vorhergehenden Schritte, keine Fehlstellen hat.
    • Beispiel 2
  • Dieses Beispiel wird bezogen auf die Fig. 2A - 2F erläutert.
  • Wie in Fig. 2A gezeigt, wurde ein p-Typ (100) Siliciumsubstrat 200 mit einer Stärke von 200 um und einem spezifischen Widerstand von 0,01 Qcm in der gleichen Art und Weise wie in Beispiel 1 durchgängig porös gemacht 201.
  • Wie in Fig. 2B gezeigt, wurde eine epitaktische Schicht 202 bis zu einer Stärke von 0,5 um auf einer Oberfläche des so erhaltenen Substrats in der gleichen Art und Weise wie in Beispiel gebildet.
  • Wie in Fig. 2C gezeigt, wurde ein Oxidfilm 203 auf der Oberfläche der epitaktischen Schicht 202 durch thermische Oxidation gebildet, wodurch die Stärke der epitaktischen Schicht auf etwa 0,25 um verringert wurde.
  • Wie in Fig. 2D gezeigt, wurde ein amorpher Siliciumfilm 207 mit einer Stärke von 3 um auf dem so gebildeten Oxidfilm 203 durch LPCVD abgelagert, wodurch ein erstes Substrat erhalten wurde. Die Oberfläche des amorphen Siliciumfilms 107 war sehr glatt und wurde in diesem Zustand ohne Polieren in dem nächsten Verbindungsschritt verwendet.
  • Wie in Fig. 2E gezeigt, wurde das erste Substrat an das gleiche wie in Beispiel 1 verwendete zweite Substrat in der gleichen Art und Weise wie in Beispiel 1 gebunden.
  • Wie in Fig. 2F gezeigt, wurde der poröse Siliciumteil 201 mit dem gleichen Ätzverfahren wie in Beispiel 1 selektiv weggeätzt.
  • Durch die vorhergehenden Schritte wurde ein SOI- Substrat, umfassend das Siliciumsubstrat 210 und den amorphen Siliciumfilm (geändert in den polykristallinen Zustand durch die Wärmebehandlung) 207, den Siliciumoxidfilm 203 und die epitaktische Schicht 202, nacheinander aufeinandergeschichtet, erhalten. Eine Untersuchung mit einem optischen Mikroskop zeigte, dass dort, wie in Beispiel 1, überhaupt keine Fehlstellen waren.
    • Beispiel 3
  • Dieses Beispiel wird bezogen auf die Fig. 3A - 3F erläutert.
  • Wie in Fig. 3A gezeigt, wurde ein p-Typ (100) Siliciumsubstrat 300 mit einer Stärke von 400 um und einem spezifischen Widerstand von 0,01 Qcm nur bis in eine Tiefe von 20 um von der Oberfläche porös gemacht, um eine poröse Schicht 301 zu bilden.
  • Wie in Fig. 3B gezeigt, wurde eine epitaktische Schicht 302 bis zu einer Stärke von 0,5 um auf der porösen Oberfläche des Substrats in der gleichen Art und Weise wie in Beispiel 1 gebildet.
  • Wie in Fig. 3C gezeigt, wurde ein Oxidfilm 303 mit einer Stärke von 0,5 um auf der Oberfläche der epitaktischen Schicht 302 durch thermische Oxidation gebildet, wodurch die Stärke der epitaktischen Schicht auf etwa 0,25 um verringert wurde.
  • Wie in Fig. 3D gezeigt, wurde ein Siliciumnitridfilm 307 mit einer Stärke von 0,5 um auf der Oberfläche des Oxidfilms 302 durch Plasma-CVD und darauf ein Siliciumoxidfilm 307' mit einer Stärke von 3 um durch CVD unter atmosphärischen Druck abgelagert.
  • Wie in Fig. 3E gezeigt, wurde das so erhaltene Substrat mit dem gleichen wie in Beispiel 1 verwendeten zweiten Substrat in der gleichen Art und Weise wie in Beispiel 1 gebunden, wodurch verbundene Substrate erhalten wurden.
  • Wie in Fig. 3F gezeigt, wurde der monokristalline Siliciumsubstratteil 300 des ersten Substrats durch mechanisches Polieren zur Freilegung des porösen Teils 301 vollständig abgeschliffen und der poröse Siliciumteil 301 in dem gleichen Ätzverfahren wie in Beispiel 1 selektiv geätzt. Die Stärke des zu ätzenden porösen Siliciumteils war etwa 20 um oder weniger und folglich wurde der poröse Siliciumteil 301 innerhalb von 10 Minuten vollständig weggeätzt. Ein SOI-Substrat, umfassend das Siliciumsubstrat 310 und den Siliciumoxidfilm 307', den Siliciumnitridfilm 307, den Siliciumoxidfilm 303 und die epitaktische Schicht 302, wurde, nacheinander aufeinandergeschichtet, erhalten.
  • Eine Untersuchung mit einem optischen Mikroskop zeigte, dass dort überhaupt keine Fehlstellen waren.
    • BEISPIEL 4
  • Dieses Beispiel wird bezogen auf die Fig. 4A - 4D erläutert.
  • Wie in Fig. 4A gezeigt, wurde ein erstes Substrat durch die gleichen Schritte wie in Beispiel 1 hergestellt.
  • Wie in Fig. 4B gezeigt, wurde ein Siliciumsubstrat 410, Durchmesser 4 Inch, als ein zweites Substrat zur Verfügung gestellt und ein Oxidfilm 411 mit einer Stärke von 0,5 um wurde auf der Oberfläche des zweiten Substrats gebildet.
  • Wie in Fig. 4C gezeigt, wurden beide Substrate gründlich gewaschen und in engen Kontakt zueinander gebracht und eine Spannung zwischen dem ersten und zweiten Substrat angelegt. Die Verbindung erfolgte durch die Ausübung einer elektrostatischen Kraft auf die Verbindungsgrenzfläche. Dann wurden die verbunden Substrate bei 1.000ºC für 30 Minuten wärmebehandelt.
  • Wie in Fig. 4D gezeigt wurde die poröse Schicht 401 in der gleichen Art und Weise wie in Beispiel 1 selektiv geätzt, wodurch ein SOI-Substrat umfassend das Siliciumsubstrat 410 und den Siliciumoxidfilm 411, einen polykristallinen Siliciumfilm 407, einen Siliciumoxidfilm 403 und eine epitaktische Schicht 402, nacheinander aufeinandergeschichtet, erhalten. Eine Untersuchung des SOI-Substrats mit einem optischen Mikroskop zeigte, dass dort überhaupt keine Fehlstellen waren.
    • BEISPIEL 5
  • Dieses Beispiel wird bezogen auf die Fig. 5A - 5D erläutert.
  • Ein p-Typ (100) Substrat 500 mit einer Stärke von 625 um und einem spezifischen Widerstand von 0,01 1 cm, Durchmesser 5 Inch, wurde nur bis in eine Tiefe von 20 um von der Oberfläche porös gemacht, um eine poröse Schicht 501 zu bilden (Fig. 5A). Eine epitaktische Siliciumschicht 502 wurde in der gleichen Art und Weise wie in Beispiel 1 mit einer Stärke von 0,15 um auf der porösen Siliciumschicht 501 gebildet, und dann wurde die Oberfläche der epitaktischen Schicht 502 bis in eine Tiefe von 0,1 um durch thermische Oxidation oxidiert, um einen Oxidfilm 503 (Fig. 5B) zu bilden, wodurch die Stärke der epitaktischen Schicht auf 0,1 um verringert wurde. Eine SiO&sub2;-Schicht (NSG-Schicht) 507 mit einer Stärke von 0,7 um wurde auf der Oberfläche des Oxidfilms 503 aus SiH&sub4;/O&sub2; durch CVD unter atmosphärischen Druck abgelagert und ferner darauf eine polykristalline Siliciumschicht 508 mit einer Stärke von 30 um in der gleichen Art und Weise wie in Beispiel 1 darauf abgelagert. Die Oberfläche der polykristallinen Siliciumschicht 508 wurde poliert, um eine Spiegeloberfläche zu erhalten, wodurch ein erstes Substrat erhalten wurde (Fig. 5C).
  • Ein Siliciumsubstrat 510, Durchmesser 5 Inch, wurde als ein zweites Substrat verwendet und in der gleichen Art und Weise wie in Beispiel 1 mit dem ersten Substrat verbunden. Der monokristalline Siliciumteil 500 des ersten Substrats, Stärke etwa 600 um, wurde von der offenen Seite durch Abschleifen entfernt und dann wurde die poröse Siliciumschicht 501 selektiv in einer HF/H&sub2;O&sub2;- Lösung geätzt, um ein SOI-Substrat mit einer monokristallinen Siliciumschicht mit einer Stärke von 0,1 um auf der SiO&sub2;-Schicht mit einer Stärke von 0,8 um zu erhalten (Fig. 5D).
    • BEISPIEL 6
  • Dieses Beispiel wird bezogen auf die Fig. 6A - 6D erläutert.
  • Ein p-Typ (100) Substrat 600 mit einer Stärke von 625 um und einem spezifischen Widerstand von 0,01 Qcm, Durchmesser 5 Inch, wurde, um eine poröse Schicht 601 zu bilden (Fig. 6A), nur bis in eine Tiefe von 20 um von der Oberfläche porös gemacht. Eine epitaktische Siliciumschicht 602 wurde in der gleichen Art und Weise wie in Beispiel 1 mit einer Stärke von 0,15 um auf der porösen Siliciumschicht 601 gebildet, und dann, um eine Oxidschicht 603 (Fig. 6B)zu bilden, die Oberfläche der epitaktischen Schicht 602 bis in eine Tiefe von 0,1 um durch thermische Oxidation oxidiert, wodurch die Stärke der epitaktischen Schicht auf 0,1 um verringert wurde. Ein SiO&sub2;-Film (NSG-Film) mit einer Stärke von 0,7 um wurde auf der Oberfläche des Oxidfilms 603 aus SiH&sub4;/O&sub2; durch CVD unter atmosphärischen Druck abgelagert und ferner ein Si&sub3;N&sub4;-Film 608 mit einer Stärke von 0,2 um wurde auf dem NSG-Film durch Vakuum-CVD abgelagert. Ferner wurde darauf eine polykristalline Siliciumschicht 609 mit einer Stärke von 30 um in der gleichen Art und Weise wie in Beispiel 1 abgelagert. Die Oberfläche der polykristallinen Siliciumschicht 609 wurde, um eine Spiegeloberfläche zu erhalten, poliert, wodurch ein erstes Substrat erhalten wurde (Fig. 6C).
  • Ein Siliciumsubstrat 610, Durchmesser 5 Inch, wurde als ein zweites Substrat verwendet und durch Wärmebehandlung bei 800ºC mit dem ersten Substrat verbunden. Der monokristalline Siliciumteil 600 des ersten Substrats wurde in einer Tiefe von etwa 600 um von der offenen Seite durch Abschleifen entfernt und dann die poröse Siliciumschicht 601 selektiv in einer gemischten HF/H&sub2;O&sub2;-Lösung geätzt, um ein SOI-Substrat mit einer monokristallinen Siliciumschicht mit einer Stärke von 0,1 um auf der SiO&sub2;-Schicht mit einer Stärke von 0,8 um zu erhalten (Fig. 6D).
    • BEISPIEL 7
  • Dieses Beispiel wird bezogen auf die Fig. 7A - 7D erläutert.
  • Ein p-Typ (100) Substrat 700 mit einer Stärke von 625 um und einem spezifischen Widerstand von 0,01 Qcm, Durchmesser 5 Inch, wurde, um eine poröse Schicht 701 zu bilden (Fig. 7A), nur bis in eine Tiefe von 20 um von der Oberfläche porös gemacht. Eine epitaktische Siliciumschicht 702 wurde in der gleichen Art und Weise wie in Beispiel 1 mit einer Stärke von 0,15 um auf der porösen Siliciumschicht 701 gebildet, und dann, um einen Oxidfilm 703 (Fig. 7B)zu bilden, die Oberfläche der epitaktischen Schicht 702 bis in eine Tiefe von 0,1 um durch thermische Oxidation oxidiert, wodurch die Stärke der epitaktischen Schicht auf 0,1 um verringert wurde.
  • Ein BPSG- (Borophosphosilikatglas-) Film 707 mit einer Stärke von 15 um wurde aus TEOS (Tetraethoxysilan)/O&sub3; auf die Oberfläche des Oxidfilms 703 durch CVD bei atmosphärischen Druck abgelagert und dann der BPSG-Film einem Schmelzen in einer Sauerstoffatmosphäre bei 1.000ºC für 30 Minuten unterzogen, um Feuchtigkeit von dem Film zu entfernen und ebenso die Filmoberfläche zu glätten, wodurch das erste Substrat hergestellt wurde (Fig. 7C).
  • Ein Schmelzquarzsubstrat 710, Durchmesser 5 Inch, wurde als ein zweites Substrat verwendet und an das erste Substrat durch eine Wärmebehandlung bei 500ºC in der gleichen Art und Weise wie in Beispiel 1 gebunden. Der monokristalline Siliciumteil 700 des ersten Substrats wurde von der offenen Seite in eine Tiefe von etwa 600 um durch Abschleifen entfernt und dann die poröse Siliciumschicht 701 in einer HF/H&sub2;O&sub2;-Lösung selektiv geätzt, um ein SOI-Substrat mit einer monokristallinen Siliciumschicht mit einer Stärke von 0,1 um auf dem transparenten SiO&sub2;-Substrat (Fig. 7D) zu erhalten. Schließlich wurde das vollendete Substrat in einer Stickstoffatmosphäre bei 1.000ºC für 30 Minuten geglüht, um die Bindungsstärke der Verbindungsgrenzfläche zu erhöhen.
    • BEISPIEL 8
  • Dieses Beispiel wird bezogen auf die Fig. 8A - 8D erläutert.
  • Ein p-Typ (100) Substrat 800 mit einer Stärke von 625 um und einem spezifischen Widerstand von 0,01 Ω·cm, Durchmesser 5 Inch, wurde nur bis in eine Tiefe von 20 um von der Oberfläche porös gemacht, um eine poröse Schicht 801 zu bilden (Fig. 8A). Eine epitaktische Siliciumschicht 802 wurde in der gleichen Art und Weise wie in Beispiel 1 mit einer Stärke von 0,15 um auf der porösen Siliciumschicht 801 gebildet, und dann, um einen Oxidfilm 803 (Fig. 8B)zu bilden, die Oberfläche der epitaktischen Schicht 802 bis in eine Tiefe von 0,1 um durch thermische Oxidation oxidiert, wodurch die Stärke der epitaktischen Schicht auf 0,1 um verringert wurde. Ein PSG- (Phosphosilikatglas-) Film 807 mit einer Stärke von 15 um wurde aus TEOS (Tetraethoxysilan/03) auf die Oberfläche des Oxidfilms 803 durch CVD bei atmosphärischen Druck abgelagert und dann der PSG-Film in einer Sauerstoffatmosphäre bei 1.000ºC für 30 Minuten geglüht, um Feuchtigkeit von dem Film zu entfernen und ebenso den Film zu verdichten. Die Oberfläche des PSG- Films wurde durch Polieren geglättet (Fig. 8C), um ein erstes Substrat herzustellen.
  • Ein Schmelzquarzsubstrat 810, Durchmesser 5 Inch, wurde als ein zweites Substrat verwendet und an das erste Substrat durch Wärmebehandlung bei 500ºC in der gleichen Art und Weise wie in Beispiel 1 gebunden. Der monokristalline Siliciumteil 800 des ersten Substrats wurde von der offenen Seite davon in eine Tiefe von etwa 600 um durch Abschleifen entfernt und dann wurde die poröse Siliciumschicht 801 in einer HF/H&sub2;O&sub2;-Lösung selektiv geätzt, um ein SOI-Substrat mit einer monokristallinen Siliciumschicht mit einer Stärke von 0,1 um auf dem transparenten SiO&sub2;-Substrat (Fig. 8D) zu erhalten. Schließlich wurde das vollendete Substrat, um die Bindungsstärke der Verbindungsgrenzfläche zu erhöhen, in einer Stickstoffatmosphäre bei 1.000ºC für 30 Minuten geglüht.
    • BEISPIEL 9
  • Dieses Beispiel wird bezogen auf die Fig. 9A und 9B erläutert.
  • Ein erstes Substrat wurde in der gleichen Art und Weise wie in Beispiel 7 (Fig. 9A) hergestellt. Kristallisiertes Glas 910 mit einem ungefähr dem von Silicium entsprechenden Wärmeausdehnungskoeffizienten wurde als zweites Substrat verwendet und mit dem ersten Substrat verbunden. Nach dem Verbinden wurde ein Glühen bei 830ºC durchgeführt, was 20ºC niedriger als die Erweichungstemperatur des kristallisierten Glas, 850ºC, war. Dann wurden ein monokristallines Siliciumsubstrat 900 und eine poröse Siliciumschicht 901 nacheinander in der gleichen Art und Weise wie in Beispiel 7 entfernt, um ein SOI-Substrat mit einer monokristallinen Siliciumschicht mit einer Stärke von 0,1 um auf dem transparenten kristallisierten Glassubstrat (Fig. 9B) zu erhalten.
    • BEISPIEL 10
  • Dieses Beispiel wird bezogen auf die Fig. 10A - 10D erläutert.
  • Ein p-Typ (100) Substrat 1000 mit einer Stärke von 625 um und einem spezifischen Widerstand von 0,01 Ω·cm, Durchmesser 5 Inch, wurde nur bis in eine Tiefe von 20 um von der Oberfläche porös gemacht, um eine poröse Schicht 1001 zu bilden (Fig. 10A). Eine epitaktische Siliciumschicht 1002 wurde in der gleichen Art und Weise wie in Beispiel 1 mit einer Stärke von 0,15 um auf der porösen Siliciumschicht 1001 gebildet, und dann, um eine Oxidschicht 1003 (Fig. 10B)zu bilden, die Oberfläche der epitaktischen Schicht 1002 bis in eine Tiefe von 0,1 um durch thermische Oxidation oxidiert, wodurch die Stärke der epitaktischen Schicht auf 0,1 um verringert wurde. Ein SiO&sub2;-Film (NSG-Film) 1007 mit einer Stärke von 0,7 um wurde auf der Oberfläche des Oxidfilms 1003 aus SiH&sub4;/O&sub2; durch CVD unter atmosphärischen Druck abgelagert und in einer Stickstoffatmosphäre bei 950ºC für 30 Minuten geglüht. Die Oberfläche der NSG 1007 wurde zu einer Spiegeloberfläche poliert, um ein erstes Substrat herzustellen (Fig. 10C).
  • Ein Siliciumsubstrat 1010, Durchmesser 5 Inch, wurde als ein zweites Substrat verwendet und in der gleichen Art und Weise wie in Beispiel 1 mit dem ersten Substrat verbunden. Der monokristalline Siliciumteil 1000 des ersten Substrats wurde in einer Tiefe von etwa 600 um von der offenen Seite durch Abschleifen entfernt und dann wurde die poröse Siliciumschicht 1001 selektiv in einer HF/H&sub2;O&sub2;-Lösung geätzt, um ein SOI-Substrat mit einer monokristallinen Siliciumschicht mit einer Stärke von 0,1 um auf der SiO&sub2;-Schicht mit einer Stärke von 0,8 um zu erhalten (Fig. 10D).
    • BEISPIEL 11
  • Dieses Beispiel wird bezogen auf die Fig. 11A und 11B erläutert.
  • Ein SOI-Substrat, umfassend eine epitaktische Schicht 1102 mit einer Stärke von 0,75 um, eine thermisch oxidierte Schicht 1103 mit einer Stärke von 0,5 um, eine polykristalline Siliciumschicht 1107 mit einer Stärke von 10 um, eine thermisch oxidierte Schicht 1111 mit einer Stärke von 0,5 um und ein Siliciumsubstrat 1110, in dieser Reihenfolge nacheinander von der Oberflächenschicht aus gebildet, wurde in der gleichen Art und Weise wie in Beispiel 4 (Fig. 11A) hergestellt, wobei, um eine p-Typ polykristalline Schicht mit einer Borkonzentration von etwa 10¹&sup7; cm&supmin;³ zu erzeugen, während der Bildung der polykristallinen Siliciumschicht ein B&sub2;H&sub6;-Gas verwendet wurde.
  • Dann wurde ein nMOS-Transistor auf dem SOI-Substrat durch das übliche Verfahren gebildet. Um das Substratpotential des Transistors zu steuern, wurden Kontaktvertiefungen, welche die polykristalline Schicht 1107 erreichen erzeugt und Aluminiumelektroden durch Kathodenzerstäubung aufgedampft, um einen, wie in Fig. 11B gezeigten, MOS-Transistor zu bilden. Das Substratpotential, welches aufgrund der Existenz der SiO&sub2;-Schicht an der Verbindungsgrenzfläche schwer von der Rückseite zu regeln war, kann von der Oberfläche des Substrats geregelt werden.
  • Wie im Einzelnen vorher beschrieben, hat das erfindungsgemäße gebundene SOI-Substrat, hergestellt durch Verbinden eines ersten Substrats, umfassend eine poröse Silicium- und eine monokristalline epitaktische Wachstumsschicht, ihre Oxidschicht und eine Ablagerungsschicht, nacheinander darauf gebildet, mit einem zweiten Substrat, Wärmebehandlung der gebundenen Substrate und selektives Entfernen des porösen Siliciums, keinen wesentlichen Einfluss auf Fehlstellen auf der Vorrichtungs-bildenden Schicht, selbst wenn Fehlstellen an der Verbindungsgrenzfläche erzeugt werden, da die Verbindungsfläche an einer Position lokalisiert ist, die ausreichend weit von der epitaktischen Wachstumsschicht, d. h. der Vorrichtungs-bildenden Schicht, entfernt ist. Das bedeutet, dass Substrate mit Fehlstellen an den Verbindungsgrenzflächen, alle als fehlerhafte Produkte behandelt wurden, aber in der vorliegenden Erfindung können Fehlstellen bis zu einem gewissen Maße als zulässig behandelt werden und so konnte die Produktivität beträchtlich erhöht werden.

Claims (9)

1. Verfahren der Herstellung eines Halbleitersubstrats, welches die folgende Schrittabfolge umfasst: Einen Schritt des teilweisen oder vollständigen Porösmachens eines monokristallinen Siliciumsubstrats (100), wobei das monokristalline Siliciumsubstrat eine erste Oberfläche und eine zweite Oberfläche hat, der porösmachende Schritt an der ersten Oberfläche beginnt und in Richtung der zweiten Oberfläche voranschreitet, einen Schritt des epitaktischen Wachstums eines monokristallinen Siliciumdünnfilms (102) auf der ersten porösen Oberfläche, einen Schritt der Oxidation der Oberfläche des epitaktischen Siliciumdünnfilms, einen Schritt der Ablagerung eines Films (107) auf der oxidierten Oberfläche (103) des epitaktischen Siliciumdünnfilms, wodurch ein erstes Substrat (110) erhalten wird, einen Schritt des engen Inkontaktbringens des abgelagerten Films des ersten Substrats mit einem zweiten Substrat, einen Schritt der Wärmebehandlung der in engen Kontakt gebrachten Substrate und einen Schritt des selektiven Ätzens des porösen Siliciums.
2. Verfahren nach Anspruch 1, wobei der abgelagerte Film ein Film ist, der Siliciumatome enthält.
3. Verfahren nach Anspruch 2, wobei der abgelagerte Film ausgewählt ist aus einem polykristallinen Siliciumfilm, einem amorphen Siliciumfilm, einem Siliciumoxidfilm und einem Siliciumnitridfilm.
4. Verfahren nach Anspruch 1, in dem der abgelagerte Film durch CVD gebildet wird.
5. Verfahren nach Anspruch 1, wobei der abgelagerte Film eine Stärke von 2 um oder mehr hat.
6. Verfahren nach Anspruch 5, wobei der abgelagerte Film eine Stärke von 10 um oder mehr hat.
7. Verfahren nach Anspruch 1, wobei die Wärmebehandlung bei 800ºC oder mehr durchgeführt wird.
8. Verfahren nach Anspruch 1, wobei der durch Oxidation der Oberfläche der epitaktischen Schicht erhaltene Oxidfilm eine Stärke von 0,5 um bis 1,0 um hat.
9. Verfahren nach Anspruch 1, wobei das zweite Substrat ein transparentes Substrat ist.
DE69331817T 1992-01-31 1993-01-29 Herstellungsverfahren eines Halbleitersubstrat Expired - Lifetime DE69331817T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01651192A JP3416163B2 (ja) 1992-01-31 1992-01-31 半導体基板及びその作製方法

Publications (2)

Publication Number Publication Date
DE69331817D1 DE69331817D1 (de) 2002-05-23
DE69331817T2 true DE69331817T2 (de) 2002-08-29

Family

ID=11918297

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69331817T Expired - Lifetime DE69331817T2 (de) 1992-01-31 1993-01-29 Herstellungsverfahren eines Halbleitersubstrat

Country Status (4)

Country Link
US (2) US5405802A (de)
EP (1) EP0553857B1 (de)
JP (1) JP3416163B2 (de)
DE (1) DE69331817T2 (de)

Families Citing this family (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69333152T2 (de) * 1992-01-30 2004-05-27 Canon K.K. Verfahren zur Herstellung eines Halbleitersubstrates
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
US6110833A (en) * 1998-03-03 2000-08-29 Advanced Micro Devices, Inc. Elimination of oxynitride (ONO) etch residue and polysilicon stringers through isolation of floating gates on adjacent bitlines by polysilicon oxidation
JPH07211916A (ja) * 1994-01-19 1995-08-11 Sony Corp トランジスタ素子及びその作製方法
GB9401770D0 (en) * 1994-01-31 1994-03-23 Philips Electronics Uk Ltd Manufacture of electronic devices comprising thin-film circuits
US6004406A (en) * 1994-06-16 1999-12-21 Nec Corporation Silicon on insulating substrate
JPH08264400A (ja) * 1995-03-28 1996-10-11 Mitsubishi Electric Corp シリコン単結晶ウェハおよびその表面の熱酸化方法
EP0755068B1 (de) * 1995-07-21 2003-06-04 Canon Kabushiki Kaisha Halbleitendes Substrat und dessen Herstellungsverfahren
JPH10513013A (ja) * 1995-10-26 1998-12-08 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体デバイスの製造方法
JPH09331049A (ja) * 1996-04-08 1997-12-22 Canon Inc 貼り合わせｓｏｉ基板の作製方法及びｓｏｉ基板
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
US6013583A (en) * 1996-06-25 2000-01-11 International Business Machines Corporation Low temperature BPSG deposition process
KR100230984B1 (ko) * 1996-07-24 1999-11-15 김광호 반도체장치의 비피에스지에 포함된 불순물 측정시 이용되는 계측설비 설정값 보정용 기준 샘플 제조 방법
US7470142B2 (en) * 2004-06-21 2008-12-30 Sang-Yun Lee Wafer bonding method
SG55413A1 (en) * 1996-11-15 1998-12-21 Method Of Manufacturing Semico Method of manufacturing semiconductor article
US6054363A (en) * 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
FR2758003B1 (fr) * 1996-12-27 1999-06-18 France Telecom Traitement anti-reflet de surfaces reflectives
CA2231625C (en) * 1997-03-17 2002-04-02 Canon Kabushiki Kaisha Semiconductor substrate having compound semiconductor layer, process for its production, and electronic device fabricated on semiconductor substrate
JP3985065B2 (ja) 1997-05-14 2007-10-03 忠弘 大見 多孔質シリコン基板の形成方法及び多孔質シリコン基板の形成装置
US6645833B2 (en) 1997-06-30 2003-11-11 Max-Planck-Gesellschaft Zur Foerderung Der Wissenschaften E. V. Method for producing layered structures on a substrate, substrate and semiconductor components produced according to said method
US6255731B1 (en) 1997-07-30 2001-07-03 Canon Kabushiki Kaisha SOI bonding structure
US6686623B2 (en) * 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
JPH11195775A (ja) 1997-12-26 1999-07-21 Sony Corp 半導体基板および薄膜半導体素子およびそれらの製造方法ならびに陽極化成装置
JP3501642B2 (ja) * 1997-12-26 2004-03-02 キヤノン株式会社 基板処理方法
US5939750A (en) * 1998-01-21 1999-08-17 Advanced Micro Devices Use of implanted ions to reduce oxide-nitride-oxide (ONO) etch residue and polystringers
SG71903A1 (en) * 1998-01-30 2000-04-18 Canon Kk Process of reclamation of soi substrate and reproduced substrate
JP4236722B2 (ja) * 1998-02-05 2009-03-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6030868A (en) * 1998-03-03 2000-02-29 Advanced Micro Devices, Inc. Elimination of oxynitride (ONO) etch residue and polysilicon stringers through isolation of floating gates on adjacent bitlines by polysilicon oxidation
US6043120A (en) * 1998-03-03 2000-03-28 Advanced Micro Devices, Inc. Elimination of oxynitride (ONO) etch residue and polysilicon stringers through isolation of floating gates on adjacent bitlines by polysilicon oxidation
JPH11251207A (ja) * 1998-03-03 1999-09-17 Canon Inc Ｓｏｉ基板及びその製造方法並びにその製造設備
US6232232B1 (en) 1998-04-07 2001-05-15 Micron Technology, Inc. High selectivity BPSG to TEOS etchant
US6051451A (en) * 1998-04-21 2000-04-18 Advanced Micro Devices, Inc. Heavy ion implant process to eliminate polystringers in high density type flash memory devices
DE69941398D1 (de) * 1998-07-03 2009-10-22 Imec Herstellungsmethode eines opto-elektronischen dünnfilmbauelementes
EP0969499A3 (de) * 1998-07-03 2001-10-24 Canon Kabushiki Kaisha Kristallzüchtungsverfahren für ein Halbleiterbauelement
TW444266B (en) * 1998-07-23 2001-07-01 Canon Kk Semiconductor substrate and method of producing same
JP2000277478A (ja) * 1999-03-25 2000-10-06 Canon Inc 陽極化成装置、陽極化成システム、基板の処理装置及び処理方法、並びに基板の製造方法
JP2000307112A (ja) * 1999-04-26 2000-11-02 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3900741B2 (ja) * 1999-05-21 2007-04-04 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP2000353797A (ja) * 1999-06-11 2000-12-19 Mitsubishi Electric Corp 半導体ウエハおよびその製造方法
JP3245136B2 (ja) * 1999-09-01 2002-01-07 キヤノン販売株式会社 絶縁膜の膜質改善方法
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US6501973B1 (en) 2000-06-30 2002-12-31 Motorola, Inc. Apparatus and method for measuring selected physical condition of an animate subject
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
US6590236B1 (en) 2000-07-24 2003-07-08 Motorola, Inc. Semiconductor structure for use with high-frequency signals
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
US6573126B2 (en) * 2000-08-16 2003-06-03 Massachusetts Institute Of Technology Process for producing semiconductor article using graded epitaxial growth
US6493497B1 (en) 2000-09-26 2002-12-10 Motorola, Inc. Electro-optic structure and process for fabricating same
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US6383924B1 (en) * 2000-12-13 2002-05-07 Micron Technology, Inc. Method of forming buried conductor patterns by surface transformation of empty spaces in solid state materials
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
WO2002082514A1 (en) * 2001-04-04 2002-10-17 Massachusetts Institute Of Technology A method for semiconductor device fabrication
FR2823596B1 (fr) * 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6594414B2 (en) 2001-07-25 2003-07-15 Motorola, Inc. Structure and method of fabrication for an optical switch
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6585424B2 (en) 2001-07-25 2003-07-01 Motorola, Inc. Structure and method for fabricating an electro-rheological lens
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
US6500733B1 (en) * 2001-09-20 2002-12-31 Heliovolt Corporation Synthesis of layers, coatings or films using precursor layer exerted pressure containment
US6736986B2 (en) 2001-09-20 2004-05-18 Heliovolt Corporation Chemical synthesis of layers, coatings or films using surfactants
US6787012B2 (en) * 2001-09-20 2004-09-07 Helio Volt Corp Apparatus for the synthesis of layers, coatings or films
US6881647B2 (en) * 2001-09-20 2005-04-19 Heliovolt Corporation Synthesis of layers, coatings or films using templates
US6593213B2 (en) * 2001-09-20 2003-07-15 Heliovolt Corporation Synthesis of layers, coatings or films using electrostatic fields
US6559372B2 (en) * 2001-09-20 2003-05-06 Heliovolt Corporation Photovoltaic devices and compositions for use therein
KR20030032133A (ko) * 2001-10-10 2003-04-26 유종훈 비정질실리콘 박막층이 증착된 다공질실리콘 반도체의제조방법
FR2830983B1 (fr) * 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
US20030134486A1 (en) * 2002-01-16 2003-07-17 Zhongze Wang Semiconductor-on-insulator comprising integrated circuitry
KR100476901B1 (ko) * 2002-05-22 2005-03-17 삼성전자주식회사 소이 반도체기판의 형성방법
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
TWI272641B (en) * 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US7176108B2 (en) * 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
FR2847075B1 (fr) * 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
FR2848336B1 (fr) * 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
US7273788B2 (en) 2003-05-21 2007-09-25 Micron Technology, Inc. Ultra-thin semiconductors bonded on glass substrates
US7662701B2 (en) * 2003-05-21 2010-02-16 Micron Technology, Inc. Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers
US7501329B2 (en) 2003-05-21 2009-03-10 Micron Technology, Inc. Wafer gettering using relaxed silicon germanium epitaxial proximity layers
US7008854B2 (en) 2003-05-21 2006-03-07 Micron Technology, Inc. Silicon oxycarbide substrates for bonded silicon on insulator
US6875656B2 (en) * 2003-05-22 2005-04-05 Texas Instruments Incorporated Method for improving silicon-on-insulator (SOI) film uniformity on a semiconductor wafer
FR2856844B1 (fr) * 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
US7439158B2 (en) 2003-07-21 2008-10-21 Micron Technology, Inc. Strained semiconductor by full wafer bonding
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
US7153753B2 (en) 2003-08-05 2006-12-26 Micron Technology, Inc. Strained Si/SiGe/SOI islands and processes of making same
US7091108B2 (en) * 2003-09-11 2006-08-15 Intel Corporation Methods and apparatuses for manufacturing ultra thin device layers for integrated circuit devices
US20050082526A1 (en) * 2003-10-15 2005-04-21 International Business Machines Corporation Techniques for layer transfer processing
FR2861497B1 (fr) * 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7772087B2 (en) * 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
KR100609367B1 (ko) * 2004-12-14 2006-08-08 한국전자통신연구원 Ｓｏｉ 기판의 제조방법
WO2006082469A1 (en) * 2005-02-03 2006-08-10 S.O.I.Tec Silicon On Insulator Technologies Method for applying a high temperature treatment to a semimiconductor wafer
US7244659B2 (en) * 2005-03-10 2007-07-17 Micron Technology, Inc. Integrated circuits and methods of forming a field effect transistor
FR2886051B1 (fr) 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
FR2889887B1 (fr) * 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
DE102005042317B3 (de) * 2005-09-06 2007-04-12 Infineon Technologies Ag Verfahren zum Herstellen einer Schichtanordnung und Schichtanordnung
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
US20070160763A1 (en) * 2006-01-12 2007-07-12 Stanbery Billy J Methods of making controlled segregated phase domain structures
US7767904B2 (en) * 2006-01-12 2010-08-03 Heliovolt Corporation Compositions including controlled segregated phase domain structures
US8084685B2 (en) * 2006-01-12 2011-12-27 Heliovolt Corporation Apparatus for making controlled segregated phase domain structures
FR2899378B1 (fr) * 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
US7557002B2 (en) * 2006-08-18 2009-07-07 Micron Technology, Inc. Methods of forming transistor devices
FR2910179B1 (fr) * 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
US7989322B2 (en) * 2007-02-07 2011-08-02 Micron Technology, Inc. Methods of forming transistors
US20080277778A1 (en) * 2007-05-10 2008-11-13 Furman Bruce K Layer Transfer Process and Functionally Enhanced Integrated Circuits Products Thereby
US8034317B2 (en) * 2007-06-18 2011-10-11 Heliovolt Corporation Assemblies of anisotropic nanoparticles
FR2922359B1 (fr) * 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
FR2925221B1 (fr) * 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
KR100980738B1 (ko) * 2008-10-10 2010-09-08 한국전자통신연구원 반도체 나노와이어 센서 소자의 제조 방법 및 이에 따라 제조된 반도체 나노와이어 센서 소자
US20100258180A1 (en) * 2009-02-04 2010-10-14 Yuepeng Deng Method of forming an indium-containing transparent conductive oxide film, metal targets used in the method and photovoltaic devices utilizing said films
AU2010202792B2 (en) * 2009-06-05 2012-10-04 Heliovolt Corporation Process for synthesizing a thin film or composition layer via non-contact pressure containment
FR2947098A1 (fr) * 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US8256621B2 (en) * 2009-09-11 2012-09-04 Pro-Pak Industries, Inc. Load tray and method for unitizing a palletized load
US20110180896A1 (en) * 2010-01-25 2011-07-28 International Business Machines Corporation Method of producing bonded wafer structure with buried oxide/nitride layers
US8021641B2 (en) * 2010-02-04 2011-09-20 Alliance For Sustainable Energy, Llc Methods of making copper selenium precursor compositions with a targeted copper selenide content and precursor compositions and thin films resulting therefrom
US20110312160A1 (en) 2010-05-21 2011-12-22 Heliovolt Corp. Liquid precursor for deposition of copper selenide and method of preparing the same
WO2012023973A2 (en) 2010-08-16 2012-02-23 Heliovolt Corporation Liquid precursor for deposition of indium selenide and method of preparing the same
US9105797B2 (en) 2012-05-31 2015-08-11 Alliance For Sustainable Energy, Llc Liquid precursor inks for deposition of In—Se, Ga—Se and In—Ga—Se
US10833175B2 (en) * 2015-06-04 2020-11-10 International Business Machines Corporation Formation of dislocation-free SiGe finFET using porous silicon
US11114333B2 (en) * 2018-02-22 2021-09-07 Micromaterials, LLC Method for depositing and reflow of a high quality etch resistant gapfill dielectric film
CN113571410B (zh) * 2021-07-19 2024-02-02 太原理工大学 一种低界面热阻金刚石基氮化镓晶片材料的制备方法
CN116525415B (zh) * 2023-06-09 2024-01-30 中电科先进材料技术创新有限公司 硅外延片的制备方法及硅外延片

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7710164A (nl) * 1977-09-16 1979-03-20 Philips Nv Werkwijze ter behandeling van een eenkristal- lijn lichaam.
US4501060A (en) * 1983-01-24 1985-02-26 At&T Bell Laboratories Dielectrically isolated semiconductor devices
US4590130A (en) * 1984-03-26 1986-05-20 General Electric Company Solid state zone recrystallization of semiconductor material on an insulator
JPS61256713A (ja) * 1985-05-10 1986-11-14 Hitachi Ltd 結晶体構造およびその製造方法
JPS6384014A (ja) * 1986-09-27 1988-04-14 Agency Of Ind Science & Technol 半導体単結晶層の製造方法
US4915772A (en) * 1986-10-01 1990-04-10 Corning Incorporated Capping layer for recrystallization process
JPS63102244A (ja) * 1986-10-17 1988-05-07 Fujitsu Ltd 半導体基板の製造方法
NL8800953A (nl) * 1988-04-13 1989-11-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderlichaam.
US4891329A (en) * 1988-11-29 1990-01-02 University Of North Carolina Method of forming a nonsilicon semiconductor on insulator structure
US4990464A (en) * 1988-12-30 1991-02-05 North American Philips Corp. Method of forming improved encapsulation layer
US5013681A (en) * 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
JPH0719839B2 (ja) * 1989-10-18 1995-03-06 株式会社東芝 半導体基板の製造方法
JP3253099B2 (ja) * 1990-03-27 2002-02-04 キヤノン株式会社 半導体基板の作製方法
ATE217447T1 (de) * 1990-08-03 2002-05-15 Canon Kk Verfahren zur herstellung eines halbleiterkörpers
JP3176072B2 (ja) * 1991-01-16 2001-06-11 キヤノン株式会社 半導体基板の形成方法
JPH04346418A (ja) * 1991-05-24 1992-12-02 Canon Inc 半導体基材の作製方法
US5767020A (en) * 1991-02-15 1998-06-16 Canon Kabushiki Kaisha Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
JP3042728B2 (ja) * 1991-05-24 2000-05-22 日本電信電話株式会社 Ｘ線マスク及びｘ線露光方法
TW211621B (de) * 1991-07-31 1993-08-21 Canon Kk
JP3112106B2 (ja) * 1991-10-11 2000-11-27 キヤノン株式会社 半導体基材の作製方法
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
JP3261685B2 (ja) * 1992-01-31 2002-03-04 キヤノン株式会社 半導体素子基体及びその作製方法

Also Published As

Publication number Publication date
JP3416163B2 (ja) 2003-06-16
EP0553857B1 (de) 2002-04-17
EP0553857A2 (de) 1993-08-04
EP0553857A3 (en) 1997-09-10
US5405802A (en) 1995-04-11
DE69331817D1 (de) 2002-05-23
JPH05217992A (ja) 1993-08-27
US5679475A (en) 1997-10-21

Similar Documents

Publication Publication Date Title
DE69331817T2 (de) Herstellungsverfahren eines Halbleitersubstrat
DE69231348T2 (de) Verfahren zur Herstellung eines Halbleiterkörpers
DE69133004T2 (de) Verfahren zur Herstellung eines Halbleiterkörpers
DE69228349T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE69619602T2 (de) Verfahren zum Herstellen eines Halbleiter-Substrats
DE69332231T2 (de) Halbleitersubstrat und Verfahren zu seiner Herstellung
DE69331815T2 (de) Verfahren zur Herstellung eines Halbleitersubstrates
DE69333619T2 (de) Herstellungsverfahren für Halbleitersubstrate
DE69331816T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
US5670411A (en) Process of making semiconductor-on-insulator substrate
DE69432784T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE69333294T2 (de) Halbleiteranordnung und Verfahren zu seiner Herstellung
DE69629094T2 (de) Verfahren zur Herstellung eines SOI-Substrates
DE69225650T2 (de) Verfahren zur Herstellung eines Halbleitersubstrates
DE69710031T2 (de) Verfahren zur Übertragung einer Halbleiterschicht mittels Silizium-auf-Isolator (SOI) Technologie
US6653209B1 (en) Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
DE69232347T2 (de) Verfahren zur Behandlung eines Substrats aus Silizium
DE69628505T2 (de) Halbleitendes Substrat und dessen Herstellungsverfahren
DE69231777T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
JPH05217893A (ja) 半導体基材の作製方法
DE68913254T2 (de) Gegenstand aus Kristall und Verfahren zu seiner Herstellung.
DE4331894A1 (de) Halbleitersubstrat mit Gettereffekt und Verfahren zur Herstellung desselben
JPH05206422A (ja) 半導体装置及びその作製方法
JP3262470B2 (ja) 半導体基板およびその作製方法
JP3297600B2 (ja) 半導体基板の作製方法

Legal Events

Date Code Title Description
8364 No opposition during term of opposition