-
Die
Erfindung betrifft ein Verfahren zum Herstellen einer Schichtanordnung
und eine Schichtanordnung.
-
Bei
der Herstellung mikroelektronischer Bauelemente (Devices) spielt
das so genannte Wafer-Bonding, d.h. das Verbinden zweier Waferplatten, zum
Beispiel zweier monokristalliner Siliziumscheiben, eine wichtige
Rolle, siehe z.B. [1]. Ein grundlegendes Ziel der Wafer-Bonding-Technologie
besteht darin, eine zuverlässige
Bindung der Wafer herzustellen, welche Bindung eine hohe Bindungsenergie an
der Berührungsfläche bzw.
Grenzfläche
(interface) zwischen den Wafern aufweist, so dass die miteinander
verbundenen Wafer in einem beliebigen weiteren Herstellungsprozess
integriert werden können,
ohne dass es zu ernsthaften Schwierigkeiten aufgrund einer mangelhaften
Bindung zwischen den Wafern kommt.
-
Die
Wafer-Bonding-Technologie gewinnt insbesondere aufgrund ihrer vielversprechenden
Möglichkeiten
bei der Device-Herstellung
zunehmend an Interesse. Mit Hilfe dieser Technologie lassen sich zum
Beispiel unterschiedliche Materialien unabhängig von ihrer Orientierung
oder Gitterfehlanpassung integrieren. Wafer-Bonding kann daher als
alternative Technik zum epitaktischen Schichtwachstum verwendet
werden.
-
Für das Verbinden
zweier polierter Wafer ohne zusätzliches
Klebemittel (adhesive) bzw. ohne die Anwendung eines externen Drucks
oder elektrischen Feldes werden häufig die Begriffe direktes
(direct) Wafer-Bonding oder Fusion Wafer-Bonding verwendet.
-
Typische
Prozessschritte während
eines Wafer-Bonding-Prozesses
weisen auf die Reinigung und/oder Aktivierung der zu verbindenden
Wafer-Oberflächen,
das mechanische Kontaktieren der Wafer bei Raumtemperatur unter
Atmosphärendruck oder
im Vakuum, und eine anschließende
thermische Behandlung bzw. ein Tempern der verbundenen Wafer, d.h.
ein Erhitzen der kontaktierten Wafer-Oberflächen.
-
Da
die Wafer in der Regel sehr eben und weitgehend frei von Verunreinigungen
sind, kommt es bereits bei Raumtemperatur zu einer (relativ schwachen)
Bindung zwischen den Wafern, welche im wesentlichen auf physikalische
Wechselwirkungen an der Grenzfläche
wie z.B. Wasserstoffbrückenbindungen
und/oder van-der-Waals-Kräfte
zurückzuführen ist.
Allerdings reicht die so erlangte Bindungsstärke in vielen Fällen nicht
für eine
weitere Prozessierung der verbundenen Wafer aus.
-
Eine
anschließende
thermische Behandlung bzw. ein Tempern der verbundenen Wafer, auch
als High-Temperature-Anneal oder Bonding-Anneal bezeichnet, bewirkt,
dass die schwachen physikalischen Wechselwirkungen in chemische
Bindungen umgewandelt werden, welche eine wesentlich höhere Bindungsenergie
aufweisen. Im Rahmen der thermischen Behandlung bzw. des Temperns
werden die verbundenen Wafer dabei typischerweise auf eine Temperatur
von einigen hundert Grad Celsius, teilweise auch bis deutlich über 1000°C erhitzt.
-
Durch
eine Temperung kann also eine Erhöhung der Bindungsenergie erreicht
werden. Ein Erhitzen auf eine Temperatur von mehreren hundert Grad Celsius
ist jedoch dann problematisch, wenn temperaturempfindliche Schichten
miteinander verbunden werden sollen. In diesem Fall kann sich ein
Erhitzen unter Umständen
negativ auf die Eigenschaften der zu verbindenden Schichten auswirken.
Anders ausgedrückt
können
temperaturempfindliche Schichten durch eine zu starke Erhitzung
während
eines Bonding-Anneals geschädigt
werden.
-
Eine
herkömmliche
Methode zur Vermeidung des oben genannten Problems, d.h. der Schädigung der
zu verbindenden Wafer durch das Erhitzen, stellt die so genannte
Oberflächen-Plasma-Aktivierung (Surface
Plasma Activation) dar. Hierbei werden die Oberflächen der
zu verbindenden Wafer unmittelbar vor der Kontaktierung mit Hilfe
eines Plasmas aktiviert. Mit Hilfe der Plasma-Aktivierung können hohe
Bindungsenergien bereits bei relativ niedrigen Temperaturen erreicht
werden, und damit z.B. eine Schädigung
temperaturempfindlicher Schichten durch eine zu starke Erhitzung
im Rahmen eines Bonding-Anneals vermieden werden.
-
Ein
Nachteil der Plasma-Aktivierung ist jedoch der damit verbundene
hohe Aufwand bei der Prozessierung, insbesondere der mit der Erzeugung des
benötigten
Plasmas verbundene Aufwand.
-
Eine
alternative Methode des direkten Wafer-Bondings basiert auf der
Bildung einer Oxidschicht auf der Oberfläche des Wafers durch Abscheiden
eines Tetra-Ethyl-Ortho-Silikat-Materials (TEOS).
Das Abscheiden des TEOS-Materials erfolgt mit Hilfe eines Low-Pressure-Chemical-Vapor-Deposition-Verfahrens (LPCVD).
Wie in [2] gezeigt, lassen sich unter Verwendung von TEOS-Material
Bindungsenergien erreichen, die den Wert der Bruchenergie von Bulk-Silizium
(ca. 2100 mJ/m2) erreichen.
-
Die
Verwendung von TEOS-Material bringt zwei Probleme mit sich. Zum
Einen können
sich während
eines post-Bonding-Anneals
Blasen in der Grenzfläche
(interface bubbles) bilden. Zum Anderen kann die Bindung der Wafer
durch die mikroskopische Rauhigkeit der Wafer-Oberflächen verhindert werden.
-
Eine
Möglichkeit
zur Lösung
des ersten Problems besteht darin, nach dem Abscheiden des TEOS-Materials
aber vor dem Verbinden der beiden Wafer einen so genannten Densification-Anneal des TEOS-Materials
durchzuführen,
d.h. das TEOS-Material
wird erhitzt und dadurch verdichtet, siehe auch [1].
-
Je
nachdem, ob das TEOS-Material einem Densification-Anneal unterzogen
wurde oder nicht, spricht man auch von verdichtetem (densified)
TEOS oder nicht verdichtetem bzw. unverdichtetem (undensified) TEOS.
Unverdichtetes TEOS-Material
und verdichtetes TEOS-Material lassen sich u.a. anhand ihrer Ätzraten
in einem nasschemischen Ätzprozess unterscheiden,
wobei verdichtetes TEOS eine deutlich geringere Ätzrate aufweist als unverdichtetes TEOS,
siehe z.B. [3].
-
Durch
einen Densification-Anneal lässt
sich die Entstehung von Blasen in einem späteren (d.h. nach dem Verbinden
der beiden Wafer stattfindenden) Bonding-Anneal zu einem gewissen
Grad unterdrücken.
Ein Nachteil des Densification-Anneals besteht allerdings darin,
dass das Bindungsvermögen der
TEOS-Oberfläche drastisch
reduziert wird.
-
In
[2] wurde gezeigt, dass die Blasenbildung an der Grenzfläche durch
die Verwendung von unverdichtetem TEOS, welches im Rahmen eines
Bonding-Anneals auf maximal 400°C
erhitzt wird, weitgehend vermieden wird. Ferner kann das Problem
der Mikro-Rauhigkeit der Oberfläche
mit Hilfe eines konventionellen Chemisch-Mechanischen Polierverfahrens
(chemical mechanical polishing, CMP) gelöst werden.
-
Die
Oberfläche
eines Metall-Oxids enthält immer
auch Hydroxyl-Gruppen (OH-Gruppen), im Fall von Siliziumoxid (SiO2) z.B. Silanol-Gruppen (SiOH-Gruppen). Die
Oberfläche
ist daher hydrophil. Das direkte Wafer-Bonding von hydrophilen,
OH-terminierten Oberflächen
(speziell Silanol-terminierten, i.e.
SiOH-terminierten Oberflächen),
bei Raumtemperatur lässt
sich durch die Wasserstoffbrückenbildung
zwischen den Hydroxyl-Gruppen an den beteiligten Oberflächen erklären. Die
bei Raumtemperatur entstehenden Silanol-Bindungen (Si-OH) werden durch anschließendes Erhitzen
(Annealing) in starke Siloxan-Bindungen, i.e. Si-O-Si-Bindungen, umgewandelt,
wobei als Nebenprodukt Wasser (H2O) abgespalten
wird, siehe zum Beispiel [1]. Daher spielen zwei Faktoren eine wichtige
Rolle in Bezug auf die Bindungsstärke. Dies ist zum Einen die
Anzahl der Silanol-Bindungen an der/den bindenden Oberfläche/n, und
zum Anderen die Diffusion des entstehenden Wassers aus dem Grenzflächenbereich.
-
In
[2] wurde gezeigt, dass die Kombination einer ersten unter der Verwendung
eines nicht verdichteten bzw. unverdichteten TEOS-Materials ausgebildeten
Oxidschicht mit einer zweiten Oxidschicht, welche zweite Oxidschicht
z.B. als thermische Oxidschicht oder als eine unter Verwendung eines
verdichteten TEOS-Materials ausgebildete Oxidschicht ausgebildet
ist, eine wesentlich höhere
Bindungsenergie aufweist als die Kombination zweier SiO2-Schichten,
welche jeweils als thermische Oxidschicht oder als eine unter Verwendung
eines verdichteten TEOS-Materials ausgebildete Oxidschicht ausgebildet
sind. Ein Grund für
die hohe Bindungsenergie wird darin gesehen, dass eine TEOS-Schicht eine
hohe Zahl von verspannten Si-O-Si-Bindungen aufweist, was zu einem
stark hydrophilen Verhalten bzw. einer starken Tendenz zum Bilden
von Silanol-Bindungen führt.
Ein weiterer Grund für
die hohe Bindungsenergie wird darin gesehen, dass die Diffusion
von Wasser, welches als Nebenprodukt bei der Polymerisierungsreaktion
an der Grenzfläche
entsteht, durch unverdichtetes TEOS-Material schneller und leichter
erfolgt als z.B. durch thermisches Oxid.
-
Das
Balkendiagramm 100 in 1 zeigt
experimentell gemessene Bindungsenergien für mehrere Kombinationen von
unterschiedlichen Oxid-Materialien, i.e. unverdichtetem TEOS (UDT),
verdichtetem TEOS (DT) und thermischem Oxid (TO), vergleiche [2].
Für jede
Materialkombination wurde nach dem Kontaktieren der Wafer ein 2-stündiger Densification-Anneal bei
einer Temperatur von 250°C
durchgeführt.
Der Balken 102 mit der Bezeichnung "UDT/DT" steht zum Beispiel für die Bindungsenergie zwischen
einer Schicht aus unverdichtetem TEOS und einer Schicht aus verdichtetem
TEOS. Die weiteren Balken stehen entsprechend für die Bindungsenergie zwischen
zwei Schichten aus unverdichtetem TEOS ("UDT/UDT", Balken 101), zwischen einer Schicht
aus unverdichtetem TEOS und einer thermischen Oxidschicht ("UDT/TO", Balken 103),
zwischen zwei Schichten aus verdichtetem TEOS ("DT/DT", Balken 104), zwischen einer
Schicht aus verdichtetem TEOS und einer thermischen Oxidschicht
("DT/TO", Balken 105)
sowie zwischen zwei thermischen Oxidschichten ("TO/TO", Balken 106).
-
Wie
man dem Diagramm 100 entnimmt, ergibt sich aus der Verwendung
von unverdichtetem TEOS (UDT) für
die eine Schicht unabhängig
von dem Material der anderen Schicht immer eine höhere Bindungsenergie
als bei einer Materialkombination, welche kein unverdichtetes TEOS
aufweist. Desweiteren ist in 1 dargestellt,
dass die Materialkombination "UDT/UDT" (dargestellt durch
den Balken 101), d.h. die Kombination von zwei Schichten
mit unverdichtetem TEOS, die höchste
Bindungsenergie aufweist, welche Bindungsenergie in etwa denselben Wert
besitzt wie die Bruchenergie von Bulk-Silizium (ca. 2100 mJ/m2).
-
Bei
der Herstellung von VLSI-Bauelementen (very large scale integration
devices) werden vielfach auch Siliziumnitridschichten auf Grund
ihrer einmaligen Eigenschaften verwendet. Gemäß dem Stand der Technik ist
die Verwendung von Wafer-Bonding-Verfahren zum Verbinden von Nitridschichten jedoch
problematisch, und es wurden bisher entweder nur geringe Bindungsenergien
erreicht (z.B. [4]), oder es wurde ein aufwändiger Aktivierungsschritt zum
Erreichen höherer
Bindungsenergien benötigt (z.B.
[5]).
-
In
[7] wird PETEOS als Bondingmaterial mit verschiedenen Vorbehandlungen
verwendet, wobei auf einem Wafer eine TEOS-Schicht und auf dem anderen Wafer eine
davon unterscheidbare zusätzliche Schicht
aufgebracht wird.
-
Der
Erfindung liegt die Aufgabe zugrunde, zwei Schichtanordnungen so
miteinander zu verbinden, dass die Bindung zwischen den miteinander
verbundenen Schichtanordnungen bereits bei niedrigen Temperaturen
eine hohe Bindungsenergie aufweist.
-
Das
Problem wird durch ein Verfahren zum Herstellen einer Schichtanordnung
sowie eine Schichtanordnung mit den Merkmalen gemäß den unabhängigen Patentansprüchen gelöst.
-
Beispielhafte
Ausgestaltungen der Erfindung ergeben sich aus den abhängigen Patentansprüchen.
-
Bei
einem Verfahren zum Herstellen einer Schichtanordnung wird auf einer
Oberfläche
einer ersten Teil-Schichtanordnung, welche mindestens eine Schicht
aufweist, unter Verwendung eines unverdichteten Tetra-Ethyl-Ortho-Silikat-Materials
eine Oxidschicht ausgebildet. Ferner wird auf einer Oberfläche einer
zweiten Teil-Schichtanordnung,
welche mindestens eine Schicht aufweist, eine zusätzliche Schicht
ausgebildet. Die erste und die zweite Teil-Schichtanordnung werden
mechanisch in Kontakt gebracht, derart, dass die auf der Oberfläche der ersten
Teil-Schichtanordnung ausgebildete Oxidschicht und die auf der Oberfläche der
zweiten Teil-Schichtanordnung
ausgebildete zusätzliche Schicht
eine gemeinsame Grenzfläche
aufweisen.
-
Weiterhin
erfolgt eine thermische Behandlung der mechanisch kontaktierten
Teil-Schichtanordnungen.
-
Die
auf der Oberfläche
der zweiten Teilschichtanordnung auszubildende zusätzliche
Schicht wird als Nitridschicht ausgebildet.
-
Eine
Schichtanordnung weist eine erste Teil-Schichtanordnung mit mindestens
einer Schicht auf, wobei auf einer Oberfläche der ersten Teil-Schichtanordnung
eine Oxidschicht ausgebildet ist, welche unter Verwendung eines
unverdichteten TEOS-Materials ausgebildet ist. Die Schichtanordnung
weist ferner eine zweite Teil-Schichtanordnung mit mindestens einer
Schicht auf, wobei auf einer Oberfläche der zweiten Teil-Schichtanordnung
eine zusätzliche
Schicht ausgebildet ist. Die zweite Teil-Schichtanordnung ist weiterhin
mit der ersten Teil-Schichtanordnung mechanisch kontaktiert, derart,
dass die auf der Oberfläche
der ersten Teil-Schichtanordnung ausgebildete Oxidschicht und die
auf der Oberfläche
der zweiten Teil-Schichtanordnung ausgebildete zusätzliche
Schicht eine gemeinsame Grenzfläche
aufweisen.
-
Die
auf der Oberfläche
der zweiten Teilschichtanordnung auszubildende zusätzliche
Schicht ist als Nitridschicht ausgebildet.
-
In
einer Ausgestaltung der Erfindung ist vorgesehen, dass die erste
und/oder die zweite Teil-Schichtanordnung einen Wafer aufweist.
Mit anderen Worten kann die erste Teil-Schichtanordnung als Wafer ausgebildet
sein oder einen Wafer mit weiteren auf dem Wafer ausgebildeten Schichten
aufweisen. Analog kann die zweite Teil-Schichtanordnung als Wafer
ausgebildet sein oder einen Wafer mit weiteren auf dem Wafer ausgebildeten
Schichten aufweisen.
-
In
einer anderen Ausgestaltung der Erfindung ist vorgesehen, dass die
auf der Oberfläche
der ersten Teil-Schichtanordnung unter Verwendung eines unverdichteten
Tetra-Ethyl-Ortho-Silikat-Materials
(kurz: TEOS) auszubildende Oxidschicht mit Hilfe eines Gasphasen-Abscheideverfahrens
ausgebildet wird. Mit anderen Worten wird das zur Ausbildung der Oxidschicht
verwendete TEOS mit Hilfe eines Gasphasen-Abscheideverfahrens auf
der ersten Teil-Schichtanordnung abgeschieden.
-
Bei
dem Gasphasen-Abscheideverfahren, welches zur Ausbildung der Oxidschicht
auf der ersten Teil-Schichtanordnung verwendet wird, kann es sich
um ein Chemical-Vapor-Deposition-Abscheideverfahren
wie zum Beispiel ein Low-Pressure-Chemical-Vapor-Deposition-Abscheideverfahren
(LPCVD) handeln.
-
Ein
Vorteil bei der Verwendung eines Chemical-Vapor-Deposition-Abscheideverfahrens wie z.B. LPCVD
besteht darin, dass es sich hierbei um ein Standard-Abscheideverfahren
handelt, wodurch eine einfache und kostengünstige Möglichkeit zum Ausbilden der
Oxidschicht gegeben ist.
-
Für das Abscheiden
des TEOS-Materials mit Hilfe eines Gasphasen-Abscheideverfahrens
(z.B. LPCVD) sind die folgenden Werte für die Prozessparameter als
besonders günstig
anzusehen:
- • ein
Abscheidedruck von (500 ± 50)
mTorr,
- • eine
Abscheidetemperatur von (670 ± 10)°C,
- • eine
Abscheiderate von (3,2 ± 0,5)
nm/min,
- • ein
TEOS-Gasfluss von (50 ± 15)
sccm,
- • ein
O2-Gasfluss von (100 ± 6) sccm.
-
Wie
oben erwähnt,
unterscheidet man zwischen verdichtetem (densified) TEOS und nicht
verdichtetem bzw. unverdichtetem (undensified) TEOS, in Abhängigkeit
davon, ob das TEOS-Material
einem Densification-Anneal zum Verdichten unterzogen wurde oder
nicht. Unverdichtetes TEOS-Material und verdichtetes TEOS-Material
lassen sich zum Beispiel anhand ihrer Ätzraten in einem nasschemischen Ätzprozess
unterscheiden, wobei verdichtetes TEOS eine deutlich geringere Ätzrate aufweist
als unverdichtetes TEOS, siehe z.B. [3].
-
Ein
Aspekt der Erfindung kann darin gesehen werden, dass die auf der
ersten Teil-Schichtanordnung ausgebildete Oxidschicht unter Verwendung eines
unverdichteten TEOS-Materials ausgebildet wird. Das heißt, das
auf der Oberfläche
der ersten Teil-Schichtanordnung abgeschiedene TEOS wird vor dem
mechanischen Kontaktieren der ersten und der zweiten Teil-Schichtanordnung
nicht erhitzt, um eine Verdichtung des TEOS zu erreichen. Mit anderen
Worten wird das auf der Oberfläche
der ersten Teil-Schichtanordnung abgeschiedene TEOS vor dem mechanischen
Kontaktieren der ersten und der zweiten Teil-Schichtanordnung keinem Densification-Anneal
unterzogen.
-
Eine
der Erfindung zu Grunde liegende Erkenntnis kann darin gesehen werden,
dass ein Erhitzen des TEOS-Materials vor dem Verbinden der Schichtanordnungen
(Densification-Anneal) zu einer drastischen Reduzierung des Bindungsvermögens der
TEOS-Oberfläche führt. Aus
diesem Grund wird bei einem Verfahren zum Herstellen einer Schichtanordnung
auf einen Densification-Anneal-Schritt verzichtet.
-
Gemäß einer
weiteren Ausgestaltung der Erfindung wird die auf der Oberfläche der
zweiten Teil-Schichtanordnung auszubildende zusätzliche Schicht als Nitridschicht,
zum Beispiel als Siliziumnitridschicht, ausgebildet.
-
Das
Ausbilden der Nitridschicht auf der Oberfläche der zweiten Teil-Schichtanordnung
kann dabei unter Verwendung eines Gasphasen-Abscheideverfahrens
erfolgen. Als Gasphasen-Abscheideverfahren
kann ein Chemical-Vapor-Deposition-Abscheideverfahren wie zum Beispiel
ein Low-Pressure-Chemical-Vapor-Deposition-Abscheideverfahren (LPCVD)
verwendet werden.
-
Ein
Aspekt der Erfindung kann darin gesehen werden, dass ein neuartiges
Verfahren bzw. eine neuartige Materialkombination bereitgestellt
wird, mit welchem neuartigen Verfahren bzw. mit welcher neuartigen
Materialkombination eine hohe Bindungsstärke von hydrophilen (OH-terminierten)
Oberflächen bei
niedrigen Temperaturen erreicht wird.
-
Eine
grundlegende Idee besteht dabei darin, dass zum Verbinden von zwei
Teil-Schichtanordnungen eine mit Hilfe eines TEOS-Materials auf
einer Oberfläche
einer ersten Teil-Schichtanordnung
ausgebildete Oxidschicht mit einer auf einer Oberfläche einer
zweiten Teil-Schichtanordnung ausgebildeten Nitridschicht kombiniert
wird, wobei das TEOS-Material vor dem Verbinden der beiden Schichtanordnungen
nicht verdichtet wird, d.h. nicht einem Densification-Anneal unterzogen
wird, und wobei ferner die Nitridschicht unter Verwendung eines
herkömmlichen Gasphasen-Abscheideverfahrens
wie zum Beispiel einem LPCVD-Abscheideverfahren abgeschieden wird.
-
Gemäß einer
anderen Ausgestaltung der Erfindung wird vor dem Kontaktieren der
ersten Teil-Schichtanordnung mit der zweiten Teil-Schichtanordnung
die auf der Oberfläche
der ersten Teil-Schichtanordnung
ausgebildete Oxidschicht aktiviert und/oder planarisiert. Das Aktivieren
und/oder Planarisieren der auf der Oberfläche der ersten Teil-Schichtanordnung
ausgebildeten Oxidschicht kann mit Hilfe eines Chemisch-Mechanischen
Polierverfahrens (CMP) erfolgen.
-
Ein
Aspekt der Erfindung kann darin gesehen werden, dass die Oberfläche des
TEOS-Materials durch einen CMP-Schritt nicht nur aktiviert wird (d.h.
eine hohe Anzahl von Silanol-Bindungen
bereitgestellt wird), sondern dass ferner die Oberfläche mit Hilfe
des CMP-Schritts planarisiert wird, wodurch die Oberflächenrauhigkeit
auf mikroskopischer Ebene verringert wird. Anschaulich wird die
Oberfläche
mit Hilfe des CMP-Schrittes auf mikroskopischer Ebene geglättet.
-
In
einer Ausgestaltung der Erfindung wird für das Chemisch-Mechanische Polierverfahren,
welches zum Aktivieren und/oder Planarisieren der auf der Oberfläche der
ersten Teil-Schichtanordnung ausgebildeten
Oxidschicht verwendet wird, eine Poliermittel-Lösung (engl. slurry) verwendet,
welche Poliermittel-Lösung
beispielsweise einen pH-Wert zwischen 9,5 und 10,5 aufweist.
-
Für das Chemisch-Mechanische
Polierverfahren zum Aktivieren und/oder Planarisieren ist es zum
Beispiel vorteilhaft, eine Poliermittel-Lösung mit einer Konzentration
von 0,1 % SiO2 sowie einer Konzentration
von 0,2 % NH4OH zu verwenden. Dadurch wird
eine Aktivierung der Oberfläche
des auf der ersten Teil-Schichtanordnung abgeschiedenen TEOS-Materials
erreicht, wodurch ein besseres Binden der beiden Teil-Schichtanordnungen
(z.B. der beiden Wafer) erzielt wird.
-
Ein
Aspekt der Erfindung kann darin gesehen werden, dass die Kombination
von planarisiertem unverdichtetem TEOS-Oxid mit konventionellem LPCVD-Nitrid
eine signifikant hohe Bindungsenergie bei sehr niedrigen Temperaturen
aufweist.
-
Die
abgeschiedene dünne
Nitridschicht kann ebenfalls einem Chemisch-Mechanischen Polier-Verfahren
(CMP) zum Aktivieren und/oder Planarisieren unterzogen werden. Es
kann jedoch auch auf einen CMP-Schritt verzichtet werden, da im
Falle einer abgeschiedenen Nitridschicht die Oberfläche der Nitridschicht
auch ohne einen Polierschritt bereits glatt genug sein kann, um
eine hohe Bindungsstärke an
der Grenzfläche
zu erreichen. Mit anderen Worten weist eine abgeschiedene Nitridschicht
in vielen Fällen
eine hinreichend geringe Oberflächenrauhigkeit auf,
so dass ein nachfolgender Polierschritt nicht erforderlich ist.
-
Nach
dem mechanischen Kontaktieren der ersten Teil-Schichtanordnung mit der zweiten Teil-Schichtanordnung
erfolgt beispielsweise eine thermische Behandlung der mechanisch
kontaktierten Teil-Schichtanordnungen. Mit anderen Worten erfolgt
eine Temperung, d.h. ein Erhitzen der mechanisch kontaktierten Teil-Schichtanordnungen
(z.B. Wafer) bzw. der Grenzfläche.
Durch das Erhitzen (sogenannter Bonding-Anneal) wird die Bindungsenergie
der mechanisch kontaktierten Teil-Schichtanordnungen weiter erhöht.
-
Gemäß einer
Ausgestaltung der Erfindung werden die mechanisch kontaktierten
Teil-Schichtanordnungen im Rahmen der thermischen Behandlung bzw.
des Bonding-Anneals auf eine Temperatur zwischen 100°C und 600°C erhitzt.
-
In
einer anderen Ausgestaltung der Erfindung werden die mechanisch
kontaktierten Teil-Schichtanordnungen auf eine Temperatur von maximal
400°C erhitzt.
Die Beschränkung
auf eine Temperatur von maximal 400°C ist besonders vorteilhaft
für den
Fall, wenn thermische Beschränkungen beachtet
werden müssen
(thermal budget limitations).
-
Gemäß noch einer
anderen Ausgestaltung der Erfindung werden die mechanisch kontaktierten Teil-Schichtanordnungen
auf eine Temperatur von maximal 200°C erhitzt. In dieser Ausgestaltung
ist ein Verfahren zum Herstellen einer Schichtanordnung besonders
geeignet für
eine Vielzahl von Anwendungen wie zum Beispiel der CMOS-Integration
(complementary metal oxide semiconductor) oder der Herstellung von
Mikro-Elektro-Mechanischen
Sensoren (micro electro-mechanical sensors, MEMS).
-
Ferner
ist es auch möglich,
fehlstellenfreie und/oder teilchenfreie Grenzflächen zu erhalten, sogar nach
einer Temperung bzw. einem Erhitzen der verbundenen Teil-Schichtanordnungen
(z.B. Wafer) auf 500°C.
-
Gemäß einer
anderen Ausgestaltung der Erfindung erfolgt eine Temperung bzw.
ein Erhitzen (Bonding-Anneal) der mechanisch kontaktierten Teil-Schichtanordnungen
derart, dass die mechanisch kontaktierten Teil-Schichtanordnungen
für eine Dauer
von ungefähr
2 Stunden in einer Inertgas-Atmosphäre (inert ambient) auf eine
vorgegebene Temperatur erhitzt werden.
-
Zusammenfassend
kann gesagt werden, dass zwei Teil-Schichtanordnungen, welche mit Hilfe eines
Verfahrens zum Herstellen einer Schichtanordnung verbunden werden,
bereits bei einer Temperung bei 200°C eine Oberflächenbindungsenergie aufweisen,
welche Bindungsenergie mit einer durch Oberflächen-Plasma-Aktivierung erzielten
Bindungsenergie vergleichbar ist, und welche Bindungsenergie in
der Größenordnung
der Bruchenergie von Bulk-Silizium liegt.
-
Ein
Vorteil der Erfindung kann darin gesehen werden, dass, im Gegensatz
zu einem Wafer-Bonding-Verfahren, welches auf Oberflächen-Plasma-Aktivierung
beruht, zum Verbinden zweier Teil-Schichtanordnungen mit einem hier
beschriebenen Verfahren zum Herstellen einer Schichtanordnung ausschließlich konventionelle
Materialien und Prozesse verwendet werden, und daher kein Aktivierungsschritt
benötigt
wird. Mit anderen Worten ist bei dem hier beschriebenen Verfahren
eine mit hohem Aufwand verbundene Plasma-Aktivierung nicht erforderlich.
-
Mit
der im vorangegangenen beschriebenen Kombination von unverdichtetem
TEOS und einer Nitridschicht lässt
sich eine (beliebige) vergrabene Schicht (buried layer), z.B. ein
Bottom-Gate eines planaren Doppelgate-Transistors, welche vergrabene
Schicht auf einen anderen Handling-Wafer transferiert werden soll,
prozessieren. Dabei wird im Rahmen eines Bonding-Anneals bereits
mit einer niedrigen Anneal-Temperatur
von z.B. 200°C
und bei kurzen Anneal-Zeiten von z.B. 2 Stunden eine hohe Bindungsenergie
erreicht, welche Bindungsenergie mit der Bruchenergie von Silizium
(ca. 2100 mJ/m2) vergleichbar ist.
-
In
den meisten Fällen
wird ein direktes Wafer-Bonding zum Transferieren einer dünnen Schicht von
einem ersten Wafer (z.B. einem Träger-Wafer oder Donor-Wafer)
auf einen zweiten Wafer (z.B. einen Handling-Wafer) verwendet. Das
bedeutet, dass das gesamte Bulk-Material des ersten Wafers (z.B. Donor-Wafer oder Träger-Wafer),
welcher die zu transferierende Schicht trägt, direkt nach dem Verbinden
mit dem zweiten Wafer (z.B. Handling-Wafer) entfernt wird, bevor
ein weiterer Prozess-Schritt stattfindet.
-
Mit
anderen Worten wird nach dem Verbinden des ersten Wafers mit dem
zweiten Wafer das gesamte Bulk-Material des ersten Wafers entfernt, und
erst danach wird die Prozessierung fortgesetzt.
-
Eine
weitere vorteilhafte Eigenschaft eines erfindungsgemäßen Verfahrens
zum Herstellen einer Schichtanordnung (z.B. Wafern) besteht darin,
dass nach dem Entfernen des oberen Wafers selbst das Erhitzen der
verbundenen Wafer auf eine Temperatur von über 1000°C keine Degradierung der Bindungsgrenzfläche, z.B.
in Form von Ablösen
(peeling) oder Fehlstellenbildung (void formation), bewirkt. Anders ausgedrückt wird
die Qualität
der Bindungsgrenzfläche
durch ein Tempern der verbundenen Wafer (allgemein Teil-Schichtanordnungen)
auf über
1000°C nicht
beeinträchtigt.
-
Die
Verwendung einer unverdichteten TEOS-Schicht wirft die Frage auf,
ob die Zuverlässigkeit
eines Devices (z.B. des oben erwähnten
Doppelgate-Transistors) durch den in der TEOS-Schicht vorhandenen Wasserdampf gemindert
wird.
-
Die
auf einem Donor-Wafer abgeschiedene Nitridschicht, welche eine akzeptable
Oberflächenrauhigkeit
aufweist, wirkt jedoch als hervorragende Feuchtigkeitsbarriere,
wenn der Donor-Wafer mit einem Handling-Wafer, dessen Oberfläche eine
unverdichtete TEOS-Schicht aufweist, verbunden wird. Nach dem Entfernen
des Donor-Wafers, z.B. durch ein Smart-Cut-Verfahren oder durch Zurückätzen, können die
verbundenen Wafer bei konventionellen CMOS-Temperaturen weiter prozessiert
werden, ohne dass eine Degradierung auftritt. In dem oben genannten
Beispiel des Doppelgate-Transistors können nach dem Verbinden die
Top-Gates und verbleibenden Back-End-Verbindungen gebildet werden.
-
Dieselbe
Idee, d.h. das Ausbilden einer Nitridschicht kann als ebenso relevant
angesehen werden, wenn Dotieratome unter Kontrolle gehalten werden
sollen, da eine Nitridschicht eine hervorragende Diffusionsbarriere
für die
Diffusion von Dotieratomen darstellt. Mit anderen Worten kann durch
das Ausbilden einer Nitridschicht, welche als Diffusionsbarriere für Dotieratome
wirkt, eine unerwünschte
Diffusion von Dotieratomen unterbunden und dadurch die Dotieratome
bzw. eine Dotierung auf einen vorgegebenen räumlichen Bereich eingegrenzt
werden.
-
Ausführungsbeispiele
der Erfindung sind in den Figuren dargestellt und werden im Folgenden näher erläutert. In
den Figuren sind gleiche Elemente mit gleichen Bezugszeichen versehen.
-
Es
zeigen
-
1 experimentell
ermittelte Bindungsenergien für
die Kombination von zwei Schichten mit unterschiedlichen Oxid-Materialien;
-
2 die
Abhängigkeit
der Oberflächenbindungsenergie
von der Temperatur des Bonding-Anneals für verschiedene Materialkombinationen;
-
3A einen
Prozess-Schritt während
eines Verfahrens zum Herstellen einer Schichtanordnung gemäß einem
Ausführungsbeispiel
der Erfindung;
-
3B einen
weiteren Prozess-Schritt während
des Verfahrens zum Herstellen einer Schichtanordnung gemäß dem Ausführungsbeispiel
der Erfindung;
-
3C einen
weiteren Prozess-Schritt während
des Verfahrens zum Herstellen einer Schichtanordnung gemäß dem Ausführungsbeispiel
der Erfindung.
-
3D einen
weiteren Prozess-Schritt während
des Verfahrens zum Herstellen einer Schichtanordnung gemäß dem Ausführungsbeispiel
der Erfindung.
-
3E einen
weiteren Prozess-Schritt während
des Verfahrens zum Herstellen einer Schichtanordnung gemäß dem Ausführungsbeispiel
der Erfindung.
-
3F eine
aus dem Verbinden von zwei Schichtanordnungen, welche durch das
Verfahren zum Herstellen einer Schichtanordnung verbunden wurden,
resultierende Schichtanordnung.
-
4 die
Schichtanordnung aus 3F nach einem weiteren Prozessierungsschritt.
-
Das
Diagramm 200 in 2 zeigt für verschiedene Materialkombinationen
experimentell gemessene Oberflächenbindungsenergien,
wobei die Bestimmung der Oberflächenbindungsenergien
mit Hilfe der Crack-Opening-Methode
erfolgte. Die Rauten im Diagramm 200 bezeichnen die Kombination einer
Schicht aus unverdichtetem TEOS mit einer Siliziumnitridschicht
(UDT/N), die Quadrate die Kombination von unverdichtetem TEOS mit
einer thermischen Oxidschicht (UDT/TO), die Kreise die Kombination
von zwei Nitridschichten (N/N) und die Dreiecke die Kombination
aus zwei thermischen Oxidschichten (TO/TO). Die miteinander verbundenen Wafer
wurden dabei jeweils im Anschluss an die mechanische Kontaktierung
einem 2-stündigen
Bonding-Anneal ausgesetzt, wobei die Temperatur des jeweiligen Anneal-Prozesses
auf der Abszisse des Diagramms 200 aufgetragen ist.
-
Wie
in 2 gezeigt, weist die Kombination einer Schicht
aus unverdichtetem TEOS (UDT) mit einer Nitridschicht (N) im gesamten
betrachteten Temperaturbereich die höchste Bindungsenergie auf, gefolgt
von einer Kombination aus unverdichtetem TEOS und thermischem Oxid
(TO). Eine Kombination von zwei thermischen Oxidschichten weist
eine deutlich geringere Bindungsenergie auf, und die Kombination
von zwei Nitridschichten bei 300°C weist
eine nochmals geringere Bindungsenergie auf. Weiterhin ist gezeigt,
dass die Bindungsenergie einer UDT/N-Kombination im Temperaturbereich
zwischen 200°C
und 500°C
näherungsweise
konstant ist, und bereits für
200°C einen
Wert erreicht, der in etwa der Bruchenergie von Bulk-Silizium (ca.
2100 mJ/m2) entspricht. Mit anderen Worten
wird mit einer Kombination aus einer Schicht aus unverdichtetem
TEOS und einer Nitridschicht bereits bei einer relativ niedrigen Temperatur
von ungefähr
200°C eine
hohe Bindungsenergie erreicht, welche Bindungsenergie vergleichbar
ist mit der Bruchenergie von Silizium-Bulkmaterial.
-
Nachfolgend
wird anhand der 3A bis 3F ein
Verfahren zum Herstellen einer Schichtanordnung gemäß einem
Ausführungsbeispiel
der Erfindung beschrieben. Die in den Figuren gezeigten Darstellungen
sind schematisch und daher nicht maßstabsgetreu.
-
In
einem ersten, in 3A gezeigten, Prozess-Schritt
des Verfahrens wird eine erste Teil-Schichtanordnung 300 bereitgestellt.
In dem gezeigten Ausführungsbeispiel
der Erfindung ist die erste Teil-Schichtanordnung 300 als
Wafer (nachfolgend auch Handling-Wafer genannt) ausgebildet. Die erste
Teil-Schichtanordnung bzw. der Handling-Wafer 300 weist
eine einzelne Schicht 301 mit einer Oberfläche 302 auf.
In alternativen (nicht gezeigten) Ausgestaltungen kann die erste
Teil-Schichtanordnung bzw. der Handling-Wafer 300 aber
auch mehrere Schichten aufweisen. Bei dem in 3A gezeigten
Wafer bzw. Handling-Wafer 300 handelt es sich um einen
Silizium-Wafer, d.h. die Schicht 301 ist als Siliziumschicht
ausgebildet.
-
In
einem weiteren, in 3B gezeigten, Prozess-Schritt
wird auf der Oberfläche 302 der
ersten Teil-Schichtanordnung 300 eine Oxidschicht 303 ausgebildet.
Gemäß der Erfindung
erfolgt das Ausbilden der Oxidschicht 303 auf der Oberfläche 302 der ersten
Teil-Schichtanordnung bzw. des Handling-Wafers 300 unter
Verwendung eines unverdichteten Tetra-Ethyl-Ortho-Silikat-Materials
(TEOS). Das TEOS-Material wird mit Hilfe eines Gasphasen-Abscheideverfahrens
(z.B. Chemical Vapor Deposition (CVD) oder Low Pressure CVD) auf
der Oberfläche abgeschieden.
-
Wie
oben erwähnt,
handelt es sich bei dem TEOS-Material um unverdichtetes TEOS, d.h.
das auf der Oberfläche 302 des
Handling-Wafers 300 abgeschiedene TEOS-Material wird nach
dem Abscheiden nicht durch einen Densification-Anneal verdichtet.
Anders ausgedrückt
erfolgt also nach dem Abscheiden des TEOS-Materials auf der Oberfläche 302 der
ersten Teil-Schichtanordnung 300 bzw.
des Handling-Wafers 301 keine Temperung bzw. kein Erhitzen
des TEOS-Materials.
-
In
einem weiteren, in 3C gezeigten, Prozess-Schritt
wird eine zweite Teil-Schichtanordnung 350 bereitgestellt.
Die zweite Teil-Schichtanordnung 350 weist eine Mehrzahl
von Schichten auf. In alternativen (nicht gezeigten) Ausgestaltungen
der Erfindung kann die zweite Teil-Schichtanordnung 350 aber auch
nur eine einzelne Schicht aufweisen. In dem gezeigten Ausführungsbeispiel
der Erfindung weist die zweite Teil-Schichtanordnung 350 einen
Silizium-Träger-Wafer 351 auf,
sowie eine auf dem Träger-Wafer 351 ausgebildete
erste isolierende Schicht 352 (z.B. aus Siliziumdioxid).
Auf der ersten isolierenden Schicht 352 ist eine erste
Siliziumschicht 353 ausgebildet.
-
Anschaulich
bilden der Silizium-Träger-Wafer 351,
die erste isolierende Schicht 352 und die erste Siliziumschicht 353 ein
Silizium-auf-Isolator-Substrat (Silicon-on-Insulator, SOI).
-
Die
in 3C gezeigte zweite Teil-Schichtanordnung 350 kann
dazu verwendet werden, einen planaren Doppelgate-Transistor herzustellen
(vgl. 4). Auf Teilbereichen der ersten Siliziumschicht 353 sind
daher mehrere Bottom-Gates 354 ausgebildet, welche Bottom-Gates 354 jeweils
einen leitenden Gate-Bereich 354a (z.B. aus Poly-Silizium),
eine erste gate-isolierende
Schicht 354b (z.B. aus Siliziumdioxid), eine zweite gate-isolierende
Schicht 354c (z.B. aus Siliziumnitrid) sowie Spacer 354d (z.B.
aus Siliziumnitrid) aufweisen. Die Schichten 354b, 354c und
die Spacer 354d dienen der Einkapselung des leitenden Gate-Bereiches 354a.
-
Das
Ausbilden eines Bottom-Gates kann zum Beispiel unter Verwendung
der folgenden Schritte erfolgen (vgl. [6]): Die erste Siliziumschicht 353 wird
oxidiert und strukturiert, so dass eine erste Gate-isolierende Schicht 354b aus
Siliziumdioxid gebildet werden. Nachfolgend wird auf der ersten Gate-isolierenden
Schicht 354b eine Polysilizium-Schicht 354a ausgebildet, welche
Polysiliziumschicht 354a anschließend vorzugsweise dotiert wird.
Anstelle von Polysilizium kann für
die Schicht 354a auch ein anderes leitfähiges Material verwendet werden.
Nachfolgend wird eine erste Siliziumnitridschicht 354c ausgebildet.
Ferner wird eine zusätzliche
Siliziumdioxidschicht ausgebildet, welche in einem nachfolgenden Ätzschritt
als Hartmaske verwendet wird. Aus der Polysiliziumschicht 354a wird später der
leitende Gate-Bereich 354a ausgebildet und aus der Siliziumnitridschicht 354c wird
später
ein Teil der Einkapselung des leitenden Gate-Bereiches 354a ausgebildet,
und zwar die zweite Gate-isolierende Schicht 354c. Nachfolgend
wird in einem photolithographischen Schritt unter Verwendung einer Maske
ein Photolack aufgebracht, um die zusätzliche Siliziumdioxidschicht
als Hartmaske zu strukturieren. In einem anschließenden ersten Ätzschritt
werden die erste Siliziumnitridschicht 354c und die Polysiliziumschicht 354a geätzt. Als Ätzstopp
kann dabei die erste Gate-isolierende Schicht 354b verwendet
werden.
-
Anschließend wird
die zusätzliche
Siliziumdioxidschicht, welche als Hartmaske für den ersten Ätzschritt
verwendet wurde, entfernt. Nachfolgend wird eine zweite Siliziumnitridschicht 354d ausgebildet,
wobei das Ausbilden zum Beispiel mittels konformen Abscheidens durchgeführt wird.
Anschließend wird
die zweite Siliziumnitridschicht 354d in einem zweiten Ätzschritt
anisotrop geätzt,
wodurch Spacer 354d aus Siliziumnitrid ausgebildet werden.
Bei dem zweiten Ätzschritt
wird die Gate-isolierende Schicht 354b als Ätzstoppschicht
verwendet. Die Spacer 354b aus Siliziumnitrid dienen einer
Einkapselung des leitenden Gate-Bereiches 354a. Nachfolgend wird
die Gate-isolierende Schicht 354b in einem dritten Ätzschritt
geätzt,
wobei die Einkapselung des leitenden Gate-Bereiches 354a,
d.h. die Spacer 354d, als Maske dienen kann. Als Ätzstoppschicht
kann die erste Siliziumschicht 353 verwendet werden. Alternativ
zum Verwenden einer Hartmaske aus Siliziumdioxid im ersten Ätzschritt
kann auch ein Photolithographieschritt unter Verwendung einer Maske
aus Photolack durchgeführt
werden.
-
Die
Bottom-Gates 354 sind ferner in eine zweite Siliziumschicht 355 eingebettet,
welche auf der ersten Siliziumschicht 353 ausgebildet ist.
-
Auf
den Bottom-Gates 354 und der zweiten Siliziumschicht 355 ist
eine zweite isolierende Schicht 356 aus Siliziumdioxid
ausgebildet, welche zum Beispiel durch Abscheiden von TEOS-Material und
einem anschließenden
Densification-Anneal ausgebildet sein kann.
-
Die
zweite Teil-Schichtanordnung weist eine Oberfläche 357 auf, welche
in dem gezeigten Ausführungsbeispiel
der freiliegenden Oberfläche 357 der
zweiten isolierenden Schicht 356 entspricht.
-
In
einem weiteren, in 3D gezeigten, Prozess-Schritt
wird auf der Oberfläche 357 der
zweiten Teil-Schichtanordnung 350 (welche Oberfläche 357 der
freiliegenden Oberfläche
der zweiten isolierenden Schicht 356 entspricht), eine
zusätzliche
Schicht 358 ausgebildet, welche als Nitridschicht (z.B.
als Siliziumnitridschicht) ausgebildet ist. Gemäß dem gezeigten Ausführungsbeispiel
der Erfindung erfolgt das Ausbilden der Nitridschicht 358 auf
der Oberfläche 357 der
zweiten Teil-Schichtanordnung 350 (bzw.
der Oberfläche 357 der
zweiten isolierenden Schicht 356) unter Verwendung eines
Gasphasen-Abscheideverfahrens
(z.B. Chemical Vapor Deposition (CVD) oder Low Pressure CVD).
-
In
einem weiteren, in 3E gezeigten, Prozess-Schritt
werden die erste Teil-Schichtanordnung 300 (bzw. der Handling-Wafer),
auf deren Oberfläche 302 die
Oxidschicht 303 ausgebildet ist, und die zweite Teil-Schichtanordnung 350 (d.h.
der Träger-Wafer 351 und
die auf dem Träger-Wafer 351 ausgebildeten Schichten),
auf deren Oberfläche 357 die
zusätzliche Schicht
(i.e. die Nitridschicht) 358 ausgebildet ist, mechanisch
in Kontakt gebracht, derart, dass die auf der Oberfläche 302 der
ersten Teil-Schichtanordnung 300 ausgebildete Oxidschicht 303 und
die auf der Oberfläche 357 der
zweiten Teil-Schichtanordnung 350 ausgebildete zusätzliche
Schicht 358, (i.e. die Nitridschicht 358), eine
gemeinsame Grenzfläche 359 (siehe 3F)
aufweisen.
-
Für das mechanische
Kontaktieren der ersten Teil-Schichtanordnung 300 mit
der zweiten Teil-Schichtanordnung 350 wird die zweite Teil-Schichtanordnung 350 umgedreht.
Deshalb ist ab 3E die zweite Teil-Schichtanordnung 350 in den
nachfolgenden Figuren gedreht dargestellt, so dass bei der in 3E gezeigten
zweiten Teil-Schichtanordnung 350 oben mit unten vertauscht
ist.
-
Gemäß einer
Ausgestaltung der Erfindung kann vor dem mechanischen Kontaktieren
der ersten Teil-Schichtanordnung 300 mit der zweiten Teil-Schichtanordnung 350 die
auf der Oberfläche 302 der
ersten Teil-Schichtanordnung 300 ausgebildete Oxidschicht 303 aktiviert
und/oder planarisiert werden. Das Planarisieren und/oder Aktivieren
der Oxidschicht 303 kann dabei mit Hilfe eines Chemisch-Mechanischen
Polierverfahrens (CMP) erfolgen.
-
Auf
ein Aktivieren und/oder Planarisieren der auf der Oberfläche 357 der
zweiten Teil-Schichtanordnung 350 ausgebildeten Nitridschicht 358 (z.B. durch
einen CMP-Schritt kann im Allgemeinen verzichtet werden, da eine
Nitridschicht 358, welche z.B. durch Chemical Vapor Deposition
abgeschieden wurde, bereits eine hinreichend geringe mikroskopische Oberflächenrauhigkeit
aufweisen kann.
-
3F zeigt
eine Schichtanordnung 400, welche aus dem in 3E gezeigten
mechanischen Kontaktieren der ersten Teil-Schichtanordnung 300 mit der
zweiten Teil-Schichtanordnung 350 resultiert. Die Schichtanordnung 400 weist
eine erste Teil-Schichtanordnung 300 auf, welche erste Teil-Schichtanordnung 300 anschaulich
der in 3E gezeigten (isolierten) ersten
Teil-Schichtanordnung 300 entspricht. Ferner weist die
Schichtanordnung 400 eine zweite Teil-Schichtanordnung 350 auf, welche
zweite Teil-Schichtanordnung 350 anschaulich der in 3E gezeigten
(isolierten) zweiten Teil-Schichtanordnung 350 entspricht.
Auf einer Oberfläche 302 der
ersten Teil-Schichtanordnung 300, welche Oberfläche 302 der
Oberfläche 302 der in 3E gezeigten
ersten Teil-Schichtanordnung 300 entspricht,
ist eine Oxidschicht 303 ausgebildet, welche mit Hilfe
eines unverdichteten TEOS-Materials
ausgebildet ist. Auf einer Oberfläche 357 der zweiten
Teil-Schichtanordnung 350, welche der Oberfläche 357 der
in 3E gezeigten zweiten Teil-Schichtanordnung 350 entspricht,
ist eine zusätzliche
Schicht 358 ausgebildet, welche in dem gezeigten Ausführungsbeispiel
als Nitridschicht ausgebildet ist.
-
Wie
in 3F gezeigt, sind die erste Teil-Schichtanordnung 300 und
die zweite Teil-Schichtanordnung 350 mechanisch kontaktiert, derart,
dass die auf der Oberfläche 302 der
ersten Teil-Schichtanordnung 300 ausgebildete Oxidschicht 303 und
die auf der Oberfläche 357 der
zweiten Teil-Schichtanordnung 350 ausgebildete
zusätzliche Schicht 358 (i.e.
die Nitridschicht) eine gemeinsame Grenzfläche 359 aufweisen,
welche Grenzfläche 359 in 3F schematisch
verdeutlicht ist.
-
Anschaulich
werden also bei einem Verfahren zum Herstellen einer Schichtanordnung
die beiden Teil-Schichtanordnungen 300 und 350 miteinander
mechanisch kontaktiert, so dass eine einzelne Schichtanordnung 400 resultiert,
welche eine erste Teil-Schichtanordnung 300 (vormals isolierte
erste Teil-Schichtanordnung 300) und eine zweite Teil-Schichtanordnung 350 (vormals
isolierte zweite Teil-Schichtanordnung 350) aufweist. Dabei
stellt die gemeinsame Grenzfläche 359 zwischen
einer auf der Oberfläche 302 der
ersten Teil-Schichtanordnung 300 unter Verwendung eines
unverdichteten TEOS-Materials ausgebildeten Oxidschicht 303 und einer
auf der Oberfläche 357 der
zweiten Teil-Schichtanordnung 350 ausgebildeten
Nitridschicht 358 anschaulich die Schnittstelle zwischen den
Teil-Schichtanordnungen 300 und 350 dar.
-
Nach
dem in 3E gezeigten mechanischen Kontaktieren
der ersten Teil-Schichtanordnung 300 mit der zweiten Teil-Schichtanordnung 350, durch
welches die in 3F gezeigte Schichtanordnung 400 resultiert,
erfolgt eine thermische Behandlung bzw. eine Temperung (Bonding-Anneal)
der mechanisch kontaktierten Teil-Schichtanordnungen 300 und 350 bzw.
der Schichtanordnung 400, wodurch die Bindungsenergie zwischen
den mechanisch kontaktierten Teil-Schichtanordnungen 300 und 350 weiter
erhöht
wird.
-
Dabei
werden die mechanisch kontaktierten Teil-Schichtanordnungen 300 und 350 bzw.
die Schichtanordnung 400 auf eine Temperatur erhitzt, welche
zwischen 100°C
und 600°C
liegen kann. Die Dauer des Bonding-Anneals kann ungefähr 2 Stunden
betragen.
-
Eine
bevorzugte Ausgestaltung der Erfindung sieht vor, dass die mechanisch
kontaktierten Teil-Schichtanordnungen 300 und 350 bzw.
die Schichtanordnung 400 im Rahmen eines Bonding-Anneals auf maximal
400°C erhitzt
werden.
-
Um
eine Schädigung
eines Devices durch Überhitzung
zu vermeiden, kann die Temperatur eines Bonding-Anneals gemäß einer
Ausgestaltung der Erfindung auch auf maximal 200°C begrenzt werden. Selbst bei
einer derart niedrigen Anneal-Temperatur
und einer kurzen Dauer des Bonding-Anneals (z.B. 2 Stunden) wird
bereits eine Bindungsenergie erreicht, welche in der Größenordnung
der Bruchenergie von Bulk-Silizium (ca. 2100 mJ/m2)
liegt, vgl. 2.
-
Das
Erhitzen auf eine relativ niedrige Temperatur von z.B. 200°C für eine relativ
kurze Dauer von z.B. 2 Stunden ist besonders vorteilhaft im Zusammenhang
mit Anwendungen wie z.B. der CMOS-Integration oder der Herstellung
von MEMS.
-
Nach
dem mechanischen Kontaktieren der ersten Teil-Schichtanordnung 300 mit der
zweiten Teil-Schichtanordnung 350 und einem anschließenden Bonding-Anneal,
was anschaulich zu einer Verbindung der beiden Teil-Schichtanordnungen
zu der in 3F gezeigten Schichtanordnung 400 führt, kann
die erhaltene Schichtanordnung 400 weiter prozessiert werden.
-
In
dem beschriebenen Ausführungsbeispiel, bei
dem die verbundenen Teil-Schichtanordnungen 300 und 350 zum Herstellen
eines planaren Doppelgate-Transistors verwendet werden können, können in
einem folgenden Prozess-Schritt der Silizium-Träger-Wafer 351 und
die erste isolierende Schicht 352 entfernt werden (zum
Beispiel durch ein Smart-Cut-Verfahren
oder durch Zurückätzen), wodurch
die erste Siliziumschicht 353 freigelegt wird (nicht gezeigt).
-
In
weiteren Prozess-Schritten können Top-Gates 360 auf
der freigelegten ersten Siliziumschicht 353 und der zweiten
elektrisch isolierenden Schicht 356 ausgebildet werden,
welche Top-Gates 360 jeweils einen leitenden Gate-Bereich 360a (z.B. aus
Poly-Silizium), eine erste gate-isolierende Schicht 360b (z.B.
aus Siliziumdioxid), eine zweite gate-isolierende Schicht 360c (z.B.
aus Siliziumnitrid) sowie Spacer 360d (z.B. aus Siliziumnitrid)
aufweisen. Das Ausbilden der Top-Gates kann unter Verwendung der
gleichen Schritte erfolgen, welche auch für das Ausbilden der Bottom-Gates
verwendet wurden, vgl. die Beschreibung zu 3C.
-
Teile
der ersten Siliziumschicht 353 sowie der zweiten Siliziumschicht 355 können entfernt
werden und durch elektrisch isolierendes Material (welches z.B.
dem Material der zweiten isolierenden Schicht 356 entspricht)
ersetzt werden, wodurch die einzelnen Transistorstrukturen durch
die zweite elektrisch isolierende Schicht 356 lateral elektrisch
isoliert werden. Insgesamt ergibt sich die in 4 gezeigte
Schichtanordnung 500 mit der ersten Teil-Schichtanordnung 300 und
der veränderten zweiten
Teil-Schichtanordnung 350'.
-
In
dem in den 3A bis 4 gezeigten und
oben beschriebenen Ausführungsbeispiel
der Erfindung wurde das Verbinden einer ersten Teil-Schichtanordnung 300 mit
einer zweiten Teil-Schichtanordnung 350 zu einer Schichtanordnung 400 im
Zusammenhang mit der Herstellung eines planaren Doppelgate-Transistors
erläutert.
In diesem Zusammenhang ist jedoch anzumerken, dass das hier beschriebene
Verfahren zum Herstellen einer Schichtanordnung offensichtlich nicht
auf die Herstellung von planaren Doppelgate-Transistoren beschränkt ist,
sondern vielmehr in einer Vielzahl von Anwendungen oder Prozessen,
bei denen Teil-Schichtanordnungen miteinander verbunden werden sollen,
vorteilhaft verwendet werden kann.
-
In
diesem Dokument sind folgende Veröffentlichungen zitiert:
-
- [1] Q. -Y. Tong, U. Gösele, "Semiconductor Wafer Bonding:
Science and Technology",
John Wiley & Sons,
1998.
- [2] G. Ilicali et al., SOI Conference, 2004, Proceedings, 2004
IEEE International, pp. 44-45.
- [3] S. Rojas, A. Modelli, W. S. Wu, A. Borghesi, B. Pivac, J.
Vac. Sci. Technol. B 8 (6), 1177-1184, 1990.
- [4] M. Wiegand et al., Sensors and Actuators 86 (2000), 91-95.
- [5] R. W. Bower, M. S. Ismail, B. E. Roberds, Appl. Phys. Lett
62 (26), 3485-3487, 1993.
- [6] Deutsche Patentanmeldung, Amtliches Aktenzeichen 10 2004
032 917.6-33
- [7] Tong, Q. -Y.; Lee, T. -H.; Kim, T. Y.; Tan, T. Y.; Gösele, U.:
Feasibility study of VLSI Device Layer Transfer by CMP PETEOS Direct
Bonding. In: 1996 IEEE International SOI Conference, Proceedings, ISSN
7803-3315, 1996, Seite 36-37.
-
- 100
- Balkendiagramm
- 101,
102, 103, 104, 105, 106
- Bindungsenergien
zwischen zwei miteinander verbundenen Schichten
- 200
- Diagramm
- 300
- Erste
Teil-Schichtanordnung
- 301
- Schicht
- 302
- Oberfläche der
ersten Teil-Schichtanordnung
- 303
- Oxidschicht
- 350
- Zweite
Teil-Schichtanordnung
- 350'
- Zweite
Teil-Schichtanordnung
- 351
- Silizium-Träger-Wafer
- 352
- Erste
isolierende Schicht
- 353
- Erste
Siliziumschicht
- 354
- Bottom-Gate
- 354a
- Leitender
Gate-Bereich
- 354b
- Erste
Gate-isolierende Schicht
- 354c
- Zweite
Gate-isolierende Schicht
- 354d
- Spacer
- 355
- Zweite
Siliziumschicht
- 356
- Zweite
isolierende Schicht
- 357
- Oberfläche der
zweiten Teil-Schichtanordnung
- 358
- Zusätzliche
Nitridschicht
- 359
- Grenzfläche
- 360
- Top-Gate
- 360a
- Leitender
Gate-Bereich
- 360b
- Erste
Gate-isolierende Schicht
- 360c
- Zweite
Gate-isolierende Schicht
- 360d
- Spacer
- 400
- Schichtanordnung
- 500
- Schichtanordnung