JPS61256713A - 結晶体構造およびその製造方法 - Google Patents

結晶体構造およびその製造方法

Info

Publication number
JPS61256713A
JPS61256713A JP60097748A JP9774885A JPS61256713A JP S61256713 A JPS61256713 A JP S61256713A JP 60097748 A JP60097748 A JP 60097748A JP 9774885 A JP9774885 A JP 9774885A JP S61256713 A JPS61256713 A JP S61256713A
Authority
JP
Japan
Prior art keywords
film
amorphous
substrate
crystalline
orientation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60097748A
Other languages
English (en)
Inventor
Toshio Kobayashi
俊雄 小林
Kazumasa Takagi
高木　一正
Kenzo Susa
憲三 須佐
Takanobu Takayama
孝信 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60097748A priority Critical patent/JPS61256713A/ja
Publication of JPS61256713A publication Critical patent/JPS61256713A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は絶縁体上にＳｉ等の半導体薄膜を形成する結晶
体構造およびその製造方法に関する。
〔発明の背景〕
通常、非晶質材料上に結晶膜を形成すると、結晶膜は単
結晶基板を用いた時と異なり、多結晶膜となることが知
られている。この多結晶膜を構成する結晶粒の方位は普
通ランダムであり、特定の方位に結晶粒を揃えることは
できなかった（例えば、ジャーナル・アプライド・フィ
ジックス（Ｊ。
Ａｐｐｌ、Ｐｈｙｓ、　］　５３　（２）、　９９５　
（１９８２）等参照）。
〔発明の目的〕
本発明の目的は非晶質基板上に良質結晶膜を形成するこ
とにあり、とくに結晶方位の揃った配向性の高い多結晶
膜を得ることである。
〔発明の概要〕
上記目的を達成するために、本発明者らは非晶質基板上
に一旦所望の材料の非晶質膜を形成した後、所定の条件
で該結晶材料を形成する方法を検討してきた。この結果
、従来法で成長させた場合配向を示さない多結晶膜でも
本発明の保法を用いると配向を示すようになり、従来法
で弱い配向を示す多結晶膜では強い配向を示すことが明
らかになった・本発明はこの現象の発見に基づいて構成
されるものである。
すなわち、非晶質村上に、結晶成長させる材料の非晶質
膜を形成し、該非晶質膜を加熱処理することによって固
相成長させ、該固相成長膜上に結晶膜を形成することを
特徴とする。良好な結果を得るためには固相成長の膜厚
を１００Å以上とすることが好ましい。
〔発明の実施例〕
以下、本発明の詳細な説明する。
実施例１ 第１図には本発明の一実施例を示す。図に示すように、
Ｓｉ　（１００）単結晶基板１の表面に熱酸化法で膜厚
０．１μｍのＳｕｎ、膜２を形成し、これを基板として
用いた。まず、ｌ　Ｘ　Ｉ　Ｏ−”Ｔｏｒｒの真空中で
基板を５００℃に加熱し、表面の吸着ガスを除いた後、
基板を室温に戻し、電子ビーム蒸着法によって５０人の
厚さの非晶質Ｇｅ膜３を堆積した。ついで、基板を５５
０℃まで昇温した後、さらに電子ビーム蒸着法で１μｍ
の厚さにＧｅ膜４を堆積した。膜の各形成過程で試料を
抽出して反射電子線回折法によって調べた結果、Ｓｉｎ
、ｖＡ上に形成した５０人のＧｅ膜は非晶質であったが
、基板を５５０℃に加熱した時点でＧｅ膜は多結晶膜に
結晶化していることが確認された。ただし、５０人のＧ
ｅ膜に結晶配向性が認められなかった。
しかしながら、５０人のＧｅ膜上に５５０℃で１μｍの
Ｃ３ｅ膜を形成した試料は多結晶膜であるが、基板に垂
直方向に＜１１０＞方位が配向していることが明らかに
なった。
なお、本実施例において、５ｉｎ２膜上に５０人の非晶
質Ｇａ膜を堆積することなく、基板温度が５５０℃で１
μｍのＧｅ膜を堆積した場合は得られた膜の反射電子線
回折パターンは配向性のない多結晶膜であることを示し
た。このことはＳｉＯ２膜上に形成した５０人の非晶質
膜の影響によってその上に形成した１μｍのＧｅ膜が配
向することを示すものである。
実施例２ 実施例１において、Ｓｉｎ、膜上に形成する非晶質Ｇｅ
の膜厚を変化させ、さらに５５０℃の基板温度で１μｍ
のＧｅ膜を堆積させた。得られたＧｅ膜の結晶配向性を
Ｘ線回折法によって調べた結果を第２図に示す。なお、
図ではＧｅ　（１１１）面のＸ線回折強度に対する（２
２０）面のＸ線回折強度の比を縦軸に、非晶質Ｇｅ膜の
膜厚を横軸に表わした６図から明らかなように、Ｇｅ　
（２２０）面のＸ線回折強度は非晶質Ｇｅ膜の膜厚が薄
くなる程高くなる傾向を示し、とくに膜厚が１００Å以
下で顕著に（１１０）配向の生ずることを示した。なお
、図には非晶質Ｇｅ膜を堆積せずに従来法によって１μ
ｍのＧｅ膜を形成した試料について測定した結果も併記
した。非晶質Ｇａ！ｌｌの膜厚が５Å以下では（１１０
）配向性が減少し、従来法の結果に近づいた０以上の結
果から、Ｇ　ｅ　（１１０）配向多結晶膜を得るために
は５〜１００人の非晶質Ｇｅ膜を堆積した上に所定の基
板温度で所望の厚さのＧｅ膜を形成すれば良い結果を得
られることが明らかである。
実施例３ 実施例１において、Ｇｅの代わりにＳｉを用いて実施例
１と同様の検討を行なった。すなわち、Ｓｉｎ、膜上に
室温でＳｉ非晶質膜を５０人の厚さに堆積した後、基板
温度を７５０℃まで上げて１μｍのＳｉ膜を形成した。
得られたＳｉ膜をＸ線回折法によって測定した結果、Ｓ
ｉ　（２２０）回折線強度が高く、Ｓｉ多結晶膜が基板
に垂直方向に＜１１０＞方位で配向していることが明ら
かになった。この試料のＳ　ｉ　　（４００）に対する
５ｉ（２２０）回折線の強度比は１５．２倍となり、非
晶質Ｓｉ膜を堆積しない従来法に回折線強度比０．７に
比較して大幅に（１１０＞配向が高まったことが確認さ
れた。
実施例４ ソーダライムガラスをＣＶＤ装置に装填し。
ＴｉＣ１４１％、Ｈ，８５％を含むＡｒガス中でＴｉＳ
、膜のＣＶＤ蒸着を行なった。このとき、まず、基板温
度３５０℃で５０人のＴｉＳ、非晶質膜を堆積した後、
基板温度を５００℃に上昇してさらにＴｉＳ、膜を２０
μｍの厚さに堆積した。得られたＴｉＳ２膜をＸ線回折
法で測定した結果、結晶方位は基板に垂直方向に＜１１
０＞方位が揃っており、そのバラツキは１〜２度であっ
た。なお、基板温度３５０℃でＴｉＳ、膜を堆積せず、
直接５００℃で２０μｍの厚さのＴｉＳ、膜を形成した
場合も＜１１０＞方位に配向するが、その方位のバラツ
キは５〜１０度であった。
さらに、本発明の方法で形成したＴｉＳ、上に固体電解
質（７）　０　、６　（Ｌｉ４Ｓｉｆｔ　）　　０　、
４　（Ｌｉ４ＰＯ４）を５〜６μｍ、Ｌｉ又はＬｉ−Ａ
Ω負極を６μｍ堆積して電池を構成し、イオン拡散係数
を測定した結果６　Ｘ　１０−”ｃｍ”　／　ｓｅｃの
高い値を得ることができた。なお、ＴｉＳ、非晶質膜を
挿入しなかった場合は、４　Ｘ　１０−”ａｍ”　／　
ｓｅｃであった。
〔発明の効果〕
以上説明したように本発明の結晶体構造およびその製造
法によれば、従来法に比較して結晶方位の良く揃った良
質配向性多結晶膜を得ることができる。この結果、多結
晶膜の性質はより単結晶に近づき、その各種特性を向上
させることが可能になった。
なお、本発明では低温で形成した非晶質膜を加熱するこ
とによって結晶化させたが、このようにして得られた膜
のことを固相成長膜と称した。
【図面の簡単な説明】
第１図はＳｉの熱酸化膜上にＧｅ配向性多結晶膜を形成
した本発明の結晶体構造を示す図、第２図は非晶質Ｇｅ
膜の膜厚がＧｅ（１１１）に対するＧｅ（２２０）回折
Ｘ線の強度比を与える影響を示す図である。

Claims (1)

  1. 【特許請求の範囲】 １、非晶質材料上に結晶膜を形成した結晶体構造におい
    て、非晶質材料と結晶膜の間に該結晶材料の固相成長膜
    を挿入したことを特徴とする結晶体構造。 ２、特許請求の範囲第１項において、前記固相成長膜の
    膜厚が１００Å以下であることを特徴とする結晶体構造
    。 ３、非晶質材料上に結晶膜を形成する結晶体構造の製造
    方法において、非晶質材料上に結晶材料の非晶質膜を形
    成する工程、該非晶質膜を加熱することによって固相成
    長させる工程、ついで固相成長膜上に該結晶膜を形成す
    る工程を含むことを特徴とする結晶体構造の製造方法。 ４、特許請求の範囲第３項において、前記固相成長の膜
    厚が１００Å以下であることを特徴とする結晶体構造の
    製造方法。
JP60097748A 1985-05-10 1985-05-10 結晶体構造およびその製造方法 Pending JPS61256713A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60097748A JPS61256713A (ja) 1985-05-10 1985-05-10 結晶体構造およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60097748A JPS61256713A (ja) 1985-05-10 1985-05-10 結晶体構造およびその製造方法

Publications (1)

Publication Number Publication Date
JPS61256713A true JPS61256713A (ja) 1986-11-14

Family

ID=14200504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60097748A Pending JPS61256713A (ja) 1985-05-10 1985-05-10 結晶体構造およびその製造方法

Country Status (1)

Country Link
JP (1) JPS61256713A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5405802A (en) * 1992-01-31 1995-04-11 Canon Kabushiki Kaisha Process of fabricating a semiconductor substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5405802A (en) * 1992-01-31 1995-04-11 Canon Kabushiki Kaisha Process of fabricating a semiconductor substrate
US5679475A (en) * 1992-01-31 1997-10-21 Canon Kabushiki Kaisha Semiconductor substrate and process for preparing the same

Similar Documents

Publication Publication Date Title
KR900007901B1 (ko) 단결정박막의 제조방법
JPS59100561A (ja) 半導体装置およびその製造法
JPH04286151A (ja) 多結晶シリコン膜の形成方法
JPH02103925A (ja) 半導体装置の製造方法
JPS60189922A (ja) 単結晶層の製造方法
JP3186077B2 (ja) 多結晶シリコン膜の形成方法
JPS61256713A (ja) 結晶体構造およびその製造方法
JP2666572B2 (ja) 多結晶シリコン膜の形成方法
JP2861343B2 (ja) 半導体装置およびその製造方法
JPS62176145A (ja) 半導体用基板の製造方法
US4935092A (en) Method of growing CaF2 film
JPS58182816A (ja) シリコン系半導体材料の再結晶方法
JP3098134B2 (ja) 酸化物結晶膜の製造方法
JPS6012775B2 (ja) 異質基板上への単結晶半導体層形成方法
JPH01313974A (ja) 珪素基体上の珪素の多結晶半導体抵抗層の製造方法及びこれにより製造する珪素圧力センサ
JP2856533B2 (ja) 多結晶シリコン薄膜の製造方法
JP2752164B2 (ja) 多結晶シリコン膜の製造方法
JPH0284772A (ja) 半導体装置の製造方法
JPH04180617A (ja) 大結晶粒径の多結晶シリコンを製造する方法およびそれを使用した薄膜半導体
JP2677056B2 (ja) キャパシター電極およびその形成方法
JP2590733B2 (ja) 多結晶シリコン膜の形成方法
JPH06120137A (ja) 単結晶シリコン薄膜の形成方法
JPH02154416A (ja) 半導体単結晶膜の製造方法
JPS62111420A (ja) ＣｏＳｉ↓２膜の形成方法
JPS60236213A (ja) 半導体基盤の製造方法