JPS60236213A - 半導体基盤の製造方法 - Google Patents
半導体基盤の製造方法Info
- Publication number
- JPS60236213A JPS60236213A JP9233684A JP9233684A JPS60236213A JP S60236213 A JPS60236213 A JP S60236213A JP 9233684 A JP9233684 A JP 9233684A JP 9233684 A JP9233684 A JP 9233684A JP S60236213 A JPS60236213 A JP S60236213A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- amorphous
- semiconductor substrate
- wafer
- washed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、複合薄膜材料として、各種機能拐料と適用で
き、特に高密度、高速半導体基盤の製造に適している。
き、特に高密度、高速半導体基盤の製造に適している。
従来例の構成とその問題点
従来より、エビ成長は、神々の方法で達成さハている。
例えば現在、量産されている／リコンのエビウェハーは
、基盤シリコンウェハ土に直接、不純物などを含んだサ
イレンガス等を熱分Ｗ（シエビ成長ゼしめている。しか
し、このような方法では、良好な結晶を得るには最低９
５０″Ｃ程度以）の温度でのエビ成長が必要であり、従
って、基盤からの不純物の持ち土がり、又、逆に、気相
中の不純物の深い拡散などが生ずる。このために、鋭利
な不純物分布界面を有した基盤や、０．１μｍ ｒＩｊ
度以下の薄いエビ層や、その積層より成る構造を有した
基盤の形成はできない。又５同様に、スヒネルを／リコ
ン上に、シリコンをサファイア上にエビ成長させること
も行われているが、同じ問題を有している。
、基盤シリコンウェハ土に直接、不純物などを含んだサ
イレンガス等を熱分Ｗ（シエビ成長ゼしめている。しか
し、このような方法では、良好な結晶を得るには最低９
５０″Ｃ程度以）の温度でのエビ成長が必要であり、従
って、基盤からの不純物の持ち土がり、又、逆に、気相
中の不純物の深い拡散などが生ずる。このために、鋭利
な不純物分布界面を有した基盤や、０．１μｍ ｒＩｊ
度以下の薄いエビ層や、その積層より成る構造を有した
基盤の形成はできない。又５同様に、スヒネルを／リコ
ン上に、シリコンをサファイア上にエビ成長させること
も行われているが、同じ問題を有している。
４００〜８００°Ｃの低温でもエビ成長を可能ならしめ
る方法としていわゆる分子線エビ成長がある。ところが
、この方法ではよく知られているように、不純物の高濃
度（例えばシリコンに対しては、はぼ１０１９／ｃｄど
捷りである。）の導入が出来ないことや、上記の温度範
囲での不純物の基盤に対する耐着係数が大きく変化する
ため、不純物の導入が不安定になり易い上に、さらに装
置そのものの管理や、エビ成長プロセスが複雑であり、
量産には使用し得ない状態にある。又、そのエビ成長し
た膜中の欠陥密度が高く、特に、エビ成長途中に欠陥核
が形成され易く、この核が続いて成長し、大きな欠陥を
形成することは衆知の通りである。又、絶縁材料を分子
線として安定に供給ができないため、そのエビ成長は難
しい。
る方法としていわゆる分子線エビ成長がある。ところが
、この方法ではよく知られているように、不純物の高濃
度（例えばシリコンに対しては、はぼ１０１９／ｃｄど
捷りである。）の導入が出来ないことや、上記の温度範
囲での不純物の基盤に対する耐着係数が大きく変化する
ため、不純物の導入が不安定になり易い上に、さらに装
置そのものの管理や、エビ成長プロセスが複雑であり、
量産には使用し得ない状態にある。又、そのエビ成長し
た膜中の欠陥密度が高く、特に、エビ成長途中に欠陥核
が形成され易く、この核が続いて成長し、大きな欠陥を
形成することは衆知の通りである。又、絶縁材料を分子
線として安定に供給ができないため、そのエビ成長は難
しい。
以」二のように、低温で、且つ、高濃度の不純物を導入
することが可能で、絶縁材料を使用できる新しいエビ成
長方式がめらｉｌている、３発明の目的 本発明は、以上の欠点をなくした新し７いエビ成長方法
を提供し、低温で、高濃度の不純物の導入を可能にし、
且つ、その濃度分布界面が非常に鋭利であり、さらに、
サファイアのような絶縁拐料をも同時にエビ成長せしめ
、高速、高密度の半導体装置に必要とされる、半導体基
盤を１に供する３、発明の構成 本発明による半導体基盤の製糸方法に次に掲ける工程を
経る。
することが可能で、絶縁材料を使用できる新しいエビ成
長方式がめらｉｌている、３発明の目的 本発明は、以上の欠点をなくした新し７いエビ成長方法
を提供し、低温で、高濃度の不純物の導入を可能にし、
且つ、その濃度分布界面が非常に鋭利であり、さらに、
サファイアのような絶縁拐料をも同時にエビ成長せしめ
、高速、高密度の半導体装置に必要とされる、半導体基
盤を１に供する３、発明の構成 本発明による半導体基盤の製糸方法に次に掲ける工程を
経る。
洗浄にした半導体基盤を真空容器内に装入する。。
次に真空度を１０ ”ｔｏｒｒ以上にあけ、表面に残存
するガス類を放出せしめると同時に、加熱する１９して
表面の酸化物（自然酸化膜ム・ど）を除去Ｌ−ｆｔ（浄
な半導体基盤表面を現出−ｂしめる３、しかる後に、結
晶化を生じしめない低温に保持した半導体基盤表面上に
、無機拐料脱を非晶質状態で堆積、ヒしめる。この時、
同時に不純物などを例えば蒸発ゼし７め、膜中に混入−
じしめる。連続して、次の無機相料ないしは不純物を非
晶質状態で形成せしめる。
するガス類を放出せしめると同時に、加熱する１９して
表面の酸化物（自然酸化膜ム・ど）を除去Ｌ−ｆｔ（浄
な半導体基盤表面を現出−ｂしめる３、しかる後に、結
晶化を生じしめない低温に保持した半導体基盤表面上に
、無機拐料脱を非晶質状態で堆積、ヒしめる。この時、
同時に不純物などを例えば蒸発ゼし７め、膜中に混入−
じしめる。連続して、次の無機相料ないしは不純物を非
晶質状態で形成せしめる。
この操作を繰り返すことにより、第１図に示すように、
基盤１上に連続して無添加非晶質層２゜３．４・・が形
成される。
基盤１上に連続して無添加非晶質層２゜３．４・・が形
成される。
しかる後に、同一真空室内で加熱し、結晶化の操作を行
う。この加熱により、非晶質は結晶に変態するが、この
時、核形成エネルギは高いため、結晶基盤１を核として
、結晶が成長し始める。即ち基盤の結晶方位を引き継い
でエビ成長を行う。
う。この加熱により、非晶質は結晶に変態するが、この
時、核形成エネルギは高いため、結晶基盤１を核として
、結晶が成長し始める。即ち基盤の結晶方位を引き継い
でエビ成長を行う。
加熱によって、非晶質が励起され、結晶質に変化するた
め、発熱が非晶質−結晶賞界面で生じることが最も効率
的であり、そのためには、結晶質基盤の裏面より、短波
長の光束を照射する。一般に結晶質基盤は、一定波長よ
り長い光を通すが、非晶Ｗは、そのような光でも吸収す
るため、その界面より、結晶化が効率的に順次生じ、良
好なエビ成長が継続する。
め、発熱が非晶質−結晶賞界面で生じることが最も効率
的であり、そのためには、結晶質基盤の裏面より、短波
長の光束を照射する。一般に結晶質基盤は、一定波長よ
り長い光を通すが、非晶Ｗは、そのような光でも吸収す
るため、その界面より、結晶化が効率的に順次生じ、良
好なエビ成長が継続する。
実施例の説明
本発明の実施例とし“で、低温でのエビ成長の難しい／
リコンを例にとって以下に説明する。
リコンを例にとって以下に説明する。
先ず、シリコンウェハーを、トリフレン、イソプロピル
アルコールで順次洗浄し、さらに、アンモニア／過酸化
水素混液で洗浄し、弗酸に知時間漬けた後、すぐ超純水
で洗浄する。次に、直ちに高真空室（１０’ｔｏｒｒ
り下）に挿入し７０σ（：で加熱し、表面の自然酸化膜
を取り去る。この時、Ｈ４やＨＣｅを同時に導入しても
効果が大きい１．この操作によって、シリコン表面は非
常に清浄となる。この後、直ちに非晶質シリコンの成長
する温度、約４００ ’Ｃ以下に冷却し、エレクトロン
ビーム加熱によるシリコンの蒸発や７ランガスのプラズ
マ分解物をシリコンウニノ・−−■二に導入し、非晶質
シリコンを蒸着する。この時、同時に、ＡＳＨ。
アルコールで順次洗浄し、さらに、アンモニア／過酸化
水素混液で洗浄し、弗酸に知時間漬けた後、すぐ超純水
で洗浄する。次に、直ちに高真空室（１０’ｔｏｒｒ
り下）に挿入し７０σ（：で加熱し、表面の自然酸化膜
を取り去る。この時、Ｈ４やＨＣｅを同時に導入しても
効果が大きい１．この操作によって、シリコン表面は非
常に清浄となる。この後、直ちに非晶質シリコンの成長
する温度、約４００ ’Ｃ以下に冷却し、エレクトロン
ビーム加熱によるシリコンの蒸発や７ランガスのプラズ
マ分解物をシリコンウニノ・−−■二に導入し、非晶質
シリコンを蒸着する。この時、同時に、ＡＳＨ。
やＢＨ３などの熱分解ガスを導入することによって、上
述の非晶質シリコン中に効率よく、不純物を添加できる
。
述の非晶質シリコン中に効率よく、不純物を添加できる
。
このようにして、第１図に示すような構造の積層試料（
低濃度ｎ型基板１．高濃度Ｐ型非品賞層２、無添加非晶
質層３．高濃度ｎ型非晶質層４で各層は各々５００人）
を形成した。この試料を同−負空中で赤外線ランプ下に
おき、７００℃で約３分保持した所、最初非晶質であっ
たものが完全に結晶化していることが、反射電子顕微鏡
回折でｉ認された。しかも基板の方位を引き継いだエビ
成長であった。各層の濃度分布をＳＩＭＳで調べた結果
を第２図に示す。互いに隣接する不純物が拡散し−でい
るようにみえるが、これはＳＩＭＳの分解能力によるも
のであり、実際には不純物は殆んど拡散していない。又
、その濃度は、図に示すように１０２０／ｃｒＩｉ 程
度入っている。これは、いわゆる細ＢＲで屋常可能とさ
れているｓ ｘ １０′Ｂ、ｉｃＡの限界を大巾に上回
るものである。又、一般にＬＰ ＧＶＤ ＋ＡＰＣＶＤ
なとで行われているエビ成長では、第２図の実線、破線
のような鋭い不純物分布は得られず同試料のＰ＋のみの
不純物分布を一点鎖線で示すが蒸着した三層中のみなら
ず、基板中までもかなり深く不純物が拡散している。
低濃度ｎ型基板１．高濃度Ｐ型非品賞層２、無添加非晶
質層３．高濃度ｎ型非晶質層４で各層は各々５００人）
を形成した。この試料を同−負空中で赤外線ランプ下に
おき、７００℃で約３分保持した所、最初非晶質であっ
たものが完全に結晶化していることが、反射電子顕微鏡
回折でｉ認された。しかも基板の方位を引き継いだエビ
成長であった。各層の濃度分布をＳＩＭＳで調べた結果
を第２図に示す。互いに隣接する不純物が拡散し−でい
るようにみえるが、これはＳＩＭＳの分解能力によるも
のであり、実際には不純物は殆んど拡散していない。又
、その濃度は、図に示すように１０２０／ｃｒＩｉ 程
度入っている。これは、いわゆる細ＢＲで屋常可能とさ
れているｓ ｘ １０′Ｂ、ｉｃＡの限界を大巾に上回
るものである。又、一般にＬＰ ＧＶＤ ＋ＡＰＣＶＤ
なとで行われているエビ成長では、第２図の実線、破線
のような鋭い不純物分布は得られず同試料のＰ＋のみの
不純物分布を一点鎖線で示すが蒸着した三層中のみなら
ず、基板中までもかなり深く不純物が拡散している。
さらに不純物の含有量と、導入量を各々シリコンに対す
る比で較べてみた所、０．９と非常に高い値を示してお
り、これは低温での蒸着により、一般に耐着し難いＡｓ
などでも高い耐着係数を有していることを示している。
る比で較べてみた所、０．９と非常に高い値を示してお
り、これは低温での蒸着により、一般に耐着し難いＡｓ
などでも高い耐着係数を有していることを示している。
次に、厚さ５０００Ａの各種の濃度のｎ型非晶貿層を一
層のみ上述のように作成した。結晶比肩、その電子易動
度を測定し、シリコン基板そのものの易動度と比較した
所、第３図に示すように、ｔｓ ｘ １ｏ”／ｃｒＡを
越える高濃度段載でのみ、易動度の劣化が認められるに
すぎず、それ以下ではほぼ同一であり、非常に優れてい
ることが判明した。
層のみ上述のように作成した。結晶比肩、その電子易動
度を測定し、シリコン基板そのものの易動度と比較した
所、第３図に示すように、ｔｓ ｘ １ｏ”／ｃｒＡを
越える高濃度段載でのみ、易動度の劣化が認められるに
すぎず、それ以下ではほぼ同一であり、非常に優れてい
ることが判明した。
次に前記の実験において、各層を蒸着する前に極〈知時
間（真空に引く時間も合わせて）の約２分、大気に曝気
した所、上述のような単結晶化やエビ成長は殆んど認め
られなかった。これは、曝気により、界面に極く薄い酸
化膜などが形成され、この層により、基板を種とした結
晶成長が阻害され、無秩序な核形成が生じたためといえ
る。しかし、このような試料においても、基板の裏面か
ら赤外線ランプ加熱を行うと、少なくとも第１層目はエ
ビ成長を生ずることが認められた。これは裏面からの加
熱によるため、基板との界面附近から瞬時に昇温し、結
晶化が進むために、基板の方位を受け継いだ結晶成長速
度が層中の無秩序な核形成より早いためと推定される。
間（真空に引く時間も合わせて）の約２分、大気に曝気
した所、上述のような単結晶化やエビ成長は殆んど認め
られなかった。これは、曝気により、界面に極く薄い酸
化膜などが形成され、この層により、基板を種とした結
晶成長が阻害され、無秩序な核形成が生じたためといえ
る。しかし、このような試料においても、基板の裏面か
ら赤外線ランプ加熱を行うと、少なくとも第１層目はエ
ビ成長を生ずることが認められた。これは裏面からの加
熱によるため、基板との界面附近から瞬時に昇温し、結
晶化が進むために、基板の方位を受け継いだ結晶成長速
度が層中の無秩序な核形成より早いためと推定される。
以にの第１の例での１層に替え、絶縁層を形成した。絶
縁Ｎは、ＭｇとＡ／ メタルを別々のセルから１対２の
割で蒸発させると同時に直角方向からＯ−イオンを導入
し、シリコンウェハ表面上で交叉させた。厚さは３００
人であった。この試料をその捷ま、表面側から赤外線ラ
ンプで加熱し、ＳＯＯ″Ｃ約３分保持した所、表面第３
層のｎ層も単結晶化し、基板方位を受け継いでエビ成長
していることが反射電子回折像から確認された。しかり
１、この例では、前出の例のように結晶性に余りすぐれ
ておらず、双晶がかなり含まれていた。
縁Ｎは、ＭｇとＡ／ メタルを別々のセルから１対２の
割で蒸発させると同時に直角方向からＯ−イオンを導入
し、シリコンウェハ表面上で交叉させた。厚さは３００
人であった。この試料をその捷ま、表面側から赤外線ラ
ンプで加熱し、ＳＯＯ″Ｃ約３分保持した所、表面第３
層のｎ層も単結晶化し、基板方位を受け継いでエビ成長
していることが反射電子回折像から確認された。しかり
１、この例では、前出の例のように結晶性に余りすぐれ
ておらず、双晶がかなり含まれていた。
これに対し、裏面より、同一条件で加熱処理した所、双
晶が非常に少なくなった。この理由も前述の核形成でほ
ぼ説明できる。
晶が非常に少なくなった。この理由も前述の核形成でほ
ぼ説明できる。
発明の効果
以」―の説明で明らかなように、本発明の方法によれば
、低温処理によって、絶縁層をも中間に形成でき５且つ
、各種の組合せの層構造を有するエビ成長が可能となり
、種々の新しい特ｅ１を有する半導体素子を形成する基
板が提供される。さらに、本発明の方法によれば、従来
、ＭＢＴ！−などでは容易に達成されない高濃度の不純
物の導入もでき、又、その活性度も非常に高いという長
所を有１．ている。ＭＢＥでは、活性度を高くするため
エビ成長時の温度を一１昇させるため、不純物の耐着係
数が減少するという矛盾をう捷〈解決したものである。
、低温処理によって、絶縁層をも中間に形成でき５且つ
、各種の組合せの層構造を有するエビ成長が可能となり
、種々の新しい特ｅ１を有する半導体素子を形成する基
板が提供される。さらに、本発明の方法によれば、従来
、ＭＢＴ！−などでは容易に達成されない高濃度の不純
物の導入もでき、又、その活性度も非常に高いという長
所を有１．ている。ＭＢＥでは、活性度を高くするため
エビ成長時の温度を一１昇させるため、不純物の耐着係
数が減少するという矛盾をう捷〈解決したものである。
又、不純物分布の端面は非常に鋭く、ＭＢＥで形成した
ものと同等であり、従来のＬＰＧＶＤやＡＰＣＶＤでは
実現できなかったものである。さらに、従来ＳＯ８やＳ
ＯＩの基板形成プロセスでは、高温による人ｅのオート
・ドープや、ストレス、不均一性などの問題を解消する
、新しい絶縁性基板の形成方法を提供する。
ものと同等であり、従来のＬＰＧＶＤやＡＰＣＶＤでは
実現できなかったものである。さらに、従来ＳＯ８やＳ
ＯＩの基板形成プロセスでは、高温による人ｅのオート
・ドープや、ストレス、不均一性などの問題を解消する
、新しい絶縁性基板の形成方法を提供する。
第１図は基板表面上に、薄膜材料層を積層した断面構造
を示す図、第２図は、本発明及び従来方法による不純物
濃度の深さ分布を示す図、第３図は、本発明による基板
における易動度を示す図である。 １ ・基板、２，３．４・・・・・・非晶質層。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図 第２図 第３図 一□ ン、、ｌ／ｌ（乍／１ｍす
を示す図、第２図は、本発明及び従来方法による不純物
濃度の深さ分布を示す図、第３図は、本発明による基板
における易動度を示す図である。 １ ・基板、２，３．４・・・・・・非晶質層。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図 第２図 第３図 一□ ン、、ｌ／ｌ（乍／１ｍす
Claims (1)
- 【特許請求の範囲】 （１）表面を清浄にした半導体基盤上に、大気中に１反
り出す事なく連続して互いにエビ成長しうる無機材料を
非晶質状態で堆積し、しかる後に短時間の熱処理を行い
、非晶質状態を結晶化させると同時に基盤材料の方位を
引き継いで連続し。 てエビ成長させることを特徴とした半導体基盤の製造方
法。 Ｑ） 結晶化させる熱処理として、半導体基盤材料の裏
面より、半導体基盤材料をほぼ透過し非晶質状態の材料
に比較的よく吸収される短波長より成る光束を照射する
ことにより、非晶質と基盤相料界面近傍を中心に加熱す
ることを特徴とする特許請求の範囲第１項記載の半導体
基盤の製造方法。 （３）非晶質状態に材料を形成するに際して、不純物材
料を同時に含有せしめることを特徴とする特許請求の範
囲第１項または第２項記載の半導体基盤の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9233684A JPS60236213A (ja) | 1984-05-09 | 1984-05-09 | 半導体基盤の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9233684A JPS60236213A (ja) | 1984-05-09 | 1984-05-09 | 半導体基盤の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60236213A true JPS60236213A (ja) | 1985-11-25 |
Family
ID=14051549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9233684A Pending JPS60236213A (ja) | 1984-05-09 | 1984-05-09 | 半導体基盤の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60236213A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6481314A (en) * | 1987-09-24 | 1989-03-27 | Nec Corp | Formation of doping silicon thin film |
| JPH0496329A (ja) * | 1990-08-14 | 1992-03-27 | Kawasaki Steel Corp | 半導体装置の製造方法 |
-
1984
- 1984-05-09 JP JP9233684A patent/JPS60236213A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6481314A (en) * | 1987-09-24 | 1989-03-27 | Nec Corp | Formation of doping silicon thin film |
| JPH0496329A (ja) * | 1990-08-14 | 1992-03-27 | Kawasaki Steel Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58130517A (ja) | 単結晶薄膜の製造方法 | |
| JPH10163114A (ja) | 半導体装置およびその製造方法 | |
| Fukuda et al. | High quality heteroepitaxial Ge growth on (100) Si by MBE | |
| JPS60236213A (ja) | 半導体基盤の製造方法 | |
| JPH0435021A (ja) | 多結晶シリコン薄膜の成長方法 | |
| TW202130845A (zh) | 磊晶晶圓之製造方法及磊晶晶圓 | |
| JPH0236060B2 (ja) | Kagobutsuhandotainoseichohoho | |
| JPS59124124A (ja) | 半導体装置の製造方法 | |
| JP3244391B2 (ja) | 複合基板及びそれを用いた単結晶基板の製造方法 | |
| JPS6164119A (ja) | 半導体装置の製造方法 | |
| JPH0476217B2 (ja) | ||
| JP2637950B2 (ja) | 表面清浄化方法 | |
| JP3157280B2 (ja) | 半導体装置の製造方法 | |
| JPS6263419A (ja) | 多結晶シリコン薄膜の形成方法 | |
| JP2814503B2 (ja) | 単結晶ダイアモンド膜複合体の製造方法 | |
| JPS5982744A (ja) | Ｓｏｓ基板の製造法 | |
| JP2003171200A (ja) | 化合物半導体の結晶成長法、及び化合物半導体装置 | |
| JP4509244B2 (ja) | 半導体素子の製造方法 | |
| JPS6012775B2 (ja) | 異質基板上への単結晶半導体層形成方法 | |
| JPH0247836A (ja) | 半導体装置の製造方法 | |
| JPS63137412A (ja) | 半導体用基板の製造方法 | |
| JPH02143416A (ja) | 絶縁体基板上に配向結晶軸をもつ大粒径の多結晶シリコン膜を作製する方法 | |
| JPH08139015A (ja) | ゲルマニウム薄膜成長法 | |
| JPS61205693A (ja) | 結晶成長方法 | |
| JP2771635B2 (ja) | Ｃａ▲下１▼―▲下ｘ▼Ｓｒ▲下ｘ▼Ｆ▲下２▼膜の形成方法 |