JP2677056B2 - キャパシター電極およびその形成方法 - Google Patents
キャパシター電極およびその形成方法Info
- Publication number
- JP2677056B2 JP2677056B2 JP18419491A JP18419491A JP2677056B2 JP 2677056 B2 JP2677056 B2 JP 2677056B2 JP 18419491 A JP18419491 A JP 18419491A JP 18419491 A JP18419491 A JP 18419491A JP 2677056 B2 JP2677056 B2 JP 2677056B2
- Authority
- JP
- Japan
- Prior art keywords
- germanium
- silicon
- polysilicon
- forming
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体デバイスにおける
キャパシター電極及びその形成方法に関する。
キャパシター電極及びその形成方法に関する。
【０００２】
【従来の技術およびその課題】近年、ＤＲＡＭの高集積
化に伴い、セルサイズは縮小し、キャパシターの面積は
小さくなる傾向にある。そこで、十分な容量を確保する
ため、容量部面積が大きく、耐α線特性や容量部間の干
渉が少ないスタックトキャパシターやトレンチスタック
トキャパシターが用いられている。しかし、６４Ｍｂｉ
ｔのＤＲＡＭでは、セル面積は２μｍ2以下になると見
込まれており、これらの構造を用いたとしても、容量絶
縁膜として厚さ５０オングストロームという極めて薄い
酸化膜が要求される。このように薄い酸化膜を欠陥なく
均質にチップ全体に形成することは極めて難しい。そこ
で、容量部の面積を増やすことで容量膜厚を現状維持す
る方法が提案されている。渡辺らは、特願平２−７２４
６２号（平成２年３月２０日出願）で、ＬＰＣＶＤにお
けるポリシリコン形成をある温度範囲で行うと、アモル
ファス領域からポリシリコンに変化する環境で、表面に
半円球状のグレインが緻密に成長し、表面積は他の温度
で成長したポリシリコンの約２倍になることを示してい
る。このポリシリコンをスタックトキャパシターの蓄電
電極に適用することにより、厚さ１００オングストロー
ムの酸化膜で十分な容量と低いリーク電流値を得てい
る。さらに辰巳らは、特願平２−２４９１５４号（平成
２年９月１９日出願）で、超高真空内でアモルファスシ
リコンを形成し、連続的にアニールすると、同様のポリ
シリコンが形成されることを示している。これは、渡辺
らの方法と異なり、円球状のグレインが表面上に出現す
る成長温度が広範囲にわたるので、形成時に温度管理が
しやすいという利点があった。しかし、これらの方法で
は表面積を平坦な表面を有するポリシリコンの２倍以上
にすることは難しいという問題点があった。本発明の目
的は、このような従来の欠点を除去せしめて、表面積が
従来よりさらに大きなキャパシター電極とその形成方法
を提供することにある。
化に伴い、セルサイズは縮小し、キャパシターの面積は
小さくなる傾向にある。そこで、十分な容量を確保する
ため、容量部面積が大きく、耐α線特性や容量部間の干
渉が少ないスタックトキャパシターやトレンチスタック
トキャパシターが用いられている。しかし、６４Ｍｂｉ
ｔのＤＲＡＭでは、セル面積は２μｍ2以下になると見
込まれており、これらの構造を用いたとしても、容量絶
縁膜として厚さ５０オングストロームという極めて薄い
酸化膜が要求される。このように薄い酸化膜を欠陥なく
均質にチップ全体に形成することは極めて難しい。そこ
で、容量部の面積を増やすことで容量膜厚を現状維持す
る方法が提案されている。渡辺らは、特願平２−７２４
６２号（平成２年３月２０日出願）で、ＬＰＣＶＤにお
けるポリシリコン形成をある温度範囲で行うと、アモル
ファス領域からポリシリコンに変化する環境で、表面に
半円球状のグレインが緻密に成長し、表面積は他の温度
で成長したポリシリコンの約２倍になることを示してい
る。このポリシリコンをスタックトキャパシターの蓄電
電極に適用することにより、厚さ１００オングストロー
ムの酸化膜で十分な容量と低いリーク電流値を得てい
る。さらに辰巳らは、特願平２−２４９１５４号（平成
２年９月１９日出願）で、超高真空内でアモルファスシ
リコンを形成し、連続的にアニールすると、同様のポリ
シリコンが形成されることを示している。これは、渡辺
らの方法と異なり、円球状のグレインが表面上に出現す
る成長温度が広範囲にわたるので、形成時に温度管理が
しやすいという利点があった。しかし、これらの方法で
は表面積を平坦な表面を有するポリシリコンの２倍以上
にすることは難しいという問題点があった。本発明の目
的は、このような従来の欠点を除去せしめて、表面積が
従来よりさらに大きなキャパシター電極とその形成方法
を提供することにある。
【０００３】
【課題を解決するための手段】本発明は、表面上に凹凸
形状を有する多結晶シリコン上に、ゲルマニウムもしく
はシリコンゲルマニウムの混晶のアイランドが形成され
てなることを特徴とするキャパシター電極である。ま
た、そのキャパシター電極の形成方法は、基板上にアモ
ルファスシリコン層を形成し、次いで表面の自然酸化膜
を除去した後に、真空中でアモルファスシリコンを熱し
て多結晶化し、この上に多結晶ゲルマニウムもしくは多
結晶シリコンゲルマニウムを形成することを特徴とする
か、あるいは基板上にアモルファスゲルマニウム層もし
くはアモルファスシリコンゲルマニウム層を形成した
後、さらにその上にアモルファスシリコン層を形成し、
次いで表面の自然酸化膜を除去した後に真空中で加熱し
て多結晶化することを特徴とする。
形状を有する多結晶シリコン上に、ゲルマニウムもしく
はシリコンゲルマニウムの混晶のアイランドが形成され
てなることを特徴とするキャパシター電極である。ま
た、そのキャパシター電極の形成方法は、基板上にアモ
ルファスシリコン層を形成し、次いで表面の自然酸化膜
を除去した後に、真空中でアモルファスシリコンを熱し
て多結晶化し、この上に多結晶ゲルマニウムもしくは多
結晶シリコンゲルマニウムを形成することを特徴とする
か、あるいは基板上にアモルファスゲルマニウム層もし
くはアモルファスシリコンゲルマニウム層を形成した
後、さらにその上にアモルファスシリコン層を形成し、
次いで表面の自然酸化膜を除去した後に真空中で加熱し
て多結晶化することを特徴とする。
【０００４】
【作用】本発明の原理について説明する。発明者は、辰
巳らが特願平２−２４９１５４号で示した、表面に半円
球状のグレインを有するポリシリコン上に、ゲルマニウ
ムもしくはシリコンゲルマニウムのアイランドを設け、
これをキャパシター用電極として用いると、そのキャパ
シターが、表面が平坦なポリシリコンを電極とした場合
に比べて約４倍になることを見い出した。これは、図１
に示すように、半円球状をなすポリシリコン１２表面に
ゲルマニウム１３もしくはシリコンゲルマニウムの微細
な半円球状のアイランドが生じ、表面積が増えるからで
ある。
巳らが特願平２−２４９１５４号で示した、表面に半円
球状のグレインを有するポリシリコン上に、ゲルマニウ
ムもしくはシリコンゲルマニウムのアイランドを設け、
これをキャパシター用電極として用いると、そのキャパ
シターが、表面が平坦なポリシリコンを電極とした場合
に比べて約４倍になることを見い出した。これは、図１
に示すように、半円球状をなすポリシリコン１２表面に
ゲルマニウム１３もしくはシリコンゲルマニウムの微細
な半円球状のアイランドが生じ、表面積が増えるからで
ある。
【０００５】さらにこのような構造を実現するための形
成方法として、次の２つの方法を新たに見い出した。そ
の第１は、真空中でアモルファスシリコンを形成後、大
気中に取り出すことなく真空中でアニールして半円球状
のポリシリコンを形成し、これにゲルマニウムまたはシ
リコンゲルマニウムを成長し、ゲルマニウムまたはシリ
コンゲルマニウムをアイランド成長させる方法である。
これは、次のような原理に基づく。図２（ａ）に示すよ
うに、アモルファス絶縁膜２１上にアモルファスシリコ
ン２２を堆積すると表面は平坦である。この基板表面を
清浄に保った状態でアニールすると、ポリシリコンの核
が表面上に形成される。清浄なアモルファスシリコン２
２表面上におけるシリコンの表面拡散速度は、固相成長
速度に比べて極めて速く、シリコンは表面を拡散するこ
とによって、表面上に形成されたポリシリコンの核に集
まり、図２（ｂ）に示すようにポリシリコン２３はキノ
コ状に成長する。成長につれてその根元が細かくなる。
さらに、反応が進むとキノコ状に成長したポリシリコン
２３の根元が切れてアモルファスシリコン上に落ち、図
２（ｃ）に示すように半円球状の構造が表面に形成され
る。この半円球状になったポリシリコン層２４上に（シ
リコン）ゲルマニウムを高温で成長すると、アイランド
成長が起こり、図２（ｄ）に示すように微細な半円球上
に、さらに半円球状の（シリコン）ゲルマニウム２５が
形成される。
成方法として、次の２つの方法を新たに見い出した。そ
の第１は、真空中でアモルファスシリコンを形成後、大
気中に取り出すことなく真空中でアニールして半円球状
のポリシリコンを形成し、これにゲルマニウムまたはシ
リコンゲルマニウムを成長し、ゲルマニウムまたはシリ
コンゲルマニウムをアイランド成長させる方法である。
これは、次のような原理に基づく。図２（ａ）に示すよ
うに、アモルファス絶縁膜２１上にアモルファスシリコ
ン２２を堆積すると表面は平坦である。この基板表面を
清浄に保った状態でアニールすると、ポリシリコンの核
が表面上に形成される。清浄なアモルファスシリコン２
２表面上におけるシリコンの表面拡散速度は、固相成長
速度に比べて極めて速く、シリコンは表面を拡散するこ
とによって、表面上に形成されたポリシリコンの核に集
まり、図２（ｂ）に示すようにポリシリコン２３はキノ
コ状に成長する。成長につれてその根元が細かくなる。
さらに、反応が進むとキノコ状に成長したポリシリコン
２３の根元が切れてアモルファスシリコン上に落ち、図
２（ｃ）に示すように半円球状の構造が表面に形成され
る。この半円球状になったポリシリコン層２４上に（シ
リコン）ゲルマニウムを高温で成長すると、アイランド
成長が起こり、図２（ｄ）に示すように微細な半円球上
に、さらに半円球状の（シリコン）ゲルマニウム２５が
形成される。
【０００６】形成方法の第２は、アモルファスゲルマニ
ウムもしくはアモルファスシリコンゲルマニウム上にア
モルファスシリコンを形成し、加熱する方法である。こ
れは、次のような原理に基づく。図３（ａ）に示すよう
に、アモルファス絶縁膜３１上にアモルファスゲルマニ
ウムまたはアモルファスシリコンゲルマニウム３２、そ
の上にアモルファスシリコン３３を堆積すると、表面は
平坦である。これを加熱すると、図３（ｂ）に示すよう
に、表面からの核形成がおこり、キノコ状に成長したポ
リシリコン３４が形成されて半円球状の構造が表面に形
成される。加熱を続けると、図３（ｃ）に示すように、
この半円球状になったポリシリコン層３４上にアモルフ
ァスゲルマニウムまたはアモルファスシリコンゲルマニ
ウムが、アモルファスシリコンと同様に表面を拡散する
ことによってポリゲルマニウムもしくはポリシリコンゲ
ルマニウム３５となって形成される。さらに加熱を続け
ると、半円球状になったポリシリコン３４上に形成され
たポリゲルマニウムもしくはポリシリコンゲルマニウム
は、シリコンとの表面エネルギーの違いによって図３
（ｄ）に示すようにアイランド化を起こし、半円球上に
さらに微細な半円球状のゲルマニウムもしくはシリコン
ゲルマニウム３６が形成される。
ウムもしくはアモルファスシリコンゲルマニウム上にア
モルファスシリコンを形成し、加熱する方法である。こ
れは、次のような原理に基づく。図３（ａ）に示すよう
に、アモルファス絶縁膜３１上にアモルファスゲルマニ
ウムまたはアモルファスシリコンゲルマニウム３２、そ
の上にアモルファスシリコン３３を堆積すると、表面は
平坦である。これを加熱すると、図３（ｂ）に示すよう
に、表面からの核形成がおこり、キノコ状に成長したポ
リシリコン３４が形成されて半円球状の構造が表面に形
成される。加熱を続けると、図３（ｃ）に示すように、
この半円球状になったポリシリコン層３４上にアモルフ
ァスゲルマニウムまたはアモルファスシリコンゲルマニ
ウムが、アモルファスシリコンと同様に表面を拡散する
ことによってポリゲルマニウムもしくはポリシリコンゲ
ルマニウム３５となって形成される。さらに加熱を続け
ると、半円球状になったポリシリコン３４上に形成され
たポリゲルマニウムもしくはポリシリコンゲルマニウム
は、シリコンとの表面エネルギーの違いによって図３
（ｄ）に示すようにアイランド化を起こし、半円球上に
さらに微細な半円球状のゲルマニウムもしくはシリコン
ゲルマニウム３６が形成される。
【０００７】
【実施例】本発明の実施例について具体的に説明する。
ここでは４０ｃｃの電子銃式Ｓｉ蒸着器を備えたＭＢＥ
装置を用いて行った。試料ウエハーには、表面上に熱酸
化によって厚さ２０００オングストロームのシリコン酸
化膜（Ｓｉ０2）を形成した４インチｎ型Ｓｉ（１０
０）基板を用いた。試料ウエハーは、ＲＣＡ洗浄後、形
成室内に搬送し、８００℃、１分間の加熱による清浄化
を行った。基板温度を室温に下げた後、電子銃式Ｓｉ蒸
着器から、１０オングストローム／ｓのＳｉ分子線を照
射し、酸化膜上に厚さ２０００オングストロームのアモ
ルファスシリコン（ａ−Ｓｉ）層を形成した。この基板
を同一真空槽内で加熱し、ａ−Ｓｉ層を多結晶化させ
た。多結晶化したかどうかの判断は高速電子線回折（Ｒ
ＨＥＥＤ）によるｉｎ−ｓｉｔｕ観察によって行った。
さらにポリシリコン（ｐｏｌｙ−Ｓｉ）上に基板温度６
００℃で、シリコン（Ｓｉ）分子線とゲルマニウム（Ｇ
ｅ）を同時に照射してＳｉ1-xＧｅxを形成した。アイラ
ンド成長したかどうかの判断も、ＲＨＥＥＤのｉｎ−ｓ
ｉｔｕ観察によって確認した。また、形成した基板は大
気中に取り出し、断面のＴＥＭ観察によって評価した。
ａ−Ｓｉを形成したサンプルの加熱前、加熱し核が形成
され成長する途中、十分に多結晶化が起こった時、これ
にＳｉl-xＧｅxを成長した時点の断面のＴＥＭ観察を行
ったところ、図２（ａ）、（ｂ）、（ｃ）、（ｄ）に示
した断面図と同様のＴＥＭ像を得ることができ、本発明
の効果を確認した。Ｓｉl-xＧｅxは、Ｘ＝０．３以上で
あれば、混晶比が大きくなるほど低温成長（４００℃）
でのアイランド成長が起こり易いことがＴＥＭ観察から
確認された。
ここでは４０ｃｃの電子銃式Ｓｉ蒸着器を備えたＭＢＥ
装置を用いて行った。試料ウエハーには、表面上に熱酸
化によって厚さ２０００オングストロームのシリコン酸
化膜（Ｓｉ０2）を形成した４インチｎ型Ｓｉ（１０
０）基板を用いた。試料ウエハーは、ＲＣＡ洗浄後、形
成室内に搬送し、８００℃、１分間の加熱による清浄化
を行った。基板温度を室温に下げた後、電子銃式Ｓｉ蒸
着器から、１０オングストローム／ｓのＳｉ分子線を照
射し、酸化膜上に厚さ２０００オングストロームのアモ
ルファスシリコン（ａ−Ｓｉ）層を形成した。この基板
を同一真空槽内で加熱し、ａ−Ｓｉ層を多結晶化させ
た。多結晶化したかどうかの判断は高速電子線回折（Ｒ
ＨＥＥＤ）によるｉｎ−ｓｉｔｕ観察によって行った。
さらにポリシリコン（ｐｏｌｙ−Ｓｉ）上に基板温度６
００℃で、シリコン（Ｓｉ）分子線とゲルマニウム（Ｇ
ｅ）を同時に照射してＳｉ1-xＧｅxを形成した。アイラ
ンド成長したかどうかの判断も、ＲＨＥＥＤのｉｎ−ｓ
ｉｔｕ観察によって確認した。また、形成した基板は大
気中に取り出し、断面のＴＥＭ観察によって評価した。
ａ−Ｓｉを形成したサンプルの加熱前、加熱し核が形成
され成長する途中、十分に多結晶化が起こった時、これ
にＳｉl-xＧｅxを成長した時点の断面のＴＥＭ観察を行
ったところ、図２（ａ）、（ｂ）、（ｃ）、（ｄ）に示
した断面図と同様のＴＥＭ像を得ることができ、本発明
の効果を確認した。Ｓｉl-xＧｅxは、Ｘ＝０．３以上で
あれば、混晶比が大きくなるほど低温成長（４００℃）
でのアイランド成長が起こり易いことがＴＥＭ観察から
確認された。
【０００８】さらに、このようにして作った凹凸形状を
有するＳｉ1-xＧｅx／ｐｏｌｙ−Ｓｉ上に厚さ１００オ
ングストロームの酸化膜を形成し、キャパシターを作製
してその容量を測定した。図４は半球状ポリシリコン上
に形成したシリコンゲルマニウムの混晶比とキャパシタ
ー容量との関係について、Ｓｉ1-xＧｅxを成長しなかっ
た場合と比較したものである。シリコンゲルマニウムの
混晶比が、アイランド成長しないＸ＝０．２では半球状
ポリシリコンのみの場合と同じであるが、アイランド成
長するＸ＝０．３の場合は４倍のキャパシター容量を得
ることができた。図５は半球状のポリシリコン上にＳｉ
0.5Ｇｅ0.5を形成する時の成長温度とキャパシター容量
との関係を示した図である。図に示したように、ＳｉＧ
ｅの成長温度が３００℃の場合は、ＳｉＧｅの表面が平
坦であり、キャパシター容量は従来の２倍に止まるが、
アイランド成長の起こる４００℃以上で成長するとアイ
ランド成長が起こり、表面積が増加し、約４倍の容量が
得られた。これは、Ｓｉ1-xＧｅxを凹凸状のｐｏｌｙ−
Ｓｉの上に成長することによって表面積が約４倍になっ
たことを示している。しかし、９００℃以上で成長する
と、半球状のポリシリコンのみの場合と同じ値を示し
た。これは、シリコンゲルマニウムが蒸発してしまうた
めに、容量が低下したものと考えられる。
有するＳｉ1-xＧｅx／ｐｏｌｙ−Ｓｉ上に厚さ１００オ
ングストロームの酸化膜を形成し、キャパシターを作製
してその容量を測定した。図４は半球状ポリシリコン上
に形成したシリコンゲルマニウムの混晶比とキャパシタ
ー容量との関係について、Ｓｉ1-xＧｅxを成長しなかっ
た場合と比較したものである。シリコンゲルマニウムの
混晶比が、アイランド成長しないＸ＝０．２では半球状
ポリシリコンのみの場合と同じであるが、アイランド成
長するＸ＝０．３の場合は４倍のキャパシター容量を得
ることができた。図５は半球状のポリシリコン上にＳｉ
0.5Ｇｅ0.5を形成する時の成長温度とキャパシター容量
との関係を示した図である。図に示したように、ＳｉＧ
ｅの成長温度が３００℃の場合は、ＳｉＧｅの表面が平
坦であり、キャパシター容量は従来の２倍に止まるが、
アイランド成長の起こる４００℃以上で成長するとアイ
ランド成長が起こり、表面積が増加し、約４倍の容量が
得られた。これは、Ｓｉ1-xＧｅxを凹凸状のｐｏｌｙ−
Ｓｉの上に成長することによって表面積が約４倍になっ
たことを示している。しかし、９００℃以上で成長する
と、半球状のポリシリコンのみの場合と同じ値を示し
た。これは、シリコンゲルマニウムが蒸発してしまうた
めに、容量が低下したものと考えられる。
【０００９】また、同様にして清浄化したＳｉＯ2／Ｓ
ｉウエハー上にアモルファスシリコンゲルマニウム（混
晶比はＸ＝０．５）を形成し、さらにその上にアモルフ
ァスシリコンを形成した。これをアニールすることによ
って、表面からの核形成を起こさせ半球状に多結晶化さ
せ、さらにシリコン上のシリコンゲルマニウムがアイラ
ンド成長を起こすまで加熱を続けた。加熱時間は最高で
も１０分間とし、アニール温度とキャパシター容量の関
係を調べた。アイランド成長及び多結晶化の確認はＲＨ
ＥＥＤにて行った。また、断面のＴＥＭ観察によって、
アニール前、アニール中、アニール後について調べ、図
３（ａ）、（ｂ）、（ｃ）、（ｄ）に示した断面図と同
様のＴＥＭ像を得ることができ、本発明の効果を確認し
た。図６に、このようにして形成したキャパシターの容
量とアニール温度の関係を示す。４００℃のアニールで
は、表面からの核形成が始まっておらず、従来の容量と
同じ値を示しているが、６００℃以上でアニールすると
半球状に多結晶化が始まって、２倍となり、さらに高温
では、アイランド成長が始まって表面積が増えて、容量
は４倍となることがわかった。
ｉウエハー上にアモルファスシリコンゲルマニウム（混
晶比はＸ＝０．５）を形成し、さらにその上にアモルフ
ァスシリコンを形成した。これをアニールすることによ
って、表面からの核形成を起こさせ半球状に多結晶化さ
せ、さらにシリコン上のシリコンゲルマニウムがアイラ
ンド成長を起こすまで加熱を続けた。加熱時間は最高で
も１０分間とし、アニール温度とキャパシター容量の関
係を調べた。アイランド成長及び多結晶化の確認はＲＨ
ＥＥＤにて行った。また、断面のＴＥＭ観察によって、
アニール前、アニール中、アニール後について調べ、図
３（ａ）、（ｂ）、（ｃ）、（ｄ）に示した断面図と同
様のＴＥＭ像を得ることができ、本発明の効果を確認し
た。図６に、このようにして形成したキャパシターの容
量とアニール温度の関係を示す。４００℃のアニールで
は、表面からの核形成が始まっておらず、従来の容量と
同じ値を示しているが、６００℃以上でアニールすると
半球状に多結晶化が始まって、２倍となり、さらに高温
では、アイランド成長が始まって表面積が増えて、容量
は４倍となることがわかった。
【００１０】なお、本実施例ではシリコンウエハーを対
象としたが、本発明の方法は表面にのみシリコンが存在
するＳＯＳ(Silicon on Sapphire) 基板や、さらに一般
にＳＯＩ(Silicon on Insulator)基板等にも当然適用で
きる。さらに、本実施例ではＭＢＥ装置内で電子銃式シ
リコン蒸着装置を用いてａ−Ｓｉ層の形成を行ったが、
ａ−Ｓｉ層の形成は、ガスソースＭＢＥ、ＬＰＣＶＤ、
スパッタでも、ａ−Ｓｉの清浄面を加熱し表面が半球状
をなしたｐｏｌｙ−Ｓｉを形成後、Ｓｉ1-xＧｅxを成長
すれば同様な現象が起こることを確かめた。
象としたが、本発明の方法は表面にのみシリコンが存在
するＳＯＳ(Silicon on Sapphire) 基板や、さらに一般
にＳＯＩ(Silicon on Insulator)基板等にも当然適用で
きる。さらに、本実施例ではＭＢＥ装置内で電子銃式シ
リコン蒸着装置を用いてａ−Ｓｉ層の形成を行ったが、
ａ−Ｓｉ層の形成は、ガスソースＭＢＥ、ＬＰＣＶＤ、
スパッタでも、ａ−Ｓｉの清浄面を加熱し表面が半球状
をなしたｐｏｌｙ−Ｓｉを形成後、Ｓｉ1-xＧｅxを成長
すれば同様な現象が起こることを確かめた。
【００１１】
【発明の効果】以上、詳細に述べた通り、本発明によれ
ば、表面積をさらに増加させることができ、これをキャ
パシターの蓄電電極に用いれば、その容量を増加させる
ことができる。
ば、表面積をさらに増加させることができ、これをキャ
パシターの蓄電電極に用いれば、その容量を増加させる
ことができる。
【図１】本発明のキャパシター電極の断面図である。
【図２】本発明の方法の一例を工程順に説明した断面図
である。
である。
【図３】本発明の方法の別の一例を工程順に説明した断
面図である。
面図である。
【図４】本発明のキャパシター構造によって得られたキ
ャパシター容量とシリコンゲルマニウムの混晶比との関
係を示した図である。
ャパシター容量とシリコンゲルマニウムの混晶比との関
係を示した図である。
【図５】本発明の方法の一実施例におけるシリコンゲル
マニウムの形成温度とキャパシター容量との関係を示し
た図である。
マニウムの形成温度とキャパシター容量との関係を示し
た図である。
【図６】本発明の方法の一実施例におけるアニール温度
とキャパシター容量との関係を示した図である。
とキャパシター容量との関係を示した図である。
１１，２１，３１ アモルファス絶縁膜 １２，２３，３４ ポリシリコン １３，２５，３６ アイランド成長した（シリコン）ゲ
ルマニウム ２２，３３ アモルファスシリコン ２４ ポリシリコン層 ３２ アモルファス（シリコン）ゲルマニウム ３５ ポリ（シリコン）ゲルマニウム
ルマニウム ２２，３３ アモルファスシリコン ２４ ポリシリコン層 ３２ アモルファス（シリコン）ゲルマニウム ３５ ポリ（シリコン）ゲルマニウム
Claims (3)
- 【請求項１】 表面上に凹凸形状を有する多結晶シリコ
ン上に、ゲルマニウムもしくはシリコンゲルマニウムの
混晶のアイランドが形成されてなることを特徴とするキ
ャパシター電極。 - 【請求項２】 基板上にアモルファスシリコン層を形成
し、次いで表面の自然酸化膜を除去した後に、真空中で
アモルファスシリコンを熱して多結晶化し、この上に多
結晶ゲルマニウムもしくは多結晶シリコンゲルマニウム
を形成することを特徴とするキャパシター電極の形成方
法。 - 【請求項３】 基板上にアモルファスゲルマニウム層も
しくはアモルファスシリコンゲルマニウム層を形成した
後、さらにその上にアモルファスシリコン層を形成し、
次いで表面の自然酸化膜を除去した後に真空中で加熱し
て多結晶化することを特徴とするキャパシター電極の形
成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18419491A JP2677056B2 (ja) | 1991-06-28 | 1991-06-28 | キャパシター電極およびその形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18419491A JP2677056B2 (ja) | 1991-06-28 | 1991-06-28 | キャパシター電極およびその形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0513677A JPH0513677A (ja) | 1993-01-22 |
| JP2677056B2 true JP2677056B2 (ja) | 1997-11-17 |
Family
ID=16149004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18419491A Expired - Fee Related JP2677056B2 (ja) | 1991-06-28 | 1991-06-28 | キャパシター電極およびその形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2677056B2 (ja) |
-
1991
- 1991-06-28 JP JP18419491A patent/JP2677056B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0513677A (ja) | 1993-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0521644B1 (en) | Method of manufacturing polysilicon film | |
| US5691249A (en) | Method for fabricating polycrystalline silicon having micro roughness on the surface | |
| US5366917A (en) | Method for fabricating polycrystalline silicon having micro roughness on the surface | |
| JP2666757B2 (ja) | Ｓｏｉ基板の製造方法 | |
| US5858852A (en) | Fabrication process of a stack type semiconductor capacitive element | |
| US5543347A (en) | Method of forming silicon film having jagged surface | |
| JP2679433B2 (ja) | 多結晶シリコン膜の形成方法 | |
| JP2861343B2 (ja) | 半導体装置およびその製造方法 | |
| JP3220864B2 (ja) | 半導体装置の製造方法 | |
| JPH10335607A (ja) | 半導体装置の製造方法 | |
| JP3186077B2 (ja) | 多結晶シリコン膜の形成方法 | |
| JP2677056B2 (ja) | キャパシター電極およびその形成方法 | |
| JP2666572B2 (ja) | 多結晶シリコン膜の形成方法 | |
| JP2882217B2 (ja) | 半導体素子の製造方法 | |
| JP2707985B2 (ja) | 半導体装置の製造方法 | |
| JPH09232529A (ja) | 半導体記憶装置およびその製造方法 | |
| JP3705733B2 (ja) | 半導体装置の製造方法 | |
| JP2756320B2 (ja) | 結晶の形成方法 | |
| JP2800408B2 (ja) | 半導体装置の製造方法 | |
| JP3117320B2 (ja) | キャパシタ及びその製造方法 | |
| JP2590733B2 (ja) | 多結晶シリコン膜の形成方法 | |
| JPH0620056B2 (ja) | ＣａＦ▲下２▼膜成長方法 | |
| JPH06244275A (ja) | 半導体素子用基板の製造方法、電界効果型トランジスターの製造方法、及び結晶の製造方法 | |
| JP3141378B2 (ja) | 半導体基板の製造方法 | |
| JPH06120137A (ja) | 単結晶シリコン薄膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |