DE69322011T2

DE69322011T2 - PAL Kodierer mit digitaler Signalverarbeitung

Info

Publication number: DE69322011T2
Application number: DE69322011T
Authority: DE
Inventors: Hidemitsu Tokyo Nikoh
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1992-08-10
Filing date: 1993-08-06
Publication date: 1999-06-10
Anticipated expiration: 2013-08-07
Also published as: EP0582979A2; EP0582979B1; EP0582979A3; DE69322011D1; US5406335A; JP3033352B2; JPH0662422A

Description

1. Gebiet der Erfindung

Die vorliegende Erfindung betrifft einen PAL-(Phasenalternierung pro Zeile)- Codierer und insbesondere einen PAL-Codierer, in welchem eine Farbsignalverarbeitung durch Verwenden einer digitalen Bildsignalverarbeitung implementiert ist.

2. Beschreibung des zugehörigen Standes der Technik

Fig. 1 zeigt ein Beispiel eines Aufbaus eines herkömmlichen PAL-Codierers. Der in Fig. 1 gezeigte PAL-Codierer ist in "Television", 1975, Bd. 29, Nr. 10, S. 760-771 beschrieben, welches Dokument von "Television Gakkai (Fernsehinstitut)" veröffentlicht ist.
Der in Fig. 1 gezeigte PAL-Codierer weist eine Matrixschaltung 101, Tiefpaßfilter (LPFs) 102, 103, Gegentaktmodulatoren 104, 105, einen Addierer 106, einen Chrominanz-Hilfsträgergenerator 107, Phasenwandler 109 bis 112, ein Burst- Gatter 113 und eine Umschaltschaltung S101 auf. Eingangsanschlüsse T101 bis T103 zum Eingeben von Farbsignalen ER, EG und EB sind an die Matrixschaltung 101 angeschlossen. Die LPFs 102, 103 begrenzen Bänder eines U-Achsensignals EU und eines V-Achsensignals EV von der Matrixschaltung 101. Die Gegentaktmodulatoren 104 und 105 modulieren die Ausgaben von den LPFs 102 und 103 gemäß den Ausgaben von den Phasenwandlern 109 bis 112 symmetrisch. Der Addierer 106 addiert die Ausgaben von den Gegentaktmodulatoren 104 und 105. Der Chrominanz-Hilfsträgergenerator 107 erzeugt ein Chrominanz-Hilfsträgersignal CS. Die Phasenwandler 109 bis 112 sind in Kaskade geschaltet, um die Phasenumwandlungen von -45 Grad, -90 Grad, -45 Grad bzw. -90 Grad durchzuführen.
Nun wird ein Betrieb des in Fig. 1 gezeigten herkömmlichen PAL-Codierers beschrieben.
Die Farbsignale ER, EG und EB werden zu den Eingangsanschlüssen T101 bis T103 zugeführt. Die Matrixschaltung 101 wandelt die Farbsignale ER, EG und EB in U- und V-Achsensignale EU und EV im UCS-System einer Farbdarstellung um, was eines vom kolorimetrischen System des CIE-Standards ist. Die Hochfrequenz komponenten der U- und V-Achsensignale EU und EV werden durch die LPFs 102 und 103 entfernt, was in den Signalen LEV und LEU resultiert. Dann werden die Signale LEV und LEU zu den Gegentaktmodulatoren 104 und 105 eingegeben.
Andererseits erzeugt der Chrominanz-Hilfsträgergenerator 107 ein Chrominanz- Hilfsträgersignal CS = sin (ωt + 270º) und führt es zu den Phasenwandlern 109 bis 112 zu. Es ist zu beachten, daß ω = 2π fsc gilt, wobei fsc eine Chrominanz- Hilfsträgerfrequenz im PAL-System darstellt und t die Zeit darstellt. Die Phasenwandler 109 bis 112 geben die Signale sin (ωt + 225º), sin (ωt + 135º), sin (ωt + 90º) und sin (ωt) aus. Demgemäß wird das Signal sin (ωt) zum Gegentaktmodulator 105 eingegeben.
Weiterhin werden die Signale cos (ωt) (= sin (ωt + 90º)) und -cos (ωt) (= sin (ωt + 270º)) durch die Umschaltschaltung S101 ausgewählt, die durch ein Zeilenumschaltsignal LS gesteuert wird, das vom Eingangsanschluß 105 eingegeben wird. Das ausgewählte Signal wird zum Gegentaktmodulator 104 eingegeben. Das Zeilenumschaltsignal LS gelangt in den ungeraden und geraden Zeilen der ersten und zweiten Felder jeweils zu hohen (H) und niedrigen (L) Pegeln. Weiterhin gelangt das Signal LS in den ungeraden und geraden Zeilen der dritten und vierten Felder jeweils zu L und H Pegeln.
Als Ergebnis werden LEU sin (ωt) und LEV cos (ωt)/-LEV cos (ωt) jeweils von den Gegentaktmodulatoren 105 und 104 ausgegeben. Bei diesem Ausführungsbeispiel wird ein für jede Zeile geschaltetes Signal durch Verwenden eines Trennzeichens "1" angezeigt.
Die Umschaltschaltung S102, die durch das Zeilenumschaltsignal LS gesteuert wird, wählt das Signal sin (ωt + 135º) in den ungeraden Zeilen der ersten und zweiten Felder und in den geraden Zeilen der dritten und vierten Felder aus und führt es zum Burst-Gatter 113 zu, und wählt in den geraden Zeilen der ersten und zweiten Felder und in den ungeraden Zeilen der dritten und vierten Felder das Signal -sin (ωt + 135º) (= sin (ωt + 225º)) aus und führt es zum Burst-Gatter 113 zu. Das Burst-Gatter 113 führt eine Verstärkungssteuerung für eine Burstpegeleinstellung in bezug auf das zugeführte Signal durch und läßt das Eingangssignal nur während einer Burstperiode durch.
Der Addierer 106 addiert die Ausgaben der Gegentaktmodulatoren 104 und 105 und die Ausgabe des Burst-Gatters 113 und gibt das addierte Ergebnis vom Ausgangsanschluß T106 als die PAL-Farbsignalkomponente aus.
Der oben beschriebene PAL-Codierer weist eine analoge Signalverarbeitungsschaltung auf. Aus diesem Grund ist es schwierig, die Phasenverzerrung des Signals zu unterdrücken. Aus diesem Grund wird dann, wenn eine Hochfrequenzcharakteristik bei einer Signalverarbeitung verbessert wird, um ein hochauflösendes System zu implementieren, die Frequenzcharakteristik durch die Phasenverzerrung oder ähnliches beeinträchtigt, und somit ist es schwierig, die Genauigkeit des Farbsignals im PAL-System zu halten. Weiterhin sind dann, wenn der PAL- Codierer durch eine LSI zu integrieren ist, viele periphere Komponenten erforderlich, was in vermehrten Prüfelementen resultiert.
In "FERNSEHTECHNIK, R. Mäusl, Hüthig, Buch Verlag Heidelberg, Deutschland, 1991, Seiten 107-111, Absatz 5.3.2." ist das PAL-Schema zum Codieren von Videosignalen beschrieben. Dort ist weiterhin ein PAL-Codierer offenbart, der einen PAL-Videosignalcode aus einem RGB-Eingangssignal erzeugt. Zum Erzeugen der Alternierung der Phase des V-Signals bei jeder zweiten Zeile wird das Hilfsträgersignal, das auf das V-Signal moduliert wird, bezüglich der Phase um einen Betrag von 180º für jede zweite Zeile alterniert.
GB-A-2,243,047 offenbart einen digitalen FBAS-Signalcodierer. Eingegebene digitale Luminanz- und Chrominanz-Videosignale werden in ein zusammengesetztes analoges Ausgangssignal des gewünschten Formats codiert, nämlich entweder PAL oder NTSC. Ein Phasenberechner bestimmt die Hilfsträgerphase an jeder Position entlang jeder Zeile, und dieser Phasenwert zusammen mit den Chrominanzwerten wird zum Adressieren von Nachschautabellen verwendet. Die Ausgaben der Nachschautabellen werden auf DACs angewendet und kombiniert und gefiltert. Das Ergebnis wird weiter mit der Ausgabe eines DAC kombiniert, der das Luminanzsignal empfängt, und mit Informationen von einem Synchronisierungsimpuls, der in eine Kombinations- und Filterschaltung eingegeben wird. Die Nachschautabellen sind erneut programmierbar, und andere Teile des Codierers sind geeignet steuerbar, um zuzulassen, daß eine Vielzahl von zusammengesetzten Ausgangsformaten erzeugt wird.
Die vorliegende Erfindung ist angesichts der obigen Nachteile gemacht worden, und ihre Aufgabe besteht im Schaffen eines PAL-Codierers, der auf einfache Weise durch eine LSI zu integrieren ist, und der eine kleine Phasenverzerrung eines Signals aufweist.
Zum Erreichen der obigen Aufgabe ist ein PAL-Codierer gemäß der vorliegenden Erfindung im unabhängigen Anspruch 1 definiert und ein entsprechendes Codierungsverfahren ist im unabhängigen Anspruch 11 definiert. Die abhängigen Ansprüche definieren besondere Ausführungsbeispiele der Erfindung.
Gemäß dem PAL-Codierer mit dem obigen Aufbau kann ein Chrominanzsignal mit stabiler und kleiner Phasenverzerrung erzeugt werden. Weiterhin kann der PAL- Codierer durch Verwendung einer digitalen Signalverarbeitung implementiert werden, und er ist auf einfache Weise durch eine LSI mit reduzierten peripheren Komponenten zu integrieren.
Fig. 1 ist ein Schaltungsblockdiagramm eines herkömmlichen PAL- Codierers;
Fig. 2 ist ein Schaltungsblockdiagramm eines PAL-Codierers gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 3 ist ein Blockdiagramm, das ein Beispiel eines Aufbaus eines Phasenwandlers zeigt, der in Fig. 2 gezeigt ist;
Fig. 4 ist ein Blockdiagramm, das ein Beispiel eines Aufbaus einer Burst- Additionsschaltung zeigt, die in Fig. 2 gezeigt ist;
Fig. 5 ist ein Blockdiagramm, das ein Beispiel eines Aufbaus eines in Fig. 2 gezeigten Modulators zeigt;
Fig. 6 ist ein Blockdiagramm, das ein Beispiel eines Aufbaus eines in Fig. 2 gezeigten Chrominanz-Hilfsträgergenerators zeigt;
Fig. 7A bis 7M sind Wellenformen zum Erklären des Betriebs des in Fig. 2 gezeigten PAL-Codierers; und
Fig. 8A bis 8J sind Wellenformen zum Erklären des Betriebs des in Fig. 6 gezeigten Chrominanz-Hilfsträgergenerators.
Nun wird ein PAL-Codierer gemäß einem Ausführungsbeispiel der vorliegenden Erfindung beschrieben.
Fig. 2 ist ein Blockdiagramm, das einen Aufbau des PAL-Codierers gemäß dem Ausführungsbeispiel zeigt.
Wie es in Fig. 2 gezeigt ist, weist der PAL-Codierer gemäß dem vorliegenden Ausführungsbeispiel folgendes auf: einen Phasenwandler 1, an den Anschlüsse T1 und T2 zum jeweiligen Empfangen digitaler Farbdifferenzsignale ERY und EBY angeschlossen sind, und der die Farbdifferenzsignal ERY und EBY jeweils in U- und V-Achsensignale EU und EV/-EV umwandelt; Tiefpaßfilter LPF2 und LPF3, die die U- und V-Achsensignale EU und EV/-EV jeweils zu Ausgangssignalen LEU und LEV/-LEV bandbegrenzen; eine Burst-Addierschaltung 4, die ein Burstsignal zu den LEU- und LEV/-LEV-Signalen addiert, um jeweils ein BEU-Signal und ein BEV/-BEV-Signal zu erzeugen; einen Modulator 5; und einen Chrominanz- Hilfsträgergenerator 6.
Fig. 3 ist ein Blockdiagramm, das ein Beispiel des Aufbaus des Phasenwandlers 1 zeigt. Der Phasenwandler 1 weist Multiplizierer 11 bis 14, Addierer 15 und 16, Konstantengeneratoren 17 bis 24 und Umschaltschaltungen S11 bis S14 auf, wie es in Fig. 3 gezeigt ist.
Fig. 4 ist ein Blockdiagramm, das ein Beispiel des Aufbaus der Burst- Addierschaltung 4 zeigt. Wie es in Fig. 4 gezeigt ist, weist die Burst- Addierschaltung 4 Konstantengeneratoren 41 bis 44 und Umschaltschaltungen S41 bis S44 auf.
Fig. 5 ist ein Blockdiagramm, das ein Beispiel des Aufbaus des Modulators 5 zeigt. Wie es in Fig. 5 gezeigt ist, weist der Modulator 5 Multiplizierer 51 und 52 und einen Addierer 53 auf.
Fig. 6 ist ein Blockdiagramm, das ein Beispiel des Aufbaus des Chrominanz- Hilfsträgergenerators 6 zeigt. Wie es in Fig. 6 gezeigt ist, weist der Chrominanz- Hilfsträgergenerator 6 einen Nurlesespeicher (ROM) 61 mit einer Speicherkapazität von 16 Bits · 625 Worten auf; Addierer 62 und 63; Konstantengeneratoren 65 bis 68; ein Register 64; und Umschaltschaltungen S61 bis S63.
Nun wird ein Betrieb des PAL-Codierers gemäß dem Ausführungsbeispiel beschrieben. Nun wird ein Betrieb des in Fig. 2 gezeigten gesamten PAL-Codierers unter Bezugnahme auf die in den Fig. 7A bis 7M gezeigten Wellenformen beschrieben.
Wie es in den Fig. 7A und 7B gezeigt ist, werden die digitalen Farbdifferenzsignale ERY und EBY aufeinanderfolgend zu den Eingangsanschlüssen T1 und T2 zugeführt. Weiterhin wird ein Zeilenumschaltsignal LS zum Anschluß T3 zugeführt, wie es in Fig. 7C gezeigt ist. Das Zeilenumschaltsignal LS gelangt jeweils zu den H- und L-Pegeln in den ungeraden und geraden Zeilen der ersten und zweiten Felder, und jeweils zu den L- und H-Pegeln in den ungeraden und geraden Zeilen der dritten und vierten Felder.
Der Phasenwandler 1 wandelt die zugeführten digitalen Farbdifferenzsignale ERY und EBY jeweils in phasenkorrigierte digitale U- und V-Achsensignale EU und EV um, wenn das Zeilenumschaltsignal LS auf dem H-Pegel ist, und jeweils in die phasenkorrigierten U- und V-Achsensignale EU und -EV, wenn das Zeilenumschaltsignal LS auf dem L-Pegel ist, wie es in den Fig. 7D und 7E gezeigt ist.
LPF2 und LPF3 geben Signale EU und EV/-EV ein bzw. geben bandbegrenzte Signale LEU und LEV/-LEV aus, wie es in den Fig. 7F und 7 G gezeigt ist.
Die Burst-Addierschaltung 4 addiert zu den Eingangssignalen LEU und LEV/-LEV die Signale BU und BV/-BV, die eine Phase und eine Amplitude des Burstsignals darstellen, um die Signale BEU und BEV/-BEV zu erzeugen, die jeweils in den Fig. 7H und 7I gezeigt sind, wenn das in Fig. 7J gezeigte Burstsignal BV, das vom Eingangsanschluß T5 eingegeben wird, auf dem H-Pegel ist.
Die Betriebsfrequenz fCK des in Fig. 7K gezeigten Taktes CK beim vorliegenden Ausführungsbeispiel wird durch folgende Gleichung (1) dargestellt.
fCK = fH · (1135/n) · 2m-2 ... (1)
wobei fH eine Frequenz eines horizontalen Synchronisationssignals H (eine horizontale Synchronisationsfrequenz) ist und n und m positive ganze Zahlen sind. Beispielsweise wird dann, wenn n = 5 und m = 4, fCK zu 908fH.
Der Chrominanz-Hilfsträgergenerator 6 gibt ein Kosinussignal COS und ein Sinussignal SIN mit der Frequenz des Chrominanz-Hilfsträgersignals im PAL-System aus, wie es in den Fig. 7K und 7J gezeigt ist. Der Modulator 5 wandelt die Eingangssignale BEU, BEV/-BEV und die Signale SIN und COS in ein Signal EC (Fig. 7F) um, das durch die folgende Gleichung dargestellt wird, und gibt das Signal EC zum Ausgangsanschluß 6 aus.
EC = (BEU · SIN + BEV · COS/BEU · SIN - BEV · COS)
Dieses Signal EC ist das Ausgangssignal des PAL-Codierers beim vorliegenden Ausführungsbeispiel.
Nun wird ein detaillierter Betrieb jedes Blocks beschrieben.
Nun wird ein Betrieb des in Fig. 3 gezeigten Phasenwandlers 1 beschrieben.
Die Konstantengeneratoren 17 bis 24 erzeugen konstante Signale α, β, γ, δ, &epsi;, ξ, η und θ. Bei diesem Ausführungsbeispiel gilt α = 0, β = 0, γ = 0,877, δ = -0,877, &epsi; = 0,493, ξ = -0,493, η = 0 und θ = 0. Die Farbdifferenzsignale ERY und EBY werden jeweils zu den Eingangsanschlüssen T11 und T13 eingegeben. Das oben beschriebene Zeilenumschaltsignal LS wird zum Eingangsanschluß T12 eingegeben. Die U- und V-Achsensignale EU und EV/-EV werden von den Ausgangsanschlüssen T14 und T15 ausgegeben.
Der Schalter S11 wählt das konstante Signale α aus, wenn das Zeilenumschaltsignal LS auf dem H-Pegel ist, und wählt das konstante Signale β aus, wenn das Zeilenumschaltsignal auf dem L-Pegel ist, und führt das ausgewählte Signal zum Multiplizierer 11 zu. Der Schalter S12 wählt die konstanten Signale γ und δ aus, wenn das Zeilenumschaltsignal LS jeweils auf den H- und L-Pegeln ist, und führt das ausgewählte Signal zum Multiplizierer 12 zu. Der Schalter S13 wählt die konstanten Signale &epsi; und ξ aus, wenn das Zeilenumschaltsignal jeweils auf den H- und L-Pegeln ist, und führt das ausgewählte Signal zum Multiplizierer 13 zu. Der Schalter 14 wählt die konstanten Signale η und θ aus, wenn das Zeilenumschaltsi gnal LS jeweils auf den H- und L-Pegeln ist, und führt das ausgewählte Signal zum Multiplizierer 14 zu.
Der Multiplizierer 11 multipliziert das durch den Schalter S11 ausgewählte Signal mit dem Farbdifferenzsignal ERY und führt das Ergebnis zum Addierer 15 zu. Der Multiplizierer 12 multipliziert das durch den Schalter S12 ausgewählte Signal mit dem Farbdifferenzsignal ERY und führt das Ergebnis zum Addierer 16 zu. Der Multiplizierer 13 multipliziert das durch den Schalter S13 ausgewählte Signal mit dem Farbdifferenzsignal EBY und führt das Ergebnis zum Addierer 15 zu. Der Multiplizierer 14 multipliziert das durch den Schalter S14 ausgewählte Signal mit dem Farbdifferenzsignal EBY und führt das Ergebnis zum Addierer 16 zu.
Der Addierer 15 addiert die Ausgaben der Multiplizierer 11 und 13, um das U- Achsensignal EU zu erzeugen. Der Addierer 16 addiert die Ausgaben der Multiplizierer 12 und 14, um das V-Achsensignal EV/-EV zu erzeugen.
Die oben beschriebene Operation wird wie folgt zusammengefaßt.
Wenn das Zeilenumschaltsignal LS auf dem H-Pegel ist, gilt folgendes:
EU = α ERY + &epsi; EBY = 0,493EBY
EV = γ ERY + η EBY = 0,877ERY
Wenn das Zeilenumschaltsignal LS auf dem L-Pegel ist, gilt folgendes:
EU = β ERY + ξ EBY = 0,493EBY
-EV = δ ERY + θ EBY = -0,877ERY
Nun wird eine Operation der in Fig. 4 gezeigten Burst-Addierschaltung beschrieben.
Die Konstantengeneratoren 41 bis 44 erzeugen konstante Signale, die Konstanten -A/(21/2), A/(21/2), -A/(21/2) bzw. -A/(21/2) darstellen. Bei diesem Ausführungsbeispiel stellt "A" eine Burstamplitude im PAL-System dar.
Der Schalter S43 wird durch das Zeilenumschaltsignal LS gesteuert, um die Konstante - A/(21/2) in den ungeraden Zeilen der ersten und zweiten Halbbilder und in den geraden Zeilen der dritten und vierten Halbbilder auszuwählen, und um die Konstante - A/(21/2) in den geraden Zeilen der ersten und zweiten Halbbilder und in den ungeraden Zeilen der dritten und vierten Halbbilder auszuwählen.
Der Schalter S44 wird durch das Zeilenumschaltsignal LS gesteuert, um die Konstante A/(21/2) vom Konstantengenerator 43 in den ungeraden Zeilen der ersten und zweiten Halbbilder und in den geraden Zeilen der dritten und vierten Halbbilder auszuwählen, und um die Konstante - A/(21/2) vom Konstantengenerator 44 in den geraden Zeilen der ersten und zweiten Halbbilder und in den ungeraden Zeilen der dritten und vierten Halbbilder auszuwählen.
Der Eingangsanschluß T41 empfängt das U-Achsensignal LEU vom LPF 2. Der Eingangsanschluß T42 empfängt das V-Achsensignal LEV/-LEV vom LPF 3. Der Eingangsanschluß T43 empfängt das Burststeuersignal BF, das die Burstsignal- Einfügungsposition anzeigt.
Die Umschaltschaltung 41 wählt die Ausgabe von der Umschaltschaltung S43 aus, wenn das Burststeuersignal BF auf dem H-Pegel ist, wählt das U-Achsensignal LEU vom Eingangsanschluß T41 aus, wenn das Burststeuersignal BF auf dem L- Pegel ist, und gibt das ausgewählte Signal vom Ausgangsanschluß T45 als das mit dem Burst addierte Signal BEU aus. Die Umschaltschaltung S42 wählt die Ausgabe von der Umschaltschaltung S44 aus, wenn das Burststeuersignal BF auf dem H-Pegel ist, wählt das V-Achsensignal LEV/-LEN vom Eingangsanschluß T42 aus, wenn das Burststeuersignal BF auf dem L-Pegel ist, und gibt das ausgewählte Signal vom Ausgangsanschluß T46 als das mit dem Burst addierte Signal BEV/-BEV aus.
Nun wird eine Operation des Modulators 5 unter Bezugnahme auf Fig. 5 beschrieben.
Das mit dem Burst addierte U-Achsensignal BEU von der Burst-Addierschaltung 4 wird über den Eingangsanschluß T51 zum Multiplizierer 51 zugeführt. Das Sinussignal SIN vom Chrominanz-Hilfsträgergenerator 6 wird über dem Eingangsanschluß T53 zum Multiplizierer 51 eingegeben. Das mit dem Burst addierte V- Achsensignal BEV/-BEV von der Burst-Addierschaltung 4 wird über den Eingangsanschluß T52 zum Multiplizierer 52 eingegeben. Das Kosinussignal COS vom Chrominanz-Hilfsträgergenerator 6 wird über den Eingangsanschluß T54 zum Multiplizierer 52 eingegeben.
Der Multiplizierer 51 multipliziert das mit dem Burst addierte U-Achsensignal BEU mit dem Sinussignal SIN und führt das Multiplikationsergebnis zum Addierer 53 zu. Der Multiplizierer 52 multipliziert das mit dem Burst addierte V-Achsensignal BEV/-BEV mit dem Kosinussignal COS und führt das Multiplikationsergebnis zum Addierer 53 zu.
Der Addierer 53 addiert die Ausgaben der Multiplizierer 51 und 52 und gibt das Additionsergebnis zum Anschluß T55 als das Chrominanzsignal aus.
Die Operation des in Fig. 5 gezeigten Modulators kann durch folgende Gleichung zusammengefaßt werden:
EC = BEU · SIN + (BEV/-BEV) · COS
Nun wird eine Operation des in Fig. 6 gezeigten Chrominanz-Hilfsträgergenerators 6 beschrieben.
Die folgenden Werte, bei denen Ziffern nach den Dezimalstellen weggelassen sind, sind im ROM 61 jeweils in den oberen und unteren 8 Bits bei der i-ten Adressenstelle gespeichert.
256,0 · sin (2,0 · i/256,0) - 0,5 (i = 0, 1, ..., 624)
256,0 · cos (2,0 · i/256,0) - 0,5 (i = 0, 1, ..., 624)
Das Register 64 hält das Eingangssignal in Antwort auf die abfallende Flanke des Taktes CK, der in Fig. 8A gezeigt ist und vom Anschluß T64 zugeführt ist, und gibt den gehaltenen Wert in Antwort auf die führende Flanke des Taktes CK aus.
Die Konstantengeneratoren 65 bis 68 erzeugen 625n, 625n-1, 625(n-2m), 625(n-2m)-1. Die Zahlen n und m erfüllen die Gleichung (1). Wie es beschrieben ist, sind n und m gemäß der vorliegenden Erfindung jeweils "5" und "4". Als Ergebnis sind diese Werte 3125, 3124, -6875 und -6876.
Nun wird eine Operation des in Fig. 2 gezeigten Chrominanz-Hilfsträgergenerators 6 unter Bezugnahme auf die in den Fig. 8A bis 8J gezeigten Wellenformen beschrieben.
Nun soll angenommen werden, daß ein Anfangswert der Ausgabe S0 des in Fig. 8C gezeigten Registers 64 "0" ist. Im Anfangszustand ist das Signal S1 (Fig. 8B), das vom Eingangsanschluß T63 eingegeben wird, auf dem L-Pegel. Das Signal S1 wird basierend auf dem horizontalen Synchronisationssignal H erzeugt und gelangt nur während nur der letzten Taktperiode in jedem horizontalen Abtastintervall auf den H-Pegel. Die Schalter S62 und S63 wählen die Konstanten 3125 und -6875, die jeweils von den Konstantengeneratoren 65 und 67 ausgegeben werden, aus und führen sie zu den Addierern 62 und 63 zu.
Der Addierer 62 addiert die Ausgabe S0 (= 0) des Registers 64 und die Konstante "3125" vom Konstantengenerator 65, um das Signal S2 = 3125 zu erzeugen, wie es in Fig. 8D gezeigt ist. Der Addierer 63 addiert die Ausgabe S0 (= 0) des Registers 64 und die Konstante "-6875" vom Konstantengenerator 67, um das Ergebnis S3 = -6875 zu erzeugen, wie es in Fig. 8E gezeigt ist. Das Vorzeichenbit S4 der Ausgabe des Addierers 63 gelangt auf den H-Pegel, wie es in Fig. 8F gezeigt ist. Demgemäß wählt die Umschaltschaltung S64, wie es in Fig. 8E gezeigt ist, das Signal S2 aus und führt es als das Signal S5 zum Register 64 zu. Das Register 64 empfängt das Signal S5 (= 3125) synchron zur abfallenden Flanke des Taktes CK und gibt dasselbe synchron zur führenden Flanke des Taktes CK aus, der in Fig. 8A gezeigt ist.
Der Adresseneingangsanschluß des ROM 61 empfängt die Adressensignale S6 der oberen 10 Bits des Signals S5. Wenn das Signal S5 = 0, dann gilt für das Signal S6 = 0.
Die oberen 8 Bits in der Adresse 0 des ROM 61 halten Daten "0" (einen integralen Teil von 256,0 · sin (2,0 · 0/256,0) - 0,5). Auf ähnliche Weise halten die unteren 8 Bits Daten "255" (einen integralen Teil von 256.0 · cos (2,0 · 0/256,0) - 0,5). Aus diesem Grund gibt der ROM 61, wie es in den Fig. 81 und 8J gezeigt ist, "0" und "255" als die Signale S7 (SIN) und S8 jeweils von den Ausgangsanschlüssen T61 und T62 aus.
Im nächsten Zyklus des Taktes CK, der in Fig. 8A gezeigt ist, wird die Ausgabe S0 des Registers 64 "3125" sein. Wie es in Fig. 8B gezeigt ist, sind, da das Signal S1 auf dem L-Pegel ist, die Werte der addierten Ausgaben S2 und S3 "6250" und "-3750", wie es jeweils in den Fig. 8C und 8D gezeigt ist. Das Vorzeichenbit S4 des Ausgangssignals des Addierers 63 gelangt auf den H-Pegel, wie es in Fig. 8F gezeigt ist. Als Ergebnis gibt die Umschaltschaltung S61 die addierte Ausgabe S2 (= 6250) zum Register 64 als S5 aus, wie es in Fig. 8G gezeigt ist. Wie es in Fig. 8H gezeigt ist, wird das Signal S6 "195" (ein ganzzahliger Teil von 3125/16). Wie es in den Fig. 8I und 8J gezeigt ist, gibt der ROM 61 in Antwort auf das Adressensignal S6 "236" und "-97" als die Signale S7 (SIN) und S8 von den jeweiligen Ausgangsanschlüssen T61 und T62 aus.
Ähnliche Operationen werden wiederholt, und somit werden die addierten Ausgaben S2 und S3 jeweils "12500" und "2500" sein, wenn die Ausgabe S0 des Registers 64 "9375" und das Signal S1 auf dem L-Pegel ist. Gleichzeitig ist das Vorzeichenbit S4 des Addierers 63 auf dem L-Pegel, und somit führt die Umschaltschaltung S61 die addierte Ausgabe S3 (= 2500) zum Register 64 als S5 zu. Das Signal S6 wird "585 (ein geradzahliger Teil von 9375/16)". Der ROM 61 gibt in Antwort auf das Adressensignal S6 "-100" und "235" jeweils von den Ausgangsanschlüssen T61 und T62 als die Signale S7 (SIN) und S8 aus.
Wenn die Ausgabe S0 des Registers 64 "1875" ist und das Signal S1 auf dem H- Pegel ist, werden die Signale "3124" und "-6876", die von den Konstantengeneratoren 66 und 68 ausgegeben werden, jeweils zu den Addierern 62 und 63 zugeführt und addierte Ausgaben S2 = 4999 und S3 = -5001 werden erhalten. Das Vorzeichen S4 des Addierers 63 gelangt auf den H-Pegel, und somit führt die Umschaltschaltung S61 die addierte Ausgabe S2 als S5 zu. Das Adressensignal S6 wird "390 (ein ganzzahliger Teil von 6250/16)". Der ROM 61 gibt "177" und "184" jeweils von den Ausgangsanschlüssen T61 und T62 als die Signale S7 (SIN) und S8 aus.
Die vorliegende Erfindung ist nicht auf das obige Ausführungsbeispiel beschränkt und verschiedene Modifikationen stehen zur Verfügung. Beispielsweise ist beim obigen Ausführungsbeispiel die Betriebstaktfrequenz fCK 908 mal die horizontale Synchronisationsfrequenz fH. Jedoch kann die Betriebstaktfrequenz fCK irgendein Wert sein, solange er die Gleichung (1) erfüllt. Beispielsweise wird die Betriebstakt frequenz fCK dann, wenn n und m jeweils auf die Werte "1" und "2" eingestellt werden, 1135 mal die horizontale Synchronisationsfrequenz fH.
Wie es oben beschrieben worden ist, wird gemäß dem PAL-Codierer der vorliegenden Erfindung das Chrominanz-Hilfsträgersignal durch die digitale Schaltung erzeugt und durch die digitale Signalverarbeitung codiert. Demgemäß kann die Phasenverzerrung unterdrückt werden, und ein stabiles Chrominanzsignal kann erzeugt werden.

Claims

1. PAL-Codierer, der eine digitale Signalverarbeitung verwendet, und der dadurch gekennzeichnet ist, daß er folgendes aufweist:

einen Phasenumwandlungseinrichtung (1) mit einer Matrix zum Empfangen eines ersten und eines zweiten digitalen Farbdifferenzsignals (ERY, EBY) und zum Durchführen einer linearen Kombination der digitalen Farbdifferenzsignal (ERY, EBY), um das erste und das zweite digitale Farbdifferenzsignal (ERY, EBY) in ein digitales U-Achsensignal (EU) und ein digitales V- Achsensignal (EV/-EV) von U-Achsen- und V-Achsenkomponenten auf eine derartige Weise umzuwandeln, daß die Phase des digitalen V-Achsensignals (EV/-EV) bei jeder zweiten Zeile gemäß einem Zeilenumschaltsignal (SL) um 180º bezüglich der Phase geändert wird;

eine Burstsignal-Addiereinrichtung (2, 3, 4), die mit der Phasenumwandlungseinrichtung (1) gekoppelt ist, zum Addieren eines vorbestimmten Burstsignals zu den digitalen U-Achsen- und V-Achsensignalen, um jeweils mit dem Burst addierte U-Achsen- und V-Achsensignale (BEU, BEV/-BEV) zu erzeugen;

einen Chrominanz-Hilfsträgergenerator (6) zum Ausgeben digitaler Sinus- und Kosinussignale mit einer vorbestimmten Frequenz eines Chrominanz- Hilfsträgersignals; und

eine Modulationseinrichtung (5), die mit der Burstsignal-Addiereinrichtung (4) und der Chrominanz-Hilfsträgererzeugungseinrichtung (6) gekoppelt ist, zum Multiplizieren des mit dem Burst addierten U-Achsensignals (BEU) mit dem Sinussignal (SIN) und des mit dem Burst addierten V-Achsensignals (BEV/-BEV) mit dem Kosinussignal (COS) und zum Addieren der Multiplikationsergebnisse, um ein digitales Chrominanzsignal (EC) zu erzeugen.

2. PAL-Codierer nach Anspruch 2, dadurch gekennzeichnet, daß die Phasenumwandlungseinrichtung (1) folgendes aufweist:

einen ersten Konstantengenerator (17-24) zum Erzeugen vorbestimmter erster bis achter Konstanten;

eine erste Umschaltschaltung (S11), die mit dem ersten Konstantengenerator gekoppelt ist, zum Auswählen einer der ersten und zweiten Konstanten in Antwort auf ein Zeilenumschaltsignal (SL) synchron zu einer horizontalen Abtastzeile;

eine zweite Umschaltschaltung (S12), die mit dem ersten Konstantengenerator gekoppelt ist, zum Auswählen einer der dritten und vierten Konstanten in Antwort auf das Zeilenumschaltsignal (SL);

eine dritte Umschaltschaltung (S13), die mit dem ersten Konstantengenerator gekoppelt ist, zum Auswählen einer der fünften und sechsten Konstanten in Antwort auf das Zeilenumschaltsignal (SL);

eine vierte Umschaltschaltung (S14), die mit dem ersten Konstantengenerator gekoppelt ist, zum Auswählen einer der siebten und achten Konstanten in Antwort auf das Zeilenumschaltsignal (SL);

einen ersten Multiplizierer (11) zum Multiplizieren des ersten Chrominanzsignals (ERY) mit der Ausgabe der ersten Umschaltschaltung (S11);

einen zweiten Multiplizierer (12) zum Multiplizieren des ersten Chrominanzsignals (ERY) mit der Ausgabe der zweiten Umschaltschaltung (S12);

einen dritten Multiplizierer (13) zum Multiplizieren des zweiten Chrominanzsignals (EBY) mit der Ausgabe der dritten Umschaltschaltung (S13);

einen vierten Multiplizierer (S14) zum Multiplizieren des zweiten Chrominanzsignals (EBY) mit der Ausgabe der vierten Umschaltschaltung (S14);

einen ersten Addierer (15) zum Addieren der Ausgaben des ersten und des dritten Multiplizierers und zum Ausgeben des Additionsergebnisses als das digitale U-Achsensignal (EV); und

einen zweiten Addierer (16) zum Addieren der Ausgaben des zweiten und des vierten Multiplizierers und zum Ausgeben des Additionsergebnisses als das digitale V-Achsensignal (EV/-EV).

3. PAL-Codierer nach Anspruch 2, dadurch gekennzeichnet, daß die ersten bis achten Konstanten jeweils "0", "0", "0,877", "-0,877", "0,493", "0,493", "0" und "0" sind;

die erste Umschaltschaltung (S11) in Antwort auf das Zeilenumschaltsignal (SL) die erste Konstante in den ungeraden Zeilen der ersten und zweiten Halbbilder und in den geraden Zeilen der dritten und vierten Halbbilder auswählt, und die zweite Konstante in den geraden Zeilen der ersten und zweiten Halbbilder und in den ungeraden Zeilen der dritten und vierten Halbbilder auswählt;

die zweite Umschaltschaltung (S12) in Antwort auf das Zeilenumschaltsignal (SL) die dritte Konstante in den ungeraden Zeilen der ersten und zweiten Halbbilder und in den geraden Zeilen der dritten und vierten Halbbilder und die vierte Konstante in den geraden Zeilen der ersten und zweiten Halbbilder und in den ungeraden Zeilen der dritten und vierten Halbbilder auswählt;

die dritte Umschaltschaltung (S13) in Antwort auf das Zeilenumschaltsignal (SL) die fünfte Konstante in den ungeraden Zeilen der ersten und zweiten Halbbilder und in den geraden Zeilen der dritten und vierten Halbbilder und die sechste Konstante in den geraden Zeilen der ersten und zweiten Halbbilder und in den ungeraden Zeilen der dritten und vierten Halbbilder auswählt; und

die vierte Umschaltschaltung (S14) in Antwort auf das Zeilenumschaltsignal (SL) die siebte Konstante in den ungeraden Zeilen der ersten und zweiten Halbbilder und in den geraden Zeilen der dritten und vierten Halbbilder und die achte Konstante in den geraden Zeilen der ersten und zweiten Halbbilder und in den ungeraden Zeilen der dritten und vierten Halbbilder auswählt.

4. PAL-Codierer nach Anspruch 1, dadurch gekennzeichnet, daß die Burstsignal-Addiereinrichtung folgendes aufweist:

einen zweiten Konstantengenerator (41-44) zum Erzeugen neunter bis zwölfter Konstanten;

eine fünfte Umschaltschaltung (S43), die mit dem zweiten Konstantengenerator gekoppelt ist, zum Auswählen einer der neunten und zehnten Konstanten in Antwort auf das Zeilenumschaltsignal (SL);

eine sechste Umschaltschaltung (S44), die mit dem zweiten Konstantengenerator gekoppelt ist, zum Auswählen einer der elften und zwölften Konstanten in Antwort auf das Zeilenumschaltsignal (SL);

eine siebte Umschaltschaltung (S41) zum Auswählen entweder des U- Achsensignals (LEU) oder der Ausgabe der fünften Umschaltschaltung (S43), um das mit dem Burst addierte U-Achsensignal (BEU) in Antwort auf das vorbestimmte Burststeuersignal (BF) zu erzeugen; und

eine achte Umschaltschaltung (S42) zum Auswählen entweder des V- Achsensignals (LEV/-LEV) oder der Ausgabe der sechsten Umschaltschaltung (S44), um das mit dem Burst addierte V-Achsensignal (BEV/-BEV) in Antwort auf das Burststeuersignal (BF) zu erzeugen.

5. PAL-Codierer nach Anspruch 4, dadurch gekennzeichnet, daß die neunten bis zwölften Konstanten jeweils "-A//(21/2)", "-A/(21/2)", "A/(21/2)" und "-A/(21/2)" sind;

die fünfte Umschaltschaltung (S43) in Antwort auf das Zeilenumschaltsignal (SL) die neunte Konstante in den ungeraden Zeilen der ersten und zweiten Halbbilder und in den geraden Zeilen der dritten und vierten Halbbilder und die zehnte Konstante in den geraden Zeilen der ersten und zweiten Halbbilder und in den ungeraden Zeilen der dritten und vierten Halbbilder auswählt;

die sechste Umschaltschaltung (S44) in Antwort auf das Zeilenumschaltsignal (SL) die elfte Konstante in den ungeraden Zeilen der ersten und zweiten Halbbilder und in den geraden Zeilen der dritten und vierten Halbbilder und die zwölfte Konstante in den geraden Zeilen der ersten und zweiten Halbbilder und in den ungeraden Zeilen der dritten und vierten Halbbilder auswählt;

die siebte Umschaltschaltung (S41) die Ausgabe der fünften Umschaltschaltung (S43) auswählt, wenn das Burststeuersignal (BF) die Burstsignal- Einfügungsposition anzeigt; und

die achte Umschaltschaltung (S42) die Ausgabe der sechsten Umschaltschaltung (S44) auswählt, wenn das Burststeuersignal (BF) die Burstsignal- Einfügungsposition anzeigt.

6. PAL-Codierer nach Anspruch 1, dadurch gekennzeichnet, daß die Burstsignal-Addiereinrichtung folgendes aufweist:

ein Tiefpaßfilter, das mit der Phasenumwandlungseinrichtung (1) gekoppelt ist, zum Entfernen von Hochfrequenzkomponenten der digitalen U- Achsen- und V-Achsensignale; und

eine Einrichtung (2, 3, 4), die mit dem Tiefpaßfilter gekoppelt ist, zum Addieren des Burstsignals zu den durch das Tiefpaßfilter durchgelassenen digitalen U-Achsen- und V-Achsensignalen.

7. PAL-Codierer nach Anspruch 1, dadurch gekennzeichnet, daß die Chrominanz-Hilfsträgererzeugungseinrichtung folgendes aufweist:

einen Speicher (61) zum Speichern von Werten der Sinus- und Kosinussignale entsprechend den Adressen an jeder Adressenstelle;

einen dritten Konstantengenerator (65-68) zum Erzeugen vorbestimmter dreizehnter bis sechzehnter Konstanten;

eine neunte Umschaltschaltung (S62) zum Auswählen einer der dreizehnten und vierzehnten Konstanten in Antwort auf das Umschaltsteuersignal (S1);

eine zehnte Umschaltschaltung (S63) zum Auswählen einer der fünfzehnten und sechzehnten Konstanten in Antwort auf das Umschaltsteuersignal (S1);

einen dritten Addierer (62) zum Empfangen, von welchem ein Eingang die Ausgabe der neunten Umschaltschaltung empfängt;

einen vierten Addierer (63), von welchem ein Eingang die Ausgabe der zehnten Umschaltschaltung empfängt;

eine elfte Umschaltschaltung (S64), die durch die Ausgabe des zweiten Addierers gesteuert wird, zum Auswählen einer der Ausgaben des dritten und des vierten Addierers; und

einen Temporärspeicher (64) zum Empfangen der Ausgabe der elften Umschaltschaltung und zum Ausgeben der empfangenen Ausgabe als die Adresse für den Nurlesespeicher sowie zum Zuführen zu den anderen Eingangsanschlüssen des dritten und des vierten Addierers.

8. PAL-Codierer nach Anspruch 7, dadurch gekennzeichnet, daß eine Frequenz des Taktsignals ein ganzzahliger Teil von (1135/n) · 2m-2 (m und n sind positive ganze Zahlen) mal eine horizontale Synchronisationssignalfrequenz ist.

9. PAL-Codierer nach Anspruch 8, dadurch gekennzeichnet, daß die dreizehnten bis sechzehnten Konstanten, die durch die Chrominanz- Hilfsträgererzeugungseinrichtung erzeugt werden, jeweils "625n", "625n-1", "625(n-2m)" und "625(n-2m)-1" sind.

10. PAL-Codierer nach Anspruch 1, dadurch gekennzeichnet, daß die Modulationseinrichtung folgendes aufweist:

einen fünften Multiplizierer (51) zum Multiplizieren des mit dem Burst addierten U-Achsensignals (BEU) mit dem Sinussignal (SIN);

einen sechsten Multiplizierer (52) zum Multiplizieren des mit dem Burst addierten V-Achsensignals (BEV/-BEV) mit dem Kosinussignal (COS); und

einen fünften Addierer (53) zum Addieren der Ausgaben des fünften und des sechsten Multiplizierers, um das digitale Chrominanzsignal (EC) zu erzeugen.

11. Codierverfahren in einem PAL-System, dadurch gekennzeichnet, daß es folgendes aufweist:

einen Phasenumwandlungsschritt (1) zum Empfangen digitaler erster und zweiter Farbdifferenzsignale (ERY, EBY) durch eine Matrix und zum Durchführen einer linearen Kombination der digitalen Farbdifferenzsignale (ERY, EBY), um die ersten und zweiten Farbdifferenzsignale jeweils in digitale U- Achsen- und V-Achsensignale (EU, EV/-EV) auf eine derartige Weise umzuwandeln, daß die Phase des digitalen V-Achsensignals (EV/-EV) bei jeder zweiten Zeile gemäß einem Zeilenumschaltsignal (SL) bezüglich der Phase um 180º gewechselt wird;

einen Burstsignal-Addierschritt (2, 3, 4) zum Addieren eines Burstsignals zu den digitalen U-Achsen- und V-Achsensignalen, um jeweils die digitalen mit dem Burst addierten U-Achsen- und V-Achsensignale (BEU, BEV/-BEV) zu erzeugen;

einen Chrominanz-Hilfsträgererzeugungsschritt (6) zum Ausgeben digitaler Sinus- und Kosinussignale mit einer vorbestimmten Chrominanz- Hilfsträgerfrequenz; und

einen Modulationsschritt zum Multiplizieren des mit dem Burst addierten U-Achsensignals (BEU) mit dem Sinussignal (SIN) und des mit dem Burst addierten V-Achsensignals (BEV/-BEV) mit dem Kosinussignal (COS) und zum Addieren der Multiplikationsergebnisse, um ein digitales Chrominanzsignal (EC) zu erzeugen.