DE3841388A1

DE3841388A1 - Digitale fm-demodulatorvorrichtung

Info

Publication number: DE3841388A1
Application number: DE3841388A
Authority: DE
Inventors: Yoshihisa Sakazaki
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-12-08
Filing date: 1988-12-08
Publication date: 1989-06-29
Also published as: KR890011192A; DE3841388C2; KR920007452B1; US4875017A; JPH01151307A

Description

Die Erfindung betrifft eine digitale Frequenzmodulations- oder FM-Demodulatorvorrichtung, insbesondere für einen Videokassettenrecorder oder sog. Videorecorder.

Eine herkömmliche digitale FM-Demodulatorvorrichtung, z. B. bei einem sog. Videorecorder, besitzt den Schaltungsaufbau gemäß Fig. 1. Dabei wird ein Eingangsvideosignal einem Aufzeichnungssignalprozessor 12 aus einem FM-Modulator und dgl. eingespeist. Ein Ausgangssignal vom Prozessor 12 wird als digitales FM-Signal an eine Eingangsklemme 16 einer digitalen FM-Demodulatorvorrichtung oder -stufe 14 angelegt. Das digitale FM-Signal, z. B. ein Signal A sin R, wird einem Phasenschieberkreis 18 zugespeist, um in ein digitales FM-Signal A sin R und ein Signal A cos R, das gegenüber dem Signal A sin R um 90° phasenverschoben ist, geteilt zu werden. Sodann werden die Signale A sin R und A cos R Absolutwertkreisen 20 bzw. 22 eingespeist, um in Absolutwertsignale |A sin R| bzw. |A cos R| umgewandelt bzw. umgesetzt zu werden. Eine Teilerstufe 24 führt dann an den Absolutwertsignalen die folgende Division durch:

Das durch die Teilerstufe 24 erhaltene Divisionsergebnis | tan R| ist die Adreßdateneinheit eines Festwertspeichers bzw. ROMs 26, der eine tan^-1-Umwandlungstabelle speichert.

Aus diesem Grund gibt der ROM 26 Phasendaten R aus, die innerhalb eines Bereichs von 0 bis π/2 liegen. Die Daten R werden einem Phasendehnkreis 28 zugeführt, um in innerhalb des Bereichs von -π bis π liegende Phasendaten R′ umgewandelt zu werden, und zwar auf der Grundlage der beiden, vom Kreis 18 ausgegebenen digitalen FM-Signale A sin R und A cos R.

Anschließend werden (wird) die Daten(einheit) R′ einer Differenzierschaltung 30 aus einem Verzögerungs- oder Laufzeitkreis 30 a zum Verzögern einer Periode (cycle) eines Schalttakts des eingehenden digitalen FM-Signals A sin R und einer Subtrahierstufe 30 b zugeführt, wobei die folgende Berechnung ausgeführt wird:

R₂′-R₁′ = tan^-1 x₂-tan^-1 x₁

Als Ergebnis werden an einer Ausgangsgklemme 32 Signaldaten (dR′/dt) ausgegeben, die durch Differenzieren der Daten R′ nach der Zeit t erhalten wurden.

Wenn bei der herkömmlichen FM-Demodulatorvorrichtung mit der beschriebenen Schaltungsanordnung jedoch das Signal A sin R durch ein 8-Bit-Komplement von 2 repräsentiert ist, erfordert eine Adresse (Adressierung) des ROMs 26 21 Bits, um die Präzision an der Ausgangsseite des ROMs 26 entsprechend 11 Bits zu setzen. Aus diesem Grund muß die Kapazität des ROM 26

2²¹ × 11 = 23 Mbit (megabits)

betragen. Dies bedeutet, daß der Maßstab oder die Größe (scale) des ROMs 26 unter Komplizierung und Vergrößerung seines Aufbaus vergrößert ist. Die Vergrößerung des ROMs 26 bedingt auch eine Kostenerhöhung dafür, was einen wirtschaftlichen Nachteil bedeutet.

Aufgabe der Erfindung ist damit die Schaffung einer digitalen FM-Demodulatorvorrichtung, die insofern wirtschaftlich vorteilhaft ist, als die Kapazität eines Speichers für die Durchführung der tan^-1-Umwandlung unter Verringerung der Kosten für diesen Speicher verkleinert ist.

Diese Aufgabe wird durch die im Patentanspruch 1 gekennzeichneten Merkmale gelöst.

Gegenstand der Erfindung ist eine digitale FM-Demodulatorvorrichtung, umfassend eine Einheit zum Erzeugen zweier digitaler FM-Signale mit einer Phasendifferenz von 90° auf der Grundlage eines digitalen Eingangs-FM-Signals, eine Verzögerungseinheit zum Verzögern der beiden, durch die Erzeugungseinheit erzeugten digitalen FM-Signale um eine vorbestimmte Zeitperiode oder -spanne, eine Recheneinheit zum Berechnen von Daten derart, daß ein Resultat der Zusammensetzung (synthesis) der Ausgangssignale von der Erzeugungseinheit und von der Verzögerungseinheit zu einer Größe wird, die durch Differenzieren einer Phasenkomponente des digitalen Eingangs-FM-Signals nach der Zeit erhalten wird oder wurde, und eine Umwandlungs- oder Wandlereinheit zur Durchführung einer tan^-1-Umwandlung nach Maßgabe der Ausgangsdaten von der Recheneinheit zwecks Gewinnung bzw. Ableitung (obtain) der Phasenkomponente des digitalen Eingangs-FM-Signals.

Im folgenden sind bevorzugte Ausführungsformen der Erfindung im Vergleich zum Stand der Technik anhand der Zeichnung näher erläutert. Es zeigt

Fig. 1 ein Blockschaltbild einer herkömmlichen digitalen FM-Demodulatorschaltung,

Fig. 2 ein Blockschaltbild der Anordnung oder des Aufbaus einer digitalen FM-Demodulatorvorrichtung gemäß der Erfindung.

Fig. 3 ein Schaltbild einer Operationsschaltung nach Fig. 2,

Fig. 4 eine graphische Darstellung von Eingangs/Ausgangscharakteristika bzw. -kennlinien (bei) der tan^-1-Umwandlung zur schematischen Veranschaulichung der Speicherinhalte eines Festwertspeichers oder ROMs nach Fig. 2 und

Fig. 5 ein Schaltbild einer anderen Ausgestaltung der Operationsschaltung nach Fig. 2

Fig. 1 ist eingangs bereits erläutert worden.

Fig. 2 veranschaulicht den Schaltungsaufbau einer digitalen FM-Demodulatorvorrichtung zur Verwendung in einem Video(kassetten)recorder (VTR), wobei ein Eingangsvideosignal durch einen Aufzeichnungssignal-Prozessor 12 aus einem FM-Modulator und dgl. in ein vorbestimmtes Signal umgewandelt wird. Das umgewandelte Signal, z. B. ein digitales FM-Signal A sin R, wird an eine Eingangsklemme 16 der digitalen FM-Demodulatorvorrichtung 34 angelegt und einem Phasenschieberkreis 18 zugespeist, welcher das Signal A sin R in ein digitales FM-Signal A sin R₂ und ein diesem gegenüber um 90° phasenverschobenes digitales FM-Signal A cos R₂ teilt oder dividiert und welcher diese Signale ausgibt. Die beiden Signale A sin R₂ und A cos R₂ werden Registern 38 bzw. 36 und sodann einer Operationsschaltung 40 zugeführt. Die Register 36 und 38 werden mit einem Takt derselben Frequenz wie eine Schaltfrequenz des Signals A sin R angesteuert, und sie können die Eingangssignale A cos R₂ und A sin R₂ um eine Periode (cycle) des Takts verzögern. Auf diese Weise erzeugen und liefern die Register 36 und 38 digitale Ausgangs-FM-Signale A′ cos R₁ und A′ sin R₁ zur Operationsschaltung 40.

Auf der Grundlage von vier Eingangssignalen A sin R₂, A cos R₂, A′ sin R₁ und A′ cos R₁ berechnet die Operationsschaltung 40 Daten, aufgrund derer ein Resultat oder Ergebnis der tan^-1- Umwandlung zu einer Größe (dR/dt) wird, die durch Differenzieren der Phasenkomponente R des an der Klemme 16 eingespeisten Signals A sin R nach der Zeit t erhalten wird.

Die durch die Operationsschaltung 40 berechneten Ausgangsdaten werden dem eine tan^-1-Umwandlungstabelle speichernden ROM 42 zugeführt, um als dessen Adreßdaten verwendet zu werden. Mittels dieser Adreßdaten werden durch Differenzieren der Phasenkomponente des Signals A sin R nach der Zeit erhaltene Signaldaten (dR/dt) an der Ausgangsklemme 32 ausgegeben.

Die Operationsschaltung 40 besitzt den Aufbau gemäß Fig. 3. Dabei werden die Signale A sin R₂ und A cos R₂ vom Phasenschieberkreis 18 einer Teilerstufe 40 a und die durch die Register 38 und 36 verzögerten Signale A′ sin R₁ bzw. A′ cos R₁ einer Teilerstufe 40 b zugeführt. Die Rechenergebnisse der Teilerstufen 40 a und 40 b werden zu einer Subtrahierstufe 40 c bzw. einer Multiplizierstufe 40 d übertragen. Zu einem Ausgangssignal von der Multiplizierstufe 40 d wird durch eine Addierstufe 40 e "1" hinzuaddiert, und das Ergebnis wird dann zu einer Teilerstufe 40 f geliefert. Diese "1" entspricht der "1" im Nenner im rechten Term oder Glied der noch anzugebenden Gleichung (2). Ein Ausgangssignal von der Subtrahierstufe 40 c wird der Teilerstufe 40 f zugespeist, worauf eine Division zwischen den Ausgangssignalen von der Subtrahierstufe 40 c und der Adressierstufe 40 e stattfindet. Als Ergebnis wird von der Teilerstufe 40 f Δ R = R₂-R₁ zum ROM 42 ausgegeben.

Wie erwähnt, bestimmen sich die Signaldaten (dR/dt), die letzlich an der Klemme 32 der FM-Demodulatorvorrichtung 34 erhalten werden, nach folgender Gleichung:

R₂-R₁ = tan^-1 x₂-tan^-1 x₁ (1)

Zum Gewinnen oder Ableiten von R₂-R₁ (= Δ R) wird die rechte Seite von Gleichung (1) wie folgt umgeschrieben:

tan^-1 x₂-tan^-1 x₁ = tan^-1{(x₂-x₁)/(1+x₁x₂)} (2)

Dabei stellen die Inhalte in den geschweiften Klammern ({}) von Gleichung (2) das Eingangssignal des ROMs 42, d. h. die Ausgangs- oder Ausgabedaten von der Operationsschaltung 40 dar. x₁ und x₂ bestimmen sich wie folgt:

x₁ = A′ cos R₁/A′ sin R₁ (3)

x₂= A cos R₂/A sin R₂ (4)

Gemäß Fig. 3 werden daher die Gleichungen (3) und (4) in Gleichung (2) substituiert, so daß die nachstehende Gleichung erhalten wird:

tan^-1{(x₂-x₁)/(1+x₁x₂)} = tan^-1{(cos R₂ sin R₁-cos R₁sin R₂)/ (sin R₁ sin R₂-cos R₁cos R₂)} (5)

In diesem Fall repräsentieren die Inhalte in den geschweiften Klammern von Gleichung (5) die Eingangsdaten des ROMs 42, d. h. die Ausgangsdaten von der Operationsschaltung 40.

Auf der Grundlage der vier Eingangssignale A sin R₂, A cos R₂, A′ sin R₁ und A′ cos R₁ berechnet die Operationsschaltung 40 die rechte Seite von Gleichung (5) mittels der betreffenden Rechenkomponenten gemäß Fig. 3. Als Ergebnis werden die Ausgangsdaten von der Operationsschaltung 40 zum ROM 42 geliefert, so daß dieser Daten erzeugt oder liefert, aufgrund derer das Ergebnis der tan^-1-Umwandlung zu der Größe (dR/dt) wird, die durch Differenzieren der Phasenkomponente R des Signals A sin R nach der Zeit t erhalten wird oder wurde.

Unter Heranziehung der Ausgangsdaten von der Recheneinheit (Operationsschaltung) 40 als Adreßdaten des die tan^-1- Umwandlungstabelle speichernden ROMs 42 können die durch Differenzieren der Phasenkomponente des an der Klemme 16 eingespeisten Signals A sin R erhaltenen Signaldaten (dR/dt) an der (Ausgangs-)Klemme 32 ausgegeben werden.

Fig. 4 veranschaulicht den (die) Inhalt(e) der im ROM 42 gespeicherten tan^-1-Umwandlungstabelle in Entsprechung zu einer inversen Tangenskurve. In Fig. 4 sind auf der Ordinate der Adreßdaten an der Eingangsseite des ROMs 42 und auf der Abszisse die Adreßdaten an seiner Ausgangsseite aufgetragen. In der Praxis sind dabei numerische Größen abgespeichert.

Wenn bei der beschriebenen Ausführungsform z. B. eine Frequenzkomponente des an die Klemme 16 angelegten Signals A sin R weniger als 1/8 der Schaltfrequenz beträgt, liegen die letztlich vom ROM 42, d. h. an der Klemme 32, erhaltenen Signaldaten (dR/dt) in folgendem Bereich:

0≦dR/dt<π/4

Aus diesem Grund braucht die im ROM 42 abzuspeichernde tan^-1-Umwandlungstabelle nur dem Bereich von 0 bis π/4 der Phase R des Eingangssignals A sin R zu entsprechen. Die Kapazität des ROMs 42 kann demzufolge im Vergleich zu herkömmlichen ROMs wesentlich verkleinert sein. Daraus ergibt sich in wirtschaftlich vorteilhafter Weise eine entsprechende Kostensenkung für den ROM.

Um beispielsweise eine Ausgangspräzision oder -genauigkeit von 10 Bits des ROM 42 zu erzielen, braucht die Adresse (Eingangsseite) des ROMs 42 nur 11 Bits aufzuweisen. Demgemäß läßt sich die Kapazität des ROMs 42 berechnen zu

2¹¹ × 10 = 2 Mbit.

Dies bedeutet, daß die Kapazität des ROMs 42 auf etwa 1/10 derjenigen herkömmlicher ROMs verringert sein kann.

Fig. 5 veranschaulicht eine Abwandlung (40′) der Operationsschaltung 40 gemäß Fig. 2. Dabei umfaßt die Schaltung 40′ Multiplizierstufen 40 g, 40 h, 40 i und 40 j, Subtrahierstufen 40 k und 40 l sowie eine Teilerstufe 40 m. Das vom Phasenschieberkreis 18 ausgegebene Signal A sin R₂ wird zu den Multiplizierstufen 40 h und 40 i übertragen. Das ebenfalls vom Phasenschieberkreis 18 ausgebene Signal A cosR₂ wird den Multiplizierstufen 40 g und 40 j eingespeist. Das durch das Register 38 verzögerte Signal A′ sinR₁ wird den Multiplizierstufen 40 g und 40 h eingegeben. Das durch das Register 36 verzögerte Signal A′ cosR₁ wird den Multiplizierstufen 40 i und 40 j eingespeist. Die von den Multiplizierstufen 40 g und 40 i erhaltenen Produkte werden der Subtrahierstufe 40 k zugeführt, während die Produkte von den Multiplizierstufen 40 h und 40 j der Subtrahierstufe 40 l eingespeist werden. Die durch die Subtrahierstufen 40 k und 40 l gebildeten Differenzen werden zur Teilerstufe 40 m ausgegeben, welche die von der Subtrahierstufe 40 k ausgegebene oder gelieferte Differenz durch die von der Subtrahierstufe 40 l gelieferte Differenz dividiert und damit Δ R (= R₂-R₁) liefert. Die so erhaltene Größe Δ R wird von der Teilerstufe 40 m zum ROM 42 ausgegeben.

Claims

1. Digitale FM-Demodulatorvorrichtung, umfassend
eine Erzeugungseinheit zum Erzeugen zweier digitaler FM-Signale mit einer Phasendifferenz von 90° auf der Grundlage eines eingespeisten digitalen FM-Signals,
eine Recheneinheit zum Zusammensetzen von Ausgangssignalen von der Erzeugungseinheit zwecks Durchführung einer Berechnung und
eine Umwandlungseinheit zur Durchführung einer tan^-1- Umwandlung nach Maßgabe von Ausgangsdaten von der Recheneinheit zwecks Gewinnung bzw. Ableitung einer Phasenkomponente des eingespeisten digitalen FM-Signals,
dadurch gekennzeichnet, daß Verzögerungseinheiten (36, 38) zum Verzögern der beiden, durch die Erzeugungseinheit (18) gelieferten digitalen FM-Signale um eine vorbestimmte Zeitperiode vorgesehen sind und daß die Recheneinheit (40) die Ausgangssignale von der Erzeugungseinheit (18) und den Verzögerungseinheiten (36, 38) zusammensetzt und Daten derart berechnet, daß ein Ergebnis des Zusammensetzens zu einer Größe wird, die durch Differenzieren der Phasenkomponente des eingespeisten digitalen FM-Signals nach der Zeit erhalten wird oder wurde.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Recheneinheit (40) eine Berechnung derart durchführt, daß ein Ergebnis der durch die Umwandlungseinheit (42) auf der Grundlage der Ausgangsdaten von der Recheneinheit durchgeführten tan^-1-Umwandlung zu der Größe wird, die durch Differenzieren der Phasenkomponente des eingespeisten digitalen FM-Signals nach der Zeit erhalten wird oder wurde.

3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Verzögerungseinheiten (36, 38) die beiden, durch die Erzeugungseinheit (18) erzeugten digitalen FM-Signale um eine Zeitperiode entsprechend einem vorbestimmten Schaltintervall (sampling interval) verzögern.

4. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Verzögerungseinheiten (36, 38) Register sind.