DE4240597A1 - Verfahren zur digitalen Frequenzsynthese und Anordnung zum Durchführen des Verfahrens - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur digitalen Fre­ quenzsynthese gemäß Oberbegriff des Patentanspruchs 1 so­ wie eine Anordnung zum Durchführen des Verfahrens gemäß Oberbegriff des Patentanspruchs 2.

Die Erzeugung von harmonischen, sinusförmigen Signalen mit großer spektraler Reinheit spielt eine nicht unerhebliche Rolle in der Nachrichtentechnik (z. B. für Modulations- und Demodulationsverfahren) bzw. in der Meßwerterfassung.

Eine bereits vorgeschlagene Lösung basiert auf einer di­ rekten, rein digitalen Frequenzsynthese, bei der ein digi­ tales Sinus- bzw. Cosinussignal hoher Präzision erzeugt und mit einem D/A-Wandler in ein analoges Signal umgesetzt wird.

Das vorgeschlagene Synthese-Prinzip basiert im wesentli­ chen auf einem Tabellen-Verfahren ("table look-up"-Verfah­ ren), bei dem fest abgespeicherte Sinus- und Cosinuswerte zur direkten Ermittlung der einzelnen Funktionswerte

verwendet werden. T ist der Abtasttakt bzw. f_A = 1/T die Abtast- oder Taktfrequenz, mit der der Frequenz-Synthesi­ zer im zeitdiskreten Raster die Sinuswerte erzeugt. Ist f_O die kleinste, von dem Frequenz-Synthesizer zu erzeugende Frequenz, so wird die Abtastfrequenz f_A bei dieser Lösung so festgelegt, daß der Parameter

ganzzahlig ist. Darüber hinaus wird vereinbart, daß alle realisierbaren Frequenzen f ganzzahlige Vielfache von f_O sind, d. h. es gilt

Mit der Forderung, daß die Frequenzauflösung des Synthesi­ zers z. B. 10 Hz betragen soll, ergibt sich daraus, daß f_O = 10 Hz ist und alle realisierbaren Frequenzen Vielfa­ che von 10 Hz sind.

Die Erzeugung eines Abtastwertes

erfolgt dann auf einfache Weise dadurch, daß der Sinuswert für das Argument F k 2π/N aus einer Tabelle mit dem nur vom Verhältnis f_A/f_O abhängigen Argumentenabstand 2π/N ausgelesen wird.

Die Berechnung der Argumente F k 2π/N, k = 1, 2, 3, . . . für fortschreitende Zeit kT erfolgt durch Addition von

zum bisherigen Akkumulatorinhalt. Unter Beachtung des Ab­ tasttheorems lassen sich mit der einstellbaren Zahl F = 1, 2, . . . , (N/2 - 1) somit alle N/2 - 1 möglichen diskreten Frequenzen 2π/N, 2 · 2π/N, . . . , (N-2)π/N auswählen. Für die Darstellung dieser Frequenzen benötigt man dementspre­ chend

Bits im "Frequenzwort" F. Da die Akkumulatoraddition mod 2π erfolgt, muß die Wortlänge des Akkumulators mit

um ein Bit größer sein.

Im praktischen Schaltungsaufbau genügt es, lediglich N/4 Werte, d. h. einen Quadranten der Sinusfunktion abzuspei­ chern. Die anderen drei Quadranten ergeben sich durch Kom­ plementierung der Speicheradresse bzw. der ausgelesenen Abtastwerte. Wenn w_A die gewünschte Wortlänge der digital erzeugten Sinusfolge ist, so ergibt sich demzufolge ein Gesamtspeicheraufwand von N/4 w_A bits.

Den großen Speicherbedarf kann man nun unter Ausnutzung von an sich bekannten trigonometrischen Additionstheoremen reduzieren.

Dazu geht man von der binären Darstellung

des momentan gültigen Akkumulatorinhaltes aus und spaltet die Summendarstellung folgendermaßen auf:

mit

Offensichtlich bestimmt q mit 2 variablen Bits den Qua­ dranten des Sinus. Die Zahl α′ mit

teilt diesen Quadranten in 2^n-m-3 Grobintervalle, während β′ mit

die Grobintervalle wiederum in 2^m+1 Feinintervalle unter­ gliedert. In diesem Sinne lassen sich α′ und β′ als Spei­ cheradressen einer Grob- bzw. Feinwerttabelle der Sinus­ funktion auffassen. Zur Darstellung in rad gelangt man dann mit Hilfe der Beziehungen

Die Berechnung von sin(ωkT) = sin(F k 2π/N) = sin (α_k + β_k) erfolgt nunmehr mit zwei Multiplikationen und einer Addition gemäß der Beziehung

Mit dem entsprechenden Additionstheorem erhält man bei gleichem arithmetischen Aufwand die Werte der Cosinusfunk­ tion

Als Speicherplatz für die Grobwerte genügt eine Tabelle mit Sinuswerten zu den Argumenten α_k. Für die Feinwerte benötigt man eine Tabelle mit den Sinuswerten sinβ_k und den Cosinuswerten cosβ_k. Die Cosinuswerte zu β_k gewinnt man einfach durch Aufruf der Tabelle mit dem Zweierkomple­ ment von α_k′. Für das Auslesen der Feinwerte gilt entsprechendes. Da ab einer genügend großen Anzahl von Grobwerten die Sinus-Feinwerte sehr nahe an Null bzw. die Cosinus-Feinwerte sehr nahe an Eins liegen, passen die veränderlichen Stellen beider Feinwerte zu Argumenten β_k in einen Speicherplatz der Wortlänge w_A. Der notwendige Bedarf an Speicherplätzen berechnet sich dann gemäß der Beziehung

wobei m ein bislang noch unbestimmter Wert ist. Sinnvoller­ weise wählt man nun den Parameter m so, daß der Speicherbedarf S minimal wird. Bildet man die Ableitung von S nach m

so ergibt sich das Minimum an der Stelle

Damit wird die Anzahl der gespeicherten Grobwerte gleich der Anzahl der Speicherplätze für die Feinwerte und

verglichen mit 2^n-2 w_A bits ohne die Trennung in Fein- und Grobwerte.

Diese Beziehung gilt allerdings nur, wenn die bisher ge­ troffenen Vereinbarungen zutreffen, d. h., daß die vari­ ablen Stellen beider Feinwerte nicht mehr als w_A bits benötigen. Dies trifft z. B. bei w_A = 16 bit etwa ab n = 13 zu.

Der erforderliche Speicherplatz läßt sich nun weiter dra­ stisch reduzieren, wenn die Akkumulatorlänge n so gewählt wird, daß für die Feinwerte

gilt. Unter diesen Bedingungen können die Reihenentwick­ lungen

bereits nach dem zweiten Glied abgebrochen werden, d. h. es wird näherungsweise

gesetzt. Man kann zeigen, daß die Abschätzungen gemäß Gleichung (21) dann gültig sind, wenn bei einer Wortlänge w_A die Akkumulatorwortlänge n entsprechend der Beziehung

gewählt wird. Dabei ist (x) die kleinste ganze Zahl, die x nicht unterschreitet. Für w_A = 16 bit erhält man bei­ spielsweise eine Akkumulatorlänge n 18 bit, für die die Reihenentwicklung ohne Einbuße an Genauigkeit bereits nach dem zweiten Glied abgebrochen werden kann.

Die Schlußfolgerung aus diesen Überlegungen ist demzu­ folge, daß man unter den beschriebenen Voraussetzungen völlig auf den Feinwertspeicher verzichten kann. Der er­ forderliche gesamte Speicherplatz läßt sich somit halbie­ ren auf den Wert

Bei einem derart konstruierten digitalen Frequenz-Synthe­ sizer ohne Feinwertspeicher wird anstelle des Feinwert­ speichers hier die Adresse β_k′ entsprechend der Beziehung (14) in rad umgerechnet und mit sinα_k multipliziert. Vor der Digital-/Analog-Wandlung der erzeugten digitalen Sinus- bzw. Cosinuswerte erfolgt eine Korrektur des Vorzeichens für den durch q bestimmten Quadranten.

Ein nach dem zuvor beschriebenen Synthese-Verfahren arbei­ tender Frequenz-Synthesizer kann z. B. wie folgt spezifi­ ziert sein:

Ausgehend von der Forderung einer maximalen Frequenz von 2 MHz ergeben sich bei einer Frequenzauflösung von 10 Hz insgesamt 2 · 10⁵ zu erzeugende Frequenzen. Um das Abtast­ theorem einhalten zu können, hat die Abtastfrequenz f_A der Forderung

zu genügen, so daß der Parameter N gemäß der Beziehung (2) größer als 4 · 10⁵ sein muß. Mit N = 2¹⁹ = 524288 ergibt sich, daß der Quotient F/N, d. h. das Frequenzwort, in ein­ facher Weise als binärstellige Zahl eingebbar ist. Nach Gl. (7) muß die Akkumulatorwortlänge somit n = 19 bit be­ tragen. Bei dieser Akkumulatorwortlänge kann man dann aber völlig auf den Feinwertspeicher ohne Genauigkeitseinbuße verzichten, sofern für die Wortlänge w_A des Grobwertspei­ chers mindestens 16 bit zur Verfügung stehen. Die Abtast­ frequenz beträgt nach Gl. (2) 5,24288 MHz.

Das 19 bit lange Frequenzwort F (=f/f_O) wird mod(2¹⁹) auf den Inhalt des 19 bit Akkumulators im Abtasttakt f_A ad­ diert. Das MSB des neu entstandenen Akkumulatorwortes wird zur später gegebenenfalls erforderlichen Vorzeichenkorrek­ tur des erzeugten Sinus- bzw. Cosinuswertes verwendet. Bei der hier beschriebenen Implementierung wird aus Rechen­ zeitgründen nämlich nicht ein Quadrant, sondern jeweils eine Halbwelle der Sinus- bzw. Cosinusfunktion in ROM (Read-Only-Memory)-Tabellen, die eine Tiefe von je 256 · 16 bit besitzen, abgespeichert. Dies ändert an den Resultaten jedoch nichts. Die Adresse für den jeweiligen Sinus- bzw. Cosinuswert wird aus dem 8 bit breiten Wort für den Parameter α_k′ entnommen. Der Feinwert β_k errechnet sich aus der 10 bit-Adresse β_k′ durch Multiplikation mit dem Faktor π · 2^1-n ≈ 201 · 2^-16. Innerhalb des darge­ stellten Algorithmus erfolgt die Normierung der Multipli­ kations- bzw. Additionsergebnisse so, daß keine Überläufe entstehen können. Nach der Berechnung von sin(α_k + β_k) bzw. cos(α_k + β_k wird das richtige Vorzeichen ergänzt entsprechend der Wertigkeit des ersten Akkumulatorbits.

In der Praxis tritt häufig das Problem auf, daß die zur Verfügung stehende Taktfrequenz f_A nicht - wie in dem zu­ vor geschilderten Beispiel - eine Zweierpotenz, sondern eine Zehnerpotenz darstellt. Da aber die bekannten Rechen­ schaltungen mit der Zweierkomplement-Arithmetik arbeiten, müßte die vorgegebene Taktfrequenz f_A = 10ⁿ Hz zunächst in einer zusätzlichen Synchronisationsschaltung daran ange­ paßt werden. Dies bedeutet zusätzlicher Aufwand und zu­ sätzliche Kosten.

Die Aufgabe der Erfindung besteht daher darin, das zuvor geschilderte Verfahren zur digitalen Frequenzsynthese bzw. die ebenfalls zuvor geschilderte Anordnung zum Durch­ führen des Verfahrens dahingehend abzuändern, daß bei Vor­ liegen einer Taktfrequenz von 10ⁿ Hz (mit n gleich einer ganzen Zahl) das Verfahren bzw. die Anordnung ohne die er­ wähnte zusätzliche Synchronisationsschaltung auskommt.

Die erfindungsgemäße Lösung dieser Aufgabe ist in bezug auf das zu schaffende Verfahren durch die kennzeichnenden Merkmale des Patentanspruchs 1 und in bezug auf die zu schaffende Anordnung durch die kennzeichnenden Merkmale des Patentanspruchs 2 wiedergegeben. Der Anspruch 3 ent­ hält eine vorteilhafte Weiterbildung der erfindungsgemäßen Anordnung.

Ausgehend von einem Verfahren zur digitalen Frequenzsyn­ these, bei dem

• a) Sinus- und/oder Cosinuswerte, jeweils mit einer Adresse versehen, in binärer Form als Tabelle in einem Speicher gespeichert werden, die zur Bildung von sinusförmigen oder cosinusförmigen Signalen der Frequenz f oder von sinus- und cosinusförmigen Signalen gleicher Frequenz f und/oder von weite­ ren, aus diesen Signalen abgeleiteten periodischen Signalen gleicher Frequenz f unter Beachtung der Sätze zur Reihenentwicklung und der Additionstheo­ reme für die Sinus- und Cosinusfunktion miteinan­ der verknüpft werden, wobei alle zu realisierenden Frequenzen f ganzzahlige Vielfache einer kleinsten einzustellenden Frequenz f_o sind, die gleichzeitig auch die Frequenzauflösung des Verfahrens vorgibt, und
• b) zum einen in einem Akkumulator die Berechnung des Arguments 2πfkT der jeweils gewünschten Frequenz f für fortschreitende Taktzeitpunkte kT durch Akku­ mulation des Phaseninkrements 2πfT zu sich selbst modulo 2π erfolgt mit k = 1, 2, 3 . . . und T = 1/f_A gleich dem Inversen der Taktfrequenz f_A und zum anderen der zu den einzelnen Taktzeitpunkten kT jeweils vorliegende Akkumulatorinhalt als Adresse für die in dem Speicher abgelegten Sinus- und/oder Cosinuswerte interpretiert wird,

ist nach der Erfindung vorgesehen, daß bei einer Taktfre­ quenz f_A von 10ⁿ Hz (n = ganzzahlig) die gewünschte Fre­ quenz f in Form eines 4n Bit breiten und im BCD-Format co­ dierten Datenwortes vorgegeben wird, und daraus das Pha­ seninkrement 2πfT gebildet und im Akkumulator im BCD-For­ mat akkumuliert wird (BCD steht für Binary-Coded-Decimal).

Um das Verfahren durchführen zu können, wird - ausgehend von einer Anordnung mit einem Speicher zur Speicherung der Sinus- und/oder Cosinuswerte und mit einer dem Speicher nachgeschalteten digitalen Rechenschaltung zur Berechnung der zu erzeugenden Sinus- und/oder Cosinus- und/oder wei­ teren periodischen Signalen mit mindestens einem ausgangs­ seitig angeschlossenen Digital/Analog-Wandler mit nachge­ schaltetem analogem Tiefpaßfilter, wobei die Adreßein­ gänge des Speichers mit einem Akkumulator verbunden sind, dem eingangsseitig zum einen von einem Register das der gewünschten Frequenz f entsprechende Datenwort zugeführt ist und zum anderen die vorgegebene Taktfrequenz f_A - nach der Erfindung vorgeschlagen, daß bei einer Taktfrequenz f_A von 10ⁿ Hz (n = ganzzahlig) das Datenwort als 4n-Bit brei­ tes und BCD-codiertes Datenwort realisiert ist, daß das Register mindestens 4n Bit breit ist, daß der Akkumulator im BCD-Format realisiert ist und daß im Speicher die Adressen BCD-formatiert sind und die Sinus- und/oder Cosi­ nuswerte in binärer Form abgespeichert sind.

Basierend auf einem "table look-up"-Verfahren können mit diesem Synthese-Verfahren über eine Reihenentwicklung sowohl Sinus- als auch Cosinus-Funktionen mit hoher spek­ traler Reinheit erzeugt werden. Das Syntheseverfahren zeichnet sich durch erhöhte Flexibilität gegenüber her­ kömmlichen Verfahren aus, da sich allein durch Erhöhung der Abtastfrequenz und Vergrößerung der Akkumulator-Wort­ breite auch wesentlich höhere Frequenzen erzeugen lassen. Sinus- und Cosinusfunktion, aber auch andere periodische Funktionen, (z. B. Sägezahn-, Dreieck-, Rechteck-Funktio­ nen) können mit phasenstarrer 90°-Phasenbeziehung gene­ riert werden.

Gegenüber der herkömmlichen Zweierkomplement-Arithmetik erfolgt die Phasenakkumulation des erfindungsgemäßen Fre­ quenz-Synthesizers im BCD-Format, da die Schaltung mit ei­ nem Takt in Zehnerpotenz-Darstellung arbeitet.

Auf diese Weise ist gewährleistet, daß die Perioden-Enden des synthetisierten Signals stets mit den Perioden-Enden des Taktes zusammenfallen.

Die akkumulierten Phasenwerte bilden die Adressen für die in Tabellen (Speicher) abgelegten Signalwerte. Gleichzei­ tig bieten die Speicher die Möglichkeit einer BCD-Binär- Wandlung für den nachfolgenden Teil der Signalverarbei­ tung, ohne weiteren Platz und Rechenzeit zu beanspruchen.

Im folgenden wird die Erfindung anhand der Fig. 1 näher erläutert. Die Figur zeigt ein bevorzugtes Ausführungsbei­ spiel der erfindungsgemäßen Anordnung zum Durchführen des erfindungsgemäßen Verfahrens.

Der digitale Frequenzsynthesizer ist so aufgebaut, daß er am Ausgang ein Sinus- und ein Cosinussignal gleicher Fre­ quenz f, mit einer starren Phasendrehung von 90° erzeugt. Die Nebenliniendämpfung der beiden Signale ist hoch. Der einstellbare Frequenzbereich der Schwingungen läuft (bei­ spielhaft) von 10 Hz bis 2 MHz und hat eine Schrittweite von (beispielhaft) 10 Hz.

Die Schaltung wird mit einer Taktfrequenz f_A von 10 MHz betrieben. Sie arbeitet nach dem Syntheseprinzip im table- look-up-Verfahren, d. h. es werden die zur Berechnung not­ wendigen Werte aus einer Tabelle gelesen. Die Berechnungen erfolgen nach den Sätzen der Reihenentwicklung und den Ad­ ditionstheoremen für Sinus und Cosinus.

Die gewünschte Ausgangsfrequenz f wird von einem Rechner 1 einem Register 2 in Form eines 24 Bit breiten Datenwortes, welches im BCD-Format codiert ist, zugeführt. Daraus wird dann das Phaseninkrement 2πFT gebildet. Dies entspricht einer Division durch 10. Dieses Inkrement wird einem Akku­ mulator 3 zugeführt. Dort wird das Phaseninkrement im BCD- Code aufakkumuliert. Die Akkumulationsergebnisse stellen die Adressen für ROM-Speicher 4, 5 dar, welche die Si­ nus/Cosinus-Tabellen für die Grob- und Feinwerte enthal­ ten. Der (beispielhaft) angegebene Speicherplatz von 2 · 4k · 16 Bit für ROM-Speicher 4 und 2 · 4k · 10 Bit für ROM-Speicher 5 erklärt sich wie folgt: Die "2" steht für die Speicherung zweier Halbwellen, 4k beschreibt den durch die BCD-Formatierung erforderlichen Speicherplatz, 16 Bit bzw. 10 Bit beschreiben die Speichertiefe. Die ROM-Spei­ cher 4, 5 bilden eine Schnittstelle in der Schaltung. Die Adressen sind BCD-Code und die abgespeicherten Werte, wel­ che ausgegeben werden, sind binär codiert. Diese Daten aus den ROM-Speichern 4 und 5 werden nun mit Hilfe der Multi­ plikatoren 7, 8, der Summierer 11, 12 und der Bit-Kor­ rekturglieder 9, 10 gemäß den Gleichungen (23) miteinander verknüpft.

Aus den oberen 4 Bit des Akkumulators 3 wird außerdem noch über eine Logik 6 ein Vorzeichenbit gewonnen. Mit diesem wird am Ende der digitalen Erzeugung der Sinus- bzw. Cosi­ nuswerte mittels weiterer Schaltungen 13, 14 eine Vorzei­ chenkorrektur vorgenommen. Danach wird das Datum mittels Rundungsschaltungen 17, 18 auf eine Wortbreite von 12 Bit gebracht.

Als Umsetzer zwischen dem digitalen und dem analogen Be­ reich der Schaltung wird je ein 12 Bit D/A-Wandler 17, 18 verwendet. Diese erzeugen aus dem digitalen Frequenzwort analoge Signale, welche über analoge Tiefpaßfilter 19, 20 geführt werden. Am Ausgang der Filter 19, 20 erscheinen dann das synthetisierte Sinus- bzw. Cosinus-Signal sin(2πft) bzw. cos(2πft). In der Figur werden mit den Zah­ len neben den einzelnen Verbindungslinien die Zahlen der dort tatsächlich vorhandenen Verbindungsleitungen an­ gegeben.

Es versteht sich, daß die Erfindung nicht auf das be­ schriebene Ausführungsbeispiel beschränkt ist, sondern sinngemäß auf andere übertragbar ist.

So ist es z. B. möglich, anstelle der Speicherung der Si­ nus- und Cosinus-Halbwellen in den ROM-Speichern 4 in Fig. 1 jeweils nur Werte eines Quadraten der Sinus- und Cosi­ nus-Funktion zu speichern. Natürlich müssen dann die Vor­ zeichen-Korrektureinrichtungen 13, 14 in Fig. 1 in an sich bekannter Weise in entsprechende Quadranten-Korrekturein­ richtungen abgeändert werden.

Denkbar ist auch die Speicherung von Werten kompletter Si­ nus- oder Cosinus-Wellen. Hier entfallen dann die Vorzei­ chen- bzw. Quadranten-Korrektureinrichtungen (6, 13, 14 in Fig. 1).

Ferner ist es möglich, nur Werte der Sinusfunktion oder nur Werte der Cosinusfunktion abzuspeichern (und zwar ent­ weder Werte eines Quadranten oder einer Halbwelle oder der gesamten Welle) und die jeweils andere Funktion software­ mäßig durch einen tabellenbezogenen Adreßoffset (entspre­ chend 90°) im Speicher zu erzeugen.

Schließlich sei an dieser Stelle betont, daß die Dimensio­ nierung der Schaltung in Fig. 1 nur als Beispiel zu ver­ stehen ist. Allgemein beträgt die Taktfrequenz 10ⁿ Hz. Dementsprechend umfassen das Register (2 in Fig. 1) und der Akkumulator (3 in Fig. 1) eine Wortlänge, die sich wie folgt ergibt: ausgehend von einer binären Darstellung er­ rechnet sich die Wortlänge zu n = ldN mit N = f_A/f_o = 10ⁿ/f_o, die sich beim Übergang auf BCD-Arithmetik um 4 Bit vergrößert, also n_BCD = n+4 Bit beträgt. Daraus ergibt sich ein Speicherbedarf für Grob- und Feinwerte von

wobei w_A die Speichertiefe in Bit angibt. Unter Verzicht auf den Feinwertspeicher halbiert sich der erforderliche Speicherbedarf auf

Der Multiplikator für den ROM-Speicher 5 beträgt allgemein 2π/(f_A/f_o), mit f_A gleich der Takt- und f_o gleich der kleinsten einzustellenden Frequenz.

Claims (3)

1. Verfahren zur digitalen Frequenzsynthese, bei welchem Verfahren Sinus- und/oder Cosinuswerte, jeweils mit einer Adresse versehen, in binärer Form als Tabelle in einem Speicher gespeichert werden, die zur Bildung von sinusför­ migen oder cosinusförmigen Signalen der Frequenz f oder von sinus- und cosinusförmigen Signalen gleicher Frequenz f und/oder von weiteren, aus diesen Signalen abgeleiteten periodischen Signalen gleicher Frequenz f unter Beachtung der Sätze zur Reihenentwicklung und der Additionstheoreme für die Sinus- und Cosinusfunktion miteinander verknüpft werden, wobei alle zu realisierenden Frequenzen f ganzzah­ lige Vielfache einer kleinsten einzustellenden Frequenz f_o sind, die gleichzeitig auch die Frequenzauflösung des Ver­ fahrens vorgibt, bei welchem Verfahren zum einen in einem Akkumulator die Berechnung des Arguments 2πfkT der jeweils gewünschten Frequenz für fortschreitende Taktzeitpunkte kT durch Akkumulation des Phaseninkrements 2πfT zu sich selbst modulo 2π erfolgt mit k = 1, 2, 3 . . . und T = 1/f_A gleich dem Inversen der Taktfrequenz f_A und zum anderen der zu den einzelnen Taktzeitpunkten kT jeweils vorlie­ gende Akkumulatorinhalt als Adresse für die in dem Spei­ cher abgelegten Sinus- und/oder Cosinuswerte interpretiert wird, dadurch gekennzeichnet, daß bei einer Taktfrequenz f_A von 10ⁿ Hz die gewünschte Frequenz f in Form eines (n+4)-Bit breiten und im BCD-Format codierten Datenwortes vorgegeben wird, und daraus das Phaseninkrement 2πfT ge­ bildet und im Akkumulator (3) im BCD-Format akkumuliert wird.

2. Anordnung zum Durchführen des Verfahrens nach einem der vorhergehenden Ansprüche, mit einem Speicher zur Spei­ cherung der Sinus- und/oder Cosinuswerte und mit einer dem Speicher nachgeschalteten digitalen Rechenschaltung zur Berechnung der zu erzeugenden Sinus- und/oder Cosinus- und/oder weiteren periodischen Signale mit mindestens ei­ nem ausgangsseitig angeschlossenen Digital/Analog-Wandler mit nachgeschaltetem analogem Tiefpaßfilter, wobei die Adreßeingänge des Speichers mit einem Akkumulator verbun­ den sind, dem eingangsseitig zum einen von einem Register das der gewünschten Frequenz f entsprechende Datenwort zu­ geführt ist und zum anderen die vorgegebene Taktfrequenz f_A, dadurch gekennzeichnet, daß bei einer Taktfrequenz f_A von 10ⁿ Hz das Datenwort als (n+4)-Bit breites und BCD-co­ diertes Datenwort (1) realisiert ist, daß das Register (2) mindestens (n+4)-Bit breit ist, daß der Akkumulator (3) im BCD-Format realisiert ist und daß im Speicher (4, 5) die Adressen BCD-formatiert sind und die Sinus- und/oder Cosi­ nuswerte in binärer Form abgespeichert sind.

3. Anordnung nach Anspruch 1, mit einer das oder die zu erzeugende(n) Sinus- und/oder Cosinus- und/oder weitere(n) periodische(n) Signal(e) mit einer Genauigkeit von 1 Bit ausgebenden digitalen Rechenschaltung und mit mindestens einem m Bit-Digital/-Analog-Wandler, dadurch gekennzeich­ net, daß zwischen Rechenschaltung (6-14) und dem minde­ stens einem Digital/Analog-Wandler (17, 18) (jeweils) eine Rundungsschaltung (15, 16) geschaltet ist.