DE10129628A1

DE10129628A1 - Verfahren und Schaltung zur Erzeugung von sinusartigen Signalen und Taktsignalen für Frequenzen eines Rasters und ihre Anwendung in Funkgeräten

Info

Publication number: DE10129628A1
Application number: DE2001129628
Authority: DE
Inventors: Juergen Kaesser
Original assignee: Individual
Current assignee: Individual
Priority date: 2001-06-20
Filing date: 2001-06-20
Publication date: 2003-01-02

Abstract

Sinusartige Signale für die Frequenzen eines Rasters, bei dem ab einer Anfangsfrequenz bis zu einer Maximalfrequenz Frequenzen mit festen Frequenzabständen angeordnet sind, lassen sich bei Aufspaltung des Signals in Anteile auf der Anfangsfrequenz und Anteile auf einer gewünschten Rasterfrequenz bei Realisierung einer geeigneten Anzahl von Stützstellen für alle Rasterfrequenzen mit der gleichen Anzahl von Stützstellen, die in zyklisch durchlaufenden Speichern abgelegt sind, bei einheitlichem Takt über Digital-Analog-Wandler darstellen. Die entsprechenden Werte lassen sich aus einer Sinustabelle mit den Werten der ersten Rasterfrequenz an den Stützstellen ermitteln. DOLLAR A Durch Begrenzung eines solchen Signals lässt sich ein Taktraster für entsprechende Frequenzen erzeugen. Um höhere Taktraten zu erreichen, lassen sich Verfahren zur Frequenzvervielfachung einsetzen. DOLLAR A Solche Takte sind geeignet, Analog-Digital-Wandler anzusteuern, mit denen Funksignale auf ihrer Übertragungsfrequenz digitalisiert und selektiert werden. Dabei werden im Wandler als Hardware vorhandene Selektionsmittel durch geeignete Taktwahl so angesteuert, daß die Selektion die gewünschten Frequenzbereiche erfasst. Unterschiedliche Durchlasskurven werden durch einstellbare Filter ausgeglichen.

Description

1. Stand der Technik

Der Hochfrequenzteil eines Empfängers von Funkempfangsanlagen wie Radio, Fernseher, Telefon u. ä. besteht grundsätzlich aus einem Filter, dessen Mittenfrequenz bei vielen Anwendungen auf die Frequenz des zu empfangenden Signals abstimmbar ist, einem Abstimmsystem mit einem frequenzveränderlichen Oszillator auf der Frequenz des zu empfangenden Signals plus einer festen Zwischenfrequenz und einem Mischer, in dem die Frequenz des gewünschten Eingangssignals auf die Zwischenfrequenz umgesetzt wird.
Die Frequenz des Oszillators wird i.d.R. durch eine PLL kontrolliert. Dabei wird die Frequenz eines analogen Oszillators über ein elektrisch veränderliches frequenzveränderndes Bauteil, häufig eine Kapazitätsdiode, abgestimmt. Zur Einstellung und Überwachung der Frequenz z. B. gegenüber Drift wird das Oszillatorsignal in ein zeitkontinuierliches Rechtecksignal verändert. Dessen Frequenz wird mit einem einstellbaren Teiler auf die Frequenz eines in der Frequenz unveränderlichen Oszillators, i.d.R. auf Basis eines Quarz- oder Keramikschwingers, heruntergeteilt und die Phase der beiden Signale verglichen. Die Phasendifferenz zwischen dem heruntergeteilten Oszillatorsignal und dem festen Oszillatorsignal regelt die PLL durch kleine Änderungen der Oszillatorfrequenz, z. B. durch Änderung der Spannung an der Kapazitätsdiode, zu Null.
Nachteil dieser Schaltung sind ständig erforderliche Regelschwingungen, die das Signal-zu- Rausch-Verhältnis des Nutzsignals verschlechtern. Dazu kommt der Zielkonflikt zwischen stabiler Frequenz und schnellem Umschalten zwischen zwei Frequenzen, wie es z. B. viele RDS-Empfänger erfordern.
Ein weiterer Nachteil ist die geringe Eignung dieser Schaltung für eine Hochintegration des Empfangsteils.
Diese Nachteile vermeidet die im Folgenden beschriebene Lösung, bei der das Oszillatorsignal frequenzstabil erzeugt wird, so dass keine Regelung erforderlich ist.
Eine vorteilhafte Erweiterung dieser Lösung stellt eine Schaltung dar, bei der das Antennensignal nach einer frequenzunveränderlichen Selektion des Empfangsbandes direkt digitalisiert wird. Wegen der hohen Dynamik des Eingangssignals sind dazu frequenzselektive Wandler erforderlich, die Signale in bestimmten Frequenzbereichen mit hoher Genauigkeit wandeln und Signale außerhalb dieser Frequenzbereiche unterdrücken. So ist es möglich, trotz starker Signale in anderen Kanälen das eventuell schwache Signal des gewünschten Kanals mit ausreichender Genauigkeit zu digitalisieren.
Dies setzt voraus, dass der Durchlassbereich des Filters für unterschiedliche Kanäle auf unterschiedliche Frequenzen fällt. Dies ließe sich durch unterschiedliche Filterkoeffizienten erreichen. Dem steht entgegen, dass bei der Realisierung solcher Wandler die Koeffizienten zumindest teilweise durch Hardwarekomponenten wie z. B. Kapazitätsverhältnisse realisiert werden und eine Vielzahl von Filterkoeffizienten (für ein UKW-Radio mehr als 200 Kanäle) den Flächenbedarf in unrealistische Höhe treibt.
Ein anderer Weg ist es, durch Veränderung des Abtasttaktes die Lage der Durchlassbereiche des Filters zu verändern. Die Frequenz des veränderlichen Abtasttaktes muss sehr exakt eingehalten werden. Mit einfachen digitalen Mitteln sind die erforderlichen Genauigkeiten nicht erreichbar. Im Folgenden wird seine Erzeugung mit Hilfe des oben erwähnten frequenzstabilen Oszillatorsignals beschrieben.

2. Beschreibung des neuartigen Verfahrens

Betrachtet man die einzustellenden Frequenzen eines Abstimmoszillators genauer, so sieht man, dass sie in der Regel ab einer vorgegebenen Anfangsfrequenz bis zu einer Maximalfrequenz ein Frequenzraster mit festen Frequenzabständen bilden. Für ein UKW-Radio z. B. liegen die Senderfrequenzen im Bereich von 87 bis 108 MHz im 100 KHz-Abstand. Entsprechendes (um die feste Zwischenfrequenz verschoben) gilt für die Oszillatorfrequenzen: f_Osz = f₀ + n.f_R. Die Oszillatorfrequenz ist gleich Anfangsfrequenz f₀ plus dem n-fachen (n = 0, 1, 2, . . . K) der Rasterfrequenz f_R wobei f_Osz = f₀ + K.f_R die Maximalfrequenz angibt. Die möglichen Nutzsignale, von denen jeweils nur eines empfangen werden soll, decken dann ein Frequenzintervall f_B ungefähr gleich (K + 2).f_R ab.
Nutzt man die Additionstheoreme der trigonometrischen Funktionen, so lässt sich ein Oszillatorsignal u(t), t Zeit, Ω_Osz = 2.π.f_Osz, Ω₀= 2.π.f₀, ω_R = 2.π.f_R wie folgt darstellen: u(t) = A.sin(Ω_Osz.t) = A.(sin(Ω₀.t).cos(n.ω_R.t) + cos(Ω₀.t).sin(n.ω_R.t)) (Ein Ansatz mit der entsprechenden Umformung von cos(Ω_Osz.τ) wäre gleichwertig.) A ist dabei die (feste) Amplitude, im Folgenden soll sie zu Eins gesetzt werden.
Anfangs- und Rasterfrequenz lassen sich durch diese Umformung getrennt behandeln.
Zur Erzeugung eines sinusförmigen Signals auf digitaler Basis ist es notwendig, in einem vorgegebenen Takt jeweils einen Wert sin(Ω₀.t) und cos(n.ω_R.t) sowie cos(Ω₀.t) und sin(n.ω_R.t), wobei t = ν.τ mit ν = 0, 1, 2 . . . gilt und τ den Abstand zwischen zwei aufeinanderfolgenden Wandlungszeitpunkten angibt, einem Multiplizierer zur Verfügung zu stellen, die beiden Werte zu multiplizieren, die beiden Ergebnisse zu addieren und das Resultat über einen Digital-Analog-Wandler (DAC) darzustellen.
Da die Oszillatorsignale in einem vorgegebenen Frequenzintervall liegen, ist es hilfreich, den DAC mit einem analogen Bandpass zu kombinieren, dessen Durchlassbereich mit diesem Frequenzintervall übereinstimmt.
Die Werte für die trigonometrischen Funktionen, die fortlaufend dem Multiplizierer zur Verfügung gestellt werden müssen, werden dabei Hardwarespeichern HS entnommen, die zyklisch immer wieder durchlaufen werden.
Dabei tritt das Problem auf, dass die Auslesezeitpunkte auf sehr unterschiedliche Phasenlagen der Sinus- und Cosinusfunktionen fallen. Dies führt zur Bedingung, dass sowohl für die Anfangsfrequenz als auch für alle Rasterfrequenzen die Werte sich nach einer vorgegebenen Anzahl N von Schritten wiederholen müssen.
Dies wird erreicht, indem die Zahl der Stützstellen für die Sinus- und Cosinusfunktionen der Rasterfrequenzen N_R so gewählt wird, dass die Beziehung N_R ^-1 = τ.f_R gilt, d. h. dass N_R gerade ausreicht, die Werte sin(ω_R.q.τ) = sin(2.π.q/N_R) und cos(ω_R.q.τ) = cos(2.π.q/N_R) (mit q = 0, 1, 2, 3 . . . N_R ^-1) einer Schwingungsperiode der Frequenz f_R abzuspeichern. Darüber hinaus muss gelten N₀ ^-1 = τ.f₀ und N_R = f₀/f_R.N₀, wobei N₀ die Zahl der Stützstellen für die Sinus- und Cosinusfunktionen der Anfangsfrequenz ist, d. h. dass der Ausdruck f₀/f_R.N₀ ganzzahlig sein muss. Weiterhin ist erforderlich, dass N_R ein ganzzahliges Vielfaches von N₀ ist. Die Ganzzahligkeit lässt sich für ein vorgegebenes N₀ immer durch Wahl einer geeigneten Zwischenfrequenz, die sich ja in f₀ widerspiegelt, erreichen. Bei den meisten Anwendungen ist f₀/f_R jedoch bei den gebräuchlichen Zwischenfrequenzen ganzzahlig.
Die Frequenzen der anderen Kanäle (außer n = 0) sind dann ganzzahlige Vielfache der dargestellten Frequenz. Damit ist sichergestellt, dass sich ihre Werte nach N_R Abtastwerten wiederholen.
Zur Generierung der Werte für einen vorgegebenen Kanal eignen sich mehrere Verfahren, die mehr rechen- oder speicherintensiv sind.
Führt man einen permanenten Speicher SP ein, in dem die N_R-Werte von sin(2.π.q/N_R) abgelegt sind, so lassen sich die Werte für einen Kanal n dadurch bestimmen, dass ein Rechenwerk zur Generierung der Werte für sin(2.π.q.n/N_R) sukzessive die Werte p = n.q modulo N_R und zur Generierung der Werte für cos(2.π.q.n/N_R) die Werte p = n.q + N_R/4 modulo N_R berechnet und für alle q in die Speicherplätze q des Speichers HS_Rsin bzw. HS_Rcos den Wert, der im Speicher SP an der Stelle p abgelegt ist, einliest. HS_Rsin bzw. HS_Rcos bezeichnen dabei die den Multiplizierern zugeordneten Speicher für die Daten von Sinus bzw. Cosinus der vorgegebenen Rasterfrequenz zu den Abtastzeitpunkten.
Der Speicherbedarf in SP lässt sich reduzieren, wenn man von sin(2.π.q/N_R) nur die Werte für q von Null bis N_R/4 abspeichert und durch ein Rechenwerk den tatsächlichen Wert p auf ein zugehöriges p_eff in diesem Bereich und ein Vorzeichen gemäß der folgenden Tabelle umrechnet:

und für alle q in die Speicherplätze q des Speichers HS_Rsin bzw. HS_Rcos den Wert, der im Speicher SP an der Stelle p_eff abgelegt ist, einliest.
Eine Alternative ohne den Datenspeicher SP besteht aus einem Rechenwerk, das sukzessive die Werte φ = 2.π.n.q/N_R modulo 2.π berechnet und dafür z. B. mit Hilfe eines im Rechenwerk vorgegebenen Approximationspolynoms die zugehörigen sin(φ)- oder cos(φ)-Werte berechnet und im Speicher HS_Rsin bzw. HS_Rcos ablegt.
Vorteilhaft ist ein Approximationspolynom 5. Ordnung für die Beschreibung der Sinus- Werte zwischen 0 und π/2 und eine Logik, die in Abhängigkeit vom Wert der Phase φ die in der Tabelle angegebenen Polynomvariablen φ_Pol wählt
Eine Darstellung des Polynoms als
P_sin/cos(φ_Pol) = f1.φ_Pol + f2.φ_Pol ² + f3φ_Pol ³ + f4.φ_Pol ⁴ + f5.φ_Pol ⁵
mit den binären Koeffizienten
f1 = 2^-1 + 2^-2 + 2^-3 + 2^-4 + 2^-5 + 2^-6 + 2^-7 + 2^-8 + 2^-9 + 2^-10 + 2^-11 + 2^-14 + 2^-16
f2 = 2^-9 + 2^-11 + 2^-14 + 2^-16
f3 = -(2^-3 + 2^-5 + 2^-6 + 2^-11 + 2^-12 + 2^-13 + 2^-16)
f4 = 2^-8 + 2^-9 + 2^-11 + 2^-14
f5 = 2^-8 + 2^-10 + 2^-11 + 2^-12 + 2^-16
hat bei der Berechnung der Sinus- oder Cosinus-Werte einen maximale Fehler kleiner ± 2^-15.
Vorteilhaft ist es, die vierfache Anfangsfrequenz f₀ als Taktfrequenz zu wählen. Da das Shannonsche Abtasttheorem eingehalten werden muss, ist dies möglich, solange die Bandbreite f_B des Frequenzrasters kleiner als 2.f₀ ist. Dies ist z. B. beim UKW-Rundfunk erfüllt. Durch Wahl einer genügend hoch liegenden Zwischenfrequenz, z. B. der UKW-Zwischenfrequenz von 10,7 MHz auch für die AM-Bereiche eines Rundfunkempfängers, lässt sich diese Forderung aber immer erfüllen. Außerdem muss N_R durch 4 ohne Rest teilbar sein.
In diesem Fall vereinfacht sich die obige Formel u(t) = sin(Ω₀.t).cos(n.ω.t) + cos(Ω₀.τ).sin(n.ω.τ) in die Abfolge
u(0) = sin(0.n.ω_R.τ); u(τ) = cos(n.ω_R.τ); u(2.τ) = -sin(2.n.ω_R.τ); u(3.τ) = -cos(3.n.ω_R.τ);
u(4.τ) = sin(4.n.ω_R.τ); u(5.τ) = cos(5.n.ω_R.τ); u(6.τ) = -sin(6.n.ω_R.τ); u(7.τ) = -cos(7.n.ω_R.τ);
...
u((^n-4).τ) = sin((N-4).n.ω_R.τ); u((N-3).τ) cos((N-3).n.ω_R.τ);
u((N-2).τ) = -sin((N-2).n.ω_R.τ); u((N-1).τ) = -cos((N-1).n.ω_R.τ);
die zyklisch durchlaufen wird. D. h. die Multiplikationen und Additionen entfallen, und es wird abwechselnd ein Sinus- und ein Cosinus-Wert an den DAC gegeben. Das Vorzeichen dieser Werte ist dabei in der Abfolge ++ - - modifiziert.
Man erkennt, dass nur jeder zweite Sinus- und Cosinus-Wert benötigt wird. Das halbiert den Aufwand bei der Ermittlung der entsprechenden Werte. Auch der Speicherbedarf für HS_Rsin und HS_Rcos kann halbiert werden, indem man die beiden Speicher zu einem Speicher zusammenfasst und darin abwechselnd die Werte von (-1)^q.sin(2.n.q.ω_R.τ) und (-1)^q.cos((2.q + 1).n.ω_R.τ) ablegt.
Ebenfalls vorteilhaft ist es, die Speicher, in denen die Sinus- und Cosinus-Werte der Rasterfrequenzen zu den Abtastzeitpunkten für den Multiplizierer oder DAC abgelegt sind, zweifach zu realisieren. Aus einem werden die Sinus- und Cosinus-Werte des aktuellen Kanals ausgelesen, in den anderen legt das Rechenwerk, das diese Werte ermittelt, die errechneten Werte eines anderen Kanals ab. Ohne Zeitverzögerung kann dann zwischen diesen beiden Kanälen umgeschaltet werden. Dies erfolgt mit geringster Störung beim Nulldurchgang der Schwingung, was für alle Kanäle für q gleich einem ganzzahligen Vielfachen von N_R gegeben ist.
Wegen des eventuell hohen Takts kann die Realisierung des DAC Probleme bereiten. Dies lässt sich umgehen, indem man das gesamte Frequenzschema um einen Faktor λ verkleinert, d. h. die neuen Frequenzen f_0neu = λ.f₀, f_Rneu = λ.f_R und f_Oszneu = f_0neu + n.f_Rneu = λ.f_Osz nach dem oben beschriebenen Verfahren generiert, den DAC auf dem um den Faktor λ verringerten Takt arbeiten lässt und anschließend die Frequenz des analogen Signals nach bekannten Verfahren, wie z. B. die Umformung des Signals an einer nichtlinearen Kennlinie und Filterung, um ganzzahlige Werte vervielfacht.
Da der DAC das sinusartige Signal zunächst in ein Stufensignal wandelt, das i. d. R. auch Signalanteile auf ungeradzahligen Vielfachen der Frequenz des sinusartige Signals enthält, lässt sich durch geeignete Wahl der dem DAC zugeordneten Filter eine geeignete Oberwelle herausfiltern (z. B. durch den auf Seite 2 erwähnten Bandpass).
Der Nulldurchgang des sinusartigen Signals erfolgt i. d. R. zu Zeitpunkten zwischen den Stützpunkten. Ein Rechtecksignal, das z. B. das Vorzeichen des sinusartigen Signals darstellt, kann so unabhängig vom vorgegebenen festen Takt realisiert werden. Seine Grundfrequenz bei einer Fourierreihenentwicklung, die Taktfrequenz, ist gerade gleich der des sinusartigen Signals, aus dem es erzeugt wurde. Um ein sinusartiges Signals in ein Taktsignal umzuwandeln, wird das analoge sinusartige Signal nach bekannten Verfahren über einen Begrenzerverstärker verstärkt, wobei ein zeitkontinuierliches, zweiwertiges Taktsignal entsteht, mit der Flanke zwischen den beiden Zuständen etwa beim Nulldurchgang des Oszillatorsignals. Die Frequenz fp des Taktes beträgt im Falle des obigen Oszillators f_T = f₀ + n = f_R. Höhere Taktfrequenzen lassen sich analog zur im vorigen Absatz beschriebenen Vorgehensweise durch Frequenzvervielfacher bei reduziertem f_R erzeugen. Dies lässt sich auch mit dem dort beschriebenen niedrigeren Takt des DAC kombinieren, indem das niederfrequentere Analogsignal im Begrenzerverstärker verstärkt und anschließend die Frequenz des Taktsignals entsprechend mehr vervielfacht wird.
Eine Frequenzvervielfachung könnte in einer Filterung des Rechtecksignals im Frequenzbereich einer der auf den ungeradzahligen Vielfachen der Grundfrequenz liegenden Oberwellen und der Begrenzung des so gewonnenen Signals bestehen.
Eine Eigenschaft der digitalen Signalverarbeitung ist die Periodizität frequenzabhängiger Strukturen, wie z. B. Filter, mit dem Abtasttakt. Ein digitaler Tiefpass der Bandbreite b wiederholt sich beispielsweise im Spektrum als Bandpass der Bandbreite 2.b bei der Taktfrequenz, der doppelten, dreifachen etc. Taktfrequenz. Entsprechend gilt für einen Bandpass der Mittenfrequenz f_M, dass sich die Filterstruktur im Abstand ± f_M von den Vielfachen der Taktfrequenz wiederholt. Die folgende Skizze gibt diese Struktur wieder:
Ein ADC muss daher nicht auf einer Frequenz oberhalb eines bandbegrenzten Nutzfrequenzbandes arbeiten, da bei einem niedrigeren Takt und der anschließenden Realisierung eines Bandpasses auch alle in den beschriebenen höheren Frequenzbereichen liegenden Signalanteile sich in dem gefilterten Signal befinden.
Für ein Antennensignal ist eine analoge Filterung des zu empfangenden Frequenzbandes hilfreich, so dass sich nur Signale dieses Bandes, d. h. die potentiellen Nutzsignale im zu digitalisierenden Signal wiederfinden.
Als Wandler eignen sich besonders σΔ-ADC. Bei ihnen wird das zunächst mit wenig Genauigkeit aber hohem Takt digitalisierte Analogsignal durch fortlaufende Filterung und Unterabtastung in der Genauigkeit erhöht. Dabei werden die innerhalb des Durchlassbereichs eines Tief oder Bandpasses liegenden Signalanteile mit großer Genauigkeit gewandelt, die außerhalb des Durchlassbereichs liegenden Signalanteile werden unterdrückt. Die Wandlung ist also mit einer Filterung verbunden. Dadurch lässt sich eine Übersteuerung des Wandlers durch Signale außerhalb des gewünschten Kanals vermeiden.
Aufgabe des Oszillators ist es, einen Takt zu generieren, der eventuell nach Unterabtastung einen Durchlassbereich mit der Mittenfrequenz f_M eines digitalen Filters auf die Frequenz eines gewünschten Kanals legt und bei dem kein weiterer Durchlassbereich auf irgendeinen anderen Kanal fällt. Der Abstand zwischen zwei Durchlassbereichen muss also größer gleich der Bandbreite f_B der Rasterfrequenzen sein ((K + 2).f_R). Dies bedeutet für die Frequenz f_T des Taktes f_T> f_B + 2.f_M und 2.f_M > f_B.
Der einzelne Durchlassbereich des Filters sollte dabei eventuell nach Unterabtastung die Bandbreite des zu empfangenden Signals herausfiltern.
Dass der Durchlassbereich des Filters auf den gewünschten Kanal fällt, wird bei Beibehaltung der in Hardware dargestellten Filterkoeffizienten durch Einstellung des Taktes erreicht. Unterschiedliche Rasterfrequenzen werden dann mit unterschiedlichen Taktraten abgetastet. Dies hat zur Folge, dass sich die Frequenzskala und damit die Mittenfrequenz der Durchlassbereiche und in geringerem Maß die Bandbreite und Gestalt der Filter verändert. Die Verschiebung der Mittenfrequenzen lässt sich durch eine Modifikation des Taktes kompensieren, die Bandbreiten- und Gestaltänderung ist üblicherweise tolerierbar, erforderlichenfalls kann sie im späteren Signalpfad, in dem Koeffizienten durch Software vorgegeben werden können, durch verschiedene Filterkoeffizientensätze ausgeglichen werden.
Der variable Takt für die einzelnen Kanäle erschwert die digitale Signalverarbeitung. Es ist daher vorteilhaft, diese unterschiedlichen Takte auf einen einheitlichen Takt umzusetzen. Man erreicht dies durch einen an und für sich bekannten Taktratenumsetzer. Dieser wird ebenfalls im Bereich des Signalpfads, in dem Koeffizienten durch Software vorgegeben werden können, realisiert.
An welcher Stelle im Signalpfad diese Taktratenwandlung eingesetzt wird, hängt von der Komplexität der Signalverarbeitung für das jeweilige Signal ab. Für Rundfunkempfänger mit einem Funktionsumfang nach dem Stand der Technik ist es vorteilhaft, bis einschließlich dem Demodulator auf dem kanalspezifischen Takt zu bleiben, da einmal die z. B. im MPX-Signal (= demoduliertes UKW-Rundfunk-Signal) vorhandene Struktur sich mit bestimmten Taktraten besonders einfach auswerten lässt und zum anderen der relativ hohe Takt, mit dem das Signal nach dem Demodulieren abgetastet ist, den Taktratenumsetzer vereinfacht. Für zukünftige Empfänger mit umfangreicher Signalverarbeitung am frequenzmodulierten Signal ist eine Taktratenumwandlung nach dem Herausfiltern des Signals des vorgegebenen Kanals, was einen aufwendigeren Taktratenumsetzer als oben erfordert, vorteilhaft.
Bild 1 gibt das Blockschaltbild einer Schaltung zur Realisierung des beschriebenen Verfahrens wieder: Der Taktgenerator (T1) generiert einen festen Takt, mit dem die Rechenwerke, Multiplizierer etc. bis einschließlich des DAC getaktet werden und mit dem auch die Signalverarbeitung nach der Taktratenumsetzung getaktet wird. Das Rechenwerk R1, ein modulo N₀- Zähler, ermittelt die aktuelle Speicherplatzadresse für die Speicher HS₀sin und HS₀cos, in denen die Werte von Sinus bzw. Cosinus der Anfangsfrequenz zu den Abtastzeitpunkten fortlaufend abgelegt sind. Entsprechend ermittelt das Rechenwerk R2 die aktuelle Speicherplatzadresse für die Speicher HS_Rsin und HS_Rcos, in denen die Werte von Sinus bzw. Cosinus der vorgegebenen Rasterfrequenz zu den Abtastzeitpunkten fortlaufend abgelegt sind. Die Speicherinhalte der aktuellen Speicherplätze von HS₀sin und HS_Rcos sowie HS₀cos und HS_Rsin werden in den Multiplizierern M1 bzw. M2 miteinander multipliziert und die Ergebnisse im Addierer A1 addiert. Der so ermittelte Wert wird über den DAC, der auch die entsprechenden analogen Filter umfaßt, in ein analoges Sinussignal gewandelt.
Ein solches Signal kann anstelle eines über eine PLL kontrollierten Oszillatorsignals in klassisch aufgebauten Empfängern eingesetzt werden. Die im Folgenden beschriebene Takterzeugung könnte in einer solchen Anwendung entfallen.
Der Begrenzerverstärker V erzeugt eventuell in Verbindung mit frequenzvervielfachenden Mitteln aus dem Sinussignal den für alle Kanäle einstellbaren Takt. Mit diesem Takt wird der ADC getaktet, der das vorteilhafterweise mit dem festen Filter FA gefilterte Antennensignal wandelt. Teil des ADC ist das Filter FW, das im Zusammenwirken mit dem kanalspezifischen Takt die oben beschriebenen frequenzabhängigen Eigenschaften des Wandlers bestimmt.
Ein Teil der Signalverarbeitung SV1 des gewandelten Antennensignals wird mit dem kanalspezifischen Takt getaktet. Im Taktratenwandler wird die Bewertung des Signals im Takt des kanalspezifischen Takts in eine Bewertung zu einem für alle Kanäle gleichen Takt gewandelt. Vorteilhaft ist es, wenn dieser Takt aus dem durch T1 erzeugten Takt durch ganzzahliges Teilen erzeugt wird. Die weitere Signalverarbeitung SV2 erfolgt dann mit diesem Takt.
Das Rechenwerk R3 ermittelt für einen vorgegebenen Kanal die fortlaufenden Werte von Sinus bzw. Cosinus der zugehörigen Rasterfrequenz zu den Abtastzeitpunkten und die fortlaufende Speicherplatzadresse für die Speicher HS_Rsin und HS_Rcos. In die ermittelten Speicherplätze trägt es die ermittelten Werte ein. Für die dargestellte Realisierung muss während des Auffüllens der Speicher mit den Werten die Erzeugung des Oszillatorsignals unterbrochen werden. Vorteilhaft ist daher die in Bild 2 beschriebene Realisierung mit zwei Speichern.
In Bild 2 ist ebenfalls die Realisierung der Schaltung bei einem vom Taktgeber T1 gegebenen Takt von 4.f₀ dargestellt. Die Speicher HS₀sin, HS₀cos, HS_Rsin und HS_Rcos werden durch einen Speicher HS mit derselben Speichergröße wie HS_Rsin ersetzt. In ihm sind, wie oben beschrieben, abwechselnd die Werte von Sinus bzw. Cosinus der vorgegebenen Rasterfrequenz zu den Abtastzeitpunkten mit dem richtigen Vorzeichen fortlaufend abgelegt. Rechenwerk R1, Multiplizierer M1, M2 und Addierer A1 entfallen. Das Rechenwerk R2a, mit der gleichen Realisierung wie R2 errechnet die aktuelle Adresse in HS.
HS ist zweifach dargestellt, aus dem einen Speicher werden die aktuellen Werte für den DAC ausgelesen, in den anderen schreibt das Rechenwerk R3a die Werte für einen anderen vorgegebenen Kanal. Der Schalter S1 und die gestrichelten Linien symbolisieren die Möglichkeiten des nachfolgenden Auslesens nach dem Erreichen der letzten Zelle in dem aktuell vom DAC genutzten HS. Entweder wird danach die Anfangszelle desselben Speichers oder die Anfangszelle des anderen Speichers ausgelesen. Der jeweils andere Speicher lässt sich von dem Rechenwerk R3a neu beschreiben.
Das Verfahren soll beispielhaft für ein UKW-Radio erläutert werden. Das Frequenzraster beginnt bei 87 MHz, die Zwischenfrequenz liegt bei 10,7 MHz, so dass f₀ gleich 97,7 MHz ist. Der Rasterabstand beträgt 100 KHz.
Der Takt 4.f₀ für die beschriebene vorteilhafte Realisierung des Oszillators beträgt 390,8 MHz. Zur Beschreibung der ersten Rasterfrequenz (n = 1) sind 3908 Punkte erforderlich. Der Speicher, aus dem die Werte an den DAC ausgelesen werden, hat 3908 Speicherplätze, in denen wie beschrieben abwechselnd die vorzeichenrichtigen Sinus- und Cosinus-Werte abgelegt sind.
Vorteilhaft ist eine Wortlänge von 14 bit. Dies stellt einen Kompromiss zwischen Speicher- und DAC-Aufwand und dem erzielbaren Signal-Rausch-Verhältnis dar. Wegen der Periodizität des Wandlerfehlers mit einer Periode entsprechend 100 KHz enthält das Oszillatorsignal störende Frequenzanteile auf den Rasterfrequenzen, d. h. ein Mischer, der mit Hilfe des generierten Oszillatorsignals ein Kanalsignal auf eine Zwischenfrequenz umsetzt, mischt entsprechend dem Spektrum der DAC-Fehler die Signale der anderen Kanäle ebenfalls in die Zwischenfrequenz. Diese störenden "Nebenoszillatoren" sind für die gegebenen Werte etwa 130 dB abgesenkt. Dies stellt auch bei starken Nachbarsendern sicher, dass der gewünschte Sender überwiegt. Durch den Demodulationsgewinn wird das Signal- Rausch- Verhältnis des demodulierten Signals zusätzlich verbessert.
Um die Nutzung des Oszillators als Taktgeber für einen ADC zu beschreiben, soll angenommen werden, dass dem ADC ein digitales Bandpassfilter zugeordnet ist, welches mit einer Signalverarbeitung im selben Takt das gewandelte Signal filtert. Die Mittenfrequenz f_M des Bandfilters sei für den untersten Kanal 21,4 MHz. Andere Frequenzen, die die obigen Forderungen erfüllen, sind denkbar. Die Bandbreite des Spektrums der Nutzsender, das durch ein fest eingestelltes Filter im Antennenpfad herausgefiltert wurde, beträgt 21,1 MHz. Dies ist der minimale Abstand zwischen zwei Durchlassbereichen des Filters.
Ein Durchlassbereich soll auf die Frequenz des gewünschten Kanals fallen. Für die Frequenz 87 MHz des Kanals 0 erhält man bei einem Takt von f_T0 = 65,6 Mhz Durchlassbereiche bei 21,4; 44,2; 87,0; 109,8 etc. MHz, d. h. der gewünschte Kanal fällt in einen Durchlassbereich. Würde man den Takt soweit heruntersetzen, dass der nächst höhere Durchlassbereich auf den gewünschten Kanal fällt, so wäre nicht mehr sichergestellt, dass der Abstand zwischen zwei Durchlassbereichen größer als das Nutzband ist.
Für eine Verschiebung des Durchlassbereichs auf 87,1 MHz wäre ein Takt f_al = 65,7 MHz erforderlich. Durch die Änderung des Takts ändert sich aber auch die Mittenfrequenz des Durchlassbereichs des Filters gemäß f_M/f_a = const. Besser geeignet ist daher ein Takt der Frequenz f_al = 65,1 MHz gemäß der Gleichung f_al + 21,4/65,6.f_al = 87,1. Hierdurch fällt die verschobene Mittenfrequenz von 21,4246 MHz auf den gewünschten Kanal. Berücksichtigt man auch die weiteren Kanäle, so fällt für die Taktfrequenzen f_an = 65,6 Mhz + n.0,0754 MHz der Durchlassbereich jeweils auf den gewünschten Kanal.
Es ergibt sich also für f_an ein Frequenzraster, und zur Erzeugung des Takts benötigt man einen Oszillator mit Frequenzen der Struktur f_Osz = f₀ + n.f_R wie oben beschrieben, diesmal mit f₀ = 65,6 Mhz und f_R = 0,0754 MHz. Dabei gilt f₀ = 870.f_R. Nimmt man an, der DAC arbeitet bei 4.f₀ d. h. bei 262,4 MHz, so hat der Speicher NH, aus dem die Werte an den DAC ausgelesen werden, 3480 Speicherplätze, in denen wie oben beschrieben abwechselnd die vorzeichenrichtigen Sinus- und Cosinus-Werte abgelegt sind.
Bei Verwendung eines Bandpass-σΔ-ADC erfolgt die Wandlung des Analogsignals eventuell auf einem Vielfachen der Frequenz f_an. Ohne Aliasing-Effekte kann dann das gewünschte Signal durch Unterabtastung bei Erhöhung der Genauigkeit mit dem obigen Takt dargestellt werden. Wie hoch die Überabtastung ist, hängt von der Struktur des ADC ab, z. B. davon, mit welcher Genauigkeit er die Differenzen digitalisiert.
Durch weitere Filterung und Unterabtastung nach bekannten Verfahren lassen sich die Nutzsignale der verschiedenen Kanäle in der erforderlichen Genauigkeit und Bandbreite bei niedrigeren Taktraten gewinnen. Hilfreich ist es dabei, für verschiedene (Gruppen von) Kanäle(n) unterschiedliche Filter und Unterabtastraten zu realisieren, einerseits, um die unterschiedlichen Bandbreiten, die wie oben beschrieben für unterschiedliche Taktraten entstehen, auszugleichen, andererseits, um die Unterschiede in den Taktraten für die verschiedenen Kanäle zu verringern. Bedeutung der Abkürzungen f₀ = Anfangsfrequenz des Frequenzrasters
f_R = Rasterfrequenz, d. h. Frequenzabstand zwischen zwei Kanälen des Rasters
f_T = Taktfrequenz, d. h. Frequenz der Grundwelle einer Fourierreihenentwicklung der Rechteckfunktion des Takts
f_M = Mittenfrequenz des untersten Durchlassbereichs eines digitalen Bandpassfilters, oder Abstand der Mittenfrequenz des Durchlassbereichs dieses Filters von der Taktfrequenz für die höheren Durchlassbereiche
f_B = Bandbreite des Frequenzintervalls der möglichen Nutzfrequenzen
τ = zeitlicher Abstand zwischen zwei aufeinanderfolgenden Wandlungszeitpunkten
ν = fortlaufende ganze Zahl 0, 1, 2 . . ., die das Fortschreiten der Zeit in Schritten der Dauer τ beschreibt
n ganze Zahl 0, 1 . . . K, die die Nummer eines vorgegebenen Kanals bezeichnet
K = Kanalnummer des höchsten Kanals
q = ganze Zahl 0, 1 . . . N_R ^-1, die die abgespeicherten Sinus- und Cosinus-Werte der Rasterfrequenz und ihrer Vielfachen für die verschiedenen Abtastzeitpunkte in der Form sin(2.π.n.q/N_R) und cos(2.π.n.q/N_R) kennzeichnet,
N_R = Anzahl abgespeicherter Stützstellen für die Rasterfrequenzen, N_R ^-1 = τ.f_R
N₀ = Anzahl abgespeicherter Stützstellen für die Anfangsfrequenz, N₀ ^-1 = τ.f₀

Claims

1. Verfahren und Schaltung zur Erzeugung eines sinusartigen Signals für eine beliebig vorgegebene Frequenz f = f₀ + n.f_R eines Frequenzschemas, das ab einer Anfangsfrequenz f₀ bis zu einer Maximalfrequenz um ganzzahlige Vielfache n einer Rasterfrequenz f_R verschobene Kanäle umfasst, das digitale Werte nutzt, die das sinusartige Signal beschreiben, die mit einem vorgegebenen Takt zu den Zeitpunkten ν.τ mit einem Digital-Analog-Wandler in ein analoges Signal gewandelt werden,
dadurch gekennzeichnet,
dass die digitalen Werte, die das sinusartige Signal beschreiben, dadurch ermittelt werden, dass jeweils zwei Paare digitaler Werte miteinander multipliziert werden und die Resultate der Multiplikationen miteinander addiert werden,
dass ein Paar der jeweils miteinander multiplizierten Werte aus dem Wert des Sinus für die Phase der Anfangsfrequenz zum Wandlungszeitpunkt sin(ν.2.π.f₀.τ) und aus dem Wert des Cosinus für die Phase des vorgegebenen ganzzahligen Vielfachen n der Rasterfrequenz zum Wandlungszeitpunkt cos(n.ν.2.π.f_R.τ) besteht und das andere Paar aus dem Wert des Cosinus für die Phase der Anfangsfrequenz zum Wandlungszeitpunkt cos(ν.2.π.f₀.τ) und aus dem Wert des Sinus für die Phase des vorgegebenen ganzzahligen Vielfachen n der Rasterfrequenz zum Wandlungszeitpunkt sin(n.ν.2.π.f₀.τ),
dass die Werte von sin(ν.2.π.f₀.τ), cos(ν.2.π.f₀.τ), sin(n.ν.2.π.f₀.τ) und cos(n.ν.2.π.f_R.τ) in Speichern abgelegt sind und daraus zyklisch ausgelesen werden
und dass sich der Zyklus beim Auslesen der Werte von sin(n.ν.2.π.f₀.τ) und cos(n.ν.2.π.f_R.τ) für unterschiedliche Kanäle nach einer unterschiedlichen Anzahl von Schwingungszügen wiederholt.

2. Verfahren und Schaltung zur Erzeugung eines sinusartigen Signals für eine beliebig vorgegebene Frequenz f = f₀ + n.f_R eines Frequenzschemas, das ab einer Anfangsfrequenz f₀ bis zu einer Maximalfrequenz um ganzzahlige Vielfache n einer Rasterfrequenz f_R verschobene Kanäle umfasst, bei dem die Werte des Sinus und Cosinus für die Phasen der Anfangsfrequenz zu einer vorgegebenen Anzahl von Wandlungszeitpunkten und die Werte des Sinus und Cosinus für die Phasen des vorgegebenen Vielfachen n der Rasterfrequenz zu einer vorgegebenen Anzahl von Wandlungszeitpunkten digital gespeichert sind, dadurch gekennzeichnet,
dass die Speicher der Cosinus und Sinus-Werte gleich viele Werte speichern dass die Werte aus den Speichern zyklisch ausgelesen werden,
dass für die vorgegebene Anzahl N₀ der Werte des Sinus der Phasen der Anfangsfrequenz zu den Wandlungszeitpunkten gilt: N₀ ^-1= τ.f₀,
dass für die vorgegebene Anzahl N_R der Werte des Sinus der Phasen der Rasterfrequenz zu den Wandlungszeitpunkten gilt: N_R ^-1 = τ.f_R
und dass die vorgegebene Anzahl N_R der gespeicherten Werte des Sinus der Phasen zu den Wandlungszeitpunkten für alle Kanäle gleich ist.

3. Verfahren zur Erzeugung eines sinusartigen Signals nach Anspruch 2 mit einer Anfangsfrequenz, die sich aus einem vorgegebenen und einem wählbaren Anteil additiv zusammensetzt, dadurch gekennzeichnet,
dass der wählbare Anteil so gewählt wird, dass der Ausdruck f₀/f_R.N₀ ganzzahlig ist.

4. Verfahren und Schaltung zur Ermittlung der digitalen Werte eines sinusartigen Signals für einen vorgegebenen Kanal n nach Anspruch 1 oder 2, dadurch gekennzeichnet,
m dass ein weiterer Speicher SP die fortlaufenden Werte von sin(2.π.q/N_R) mit q = 0,1 . . . N_R _-1 enthält,
dass ein Rechenwerk sukzessive die Werte p = n.q modulo N_R berechnet
und dass das Rechenwerk den Wert, der im Speicher SP an der Stelle p abgelegt ist, an der Stelle des dem Multiplizierer zugeordneten Speichers einträgt, an welcher der Wert sin(2.π.q.n/N_R) stehen soll.

5. Verfahren und Schaltung zur Ermittlung der digitalen Werte eines sinusartigen Signals für einen vorgegebenen Kanal n nach Anspruch 1 oder 2, dadurch gekennzeichnet,
dass ein weiterer Speicher SP die fortlaufenden Werte von sin(2.π.q/N_R) mit q = 0,1 . . . N_R _-1 enthält,
dass ein Rechenwerk sukzessive die Werte p = n.q + N_R/4 modulo N_R berechnet
und dass das Rechenwerk den Wert, der im Speicher SP an der Stelle p abgelegt ist, an der Stelle des dem Multiplizierer zugeordneten Speichers einträgt, an welcher der Wert cos(2.π.q.n/N_R) stehen soll.

6. Verfahren und Schaltung zur Erzeugung eines sinusartigen Signals für eine beliebig vorgegebene Frequenz f = f₀ + n.f_R eines Frequenzschemas, das ab einer Anfangsfrequenz f₀ bis zu einer Maximalfrequenz um ganzzahlige Vielfache n einer Rasterfrequenz f_R verschobene Kanäle umfasst, bei dem abgespeicherte digitale Werte, die das sinusartige Signal beschreiben, mit einem Takt, welcher der vierfachen Anfangsfrequenz entspricht, mit einem Digital- Analog-Wandler in ein analoges Signal gewandelt werden, dadurch gekennzeichnet,
dass zur Erzeugung eines sinusartigen Signals der Frequenz f₀ + n.f_R durch den Digital-Analog-Wandler nacheinander die Werte
sin(0.n.2.π/N_R); cos(n.2.π/N_R); -sin(2.n(2.π/N_R); -cos(3.n.2.π/N_R);
sin(4.n.2.π/N_R); cos(5.n.2.π/N_R); -sin(6.n.2.π/N_R); -cos(7.n.2.π/N_R);
...
sin((N_R-4).n.2.π/N_R); cos((N_R-3).n.2.π/N_R); -sin((N_R-2).n.2.π/N_R);
-cos((N_R-1).n.2.π/N_R)
in ein analoges Signal gewandelt werden, und dass diese Abfolge zyklisch durchlaufen wird.

7. Verfahren und Schaltung zur Ermittlung der digitalen Werte eines sinusartigen Signals für einen vorgegebenen Kanal n nach Anspruch 6, dadurch gekennzeichnet,
dass ein weiterer Speicher SP die fortlaufenden Werte von sin(2.π.q/N_R) mit q = 0,1 . . . N_R _-1 enthält,
dass ein Rechenwerk für die Folge der q abwechselnd die Werte p = n.q modulo N_R und p = n.q + N_R/4 modulo N_R berechnet,
dass das Rechenwerk die im Speicher SP an der Stelle p abgelegten Werte ausliest und beginnend mit dem für k = 0 ausgelesenen Wert fortlaufend mit der zyklisch durchlaufenen Folge 1, 1, -1, -1 multipliziert,
und dass das Rechenwerk die so ermittelten Werte fortlaufend in den dem Digital-Analog- Wandler zugeordneten Speicher einträgt.

8. Verfahren und Schaltung zur Ermittlung der digitalen Werte einer sinusartigen Funktion nach den Ansprüchen 4, 5 oder 7 mit einem Speicher SP, der nur die fortlaufenden Werte von sin(2.π.k/N_R) für k = 0,1 . . . N_R/4 enthält, dadurch gekennzeichnet,
dass ein Rechenwerk ermittelt, in welchem der Intervalle 0 bis < N_R/4, N_R/4 bis < N_R/2, N_R/2 bis < 3.N_R/4 und 3.N_R/4 bis < N_R ein vorgegebenes p liegt,
dass das Rechenwerk in Abhängigkeit davon, in welchem Intervall das vorgegebene p liegt, ein q_eff definiert, das zur Ermittlung einer Sinusfunktion durch q_eff = p im 1. Intervall, q_eff = N_R/2 - p im 2. Intervall, q_eff = p - N_R/2 im 3. Intervall und q_eff = N_R - p im 4. Intervall und zur Ermittlung der Cosinusfunktion durch q_eff = N_R/4 - p im 1. Intervall, q_eff = p - N_R/4 im 2. Intervall, q_eff = 3.N_R/4 - p im 3. Intervall und q_eff = p - 3.N_R/4 im 4. Intervall gegeben ist,
dass das Rechenwerk den an der Stelle q_eff im Speicher SP abgelegten Wert ausliest,
dass das Rechenwerk bei der Ermittlung der Sinusfunktion den ausgelesenen Wert, falls p im 3. oder 4. Intervall liegt, mit -1 multipliziert,
dass das Rechenwerk bei der Ermittlung der Cosinusfunktion den ausgelesenen Wert, falls p im 2. oder 3. Intervall liegt, mit -1 multipliziert und dass das Rechenwerk den so ermittelten Wert als den an der Stelle p ermittelten Wert weiterverarbeitet.

9. Verfahren und Schaltung zur Ermittlung der digitalen Werte einer sinusartigen Funktion für einen vorgegebenen Kanal n nach den Ansprüchen 1, 2 oder 6, dadurch gekennzeichnet,
dass ein Rechenwerk die Werte φ = 2.π.q.n/N_R modulo 2.π berechnet,
dass das Rechenwerk nach einem vorgegebenen Approximationspolynom die zugehörigen Werte von sin(φ) und/oder cos(φ) berechnet
und dass das Rechenwerk die so ermittelten Werte an den Stellen der dem Multiplizierer zugeordneten Speicher ablegt, an welchen die Werte sin(2.π.q.n/N_R) oder cos(2.π.q.n/N_R) stehen sollen oder mit dem entsprechenden Vorzeichen versehen an den Stellen des dem Digital-Analog-Wandler zugeordneten Speichers ablegt, an welchen die Werte sin(2.π.q.n/N_R), -sin(2.π.q.n/N_R), cos(2.π.q.n/N_R) oder -cos(2.π.q.n/N_R) stehen sollen.

10. Verfahren und Schaltung zur Ermittlung der digitalen Werte einer sinusartigen Funktion nach Anspruch 9, dadurch gekennzeichnet,
dass ein Rechenwerk ermittelt, in welchem der Intervalle 0 bis < π/2, π/2 bis < π, π bis < 3.π/2 und 3.π/2 bis < 2.π ein vorgegebenes φ liegt,
dass das Rechenwerk in Abhängigkeit davon, in welchem Intervall das vorgegebene φ liegt, ein φ_Pol definiert, das zur Ermittlung einer Sinusfunktion durch φ_Pol = φ im 1. Intervall, φ_Pol = π - φ im 2. Intervall, φ_Pol = φ - π im 3. Intervall und φ_Pol = 2.π - φ im 4. Intervall und zur Ermittlung der Cosinusfunktion durch φ_Pol = π/2 - φ im 1. Intervall, φ_Pol = φ - π/2 im 2. Intervall, φ_Pol = 3.π/2 - φ im 3. Intervall und φ_Pol = - 3.π/2 im 4. Intervall gegeben ist
dass das Rechenwerk den Wert eines vorgegebenen Approximationspolynoms an der Stelle φ_Pol berechnet,
dass das Rechenwerk bei der Ermittlung der Sinusfunktion den errechneten Wert, falls φ im 3. oder 4. Intervall liegt, mit -1 multipliziert,
dass das Rechenwerk bei der Ermittlung der Cosinusfunktion den errechneten Wert, falls φ im 2. oder 3. Intervall liegt, mit -1 multipliziert,
und dass das Rechenwerk den so ermittelten Wert als den Wert von sin(2.π.q.n/N_R) oder cos(2.π.q.n/N_R) weiterverarbeitet.

11. Verfahren zur Ermittlung der digitalen Werte einer sinusartigen Funktion nach Anspruch 10, dadurch gekennzeichnet,
dass das Approximationspolynom 5. Ordnung ist.

12. Verfahren zur Ermittlung der digitalen Werte einer sinusartigen Funktion nach Anspruch 11, dadurch gekennzeichnet,
dass das Approximationspolynom P(φ_Pol) = f1.φ_Pol + f2.φ_Pol ² + f3.φ_Pol ³ + f4.φ_Pol ⁴ + f5.φ_Pol ⁵ die Koeffizienten
f1 = 2^-1 + 2^-2 + 2^-3 + 2^-4 + 2^-5 + 2^-6 + 2^-7 + 2^-8 + 2^-9 + 2^-10 + 2^-11 + 2^-14 + 2^-16
f2 = 2^-9 + 2^-11 + 2^-14 + 2^-15
f3 = -(2^-3 + 2^-5 + 2^-6 + 2^-11 + 2^-12 + 2^-13 + 2^-16)
f4 = 2^-8 + 2^-9 + 2^-11 + 2^-14
f5 = 2^-8 + 2^-10 + 2^-11 + 2^-12 + 2^-16 hat.

13. Verfahren und Schaltung zur Erzeugung eines sinusartigen Signals nach den Ansprüchen 1, 2 oder 6, dadurch gekennzeichnet, dass es ein Filter umfasst, welches eine Oberwelle des im DAC zur Erzeugung des sinusartigen Signals generierten Stufensignals herausfiltert.

14. Verfahren und Schaltung zur Erzeugung eines sinusartigen Signals nach Anspruch 13, dadurch gekennzeichnet, dass das Filter ein Bandpassfilter ist, dessen Durchlassbandbreite etwa gleich dem Frequenzabstand zwischen der Anfangsfrequenz und der Maximalfrequenz der Kanäle ist.

15. Verfahren und Schaltung zur Erzeugung eines sinusartigen Signals nach den Ansprüchen 1, 2 oder 6, dadurch gekennzeichnet, dass die Frequenz des sinusartigen Signals nach dem Digital-Analog-Wandler durch analoge Frequenzvervielfacher erhöht wird.

16. Verfahren und Schaltung zur Erzeugung eines sinusartigen Signals nach den Ansprüchen 1, 2 oder 6, dadurch gekennzeichnet,
dass die Speicher, in denen die Werte sin(2.π.q.n/N_R) und cos(2.π.q.n/N_R) zur Verarbeitung im Multiplizierer oder zur Ausgabe über den Digital-Analog-Wandler abgelegt sind, zweifach realisiert sind,
dass ein Umschalter vorhanden ist, mit dem alternativ der eine oder andere dieser Speicher mit dem Multiplizierer bzw. Digital-Analog-Wandler verbunden werden kann,
und dass der jeweils andere Speicher mit dem Rechenwerk, das die Werte sin(2.π.q.n/N_R) und cos(2.π.q.n/N_R) für die verschiedenen q und n ermittelt, verbunden ist.

17. Verfahren zur Erzeugung eines sinusartigen Signals nach Anspruch 16 dadurch gekennzeichnet, dass ein Umschalten zwischen den beiden Speichern etwa zu den Zeitpunkten ν.τ erfolgt, an denen die Werte sin(2.π.q.n/N_R) für q gleich einem ganzzahligen Vielfaches von N_R gewandelt werden.

18. Verfahren und Schaltung zur Erzeugung eines Takts, wobei die zu realisierende Taktfrequenz eine beliebig vorgegebene Frequenz eines Frequenzrasters ist mit Frequenzen, die ab einer Anfangsfrequenz bis zu einer Maximalfrequenz um ganzzahlige Vielfache einer Rasterfrequenz verschoben sind, dadurch gekennzeichnet, dass ein nach den obigen Ansprüchen realisiertes analoges sinusartiges Signal der vorgegebenen Frequenz so in ein Rechtecksignal umgeformt wird, dass die Taktfrequenz dieses Signals etwa gleich der Frequenz des sinusartigen Signals ist.

19. Verfahren zur Erzeugung eines Takts nach Anspruch 18, dadurch gekennzeichnet, dass die Umwandlung des Oszillatorsignals in einen Takt durch Verstärkung des analogen sinusartigen Signals mit einem Begrenzerverstärker erfolgt.

20. Verfahren und Schaltung zur Erzeugung eines Takts, wobei die zu realisierende Taktfrequenz eine beliebige vorgegebene Frequenz eines Frequenzrasters ist mit Frequenzen, die ab einer Anfangsfrequenz bis zu einer Maximalfrequenz um ganzzahlige Vielfache einer Rasterfrequenz verschoben sind, dadurch gekennzeichnet,
dass ein nach den obigen Ansprüchen realisiertes Oszillatorsignal in ein Rechtecksignal umgeformt wird
und dass das Rechtecksignal durch Frequenzvervielfachung auf die vorgegebene Frequenz angehoben wird.

21. Verfahren und Schaltung zur Erzeugung eines Takts nach Anspruch 20, dadurch gekennzeichnet,
dass ein nach den obigen Ansprüchen realisiertes Oszillatorsignal eine um den Faktor 1/3, 1/5, 1/7 etc. niedrigere Frequenz als die gewünschte Taktfrequenz hat,
dass das daraus gewonnene Rechtecksignal mit einem Bandpassfilter mit einem Durchlassbereich, in den die vorgegebene Taktfrequenz fällt, gefiltert wird und dass das gefilterte Signal durch einen Begrenzerverstärker in ein Rechtecksignal umgeformt wird.

22. Verfahren und Schaltung zur Erzeugung eines Takts nach Anspruch 21 dadurch gekennzeichnet,
dass die Mittenfrequenz des Bandpassfilters ungefähr gleich der mittleren Frequenz des Frequenzbandes der Taktfrequenzen und seine Bandbreite ungefähr gleich der Differenz zwischen Maximal- und Anfangsfrequenz ist.

23. Verfahren und Schaltung zur Wandlung eines analogen in ein digitales Signal mit Hilfe eines Analog-Digital-Wandlers, dadurch gekennzeichnet,
dass der Takt, mit dem der Analog-Digital-Wandler betrieben wird, nach einem Verfahren oder einer Schaltung nach Anspruch 18 oder 20 realisiert ist.

24. Verfahren zur Wandlung von analogen Signalen, die in beliebigen, vorgegebenen Kanälen eines Frequenzrasters mit Kanalfrequenzen liegen, die ab einer Anfangsfrequenz bis zu einer Maximalfrequenz um ganzzahlige Vielfache einer Rasterfrequenz verschoben sind, in digitale Signale mit Hilfe eines Analog-Digital-Wandlers nach Anspruch 23,
dadurch gekennzeichnet, dass die analogen Signale unterschiedlicher Kanäle mit unterschiedlichem Takt digitalisiert werden.

25. Verfahren zur Wandlung eines analogen in ein digitales Signal mit Hilfe eines Analog- Digital-Wandlers nach Anspruch 23, bei dem der Wandler frequenzabhängige Strukturen umfasst, durch die Signale in ausgewählten Frequenzbereichen mit größerer Genauigkeit gewandelt werden als andere, dadurch gekennzeichnet, dass der Takt so gewählt wird, dass vorgegebene frequenzabhängige Strukturen auf vorgegebene Frequenzen fallen.

26. Verfahren zur Wandlung eines analogen in ein digitales Signal mit Hilfe eines Analog- Digital-Wandlers nach Anspruch 25 mit Frequenzbändern, in denen die Signale mit größerer Genauigkeit gewandelt werden als außerhalb, dadurch gekennzeichnet, dass der Takt so gewählt wird, dass ein solches Frequenzband auf einen vorgegebenen Kanal eines Frequenzrasters fällt.

27. Verfahren zur Wandlung eines analogen in ein digitales Signal mit Hilfe eines Analog- Digital-Wandlers nach Anspruch 25, dadurch gekennzeichnet, dass zwischen f_T, dem Takt, f_M, dem Abstand der Mittenfrequenz des Frequenzbandes von der Taktfrequenz, und f_B, dem Frequenzintervall der möglichen Nutzsignale, die Beziehungen f_T > f_B + 2.f_M und 2.f_M > f_B gelten.

28. Verfahren und Schaltung zur Wandlung eines analogen in ein digitales Signal mit Hilfe eines Analog-Digital-Wandlers nach Anspruch 25 mit einem Rechenwerk, bei dem der Wandler feste und durch ein Rechenwerk veränderliche frequenzbestimmende Elemente umfasst, dadurch gekennzeichnet, dass das Rechenwerk für unterschiedliche Kanäle unterschiedliche veränderliche frequenzbestimmende Elemente einsetzt.

29. Verfahren zur Wandlung eines analogen in ein digitales Signal mit Hilfe eines Analog- Digital-Wandlers nach Anspruch 28 mit digitalen Filterstrukturen, deren Frequenzverhalten durch vom Rechenwerk vorgebbare Koeffizienten bestimmt wird, dadurch gekennzeichnet,
dass das Rechenwerk solche Koeffizienten einsetzt, die im Zusammenwirken von festen und durch das Rechenwerk veränderlichen frequenzbestimmenden Elementen eine nach vorgegebenen Kriterien minimale Abweichung in der Frequenzbeeinflussung für die Signale unterschiedlicher Kanäle erreicht.

30. Verfahren zur Wandlung eines analogen in ein digitales Signal mit Hilfe eines Analog- Digital-Wandlers nach Anspruch 23 und 28, bei dem die Filterung des digitalisierten Signals mit Unterabtastung verbunden ist, dadurch gekennzeichnet, dass das Ausmaß der Unterabtastung für unterschiedliche Kanäle unterschiedlich ist.

31. Verfahren und Schaltung zur digitalen Signalverarbeitung, bei dem Signale gemäß Anspruch 24 mit unterschiedlichen Taktraten digitalisiert wurden, dadurch gekennzeichnet, dass die Signalverarbeitung einen Taktratenumsetzer umfasst, der Signale, die aus den Signalen der Kanäle ermittelt wurden für unterschiedliche Kanäle so umsetzt, dass sie mit einem einheitlichen Takt verarbeitet werden können.

32. Verfahren zur digitalen Signalverarbeitung nach Anspruch 31 mit einem Digital-Analog- Wandler zur Erzeugung eines Oszillatorsignals nach einem der obigen Ansprüche, dadurch gekennzeichnet, dass der einheitliche Takt gleich dem Takt ist, mit dem der Digital-Analog-Wandler getaktet wird.