DE4440508A1 - Verfahren und Schaltungsanordnung zur Erzeugung eines digitalen Signales - Google Patents

Description

Die Erfindung geht aus von einem Verfahren und einer Schaltungsanordnung zur Erzeugung eines digitalen Signales gemäß Oberbegriff des Anspruches 1 bzw. 11.

Solche Verfahren sind bekannt, beispielsweise durch den Aufsatz von Nicholas und Samueli "An Analysis of the Output Spectrum of Direct Digital Frequency Synthesizers in the Presence of Phase- Accumulator Truncation" in IEEE 1987, 41st Annual Frequency Control Symposium, S. 495ff. oder durch den Prospekt der Firma Harris HSP45116, Numerically Controlled Oscillator/Modulator von 1991.

Bei der digitalen Frequenzerzeugung bzw. bei der digitalen Frequenzumsetzung geht es unter anderem um die Probleme Feinabstimmung, Synchronisation, Störverminderung und Dynamikverbesserung. Neue digitale Multimedia Übertragungssysteme erfordern eine drastische Erhöhung der Frequenzeinstellgenauigkeit. Frequenzeinstellgenauigkeiten von z. B. 1 Hertz würden bei der digitalen Frequenzsynthese nach dem Stande der Technik auf der Basis von Tabellenspeichern für die Abtastwerte einen ungeheuren Speicherbedarf und damit einen sehr großen Aufwand nach sich ziehen. Nach der Methode von Nicholas und Samueli (s. oben erwähnter Aufsatz) ist der Speicheraufwand für die Abtastwerte einigermaßen erträglich und die Frequenzeinstellgenauigkeit durch entsprechende Verkleinerung des Phaseninkrementes hinreichend gut, aber dadurch, daß für ganze Gruppen von Phasenwerten dieselben Abtastwerte zugeordnet werden, entsteht ein ungeheurer Oberwellengehalt im synthetisierten Signal.

Der vorliegenden Erfindung lag die Aufgabe zugrunde, ein Verfahren bzw. eine Schaltungsanordnung der eingangs genannten Art anzugeben, die es ermöglichen, ohne wesentliche Vergrößerung des Aufwandes eine hinreichend genaue Frequenzauflösung bei hinreichend kleinem Oberwellengehalt zu erhalten.

Diese Aufgabe wird gelöst durch die Ansprüche 1 bzw. 11. Vorteilhafte Ausgestaltungen ergeben sich durch die Unteransprüche.

Das erfindungsgemäße Verfahren bzw. die Schaltungsanordnung zur Durchführung desselben weist den Vorteil einer drastischen Erhöhung der Frequenzeinstellgenauigkeit bei gleichem oder vermindertem Signalverarbeitungsaufwand auf. Auch der Oberwellengehalt kann hinreichend klein gehalten werden.

Es folgt nun die Beschreibung der Erfindung anhand der Figuren.

Die Fig. 1 zeigt eine Grundschaltung zur Erzeugung einer komplexen Trägerschwingung.

In Fig. 2 ist eine Schaltungsanordnung gemäß der Erfindung dargelegt, und in Fig. 3 wird die lineare Interpolation zwischen zwei Abtastwerten illustriert.

In den Fig. 4, 5 und 6 sind Schaltungsdetails für den Phasenakkumulator gezeichnet, welche Modifikationen für die Veränderung der Nullphase darstellen.

Die Grundschaltung der Fig. 1 zeigt einen Phasenakkumulator, dem Phaseninkremente Δϕ = 1 mit 1 Element von IN, nämlich dem Bereich der natürlichen Zahlen, eingegeben werden und der durch die Abtastfrequenz f_A getaktet wird. Die durch den Phasenakkumulator erzeugten aktuellen Phasenzahlen ϕ/2π bzw. (ϕ + π/2)/2π werden mit einer Wortbreite als Adressen in eine Cosinus- bzw. eine Sinustabelle eingegeben, und die dort abgespeicherten Abtastwerte einer Grund- bzw. halben oder Viertelsperiode einer Sinuswelle zu einem komplexen Signal e^{j2 π kft/fa} zusammengeführt. Bei einer Adressenwortbreite wa sind insgesamt N = 2^wa Abtastwerte adressierbar. Damit ist f0 = fa/N die niedrigstmögliche Frequenz, welche der digitale Oszillator abgeben kann. Man erhält sie mit dem Phasenzahleninkrement Δϕ = 1 = 1, durch das die Adresse der Speichertabelle von Abtastwert zu Abtastwert um 1 = 1 erhöht wird. Sind in den Tabellen N Abtastwerte einer ganzen (siehe Fig. 1a, 1b) Sinusperiode abgespeichert, so lassen sich exakt N Frequenzen einstellen, nämlich ft = 1 · f0 mit 1 = 0 . . . bis N-1. Der maximale Fehler für die Frequenzgenauigkeit ist damit ± f0/2.

In Fig. 2 ist eine Schaltungsanordnung angegeben als Ausführungsbeispiel zur Durchführung des erfindungsgemäßen Verfahrens zur direkten digitalen Frequenzsynthese mit linearer Interpolation. Die Anordnung enthält einen Phasenakkumulator, einen Adreßrechner, einen Speicher und eine Schaltung zur linearen Interpolation. Der Phasenakkumulator arbeitet beispielsweise mit einer Wortlänge wa = 23 Bit, wodurch das Phaseninkrement m am Eingang durch die Frequenz m · fa/2^wa festgelegt ist. Mit m Element der natürlichen Zahlen IN läuft der Akkumulator zyklisch, nämlich modulo 2^wa, über, was der modulo 2π Eigenschaft der Phasenfunktion entspricht. Das Registerausgangssignal des Phasenakkus weist wegen der geforderten Frequenzauflösung die Wortlänge wa = 23 Bit auf. Sein aktueller Inhalt ist der Wert k · m mit dem Zeitindex k. Aufgabe der Adreßrechnung ist es nun, aus dem aktuellen Phasenwert k · m modulo 2^wa durch Zweierkomplementabschneiden auf eine Wortlänge ws = 10 Bit die Adresse k des nächstliegenden Tabellenabtastwertes zu ermitteln. Bei einer Wortlänge von ws = 10 Bit sind also N = 2¹⁰ Abtastwerte in dem Tabellenspeicher abgespeichert. Der aktuelle nächste Abtastwert y(k) und der ihm benachbarte Wert y(k+1) werden aus dem Tabellenspeicher ausgelesen und anschließend einer linearen Interpolation unterworfen. Hierzu wird in der Adreßrechnung der Korrekturfaktor r ermittelt, der durch Abkappen der oberen ws Bit (dargestellt durch die Sättigungskennlinie mit der Schwelle s = 2^-ws abgeleitet wird. Da das Akkumulatorausgangssignal zunächst als ganze Zahl verstanden wird und die Größe r einen Restanteil für die Frequenzfeinauflösung zwischen den Abtastwerten k und k+1 darstellt, muß durch eine Multiplikation mit 2^-wR, das ist die Restwortlänge, eine Größe im Bereich 0 R < 1 gebildet werden. Im Tabellenspeicher seien beispielsweise N = 2¹⁰ Abtastwerte einer Grundperiode mit einer Wortlänge wc enthalten. Um einen maximalen Fehler von beispielsweise 2^-17 · 1/2 zuzulassen, muß diese Wortbreite wc gleich 17 Bit betragen. Zur Interpolation müssen aus dem Speicher gleichzeitig zwei Werte ausgelesen werden und zur Erzeugung eines komplexen Trägersignals entsprechend vier Werte gleichzeitig ausgelesen werden. Der Speicher läßt sich auch durch zwei oder vier kleinere Einheiten realisieren. Durch eine etwas kompliziertere Adreßrechnung läßt sich der Speicherplatz auch auf N = 512 (für Halbperiode) oder 256 Abtastwerte (für Viertelperiode) vermindern. Ein gleichzeitiges Mehrfachauslesen aus einem Speicher mit beispielsweise N/4 = 256 Abtastwerten für eine Viertelperiode läßt sich auch ersetzen durch Verwendung zweier Speicher zu jeweils N/8 Abtastwerten für jeweils eine Achtelperiode.

Die lineare Interpolation geht aus von der Fig. 3 und dem dortigen Dreieck mit den Eckpunkten y(k) und y(k+1). Mit dem Strahlensatz und der zuvor abgeleiteten Größe R = r · 2^-wR und wR = wa - ws erhält man dann R · [y(k+1) - y(k)] = y(k+R) - y(k). Diese Gleichung ist in Fig. 2 implementiert, wo die Differenz der beiden benachbarten Abtastwerte mit R multipliziert wird und das Ergebnis zum ersten Abtastwert addiert wird. Die Wortlänge dieses interpolierten Abtastwertes kann vor oder nach der Addition verkürzt werden. Um den störenden Gleichstromoffset so klein wie möglich zu halten, ist die Wortlängenverkürzung durch Runden vorzunehmen.

Eine gezielte Einstellung der Nullphase zeigen die drei Modifikationen von Phasenakkumulatoren gemäß der Fig. 4 bis 6. Eine gezielte Einstellung der Nullphase ist beispielsweise notwendig bei Multimedienübertragungssystemen zur Synchronisation von mehreren Kanälen, wobei die Nebenbedingung, daß der Summensignalspitzenwert klein oder minimal ist, erfüllt werden muß. Im Schaltbild des Phasenakkus nach Fig. 4 wird ständig eine Nullphase ϕ0 angelegt, während bei den beiden anderen Modifikationen ϕ0 einmalig mittels eines Schalters S genau dann angelegt wird, wenn die Nullphase verändert bzw. gesetzt werden soll.

Claims (11)

1. Verfahren zur Erzeugung eines digitalen Signales unter Verwendung von äquidistanten Abtastwerten einer Sinusgrundperiode mit der Frequenz f0 = fa/M, wobei zur Erzeugung des digitalen einstellbaren Signales mit der Frequenz ft = m · f0 ein Phasenzahlenakkumulator vorgesehen ist, der pro Takt k = . . . - 1, 0, 1, . . . jeweils m Phasenzahlinkremente modulo M akkumuliert, und wobei jeweils der der augenblicklichen Phasenzahl zugeordnete Abtastwert der Grundperiode verwendet wird, dadurch gekennzeichnet, daß die Sinusgrundperiode in Phaseninkremente der Größe 2 π/2^wa aufgeteilt wird,
daß eine Anzahl N < 2^wa Abtastwerte benutzt werden und daß bei einer durch den Phasenzahlenakkumulator erzeugten Phasenzahl, der keiner der N Abtastwerte zugeordnet ist, die beiden dieser Phasenzahl nächstliegenden Abtastwerte einer Interpolation mindestens erster Ordnung unterzogen werden und
daß der so gewonnene interpolierte Abtastwert zur Erzeugung des einstellbaren digitalen Signales herangezogen wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Interpolation eine lineare ist.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die N Abtastwerte in einem Tabellenspeicher abgespeichert sind, der mittels einer Adresse ansteuerbar ist.

4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das einstellbare digitale Signal ein reelles Trägersignal ist.

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das einstellbare digitale Signal ein komplexes Trägersignal ist.

6. Verfahren nach einem der vorhergehenden Ansprüche und Anspruch 2, dadurch gekennzeichnet, daß Abtastwerte lediglich für die Hälfte oder für ein Viertel der Grundperiode abgespeichert sind, welche aber für die ganze Grundperiode benutzt werden.

7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß für Realteil und Imaginärteil je eine Tabelle mit Abtastwerten zur Verfügung stehen.

8. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß für Realteil und Imaginärteil eine einzige Tabelle mit Abtastwerten zur Verfügung steht, die mehrfach ausgelesen wird.

9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zur Berechnung der Interpolation zwei Tabellenspeicher zur Verfügung stehen, aus denen gleichzeitig die beiden der aktuellen Phasenzahl am nächsten liegenden benachbarten Abtastwerte auslesbar sind.

10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Nullphase gezielt eingestellt wird.

11. Schaltungsanordnung zur linearen interpolierten digitalen Frequenzsynthese gemäß dem Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Phasenakkumulator mit der Wortbreite wa arbeitet, daß die aktuelle Phasenzahl mittels Zweierkomplementabschneiden auf die Wortbreite ws verkürzt wird, daß dieser verkürzte Wert die Adresse für einen der N = 2^ws abgespeicherten Abtastwerte bildet und daß die Differenz der beiden benachbarten Abtastwerte mit dem abgeschnittenen Restwert der Phase multipliziert wird und zu einem der benachbarten Abtastwerte addiert wird.