DE3015449C2 - Frequenzdekoder - Google Patents

Description

Die Erfindung betrifft einen Frequenzdekoder nach dem Oberbegriff des Anspruches 1, wie er der DE-AS 44 823 entnehmbar ist.
Zum Erfassen einer bestimmten Frequenz in einem Frequenzgemisch findet das sog. »Diskret Fourier Trans-

form-« (DFT)-System Anwendung, dessen prinzipielle Arbeitsweise nachfolgend anhand der Fig. ϊ erläutert wird.

Das ein Frequenzgemisch aufweisende Eingangssignal wird mit üer Periode /"abgetastet, wobei aufeinanderfolgend die Amplitudenwerte X₀, x_u x₂, x₃... des Eingangssignals erfaßt werden. Im Block IA werden diese Amplitudenwerte multipliziert mit Koeffizientenwerten, die einmal dem Sinuswert und zum anderen dem Kosinuswert der zu erfassenden Frequenz/zu den jeweiligen Abtastzeitpunkten entsprechen. Hierdurch entstehen Produktreihen

S₁ = X₁ ■ sin 2 π/T₁ und c, = x, · cos 2 nflj.

Im Block \B werden Produkte jeder Produktreihe über eine festgelegte Zeitdauer hinweg in einem Akkumulatorakkumuliert. Die Summe der akkumulierten Produkte wird in Block 1C durch einen Quadrierer quadriert, und die Quadrate der Summen beider Reihen werden sodann in einem Addierer addiert. Das Ergebnis dieser Addierer wird einer Entschcidungsschaltung 7 zugeführt. Übersteigt das Ergebnis einen festgelegten Schwellwert, dann wird dadurch angezeigt, daß die zu erfassende Frequenz/im Frequenzgemisch enthalten ist. Ein ent- sprechendes Signal wird dem Ausgang 9 zugeführt.

Bei der Schaltung nach Fig. 1 sind mit dem Eingang 8 insgesamt sechs sog. DFT-Schaltungen verbunden, so daß insgesamt sechs unterschiedliche Frequenzen im Frequenzgemisch des EingangssignrJs erfaßt werden können.

Hierbei ist nachteilig, daß die im Block IA auszuführende Multiplikationen relativ viel Zeit in Anspruch neh- ?c men, so daß die Abtastperiode T begrenzt ist, da die nächste Abtastung erst dann ausgeführt werden kann, wenn die Multiplikationen im Anschluß an die vorhergehende Abtastung ausgeführt sind.

Bei dem Frequenzdekoder nach der eiiigangs genannten DE-AS 26 44 823 werden die Koeffizientenwerte, d. h. die Sinus- und die Kosinuswerte der Frequenz/ die bei den jeweiligen Abtastzeitpunkten vorliegen, jeweils in einem Festwertspeicher gespeichert und von dort zu den Abtastzeitpunkten abgerufen und den Multiplizierern zugeführt. Dadurch ist die Abtastung eines Bezugssignals der Frequenz/ entbehrlich, jedoch sind nach wie vor die Abtastfrequenz begrenzende Multiplikationen durch die Multiplizierer durchzuführen.

Es besteht die Aufgabe, den Frequenzdekoder so zu verbessern, daß die Ergebnisse der von den Multiplizierern auszuführenden Multiplikationen rasch vorliegen und damit das Eingangssignal mit einer hohen Abtastfrequenz abgetastet werden kann.

Gelöst wird diese Aufgabe mit den kennzeichnenden Merkmalen des Anspruches 1. Vorteilhafte Ausgestaltungen sind den Unteransprüchen entnehmbar. Ausführungsbeispiele werden nachfolgend anhand der Zeichnungen näher erläutert. Es zeigen:

Fig. 1 ein Blockdiagramm eines bekannten Frequenzdekoders; Fig. 2 ein weiteres Blockdiagramm dieses Dekoders;

Fig. 3 den Kurvenverlauf eines Eingangssignals und eines Bezugssignals zur Erläuterung der Multiplikation des Eingangssignals und des Bezugssignals;

Fig. 4 ein Blockdiagramm eines Sinuskomponenten-Multiplizierers; Fig. S ein Blockdiagramm eines Quadrierers;

,,; Fig. 6 eine Darstellung der Bildung der Speicherwerte für die Multiplikation; w

H Fig. 7 den Kurvenverlauf der Kosinus- und Sinussignale der Frequenzen/, (2400 Hz) und/₂ (2600 Hz);

5,5 Fig. 8 ein Blockdiagramm eines weiteren Ausführungsb· ispiels eines Multiplizierers;

■?!; Fig. 9 ein Blockdiagramm eines Akkumulators;

|1 Fig. 10 ein Blockdiagramm eines Quadrierers und eines Addierers;

r Fig. 11 ein Blockdiagramm eines Entscheidungsschaltkreises;

';} Fig. 12 ein Blockdiagramm eines weiteren Ausführungsbeispiels eines Frequenzdekoders;

. Fig. j3 ein Zeitdiagramm zur Verdeutlichung der Arbeitsfolge des Systems nach Fig. 12;

■ Fig. 14 ein Zeitdiagramm zur Erläuterung der Akkumulation;

Fig. 15 eine Darstellung der Beziehung zwischen einem erfaßten Wert und Koeffizientenzahlen;

■;χ Fig. 16 die Kurve zwischen Koeffizientenzahlen und dem tatsächlichen Wert des Koeffizienten; so

/: Fig. 17 ein Blockdidgramm eines Koeffizientenzahlgenerators;

■ Fig. 18 das Speicherschema des Speichers 274;

Fig. «9 ein Blockdiagramm eines zweiten Ausführungsbeispiels des Koeffizientenzahlgenerators; f Fig. 20 eine Darstellung zur Erläuterung der Arbeitsweise <Ses Systems nach Fig. 19 und

ϊ.-ϊ Fig. 21 ein Zeitdiagramm zur Erläuterung der Arbeitsweise des Systems nach Fig. 19.

Die F i g. 2 zeigt ein Blockdiagramm eines ersten Ausführungsbeispiels de? Frequenzdekoders. Es besteht au? ■; einem Signaleingangsanschluß 10, einem PCM-Dekoder 11, einem Sinuskomponenten-Multiplizierer 12a,

einem Kosinuskomponenten-Multiplizierer XIb, den Akkumulatoren 13η und 136, den Quadrierern 14a und ·:, 146, einem Addierer 15, einem Entscheidungsschaltkreis 16 und einem Ausgangsanschluß 17 für das erfaßte

'" Signal. Die Schaltung nach F i g. 2 ermittelt, ob im Eingangssignal eine vorLestimmte Frequenz mit einer Min-

destamplitude vorliegt.

Das am Eingangsanschluß 10 anliegende analoge Signal wird mittels des PCM-Decoders 11 in eine digitale Form umgesetzt. Liegen digitale Eingangssignale am Eingangsanschluß 10 vor, dann kann der Dekoder 11 ent^r fallen.

Die am Ausgang der Multiplizierer 12α, 126 zu den jeweiligen Abtastzeitpunkten auftretenden Signale sind

■ mit s(i) und c'J) bezeichnet. Die Summe der über eine bestimmte Zeitdauer fiinweg akkumulierten Signale ist : mit S und C bezeichnet. Deren Quadrate tragen die Bezeichnung S² und C² und die Summe dieser Quadrate ist

mit P bezeichnet, wibei P = S² + C² gilt.

Der Aufbau und die Arbeitsweise des.Sinuskomponenten-Multiplizierers 12a wird nachfolgend erläutert. Fig. 3 zeigt ein Diagramm der Multiplikationsbeziehung zwischen dem Eingangssignal χ(/) und dem Sinusbezugssignal 2 riß. Das Eingangssignal wird zu regelmäßigen Zeitpunkten während der PCM-Dekociierung abgetastet. Gemäß dem vorliegenden Ausfiihrungsbeispiel ist unter Verwendung eines ROM eine Multiplikationstabelle gespeichert, die den eigentlichen Multiplikationsvorgang ersetzt.

Es sei vorausgesetzt, daß die Abtastperiode T = 125 Mikrosekunden und die zu erfassende Frequenz / = 2666,7 Hz ist, dann erscheinen drei Werte sin 0, sin 2/3 π und sin 4/3 n wiederholend als Koeffizientenwerte des Bezugssignals. Andererseits ist das Eingangssignal digitalisiert. Wenn es durch 8 Bits kodiert ist, dann sind insgesamt pro Koeffizientenwert 2⁸ = 256 Produktwen.-. möglich, so daß, nicht berücksichtigt die positiven und negativen Polaritäten, insgesamt 128 Amplitudenwerte absolut übrig bleiben. Bei Multiplikationen des Eingangssignals mit den drei Koeffizientenwerten sind lediglich dreimal 128 Produkte als mögliche Kombinationen für den praktischen Gebrauch von Bedeutung. Da sin 0 = 0 ist, wird die Multiplikation mit sin 0 wiederum 0, so daß 2 x 128 Kombinationen praktisch von Bedeutung sind.
Die Fig. 4 zeigt ein Blockdiagramm eines Beispiels eines Sinuskomponenten-Multiplizierers 12a.

Die decodierten PCM-Eingangssignale werden von den Eingangsleitungen 21 parallel zugeführt. Ein Zeittaktsignal wird über die Leitung 22 einem Dreierzähler 25 zugeführt. Die Speicher 23 und 24 umfassen Festwertspeicher (ROM) mit jeweils 128 Worten, wobei jedes Wort durch sieben Bits adressierbar ist, die den Wert der Amplitude des Eingangssignals darstellen. Im Eingangssignal ist weiterhin noch ein Vorzeichenbit vorhanden. Das Äusgangssigna! des DreierzämcfS 25 bestimmt, welcher Speicher 23 uuer 24 auicssicti wird. Sri jedem der Speicher 23 oder 24 ist jedes Wort, das von den Amplitudenbits des Eingangssignals adressiert wird, als Produktwert gespeichert, nämlich in Form

(Eingangsamplitudenwert) ■ sin 2/3 π bzw. (Eingangsamplitudenwert) · sin 4/3 η .

Es handelt sich hierbei um die Multiplikationstabelle.

Zur Abtastzeit /₀ öffnet der Dreierzähler 25 das Gatter 27, so daß die Ausgangswerte beim Ausgang 28 alle stets 0 sind. Dies entspricht einer Multiplikation der Eingangswerte mit sin 0 = 0. Zum nächsten Zeitpunkt Z₁ wird die Multiplikationstabelle im Speicher 23 angesteuert, so daß das i. üngangssignal ein bestimmtes Produkt aus dem Speicher 23 ausliest, das nach seiner Ausgabe dem Ausgang 28 zugeführt wird. Zur gleichen Zeit wandert das Vorzeichen durch das Exklusiv-ODER-Gatter 26, wodurch das Vorzeichen des ausgelesenen Produktwertes bestimmt wird. Auf diese Weise wird die Multiplikation mit sin 2/3 π (e*ne positive ganze Zahl) ausgeführt. Zum Zeitpunkt I₂ wird der Speicher 24 angesteuert, und das Vorzeichen wird am Gatter 26 umgedreht, wodurch eine Multiplikation mit sin 4/3 π (einer negativen Zahl) ausgeführt wird. Da im vorliegenden Fall sin 4/3 π = -sin 2/3 π ist, sind die Absolutwerte beider Koeffizienten gleich, so daß ein Speicher den anderen ersetzen kann. Auf diese Weise kann die Zahl der erforderlichen Speicher weiter vermindert werden.

Der Aufbau des Kosinuskomponenten-Multiplizierers 12* entspricht demjenigen des Multiplizierers 12a mit Ausnahme, daß die gespeicherten Werte des Bezugssigna!« cos Q = 1, cos 2/3 n, cos 4/3 π = cos 2/3 π sind. Demzufolge kann der Schaltkreis 12 * gleich ausgebildet sein wie der Schaltkreis 12» mit Ausnahme, daß die Speicherinhalte der Festwertspeicher andere sind und daß die Vorzeichenumkehrung des Vorzeichenbits nicht notwendig ist. Weiterhin kann der Dreierzähler in F i g. 3 für beide Schaltkreise 12a und 12* gemeinsam verwendet werden. Es ist auch möglich, die Speicherwerte für Sinus und für Kosinus in unterschiedlichen Bereichen des gleichen Speicherchips zu speichern.

Gemäß dem Vorstehenden kann das PCM-Eingangssignal direkt für den Zugriff in die Speicher verwendet werden.

Die Produktwerte werden wie folgt in den Speicher 23 in Fig. 4 eingelesen: Beispielsweise entspricht der PCM-Code »0000000« einem Analogwert von 8031 und der PCM-Code »0000001« dem Analogwert 7775. Da andererseits sin 2/3 π gleich 0,8660 ist, ist die Multiplikation des Codes »0000000« mit sin 2/3 π gleich 8031 · 0,8660 = 6954,8. Um die Summierung in der nachfolgenden Stufe ausführen zu können, wird dieser Analogwert umgesetzt beispielsweise in einen linearen PCM-Code von 13 Bits, wobei als Ergebnis S₀ = »1101100101011« entsteht. Entsprechend gilt 7775 · 0,8660 = 6733,2 für den Code »0000001«, wobei für diesen Analcgwertsich ein Linearcode j, = »1101001001101« ergibt. Demzufolge wird der lineare PCM-Cüde^b eingespeichert in die Speicherstelle des Speichers 23, welche vom Eingangscode »0000000« angesteuert wird. Entsprechend wird S₁ eingespeichert an die Adressenstelle, welche vom Eingangswert »0000001« angesteuert wird.

Als nächstes werden die Quadrierer 14a und 14* beschrieben. Wie die Fig. 5 zeigt, besteht er aus einem Eingangssignalanschluß 31, einem ROM-Festwertspeicher32 und einem Ausgangssignalanschluß 33. Die Funktion dieses Schaltkreises besteht darin, daß ein Eingangsdigitalsignal Di eingegeben wird, welches einem Analogwert α entspricht, und ein Digitalsignal Do ausgegeben wird, das dem Analogwert α² entspricht. Demgemäß wird das Eingangssignal Di am Eingangssignalanschluß 31 betrachtet als Adressensignal, das den Zugriff zu einer bestimmten Speicherstelle des Speichers 32 ermöglicht. Es wird ein Digitalsignal Do ausgegeben, welches dem Analogwert er entspricht, wobei diese Werte zuvor errechnet und eingelesen wurden. Im Speicher32 sind somit alle Ouadratwertc der möglichen Eingangssignal in digitaler Form gespeichert und können auf diese Weise rasch abgegriffen werden. Für den Fall, daß das Eingangssignal π Bits aufweist, dann wird eine Anzahl von 2° Speicherwörtern benötigt.

Da der Quadrierer 14* den gleichen Aufbau hat wie der Quadrierer 14a und die Inhalte beider Speicher gleich zueinander sind, ist es möglich, lediglich einen dieser Quadrierer vorzusehen, der dann taktweise über eine Zeitmultiplexsteuerung angesteuert wird.
Fig. 7 zeigt ein Zeitdiagramm, wobei die Kosinus- und Sinuswerte von/, = 2400 Hz und f₂ = 2600 Hz

bei T= 125 Mikrosekunden abgetastet werden. Diese Werte sind die Koeffizientenwerte, die mit dem Eingangssignal multipliziert werden. Zieht man die Periodizität der Wellenform in Betracht, dann sind die erforderlichen KocfTizientenwcrle begrenzt auf elf Arten, wie in Tabelle 1 gezeigt.

C₁ cos— in, i 0,1,2... IO ^a C_n =1,0 und C₁₀ = 0,0 ist, sind nur neun Arten von Koeffizienten für die Multiplikation von Bedeutung.

Tabelle 1

Zeitpunkt

/ι (2400 Hz) cos

C₀ C₄ C₈

-C₈

— Ca,

-C₀

-C₄

-C₈

C₈

C₄

C₁₀

C₆

C₂

C₂

C₆

C₁₀

-C₆

-C₂

-C₂

-C₆

Wiederholung der Koeffizienten von 0 bis 9

/₂ (2600 Hz) cos

C₀

c,

C₂ C₃ C₄ C₅ C₆ C₇

C₁₀

-c,

-C₈ -C₇

-C₅ -C₄ "C₃ -C₂

-c.

C₁₀

C,

C₈

C₇

C₆

C₅

C₄

C₁

C₂

C,

C₀

C₁

C₃

C,

C₄

C₅

C₇ C₈

C₉

Da andererseits die Eingangssignale einer Wertung unterworfen werden, bleiben beispielsweise im Fall eines 8-Bit-Codes lediglich 2⁷ = 128 Produktwerte übrig, unter Außerachtlassen der positiven und negativen Polaritäten. Die F i g. 8 zeigt ein weiteres Beispiel eines Multiplizierers mit den Abrufspeichern 72 und 74, einem Zähler 73 und einem Exklusiv-ODER-Gatter 76.

Das PCM-Eingangssignal wird von den Eingangsanschlüssen 71a und 71 b zugeführt. Hierbei ist 71 α der Eingangsanschluß für das Vorzeichenbit und der Anschluß 71 b der Anschluß fürdie insgesamt sieben Amplitudenbits. Ein Takteingangsanschluß 71 c ist vorgesehen, über welchen Taktsignale simultan mit dem PCM-Taktsignal zugeführt werden, und zwar viermal während eines Zeittaktes. Bei dem Zähler 73 handelt es sich um einen Zähler üblichen Aufbaus, der zurückstellt, nachdem er 80 Takte gezählt hat. Der Speicher 74 speichert 80 Worte, von denen jedes Wort 1 Bit zur Anzeige der Polarität und 4 Bits zum Ansteuern eines der 11 Segmente (Spalte) des ROM 72 umfaßt. Die Ausgänge werden den Ausgangsleitungen ISA und 755 zugeführt Die 11 Segmente des ROM 72 speichern die Multiplikationstabellen der Koeffizienten C₀, C_x... C₉ und Ci₀. Durch das am Eingangsanschluß 71 b anliegende PCM-Signal wird eine Zeile in jedem Segment angesteuert. Der Code, der an der angesteuerten Stelle gespeichert ist, wird dem Äusgangsanschluß 77 ό zugeführt. Dieser Code entspricht dem Multiplikationswert des Eingangssignals mit einem Koeffizienten C₁. Die Reihenfolge, mit welcher die Segmente bestimmt werden bzw. angesteuert werden, ist folgende: Als erstes werden vier Koeffizienten in der ersten Zeile von Tabelle 1, wie im ROM 74 gespeichert, aufeinanderfolgend bestimmt, sodann beim nächsten Zeittakt aufeinanderfolgend die Koeffizienten der zweiten Zeile. Im ROM 74 sind die Koeffizienten C, zuvor in der Reihenfolge der Tabelle 1 gespeichert worden. ROM 74 wird zyklisch durch den Zähler 73 adressiert bzw. angesteuert, so daß aus der Multiplikationstabelle, welche im ROM 72 gespeichert ist, die Koeffizienten korrekt ausgewähIt werden. Das Vorzeichen des Eingangssignals wird dem Gatter 76 zugeführt, und das die inverse Operation anzeigende Bit, welches vom ROM 74 ausgegeben wird, wird ebenfalls dem Gatter 76 über die Signallei- tung 7Sa zugeführt, so daß die Polarität umgedreht wird und am Ausgangsanschluß 77a anliegt, wenn der Koeffizient C₁ negativ ist

Um die Beschreibung zu vereinfachen, wurde vorstehend eine zeitmultiplexe Arbeitsweise nicht berücksich-

1 tigt, jedoch kann eine solche einfach angewendet werden. Hierbei werden JV-Kanäle mehrfach ausgenutzt, so

ft daß eine Anzahl von η PCM-Signalen aufeinanderfolgend während der Zeitdauer T = 125 Mikrosekunden zuge-

v' führt werden. In diesem Fall treten am Takteingang 71c viermal mehr Impulse auf als bei der Kanalzeitzählung

; j mit einer Rahmenzeit für jeweils 125 Mikrosekunden. Der Zähler 73 umfaßt zwei Zählergruppen, von denen der

ΐ 5 eine ein Viererzähler ist, welcher vier Kanaltakte zählt, während der andere ein Zwarizigerzähler ist, der die Zeitig rahmentak'e zählt. Beide Ausgänge werden miteinander kombiniert und dienen als Adressensignal für das

gi ROM 74. Bei diesem System werden vier Multiplikationsresultate des Kosinus und des Sinus von/ und des Kosi-

|j nus und cjs Sinus von/ dem Ausgangsanschluß in einer Zeitfolge für jeden Kanal zugeführt. Da bei C_IU = 0 das

4 Multiplikationsergebnis stets Null ist, weisen alle Werte im Segment mit dem Faktor C₁₀ stets den

\f, ίο Speicherwert 0 auf. Demgemäß können diese Speicherstellen entfallen, so daß der Inhalt des ROM 72 weiter

i;i vermindert werden kann, wobei ein zusätzlicher Schaltkreis mit dem Ausgangsanschluß 776 verbunden ist, der

'.-■'■ ein O-Code zuleitet, wenn ein Segment mit einem Faktor C_i0 angesteuert wird.

,' In Fig. 9 ist im Blockdiagramm der Aufbau eines Akkumulators 13 wiedergegeben. Dieser Akkumulator

umfaßt eine Summierschaltung 82, Speicher 83a, 836,83c und 83a¹, einen Selektor 84 und einen Zähler 86. Dem y 15 Akkumulator 13 werden die Ausgangssignale des Multiplizierers nach F i g. 8 zugeführt und dieser akkumuliert

I; die Sinus- und Kosinusprodukte der Frequenzen/ und/ über eine bestimmte Zeitdauer von beispielsweise

i| 20 Millisekunden. Das Signal am Eingangsanschluß 81 ist eine Folge von Produktwerten der jeweiligen Ein-

1$ gangsüignale mit dem Kosinus von/, Sinus von/, Kosinus von/ und Sinus von/ zum jeweiligen Abtastzeit-

& niinkt Der Zähler 86 wird mit ¹A der Takte der Abtastung beaufschlagt, und zwar durch einen Anschluß 86 j. Er

M 20 zählt die Anzahl von Takten mittels des Viererzählers und steuert somit die vier Speicher 83 a bis 83 a* zyklisch

|i und aufeinanderfolgend über die Adressenleitung 866 an. Der Zähler 86 ist weiterhin mit einem 160er Zähler

I ausgerüstet zur Ausgabe der Speicherinhalte an den Selektor 84, und zwar jeweils dann, wenn die vier Speicher

ü 160mal beaufschlagt wurden. Der Schaltkreis 86 stellt die jeweils ausgelesenen Speicherinhalte für den nächsten

'S Zählrhythmus zurück.

J 25 Der Summierer 82 addiert das Eingangssignal zu den Inhalten der Speicher 83a bis 83a", in welchem die vor-

° I herigen Multiplikationswerte gespeichert werden. Demgemäß werden die vier Speicher 160mal mit Multiplika-

ί tionswerten des Kosinus und Sinus von / und / angesteuert. Da die Abtastung des Eingangssignals mit

J/ 125 Mikrosekunden festgelegt ist, entspricht jede der 160 Zeitakkumulationen 160mal 125 Mikrosekunden

4 = 20 Millisekunden. Die Resultate dieser Akkumulation werden zugeführt dem Ausgangsanschluß 87 in einer I 30 zeitlichen Aufeinanderfolge über den Selektor 84.

fDie F i g. 10 zeigt den Aufbau eines Quadrierers und eines Summierers 14,15. Dieser Schaltkreis umfaßt einen P Speicher 91 für die Quadratbildung, Pufferspeicher 92α, 926,92 c und 9Zd, Addierer 93α und 936 und eine Takt-

I schaltung 95. Der Speicher 91 zur Quadratbildung ist der gleiche wie beim ersten Ausführungsbeispiel nach

5 Fig. 5. Entsprechend der Eingangszeitzählung können die Ausgänge des Speichers 91 klassifiziert werden in 4 35 vier Gruppen, d. h. in eine Kosinusbeziehung von/, eine Sinusbeziehung von/, eine Kosinusbeziehung von/ 1 und eine Sinusbeziehung von/. Diese vier Gruppen werden in den Pufferspeichern 92a bis 92a" für eine Zeit- §j dauer gespeichert. Der Taktschaltkreis 95 umfaßt einen Viererzähler zur Bestimmung der Pufferspeicher,

welche simultan mit den Taktimpulsen der vorhergehenden Stufe angesteuert werden. Die Addierer 93a und 936 summieren die Signale der zwei auf / und /₂ bezogenen Gruppen, so daß die Resultate von

40 (cos)² + sin (sin)² bezogen auf/ am Ausgangsanschluß 94α und die entsprechenden Ergebnisse bezogen auf/ am Ausgangsanschluß 946 auftreten.

Die F i g. 11 zeigt *«ιβη Aufbau des Entscheidungsschaltkreises 16. Er umfaßt Komparatoren 102α und 1026 und einen Vergleichswertgenerator 103. Eingangsanschlüsse 101 α und 1016 sind verbunden mit den Ausgangsanschlüssen 94α und 946 in Fig. 9. In den Vergleichswertgenerator 103 wurden zuvor eingespeist die Signal-

45 werte nach dem DFT-Verfahren bezüglich der oberen und unteren Grenzen eines bestimmten Amplitudenbereichs der zu erfassenden Frequenz, so daß der Generator 103 die Codes von zwei Schwellwerten erzeugt, welche an den Anschlüssen 103 a und 1036 auftreten. Der Komparator 102α stellt fest, ob das dem Eingangsanschluß 101α zugeführte Signal innerhalb der beiden von 103 a und 1036 gelieferten Schwellwerten liegt. Liegt das Signal innerhalb der beiden Schwellwerte, dann zeigt der Komparator 102 α an, daß ein Tonsignal/ vorhanden

so ist, wobei diese Anzeige am Ausgangsanschluß 104α auftritt. Der Komparator 1026 erzeugt eine Anzeige bei Auftreten der Frequenz/ am Ausgangsanschluß 1046 in gleicher Weise.
Ein weiteres Ausführungsbeispiel wird nachfolgend anhand der Fig. 12 erläutert.
Ein Zeitmultiplex-PCM-Signal wird dem Eingang vom Eingangsanschluß 221 zugeführt. Zeitrahmenimpulse und Kanalimpulse, welche mit dem PCM-Eingangssignal synchronisiert sind, werden dem Takteingang 222

55 zugeführt. Die Form der PCM-Eingangsimpulse soll so sein, daß der Zeitrahmen 125 Mikrosekunden beträgt. Der Vorzeichentrennkreis 223 erzeugt ein erstes Vorzeichenbit, das eirste Bit für jeden Kanal, welches dem Gatter 226 zugeführt wird. Die weiteren dem Absolutwert der Amplitude entsprechenden 6 Bits, außer dem letzten Bit, werden dem Speicher 224 zugeführt, und zwar als Teil eines Adressensignals (Zeile). Der Speicher 224 speichert eine Multiplikationstabelle. Die die Koeffizientenzahl erzeugende Schaltung 225, welche synchronisiert

60 ist mit dem Zeitrahmenimpuls und dem Kanalimpuls, liefert Ausgangssignale zur Bestimmung des Segments (Spalte) im Speicher 224, und zwar zum gleichen Zeitpunkt, wo ein Vorzeichensignal dem Gatter 226 übermittelt wird.

Die Fig. 13 zeigt das Zeitdiagramm der Unterteilung des Zeitrahmens (125 μς) des PCM-Eingangssignals, wobei jede Einheit eines Kanalschlitzes (# 0, # 1,...) unterteilt ist in zwölf Teilschlitze von 0,326 Mikrosekun-

65 den. Der die Koeffizienten liefernde Schaltkreis 225 eräugt einen Ausgang für jeden der Teilschlitze. Jeder dieser zwölf Teilschlitze wird verwendet für eine Koeffizientenbestimmung von Sinus und Kosinus bei sechs zu erfassenden Frequenzen. Der Speicher 224 weist einen Festwertspeicher auf und enthält Segmente (Spalten) und Adressen (Zeilen), deren Grundmuster noch nachfolgend beschrieben wird. Als Ergebnis wird unter Verwendung

JU 1!) 44V

den, PCM-Eingangssignals und des Ausgangs des Schaltkreises 225 eine Speicherstelle der Multiplikationstabelle angesteuert und ein Code ausgegeben, der gfeich dem Absolutwert des Produkts des Eingangssignals und der trigonometrischen Funktion der Frequenz ist. Gleichzeitig wird ein Multiplikationsvorgang bezüglich des Vorzeichens durchgeführt durch das Gatter 226, und das Resultat wird als Steuerimpuls dem Schaltkreis 227 zugeführt. Falls das resultierende Vorzeichen nach der Multiplikation negativ ist, dann erzeugt der Schaltkreis 227 den Negativwert des Ausgangscodes des Speichers 224. Ist dagegen die Polarität positiv, dann pas.iert dieser Ausgangscode unverändert. 228 ist ein Addierer, 229 ein Schieberegister mit 32 · 12 Stellen, welches bei jedem Zeitrahmen einmal durchlaufen wird. Diese beiden Schaltteile bilden den Akkumulator. Die diesem Akkumulator zugeführten Signale umfassen 32 Kanalschlitze, die jeweils aus 12 Teilschlitzen bestehen, so daß eine kummulative Kalkulation mit insgesamt 32 · 12 Teilschlitzen durchgeführt wird. Das Ergebnis wird dann dem Quadrierer 230 zugeführt. Der Ausgang des Akkumulators kann eine beliebige Akkumulationszeit, beispielsweise 20 Millisekunden aufweisen. Wie der Fig. 14 entnommen werden kann, kann ein Multiplexbetrieb vorgesehen sein. Der Quadrierer 230 kann ein konventioneller Multiplikator oder ein Speicher sein, in welchem eine Quadratmultiplikationstabelle gespeichert ist. Mit 231 ist ein zweistufiges Schieberegister bezeichnet, welches jeweils zv/ei Signale speichert, die dem Sinus und Kosinus dergleichen Frequenz zugehören. Der Addierer 232 führt eine Addition dieser Signale durch. Als Ergebnis wird der Wert jeder Frequenzkomponente jedes Kanals als Ausgang in einer Aufeinanderfolge vom Addierer 232 erhalten. Die Entscheidungsschaltung 233 vergleicht die Resultate dieser Operationen mit einem vorbestimmten Schwellwerk Für den Fall, daß zwei Frequenzen gleichzeitig erfaßt werden, dann tritt als Ausgang eine numerische Information in Übereinstimmung mit dem Kombinationsmuster am Ausgang 234 auf.

Der Multiplikationstabellenspeicher224 und der Koeffizientenspeicher 225 sind wie nachfolgend beschrieben ausgebilüet: Ihre Funktion besteht darin, einen Ausgang zu erzeugen, der das Produkt der Multiplikation des Eingangssignals mit Koeffizienten darstellt, welche Werte der Sinuswelle und der Kosinuswelle von jeweils einer der sechs verschiedenen zu ermittelnden Frequenzen sind. Dieser Rechenvorgang wird nicht durch eine Multiplikation durchgeführt, sondern durch den Zugriff auf eine Multiplikationstabelle. Falls diese Multiplikationstabelle zu umfangreich ist, ist jedoch damit keine ökonomische Wirkung verbunden. Es ist daher für diesen Rechenvorgang eine möglichst kleine Tabelle anzustreben. Der PCM-Eingangscode umfaßt sieben Bits, ausgenommen das Vorzeichenbit. Weiterhin kann das Bit an letzter Stelle vernachlässigt werden, da es für die Genauigkeit keinen Einfluß hat. Damit entstehen 2⁶ = 64 Werte des Eingangssignals. Die Koeffizienten sind sin 2 π f,Tk und cos 2 nffTk, wie in Tabelle 2 wiedergegeben. Es sind sechs Frequenzen vorhanden, nämlich fi = 700,900,1100,1300,1500 und 1700 Hz. 7" ist die Abtastperiode von beispielsweise 125 Mikrosekunden, und k sind die Abtastfolgen 0, 1, 2, 3,...).

Tabelle 2

Frequenz	Sinuskoeffizient	Cosinuskoeffizient	7 40	π-k
/, 700 Hz	sin — π · k 40	cos	9 40	π-k
h 900 Hz	!>... — π ■ k 40	cos	11 40	π-k
/3 1100 Hz	■ 11 sin ■— π ■ k 40	cos	13 40	π-k
/4 1300 Hz	• 13 L. sin — π-k 40	cos	15 40	π-k
/5 1500 Hz	• 15 sin-*·*	cos	17 40	π-k
/6 1700 Hz	• 17 sin -— π ■ k 40	cos
Tabelle 3			No.	j (700 Hz)
Abtaslfolge No.	Koeffizient		cos
λ m	sin

0	0	+ 0	+20
1	7	+ 7	+13
2	14	+14	+ 6
3	21	+19	- 1
4	28	■ +12	- 8

45 50

60

65

Fortsetzung

Abtastfolge No.	m	Koeffizient No. j (700 Hz)	cos
k	35	sin	-15
5	42	+ 5	-18
6	49	- 2	-11
7	56	- 9	- 4
8	63	-16	+ 3
9	70	-17	+10
10	77	-10	+17
11	84	- 3	+16
12	91	+ 4	+ 9
13	98	+11	+ 2
14	105	+18	- 5
15	112	+15	-12
16	119	+ 8	-19
17	126	+ 1	-14
18	133	- 6	— 7
19	140	-13	+ 0
20	147	-20	+ 7
21	154	-13	+14
22	273	- 6	-13
39	280	+ 7	-20
40	+ 0

Bei dieser Tabelle sind die Winkel der trigonometrischen Funktionen in der Form — π angegeben.

40

sin (θ+2 π) = sin θ
sin (θ+π) = sin θ

cos θ = sin

gilt, dann werden alle Sinuskoeffizienten in Tabelle 2 gleichmäßig verwandelt in die Form sin ^- /r, wobei / eine

40

ganze Zahl zwischen -20 und +20 ist und die Funktion von m undy zu einer solchen wird, wie in F i g. 15 gezeigt. Wie der Fig. 15 zu entnehmen ist, gilt für 0S m<20 die Beziehung./ = tn, für 20 Sm <60 die Beziehung j = 40-m und für 60 S m < 80 die Beziehung y = /«-80. Für eine Periode von m = 80 wiederholt sich diese Folge. Da Kosinus

^_ff sinus^,r
40 40

gemäß den Formeln ist, gilt in bezug auf den Kosinuskoeffizienten m + 20, da die Beziehung zwischen m und j in der gleichen Weise wie oben erhalten wird.

Aus dem Obenstehenden ergibt sich, daß für die Abtastfolge k und den Koeffizienten./' im Falle von 700 Hz die Werte der Tabelle 3 sich ergeben.

Bei der Abtastfolge k = 40 oder höher findet eine Vorzeichenumkehr bei den Koeffizienten bei jeden weiteren 40 Abtastfolgen statt. Dies ergibt sich aus Fig. 15, wo dann die Funktion j von m an der rechten Seite von 280 (zusammen mit k = 40) eine Umkehr der positiven und negativen Werte der bei 0 beginnenden Kurve darstellt.

M) Eine entsprechende Ableitung kann ausgerührt werden mit den anderen Frequenzen wie mit der Frequenz 70011z.

Zur Durchfuhrung der Operation sind also insgesamt 41 verschiedene Koeffizienten erforderlich, welche jeweils den zuvor erwähnten sechs verschiedenen Frequenzen zugeordnet sind. Weiterhin wird mit den positiven und negativen Vorzeichen gearbeitet. Die absolute Anzahl der Koeffizienten beträgt somit nur noch 21. Die

A5 Beziehung zwischen dem vorerwähnten Koeffizienten./ und dem tatsächlichen Koeffizientenwert kann der Fig. 16 entnommen werden.

Auf diese Weise können die Produkte der vorerwähnten 21 verschiedenen Koeffizienten errechnet werden, welche den 2⁶ = 64 Werten des Eingangssignals zugeordnet sind, welche durch den o-Bit-PCM-Eingangscode

bestimmt werden. Diese Produkte werden codiert gespeichert im Speicher 224 gemäß Fig. 12. Der Koeffizient bestimmt das Segment und die 6 Bits des PCM-Eingangscodes die Adresse innerhalb des Segments. Die erforderliche Speicherkapazität beträgt 21 - 64 = 1344 Worte. Ein Wort kann 8 Bite umfassen, obwohl dies abhängig ist von der erforderlichen Arbeitegenauigkeit Koeffizientenwerte des Koeffizienten Null sind Null, und das Ergebnis ist stete unabhängig von der Größe des zu multiplizierenden PCM-Eingangscodes. Soll ein Zugriff zum Speicher mit einem Koeffizienten 0 erfolgen, dann kann ein Generatorschaltkreis dazu verwendet werden, hierbei einen Ausgangscode gleich dem Wert 0 zu erzeugen, so daß der Speicher 224 zusätzlich auf 20 · 64 Worte bzw. Speicherstellen vermindert werden kann.

Der die Koeffizienten erzeugende Generator 225 kann aufgebaut sein wie in Fig. 17 gezeigt Der vom Taktanschluß 222 empfangene Zeitrahmenimpuls liegt als Eingang am quaternären Zähler 271. Der Kanalimpuls liegt am Eingang des Multiplexers 272, welcher Zeitimpulse erzeugt, die einen Kanalschlitz in 12 Teilschlitze unterteilt, 273 ist ein Duodezimalzähler, welcher mit den schmalen Teilschlitzen synchronisiert ist 274 ist ein Speicher mit 12-40 Speicherstellen. Ein Minimum von 6 Bite ist ausreichend zur Darstellung der Koeffizientenzahleny. Sowohl der Ausgang 271e des Zählers 271 als auch der Ausgang 273a des Duodezimalzählers 273 dienen zur Adressierung des Speichers 274. In diesem Speicher sind die vorerwähnten Koeffizientenzahleny gespeichert Die Adressensignale in 271 a stimmen überein mit den vorerwähnten Abtastzahlen k, und der Ausgang bei 273 α wird verwendet zur Identifikation des Sinus und Kosinus der sechs verschiedenen Frequenzen. Im Speicher 274 sind Tabellen gespeichert, wie die Tabelle 3 in bezug auf die Frequenz von 700 Hz. Entsprechende Werte sind gespeichert für die anderen Frequenzen (Fig. 18 zeigt das Speicherschema). Die Umkehrschaltung 275 besteht aus einem Flipflop, welches Umkehrimpulse erzeugt, jeweils wenn der Inhalt des Zählers 271 die Zählung 40 übersteigt Die Vorzeichenbits von 275 und 274 werden im Gatter 276 miteinander multipliziert und das resultierende Vorzeichen dem Ausgang 226 übermittelt. Die Ausgabe der Absolutwerte aus dem Speicher 274 erfolgt über den Ausgang 224.

Die Fig. 19 zeigt ein weiteres Ausfuhrungsbeispiel eines Koeffizientengenerators 225, bei welchem die Zählschaltkreise etwas komplizierter ausgebildet sind. Hierdurch kann jedoch die Speicherkapazität verringert wer- den. Wie der Tabelle 3 entnommen werden kann, sind in der Sinuskoeffizientenspalte fur die Ar-Werte oberhalb 20 und für die /fc-Werte unterhalb 19 dieJ-Werte symmetrisch zueinander. Die Folge der Kosinuskoeffizienten ist gleich derjenigen der Sinuskoeffizienten, jedoch in umgekehrter Reihenfolge mit umgekehrten Vorzeichen. Wenn man dies beachtet, können die einander überlappenden Bereiche eliminiert werden, wie in Fig. 20 gezeigt

In Fig. 20 bedeuten die Doppelkreise die Ausgangspunkte, und die gestrichelten Linien zeigen die Vorzeichenumkebr. Wie die F i g. 20 zeigt, kann das Speichervolumen des Speichers zur Bestimmung der Koeffizienten um % reduziert werden, verglichen mit dem vorhergehenden Ausführungsbeispiel durch Verschieben der A'>sgabefolge und der Vorzeichenumkehrfolge der Sinus- und Kosinuskoeffizienten.

In Fig. 19 wird dem Anschluß291 a der Zeitrahmenimpuls zugeführt. Es sind weiterhin zwei Bidezimalzähler 292 und 293 vorhanden. Der Zähler 292 ist ein Aufwärtszähler, dessen Ursprungswert gleich 0 ist und dessen Zählwert jeweils urn 1 anwächst Der Zähler 293 ist ein Abwärtszähler, dessen Ursprungswert 2ö beträgt und der jeweils die Zählung um den Wert 1 verringert. Beide Zähler kehren auf ihren ursprünglichen Wert zurück, wenn der 20. Impuls gezählt wird. Zwei zweistufige Flip-Flops 294 und 295 zählen die Anzahl der Zyklen des Zählers 293. Der Selektor 296 wählt einen der Zählwerte der zwei Zähler 292 und 293 aus und führt diesen Zählwert dem Speicher 298 als Teil der Adresse zu. Zur gleichen Zeit empfängt der Anschluß 2916 einen Kanalimpuls. Der Multiplexer 300 teilt den Kanalschlitz in 12 Teile auf und erzeugt Teilschlitzimpulse. Mit 301 ist ein Flip-Flop bezeichnet, und 302 ist ein hexanärer Zähler. Der Selektor 296 weist einen selektiven Ausgang durch Kombination des Ausgangswertes der zwei Flip-Flops 294 und 301 auf. Wie aus dem Zeitdiagramm von F i g. 21 entnehmbar, wechselt das Flip-Flop 294 bei jedem 20. Zeitrahmenimpuls, und das Flip-Flop 301, welches die Sinus- und Kosinuswerte schaltet, wechselt bei jedem Teilschlitzimpuls, wobei, wenn beide Stellungen in Koinzidenz stehen, der numerische Wert des Zählers 292 der Ausgangswert des Selektors 296 ist. Herrscht jedoch keine Koinzidenz, dann wird vom Selektor 296 der Wert des Zählers 293 ausgegeben. Das Flip-Flop 294 schaltet entweder in die obere oder untere Richtung, um die Tabelle gemäß Fig. 20 auszugeben, während das Flip-Flop 301 die Sinus- und Kosinuswerte schaltet. Was das Verarbeiten der Vorzeichen betrifft, ist ein weiteres ζΊίρ-Flop 295 dem Flip-Flop 294 nachgeschaltet und die Kombination der Flip-Flops 294 und 295 steuert diese Verarbeitung. Wie der gestrichelten Linie der Fig. 20 zu entnehmen ist, wird mit dem dritten und vierten Zeitrahmen das Vorzeichen des vom Speicher 298 ausgegebenen Codes umgekehrt in bezug auf den Sinuskoeffizienten. Bezüglich des Kosinuskoeffizienten erfolgt eine Vorzeichenumkehr bei dem ersten und vierten Zeitrahmen. Die Zeitrahmen können von den Ausgängen der Flip-Flops 294 und 295 identifiziert werden und zusammen mit dem Aus- gang des Flip-Flops 301, der den Sinus und Kosinus schaltet, wird ein Vorzeichenumkehrbefehl im logischen Schaltkreis 297 erzeugt. Der Speicher 298 ist ein Festwertspeicher, in welchem der Wert./' zuvor gespeichert wurde, der sechs verschiedenen Frequenzen zugeordnet ist, und zwar in der Adresse bzw. Speicherstelle k', wie aus Tabelle 4 entnehmbar ist. Der Zähler302 ist Tür die Folge der sechs gesuchten Frequenzen bestimmend. Die lur diesen Speicher erforderliche Kapazität beträgt 6 · 21 Worte. Hierbei sind zumindest 6 Bits für jedes Wort erforderlich. Das Gatter 299 ist das Gatter, das eine Polaritätsumkehr der Bits bewirkt.

Wie schon zuvor erläutert, speichert der Speicher 224 die Multiplikationstabelle in Absolutwerte außer dem Vorzeichen. Die Operationsverarbeitung des Vorzeichens wird dem Ausgang des Speichers 224 getrennt hinzugefügt. Für die praktische Anwendung ist es jedoch nicht stets notwendig, eine Trennung des Vorzeichens vorzunehmen. Es ist ohne weiteres möglich, die Kapazität des Speichers 224 zu vergrößern, um die Multiplikations- werte mit ihrer Polarität zu erhalten. In diesem Fall sind dann die Schaltkreise 223,226 und 227, die sich auf das Verarbeiten der Vorzeichen beziehen, nicht erforderlich.

Die Fig. 6 ist ein Diagramm, welches den Multiplikationsspeicher betrifft. In diesem Diagramm ist die WeI-

lenform if gleich sin — π, wobei meine ganze Zahl ist. Die Anwahl der Speicherstellen dieses Multiplikations-

40

tabellenspeichers wird bestimmt durch den PCM-Eingangscode und den Abtastzeitpunkt, festgelegt durch den Wert m. Bei der jeweiligen Adresse wird das Produkt des Eingangswertes und des Wertes der Wellenform W s zum jeweiligen Abtastzeitpunki m gespeichert. Da die Wellenform W nach jeweils 20 Änderungen im Verlauf sich ändert, genügt es, den Bereich m von -40 bis +40, wie im Diagramm gezeigt, zu benutzen. Daher umfaßt das grundlegende Speicherdiagramm die positiven und negativen Werte des PCM-Eingangscodes und den kompletten Verlaufeines Gesamtzyklus der Wellenform W. In diesem Fall ist beispielweise bei der Verarbeitung der 700 Hz eine zyklische Wiederholung, wie in I der Fig. 6 gezeigt, geeignet, wobei ein Fortschreiten de.: KoefF·.-zientenadresse m um jeweils 7 bewirkt wird. Falls der Speicher die Werte einschließlich der Vorzeichen speichert, ist es nicht notwendig, die Vorzeichen am Ausgang des Speichers gesondert zu verarbeiten.

Zur Verminderung der Kapazität des MuUiplikationstabeilenspeichers gibt es zwei Wege. Diese können getrennt oder gemeinsam verwirklicht werden. Bei der ersten Methode wird die Polarität des PCM-Eingangscodes abgetrennt. Hierbei wird dann lediglich der Absolutwert zur Adressierung bzw. Anwahl des Multiplikations- tabellenspeichers verwendet, wodurch die Speicherkapazität auf die Hälfte verringert werden kann. Dann ist jedoch eine multiplexe Verarbeitung der Vorzeichen des Eingangs zum Speicherausgang erforderlich. Bei einem Pluseingang bleibt der Ausgangswert unverändert, während bei einem Minuseingang eine Vorzeichen umkehr des Ausgangs bewirkt wird. Eine zweite Möglichkeit besteht in der Verwendung der Punktsymmetrie der Wellenform W. Wie der Fig. 6 Teil II entnommen werden kann, wird der Bereich m von -20 bis +20 verwendet.

Jeweils, wenn m die Grenze ±20 erreicht, wird die Zählrichtung umgekehrt. Auf diese Weise wird die Speicherkapazität ^es Speichers um die Hälfte vermindert Eine weitere Methode beschreitet einen anderen Weg. Wie der Fig. 6 Teil III entnommen werden kann, wird der Bereich m von 0 bis 20 verwendet Jeweils, wenn m die Grenze 0 oder +20 erreicht, wird die Bewegungsrichtung umgekehrt, wobei die Polarität des Speicherausganges jeweils umgekehrt wird, wenn die Nullgrenze erreicht wird. In diesem Fall wird die Speicherkapazität nochmals um die Hälfte reduziert. Bei dem in der Fig. 6 dargestellten Ausführungsbeispiel wird die erste und die letztgenannte Methode verwendet Ersichtlich können auch weitere Kombinationen durchgeführt werden.

Tabelle 4

k' j'

700Hz 900Hz 1100 Hz 1300Hz 1500Hz 1700Hz

0 +0 +0 +0 +0 +0 +0

; Bei dem zuvor beschriebenen Au.sführungsbcispicl bezog sich die Beschreibung nulsechs Bezugsfrequenzen

im Bereich von 7(M) bis 17(K) II/.

;.| Werden die Frequenzen verallgemeinert, dann rührt dies zu folgendem:

"l\ (>5 Die Abtastperiode wird festgesetzt auf T,. Der Reziprokwert von N verschiedenen Bezugsfrequenzen/ ist

' 7,'(Z= 1,2 ... iV). Der gemeinsame mehrfache Zyklus für TJund für alle 7Jist T₁.. Wenn m, und /«,ganze Zahlen

1	+ 7	+ 9	+11	+13	+15	+17
2	+14	+18	+18	+14	+10	J- C ■ \J
3	+19	+13	+ 7	+ 1	- 5	-11
4	+12	+ 4	- 4	-12	-20	-12
5	+ 5	- 5	-15	-15	- 5	+ 5
6	- 2	-14	-14	- 2	+10	+ 18
7	- 9	-17	- 3	+11	+15	+ 1
8	-16	- 8	+ 8	+16	+ 0	-16
9	-17	+ 1	+ 19	+ 3	+15	- 7
10	-10	j-in	+10	t f\ — IU	+10	+ 10
11	- 3	+ 19	- 1	-17	- 5	+13
12	+ 4	+ 12	-12	- 4	-20	- 4
13	+11	+ 3	-17	+ 9	- 5	-19
14	+18	- 6	- 6	+18	+10	- 2
15	+15	-15	+ 5	+ 5	+15	+15
16	+ 8	-16	+16	- 8	+ 0	+ 8
17	+ 1	- 7	+13	-19	+15	- 9
18	— 6	+ 2	+ 2	- 6	+10	-14
19	-13	+11	- 9	+ 7	- 5	+ 3
20	-20	+20	-20	+20	-20	+20

sind, dann ergeben sich folgende Gleichungen:
T_c = m_s ■ T₁,
T_r = m,- · 7?. 5

Der gemeinsame mehrfache Zyklus 7c wird unterteilt in m, Einheiten von Abtastperioden Ts. Dieser gemeinsame mehrfache Zyklus Tc ist gleich /n, Einheiten einer Periode Ti einer gesuchten Frequenz./?. Die Phase für jeden Zykluslcil beträgt 2 π rad. Wird die Abtastperiode % für den gemeinsamen mehrfachen Zyklus T₁ umge- ; setzt in eine Phasenänderung, dann ergibt sich io

; ; Tc m_s

'?;] Gleichzeitig wird die Phasenänderung der Abtastperiode 75 fur die Perioden Ti: 15

ΐ η Ts _ 2 π

r: P, = -=r ■ 2 π = m,,

f Pi = P_c-ITi₁. 20

ρ Hieraus wird ersichtlich, daß es für die Abtastung des Bezugssignals ausreichend ist, die Sinusv-eiie, die die

|| gemeinsame mehrfache Periode Tc besitzt, an jeder Stelle m, abzutasten. Wird die Symmetrie der Sinuswelle

(?■ innerhalb eines Zyklus beachtet, wie dies anhand von F i g. 6 erfolgt, dann ist die Abtastung des gesamten Zyklus

Il nicht immer notwendig. Es reicht aus, wenn ein halber Zyklus oder ein viertel Zyklus abgetastet werden. In 25

ψι bezug auf die Kosinusfunktion ist anzumerken, daß diese gleich d-:r Sinusfunktion ist mit einer Phasenverschie-

'fl bung von π/2, so daß es zur Abtastung des Kosinuskoeffizienten möglich ist, die Abtastzahl um m_s/4 zu verschie-

;'; ben. Falls jedoch m, kein Mehrfaches von 4 ist, ist es besser, ein großes Tc zu nehmen, so daß m, ein Mehrfaches

ν; von 4 wird. Alternativ hierzu ist die Kosinuswelle der Periode T_c speziell abgetastet. Im Falle der Verwendung

', von sechs Bezugssignalen (700 bis 1700 Hz) betragen Ts = Veooo Sek., Tc = Vioo Sek., m₅ = 80, /n, = 7, tn₂ = 9..., 30 /W₆ = 17.

Hierzu 15 Blatt Zeichnungen

Claims (9)

Patentansprüche:

1. Frequenzdekoder zum Erfassen mindestens einer vorbestimmten Frequenz aus einem an seinem Eingang anliegenden Eingangssignal, welches ein Frequenzgemisch aufweist und welches periodisch abgetastet wird, mit zwei Multiplizierern zur Multiplikation des zu jedem Abtastzeitpunkt abgetasteten Pegels des Eingangssignals mit dem zu dem jeweiligen Abtastzeitpunkt vorhandenen, in je einem dem jeweiligen Multiplizierer zugeordneten Festwertspeicher gespeicherten Koeffizientenwerten von zwei zueinander orthogonalen, mit der zu erfassenden Frequenz periodischen Bezugssignalen, mit zwei anschließenden Akkumulatoren zum Akkumulieren der Ausgangssignale jedes Multiplizierers über eine bestimmte Zeitdauer mit je

ίο einem jedem Akkumulator nachgeschalteten Quadrierer, mit einem Addierer zur Addition der Ausgangssignale der Quadrierer, der eine Entscheidungsschwellenschaltung ansteuert, mit mindestens einer Schwelle zur Anzeige des Vorhandenseins der zu erfassenden Frequenz bei Schwellenüberschreitung, dadurch gekennzeichnet, daß die Multiplizierer (12a, 12A) unter Einbeziehung der zugeordneten Speicher (23, 24,72,224) gebildet sind, derart, daß jedem Speicher (23,24,72,224) eine Vielzahl von Produktwerten möglieher, durch die Abtastung gewinnbarer Pegel dss Eingangssignals mit den zu den Abtastzeitpunkten zugeordneten Koeffizientenwerten der Bezugssignale gespeichert sind, deren als Adresse definierte Speicherwerte durch die gewinnbaren Pegel bestimmt sind, so daß die Multiplikation durchgeführt wird durch die Auswahl einer Adresse mit dem zum jeweiligen Abtastzeitpunkt gewonnenen Pegel an der durch die periodische Folge der Koeffizientenwerte bestimmten Speicherstelle.

2. Frequenzdekoder nach Anspruch 1, dadurch gekennzeichnet, daß die den Multiplizierern (12 a, 12A) zugeordnrten Speicher (23,24,72,224) die Absolutwerte der Produktwerte speichern, die Multiplizierer (12a, 12A) ein Exklusiv-ODER-Gatter (26,76,227) aufweisen, dem zum jeweiligen Abtastzeitpunkt das Vorzeichen des Pegels des Eingangssignals und das Vorzeichen des durch die periodische Folge bestimmten Koeffizientenwerts zugeführt werden und das Ausgangssignal dieses Gatters (26,76,227) das Vorzeichen des aus dem zugeordneten Speicher (23,24,72,224) abgelesenen Produktwerts bildet

3. Frequenzdekoder nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die den Multiplizierern (12a, 12A) zugeordneten Speicher (72, 224) zu einem gemeinsamen Speicher zusammengefaßt sind.

4. Frequenzdekoder nach Anspruch 3, dadurch gekennzeichnet, daß die Multiplizierer (12a, 12A) einen weiteren, die periodische Folge der Koeffizientenwerte speichernden Speicher (74) aufweisen, der im Takt der Abtastung die Koeffizientenwerte dem den Multiplizieren! (12a, 12A) gemeinsamen Speicher (72) zuführt

5. Frt^uenzdekoder nach Anspruch 3, dadurch gekennzeichnet, daß die Multiplizierer (12a, 12A) einen Koeffizientenwerf seneraiir (225) aufweisen, der im Takt der Abtastung die Koeffizientenwertc von Bezugssignalen unterschiedlicher Frequenz dem den Multiplizierern (12a, 12A) gemeinsamen Speicher (72)

zuführt und der einec Koe^zientenwertspeicher (274,298) umfaßt, in dessen aufeinanderfolgenden Speicherstellen die periodische Folge der Koeffizientenwerte als Absolutwerte gespeichert ist, bei dem die ausgegebenen KocfTizienienwerte eine» Sezugssignals der Periode T₁ nach einer Anzahl von m_s Abtastungen der Periode T₁ zyklisch wiederholt werden, die Ausgabe der Koeffizientenwerte innerhalb eines solchen Zyklus, der die ganzzahlig vielfache Periode T, der Periode 7Jdes Bezugssignals und der Periode T₁ der Abtastung auf-

weist, durch zyklisches Abzählen der Speicherstellen des Koeffizientenwertspeichers (274, 298) mit den Schritten /w, erfolgt, die durch den Quotienten TJT₁ bestimmt sind.

6. Frequenzdekoder nach Anspruch 5, dadurch gekennzeichnet, daß die ganzzahlig vielfache Periode T_c die kleinste ganzzahlig vielfache Periode der Abiostperiode T₁ und aller Perioden T₁OeT Bezugssignaie unterschiedlicher Frequenz ist.

7. Frequenzdekoder nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß der den Multiplizierern (12a,

12A) zugeordnete gemeinsame Speicher (224) die Produktwerte, die während der ersten Hälfte der ganzzahlig vielfachen Periode T_c auftreten, speichert und während der ersten Hälfte der Anzahl von m_s Abtastungen der Koeffizientenwertspeicher (274,298) mit den Schritten m, aufwärts und während der zweiten Hälfte mit diesen Schritten abwärts zählt.

8. Frequenzdekoder nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß der den Multiplizierern (12a,

12A) zugeordnete gemeinsame Speicher (224) die Produktwerte, die während des ersten Viertels der ganzzahlig vielfachen Periode T₁. auftreten, speichert und während des ersten und dritten Viertels der Anzahl von m_s Abtastungen der Koeffizientenwertspeicher (274,298) mit den Schritten m, aufwärts und während des § zweiten und vierten Viertels der Anzahl von m, Abtastungen mit diesen Schritten abwärts zählt und beim

dritten und vierten Viertel eine Vorzeichenumkehr vornimmt.

9. Frequenzdekoder nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, daß der Koeffizienten- ψ wertgenerator (225) im Koeffizientenwertspeicher (274, 298) die Koeffizientenwerte nur eines von zwei

i| orthogonalen Bezugssignalen speichert und die Ausgabe der Koeffizientenwerte des dazu orthogonalen

Bezugssignals durch Verschieben der zyklischen Abzählung der Speicherstellen des Xoeffizientenwertspeichers (274, 298) um einen Schritt m/4 erfolgt.