JPS6027408B2

JPS6027408B2 - ディジタル信号処理方式

Info

Publication number: JPS6027408B2
Application number: JP54058109A
Authority: JP
Inventors: 佳和池田
Original assignee: Kokusai Denshin Denwa KK
Current assignee: KDDI Corp
Priority date: 1979-05-14
Filing date: 1979-05-14
Publication date: 1985-06-28
Also published as: JPS55150027A

Description

【発明の詳細な説明】本発明は入力信号に周期関数波形を乗算するディジタル
信号の「たたみ込み」演算方式に関する。

代表的な周期関数波形としては正弦波や余弦波があり、
入力信号にこの種の周期関数波形を掛け合せる信号処理
は、ディジタル通信装置や測定装置に広く使用される。

例えば、振幅変調を実行する変調器においては、入力信
号ｘ（ｔ）に搬送波ｓｉｎ２汀〆ｔを掛けることによっ
て、ｘ（ｔ）×ｓｉｎ２汀ナｔを出力としているが、こ
の過程は前記の「たたみ込み」演算処理そのものである
といえる。別の例としては、単側波帯通信方式（ＳＳＢ
）における変調器るし、は復調器を構成する一方法とし
て、入力信号に搬送波ｓｉｎ２中ナｔとｃｏｓ２竹〆ｔ
を各々別個に掛けた後両者をベクトル合成して変調出力
あるいは復調出力を得る装置も知られている。さらに他
の応用として、入力信号の周波数スペクトルを分析する
スペクトル分析装置や、特定の周波数成分の有無を検出
する周波数検出装置において、フ−リェ変換の原理を用
いて構成するものについては、前記の例と同様に、入力
信号に各種周波数の正弦波、余弦波を乗算する処理が基
本構成の一部分として使用される。従来、このような、
入力信号と周期関数波形との「たたみ込み」演算は、所
定の周期関数波形の発生器と２入力の乗算器を設け、乗
算器の一方の入力には入力信号を他方の入力には周期関
数波形を入れることにより実現していた。

また、この乗算処理をディジタル回路素子だけまで実行
する方法の従来例として、第１図の様な回路が公知であ
る。

第１図において１０は入力端子、１１は符号変換回路、
１２は乗算器、１３は出力端子、１４は周期関数発生回
路である。この機成によって、入力のＰＣＭ信号に、所
定の周期関数（例えば、ｓｉｎ２竹〆ｔ）を秦算して出
力信号を得ることができる。この例は入力のＰＣＭ符号
としてＰＣＭ伝送に広く使用されている庄伸符号形式が
用いられている場合であり、圧仲符号のままでは乗算な
どの線形演算が困難であるため、まず符号変換回路１１
によって線形符号に変換する必要がある。一方、周期関
数発生回路１４は、例えば読出し専用メモリ（ＲＯＭ）
で構成され、所定の周期関数波形を入力ＰＣＭ信号の標
本間隔と等しい時間間隔で標本化し、この標本値の系列
を線形ＰＣＭ符号の形式で記憶させておき、順次サィク
リックに読み出すことによって所定の周期関数のＰＣＭ
信号系列を出力することができる。乗算器１２は、加算
回路と中間結果を記憶するシフトレジスタ等から構成さ
れ各種の方法が知られている。この種の従釆技術におい
ては、ディジタル乗算器が必要であり、ディジタル乗算
器は加算と桁上げを繰返して実行するため回路構成が複
雑となる。

また、乗算速度を高めるためには各桁の乗算を並行して
実行するため多数の素子が必要となる。このように、従
釆のディジタル信号処理回路においては、乗算器を必要
としたため回路構成が複雑となったり、処理速度に大き
な制限が加わるといった欠点があった。本発明はこれら
の欠点を改善するためなされたものであり、従釆回路で
必要であった乗算回路を醸することを目的とする。

本発明によると従来の乗算回路に代えてあらかじめ本回
路に使用される全ての乗算組合せをその乗算結果を表形
式にしてメモ川こ記憶させておき、入力信号のＰＣＭ符
号と周期関数の標本番号をアドレスとし当該メモリにア
クセスし、乗算結果を直接読み出して出力する。以下本
発明を図面を参照して詳細に説明する。

第２図は本発明の第１の実施例を示すブロック図である
。この実施例では周期関数として周波数がナ〔ＨＺ〕の
正弦波とする例について説明する。第２図において、２
２は謙出し専用メモリ、２４はアドレス回路である。入
力信号が８ビットの圧伸ＰＣＭ符号であるとし、入力端
子２１から入力される。同時に入力信号に同期したワー
ド同期パルスがク。ック入力端子２５から入力される。
第３図は本回路の機能を説明するための説明図であり、
時系列として順次入力する信号ｘｉ（ｉ＝０、１、２、
…・・・）に、所定の関数値の時系列値ｙｉを掛けて、
出力時の時系列ｚｉを得ようとするのが本回路の目的で
ある。ここで、入力ＰＣＭ信号のサンプリング周期を１
２５仏ｓであるとし、所定の関数波形が第４図のように
ｌｋＨｚの正弦波である場合、この関数のサンプル値は
８個目で巡回する。

すなわちｙ■＝ｙｉとなる。したがってｙｉはｙｏ〜ｙ
７の８個の数値を順次繰返すことになる。一方、入力Ｐ
ＣＭ信号が８ビットあるので、表示される振幅値は全て
で〆＝２５６重りである。第２図の議出し専用メモリ２
２の内部の記憶は、２５鏡童の入力ＰＣＭ符号の全パタ
ーンと８種の関数サンプル値の全組合せを表形式として
、第５図のメモリマップの様に区分けをして設定する。

各記憶区分に書込れる内容は、以下の様にして求める。
入力ＰＣＭ符号の各々のパターンに対応するアナログ値
は、使用されるＰＣＭ符号別により決定でき、このアナ
ログ値に関数サンプル値ｙ，、・・・…ｙ７を各々掛算
した値を、ｚｏ、・・・・・・ｚ７とする。これを再び
ＰＣＭ符号化した符号パターンを作成し、各行各列の対
応する記憶場所に格納する。この際、格納されるＰＣＭ
符号は必ずしも入力ＰＣＭと同じ符号則に基基づく必要
はなく、本回路の出力信号が使用される装置に都合の良
い符号則とすることができる。本回路の後に、例えば加
算回路等の線形演算回路が接続される場合は、一般的に
は、線形符号の形式が望ましい。アドレス回路２４は、
８進カウンタで構成され７を越えると再び０となってサ
ィクリツクに歩進する。このアドレス回路２４の出力を
第１のアドレスとし、入力ＰＣＭ信号を第２のアドレス
とし、第１のアドレスでメモリ２２の列を指定し、第２
のアドレスで行を指定することにより、最終的な出力符
号をメモリ２２より読み出し、出力端子２３より出力す
る。次に、第６図に本発明の第２の実施例を示す。

この実施例では、信号の正負の極性に関する演算を前記
メモリ以外で実行するとともに、周期関数における部分
的な周期性も利用して、前記メモリの容量を削減するこ
とができる。第６図において、６１は信号入力端子、６
２は極性分酸回路、６３は排他的論理和回路、６４は極
性付加回路、６５は信号出力端子、６６はメモリ、６７
はクロツク入力端子、６８はアドレス回路である。第１
の実施例と同じくｌｋ舷の正弦波を掛けることを例にと
ると、第４図を参照すると、正弦波には通常の周期性の
他に、極性を除去すると（すなわち絶対値で見ると）０
．５肌ｓ毎に周期が見られる。すなわち、ｙｎ＋４＝−
ｙｎとなる。さらに、Ｓｉｎ午：Ｓｉｎ登りであるから
、ｙ・＝ｙ３となる。−方、入力ＰＣＭ符号においても
、符号パターンとアナログ値の関係は正負対称となって
いる。したがって、第６図において、メモリ６６には、
入力ＰＣＭ符号の正の符号パターンと、Ｘ、ｙ，、ｙ２
の３種の関数サンプル値により計算された出力符号パタ
ーンを、第５図と同様な方法で記憶させておく。この場
合、メモリ６６は１２８×３ワードの容量で良い。アド
レス回路６８は、８進カウンタとアドレスメモリから構
成し、アドレスメモリは８個のワードから成り、各ワー
ドは極性指示ビットとアドレス指示ビットとする。この
８個のワードは８進カウン外こより打頃次サィクリツク
に読み出される。各ワードの内容は表１の様にあらかじ
め設定しておく。表１入力ＰＣＭ信号は、極性分雛回路で極性ビット（通常第
１ビットがこれであり、「１」が正、「０」が負とする
）のみを分離され、排他的論理和回路６３において、ア
ドレス回路６８の極性指示ビット（表１）と排他的論理
和をとられる。

入力ＰＣＭ信号の振幅の絶対値を示す符号の部分はメモ
リ６６にアドレスの一部として入力され、アドレス回路
６８からのアドレス指示ビットと併合してメモリ６６の
アドレスを指示し、該当の記憶内容の符号を読み出し、
極性付加回路６４に送る。極性付加回路６４では、この
世力に極性を付加する。もし出力信号の正負極性が極性
ビットのみで表示する形式であれば、単に極性ビットを
付け加えるのみでよく、他の形式で例えば負の信号は２
の補数をとるような場合は、公知の補数生成回路をおけ
ばよい。なお、関数サンプル値むｏはたまたま０である
ため、これを秦算した結果を常に０となる。そこで、ア
ドレス回路６８のアドレス指示が０の場合（すなわち仇
に相当）は、０に相当する出力符号を発生する回路を別
に設けこの出力をメモリ６６の出力とおきかえることに
より、メモリ６６の必要ワード数を１２８×２ワードと
さらに減少させることができる。以上の２つの実施例で
は、ｌｋＨｚという特定の正弦波を周期関数とする例を
示したが、さらに一般の周波数を有する三角関数につい
ても本発明は容易に実施できる。

すなわち、サンプリング間隔をＴ〔秒〕、周波数を〆〔
ＨＺ〕とすると、第１の実施例の様に関数のサンプル値
の周期ｎ×Ｔ＝ｍｘ÷（ｎ、ｍは自然数）となる最小の
ｎで定まり、第５図のメモリマップの列はこのｎと等し
く設ければ良い。また、第２の実施例の様に、関数サン
プル値の絶対値を基にメモリマップを作成する場合は、
三角関数の位相が０〜竹／４を部分的な周期として、以
降、第７図に示すように、左右および正負の対称性を利
用できる。したがって、ｎＸＴ＝ｍＸ÷Ｘ毒（ｎ、ｍは
自然数）を満たす最小のｎと等しい数の列をメモリに設
ければ良い（第７図の牛の鰍Ｕとサンプル時熟し致す場
合は、さらにもう１列のメモリを必要とする）。これま
での説明では、周期関数として三角関数を例にとったが
、これ以外の周期関数においても全く同様に本発明を実
施できる。例えば、第８図に示すような窓関数は、フー
リエ積分を実行する場合に、フーリエ級数の収束を加減
する目的で使用されることがある。第８図の例は、ハニ
ングの窓と呼ばれる関数で、のくｎ）＝季（・十Ｃ聡得
）、−をｎ亀と表被れ・定義域外で‘ま。である。この
関数を周期Ｎ以上で繰返し、入力信号に掛けることにな
る。この演算を本発明の回路で実施するには、窓関数を
所定のサンプル間隔でサンプルし、得られたサンプル値
の系列のｏ、の・、・・…・、のＮが、ちようど第１の
実施例の関数サンプル値ｙｉと同等に考えれば良く、掛
算結果を格納するメモリの内容はのｉの値に応じて計算
してあらかじめ設定しておけばよい。この窓関数におい
ても、時間軸の０を中心として左右の対称性があるので
第２の実施例の様にして必要なメモリ容量を半分にする
ことができる。以上詳しく説明したように、本発明を用
いることにより従釆のこの種の信号処理に必要であった
掛算回路を不用とすることが可能となり、回路構成を簡
単化できる利点がある。

また、本発明の実施において必要なメモリ素子は、素子
構造が単純であるので高度の集積回路とすることが容易
であり〜価格の低下、小形化がはかれる。特に掛算回路
に比べメモリ素子は大幅に構造が単純であるので〜高速
動作をさせるのに都合が良い。

【図面の簡単な説明】

第１図はたたみ込み演算をおこなう従来例のブロック図
、第２図は本発明の第１の実施例を示すフロック図、第
３図は第２図の機能を示す説明図、第４図はｌｋ位の正
弦波をサンプル値を示す波形図、第５図は読出し専用メ
モリ２２の内部のメモリマップ、第６図は本発明の第２
の実施例を示すブロック図、第７図は三角関数の対称性
を説明する波形図、第８図はハニングの窓関数を示す波
形図である。２１……入力端子、２２……議出し専用メモリ、２３・
・・・・・出力端子、２４・・・…アドレス回路、２５
・・・・・・クロック入力端子、６１・・・・・・信号
入力端子、６２・・・・・・極性分離回路、６３・・・
…排他的論理和回路、６４・・・・・・極性付加回路、
６５・・・・・・信号出力端子、６６・・・・・・メモ
リ、６７・・・・・・クロック入力端子、６８・・…・
アドレス回路。発′図第２図第３図多イ図第５図繁る図鼻らフ図峯グ図

Claims

【特許請求の範囲】

１時系列値である圧伸符号化されたＰＣＭ信号を入力
信号として該入力信号号に予め定まる周期関数波形を乗
算し、求まつた積を時系列値信号として出力するデイジ
タル信号処理方式において、前記入力信号の標本値の各
量子化レベルと周期関数波形の標本値との積が予め格納
された記憶回路と、前記周期関係波形の標本値に与えら
れた標本番号を周期関係波形の周期で順次発生するアド
レス回路とを設け、該アドレス回路が発生する標本番号
と前記入力信号のＰＣＭ符号とをアドレス情報として前
記記憶回路を索表することにより、該入力信号の量子化
レベルと周期関数波形の標本値との積を出力することを
特徴とするデイジタル信号処理方式。