JPS5917594B2 - 信号検出方式 - Google Patents

Description

【発明の詳細な説明】 本発明は、一般に信号検出方式に関し、特にトーン信号
を用いて交換機を制御する信号方式において、トーン信
号の検出をディジタル信号処理回路によつて実現する方
式に関する。

１０従来のトーン信号検出方式は、全てアナログ回路に
よつて実現されており、多数のアナログフィルタ、増幅
器等から構成されている。

従つて形状が大きくかつ個々の回路毎に１装置を配置せ
ざるを得ないことから、経済的でなくまたアナログ回１
５路特有の経年変化による特性劣化を防ぐため定期的に
多くの保守作業をともなうという欠点があつた。本発明
はこれらの欠点を解決するためになされたものであり、
ディジタル回路によりトーン信号フ０ を検出すること
により、信号装置を工ＣやＬＳＩ等のディジタル素子で
構成し、装置の小形化、経済化ならびに高信頼度化をは
かるものである。

ディジタル信号処理によるトーン信号の検出のための公
知の技術として、離散的フーリエ変換フ５（ＤＦＴ）を
用いる方法がある。このＤＦＴ方式とは、入力のアナロ
グ信号を一定周期Ｔでサンプルした後、量子的に符号化
（ＰＣＭ変調）する。一方、検出したい周波数ｆに対応
したｓｉｎ波およびｃｏｓ波をあらかじめＰＣＭ化して
装置内部で発１０生しておき、この２つの参照波を、各
々入力のＰＣＭ信号に掛け合せて一定時間Ｎ−Ｔの区間
で積分する。さらに、この２つの積分出力を各々自乗し
た後、両者を加算する。この結果、もし入力信号に所定
の周波数成分が含まれていれば、その゛５ 成分の電力
の大きさに比例した数値が現れることになる。このとき
所定以外の周波数成分が入力に含まれていても、途中の
処理過程で消去され、最〕７−終出力には現れない。

したがつて、最終出力の数値を検査することによつて所
定のトーン信号の有無を検出することができる。ところ
が、ＤＦＴ方式をそのまま実現するためには、入力ＰＣ
Ｍ信号と参照波（Ｓｉｎ．ｃＯｓ）との掛算回路と、積
分後の自乗回路が必要であり、これらの掛算処理をおこ
なうデイジタル回路は構造が複雑となりかつ処理速度も
低くおさえられるため、実施上の難点が存在した。

本発明は、上記の欠点を解決するため、掛算回路のかわ
りに、単純な構造の読み出し専用メモリ（以下ＲＯＭと
称す）を用いて等価な演算処理を実現し、ＤＦＴ方式に
よるトーン検出を経済的に供給しすることを目的とし、
その特徴は入力信号の特定の周波数の逆数の周期を有す
る１対の直交関数波形と当該入力信号とを乗算し、各々
の積を一定の時間累積加算し、各々の和の自乗値または
絶対値を相互に加算した和を所定のしきい値と比較する
ことにより、入力信号の中の前記特定の周波数の信号の
存在を検出する信号検出方式において、入力信号の標本
値の各量子化レベルをアドレスとし、当該量子化レベル
と直交関数波形の標本値との積を前記アドレスに記憶す
る記憶装置をもうけ、当該記憶装置を入力信号の標本値
と標本順序と直交関数波形の係数番号に従つて索表する
ことにより前記乗算が行なわれるごとき信号検出方式に
ある。

以下図面により実施例を説明する。第１図は本発明の第
１の実施例である。１０は入力信号端子、１１はＰＣＭ
符号回路、１２ａはＳｉｎ成分変換回路、１２ｂはＣＯ
ｓ成分変換回路、１３ａと１３ｂは積算回路、１４ａと
１４ｂぱ自乗変換回路、１５は加算回路、１６は判定回
路、１７は信号検知出力端子である。

入力信号端子１０頃交換機の内部で通信回線に接続され
、信号が分岐されてこの端子に入力される。この入力信
号の中に、特定の周波数成分が規定のレベルで存在する
かどうかを検知して、その結果を交換機の制御装置に伝
達することが、本信号受信装置の目的である。１０から
入力された信号は、公知の技術で実現できるＰＣＭ符号
回路１１でＰＣＭのデイジタル信号となる。

ＰＣＭの符号化形式には各種あるが、一例として、サン
プリング間隔１２５μＳ、圧伸則としてはμを用いたも
のについて以下説明する。なお、交換機自体の通話路ス
イツチがデイジタル回路で実現されるようなＰＣＭ交換
機に、本装置が組合されるような場合、入力端子１０に
は既にＰＣＭとなつた信号が入力されるので、ＰＣＭ符
号回路１１は省略することができる。ＰＣＭとなつた信
号は、１２ａおよび１２ｂに入力され各々検出すべき周
波数ｆ（７）Ｓｉｎ成分とＣＯｓ成分が計算される。す
なわち、入力信号をｘ（ＮＴ）、ここでＴはサンプリン
グ間隔−１２５μＳ．ｎは１、２、・・・・・・・・・
・・・・・・、とすると、回路１２ａと１２ｂの出力値
ｓ（１）、ｃ（１）は次のようになる。回路１２ａと１
２ｂの実現方法は後述する。この演算処理は、入力信号
のサンプルが入力する毎に繰返され、次段の回路１３ａ
と１３ｂにより各々一定時間（Ｎ＞＜Ｔ）累算される。
この回路はアキユムレータと呼ばれる公知の回路構成で
ある。従つて、その出力は、となる。

さらにこの両者は各々、自乗回路（実現方法は後述する
）で自乗された後、加算回路１５にて加算される゛。加
算回路は公知のデイジタル技術で容易に実現できる。す
なわち、加算回路１５の出力Ｐは、Ｐ＝Ｓ２＋Ｃ２とな
る。

以上の過程において、入力信号の周波数成分のうち、所
定のｆ以外の成分はたがいに相殺され大きな減衰を受け
るので、Ｐはｆ成分に比例した数値となる。本実施例に
おいては、参照波としてＳｉｎ，．ｃＯｓを用いて説明
しているが、より一般的には、１／ｆの周期を有する２
種の直交関数でも代替でき、本説明におけるＳｉｎ．ｃ
Ｏｓはその一例である。

以上の動作は、ＤＦＴの原理から明らかに証明マ艙る一
ｎ屋りｌ）′７′＾丼Ｌ笛ＴｔムイＮｂナごｈ 宙田Ｌ
ｔ＋りＹｌＺろ１回乾棉Ｈ甘ぜ乙１よゐ。

例である。

入力信号はＰＣＭとなつてパラレル形式で入力線２１か
ら入力される。これと同期して、サンプル時刻のタイミ
ングも２２から、３進カウンタ２５に入力される。ＲＯ
Ｍによつて構成されるメモリ２３と２４は各々１２８個
のワードを有し、各ワードは入力信号のうち極性ビツト
を除く振幅表示ビツトJャrツトによりアドレスされ、さ
らに３進カウンタ２５の出力によつて、２３の部分か２
４の部分かを指定される。メモリ２３と２４には各々、
入力信号の振幅ビツトでアドレスされる位置にあるワー
ドに、（入力振幅値）×（Ｓｉｎ−π）あるいは（入力
振幅値）×つ （Ｓｉｎ−π）の訂算結果の数値をあらかじめ記憶させ
ておく。

すなわちこれが掛算表である。この２枚の表の選択は、
３進カウンタ２５によつて指定される。サンブルタイミ
ングＴ。

においては、３進カウンタ２５は、ゲート２７を開け、
出力値２８を全てＯとする。つまりＳｉｎＯ＝０を入力
値に掛けたことに相当する。次にタイミングｔ１ではメ
モリ２３にある掛算表が指定されるので、入力信号はメ
モリ２３を参照して、所定の結果を読み出し出力２８に
出す。この時、極性ビツトはＥＸ−０Ｒゲート２６（排
他的論理和回路）を通過するが値ｚの変化をうけない。

すなわち、Ｓｉｎ−π（正の数）の掛算が実行されたこ
とになる。次にタイミングＴ２では、メモリ２４が指定
され、極性ビツトは、ゲート２６で反転され、Ｓｉｎ−
π（負の数）の掛算が実行されたことになる。なお、こ
の例では、たまたまＳｉｎ−π＝−Ｓｉｎ−πとなつて
いるため、８ｇ両係数の絶対値は等しく、メモリ２３の
内容とメモリ２４の内容は同一となるため、どちらか片
方のみを設け両者を兼用することが可能となり、必要な
メモリ数はさらに減少する。

ＣＯｓ成分変換回路１２ｂの実現方法は、参照波のサン
プル値が、各々ＣＯｓＯ＝１、ＣＯｓ−π、４Ｚｃ０ｓ
−π＝ＣＯｓ−πとなる以外は前記回路１２ａと同様で
ある。

したがつて、ＲＯＭのメモリ内容を変更することと、極
性ビツトの反転操作を不要とする以外は全く同一として
実現できる。さらに、第３図の３進カウンタを１２ａと
１２ｂに共通使用することもできる。また、Ｓｉｎ用の
メモリとＣＯｓ用のメモリを同一のメモリチツプ内の異
なるエリアに格納し、両者を時間的に切替て、動作させ
ることも容易に実現できる。通常デイジタル演算回路で
掛算をおこなう場合は、入力ＰＣＭ信号の符号形式がリ
ニア符号でなければならない。

しかし伝送用のＰＣＭ方式では圧伸符号化による非リニ
ア符号が使用されるのが一般的である。したがつて、従
来の演算回路で信号を演算する場合は、入力の圧伸符号
をリニア符号に変換する回路を前置する必要がある。と
ころが、本発明によれば、入力ＰＣＭ信号を直接演算す
るのではないので、入力の符号形式をリニアに変換する
必要がなく符号変換回路も不用となる。第３図における
メモリ２３にあらかじめ書き込むべき符号の作成方法は
以下の通りである。入力ＰＣＭ信号の圧伸則をμ法則と
仮定する。したがつて極性ビツトを除いた７ビツ．トの
符号と元のアナログ値の関係は、Ｃ．Ｃ．Ｉ．Ｔ．Ｔ．
勧告Ｇ．７ｌｌで規定されている。一例として、ＰＣＭ
符号［０００００００」はアナログ値８０３１に対応し
、［００００００１」は７JモV５に対応する。ー方、係
数のＳｉｎ−πは０．８６６０に等しいから、〜ｚ 符号「０００００００」にＳｉｎ丁πを掛けることは、
アナログ値に置かえると８０３１×０．８６６０＝６９
５４．８となる。

後段の加算演算を実行するため、このアナログ値を例え
ば１３ビツトのリニアのＰＣＭ符号に変換すると、Ｖ＝
「１１０１１００１０１０１１」となる。

同様に符号「００００００１」に関しては、７JモV５×
０．８６６０＝６７３３．２となり、このアナログ値は
リニア符号Ｘ１＝「１１０１００１００１１０１］とな
る。従つて、入力符号「０００００００」でアドレスさ
れるメモリ２３の中のワードにＸ。を書き込み、「００
００００１］でアドレスされるワードにＸ１を書き込ん
でおけばよい。他の全ての入力符号についても同様にし
て書込むべき符号を算出する。次に、自乗変換回路１４
ａおよび１４ｂの構成方法について説明する。

第４図は自乗変換回路１４ａの構成例であり、入力信号
端子３１と、読み出し専用メモリ（ＲＯＭ）３２と、出
力信号端子３３とから成る。この回路の機能は、アナロ
グ値ａに相当するデイジタル信号Ｄｉを入力し、アナロ
グ値α２に相当するデイジタル信号Ｄ。を出力すること
にある。したがつて、入力信号端子３１から入力された
信号Ｄｉをアドレスとし、メモリ３１の特定のワードに
アクセスする。この位置にはあらかじめ設計時に算出し
ておいたアナログ値α２に相当するデイジタル信号Ｄ。
を書き込んでおく。すなわち、入力信号の全パターン数
と等しいワードをメモリ３１の中に設けておき、ここに
あらかじめ計算した自乗の表を格納しておく。こうすれ
ば、Ｄｉによつてアクセスされた位置には所定の自乗信
号Ｄ。があるから、これを読み出して出力することによ
り所期の機能をはたすことができる。このようなアドレ
スによるアクセスおよび読み出しという動作は公知のメ
モリ素子で容易に実現できる。なお、入力信号の１ワー
ドのビット数がｎビツトの場合、必要なメモリワード数
は２ｎとなる。したがつて、ｎが大きい場合は、まず入
力信号の極性は自乗演算結果に影響しないので、これを
除くことにより１ビツト減少できる。具体的には、もし
入力信号の符号形式が、極性ビツト＋振幅形式となつて
いる場合は単に極性ビツトを削除すればよく、もし信号
の符号形式が補数表示となつている場合は、負数のとき
のみ公知の補数生成回路を経由させればよい。さらに、
入力信号の下位ビツトを省略することにより必要メモリ
量を減少でき、この場合は演算結果の誤差が増加するこ
とになるが、上位８〜１２ビツト程度を入力すれば実用
上問題のない範囲におさめることができる。なお、自乗
変換回路１４ａと１４ｂは全く同一の構成であり、メモ
リの内容も同一であるので、物理的には１回路のみを設
け、時間的に切替えて時分割多重することができる。

さらに、近似的な実現方法として、自乗変換回路を単に
絶対値を生成する回路で代替することも可能であり、そ
の場合最終的なトーン検出特性に若干の劣化を生ずるが
、検出規格を満足させ得る場合にはこの方法を使用でき
る。

この場合の、絶対値生成の回路は、極性ビツトの削除又
は、補数生成回路で、公知技術により容易に実現できる
。第２の実施例として、ＣＣＩＴＴ勧告の電話交換用／
！６．５信号方式のライン信号を検出する場合について
、第５図に構成図を示す。この応用においては、検出す
べきトーン信号周波数は、ｆ１一２４００Ｈｚ．ｆ２−
２６００Ｈｚの２種があり、どちらか一方のみが受信さ
れる場合と、両者が同時に受信される場合があり、両者
とも存在しない場合も合せ、合計４つの状態を識別して
、電話変換機の制御情報を伝達している。第５図におい
て、５１はアナログの入力信号端子、５２はＰＣＭ符号
回路、５３はＤＦＴ変換回路、５４は累算回路、５５は
自乗変換および加算回路、５６は判定回路、５７は信号
検知出力端子である。

入力信号端子５１には、交換機に収容されている通信回
線から分岐された信号が入力する。

ＰＣＭ符号回路５２は公知技術により構成され、入力の
ｌアナログ信号をＰＣＭ信号に変換する。このＰＣＭ
符号回路は、個々のアナログ入力に対応して１個づつ設
けることもできるし、また１個のＰＣＭ符号回路を時分
割多重使用することにより多数のアナログ入力のＰＣＭ
符号化を集中してお １こなうことも可能であり、いず
れの方法も公知である。なお、先の実施例と同様、入力
信号としてすでにＰＣＭ化された信号が得られる場合は
、この★：．ＰＣＭ符号回路は不要である。ＤＦＴ変換
回路５３は、検出周波数ｆ１とＦ２のＳｉｎｌ：．ＣＯ
ｓの両係数を入力信号に掛け算することと等価の処理を
、ＲＯＭを用いた方法で実行する。第６図は、ｆ１＝２
４００ＨｚとＦ２＝２６００ＨｚのＣＯｓ，．ｓｉｎ波
形をＴ−１２５μＳでサンプルした場合のサンプル値を
示す説明図である。

これらのサンプル値が、入力信号に掛け合されるべき係
数となる。ここで、波形の周期性を考慮して整理すると
、必要な係数値は、表１に示すように１１種類に限定で
きる。特に、ＣＯ＝１．０、ＣｌＯ＝０．０であるから
実際±掛算の係数として有効なのは９種類となる。

一方、入力のＰＣＭ信号は箭子化されているため、例え
ば８ビツトの符号の場合、正負の極性を除くと振幅値と
しては２７＝１２８のレベルしか〉ない。したがつて、
この入力信号と、係数Ｃｉの全ての掛算結果を表形式に
して、あらかじめＲＯＭの中に記憶させておくことによ
つて、ＤＦＭ変換回路５３を構成する。第７図はその例
であり、読み出し専用メモリ（ＲＯＭ）７２，７４と、
力 ニウンタ７３と、ＥＸ−０Ｒ回路７６からなる。入
力ＰＣＭ信号は入力端子７１ａ，７１ｂから入力され、
７１ａは極性ビツト、７１ｂは７ビツトの振幅ビツトの
入力端子である。クロツク入力端子７１ｃには、ＰＣＭ
のサンプルタイミングに同期しその４倍のクロツクを受
ける。カウンタ７３は１６０個のクロツクを計数すると
元にもどる機能を有する公知技術による計数回路である
。ＲＯＭ７４は、１６０ワードのメモリからなり、各ワ
ードは極性の反転操作を指示する１ビツトとＲＯＭ７２
の１１個のセグメントの１つを指定する４ビツトから構
成され、各々出力リード７５ａ，７５ｂにより出力され
る。ＲＯＭ７２の中の１１個のセグメントは、各々係数
値Ｃ。，Ｃｌ，・・・・・・・・・Ｃ９，ＣｌＯに対応
する掛算表を記憶させてあり、入力端子７１ｂから入力
されるＰＣＭ信号によつて、各セグメントの中の１つの
ワードをアドレスする。アドレスされた位置に記憶され
ている符号（入力信号の表示する数値に、係数Ｃｉを掛
けたこの方法により、出力端子には、各チヤネル毎に、
ｆ１のＣＯｓ，．ｓｉｎとＦ２のＣＯｓ，．ｓｉｎの４
個の係数掛算結果が時系列として出力される。また、Ｃ
ｌＯ−０であるので、すべての入力信号値に対し掛算結
果は常にＯとなることから、ＲＯＭ７２のＣｌＯに相当
するセグメントの全ワードはＯ値が記憶されていること
になる。

したがつて、この部分はメモリから除外し、このセグメ
ントをアドレスされた場合はＯ符号を出力する付加回路
を、出力端子７７ｂに接続することにより、ＲＯＭ７２
のメモリ容量をさらに減少させることもできる。第８図
は、累算回路５４の構成方法を示すプロツク図である。

累算回路５４は、加算回路８２と、メモリ８３ａ，８３
ｂ，８３ｃ，８３ｄと、セレクタ８４とカウンタ回路８
６からなり、ＤＦＴ変換回路５３の出力を、入力端子８
１で受けて、ｆ１、Ｆ２のＳｉｎ．ｃＯｓ成分を各々一
定期間（例えば２０ｍＳ）累算する。入力端子８１から
の信号は、ｆ１のＣＯＳ，．ｆｌのＳｉｎ，．ｆ２のＣ
ＯＳ，．ｆ２のＳｉｎの順で、各サンプル毎に繰返して
いる。カウンタ回路８６はサンプル周期の一のクロツク
をクロツク端子８６ａで受け、４進カウンタでクロツク
を計数し、アドレス線８６ｂを経由して４個のメモリ８
３ａ〜８３ｄを順次サイクリツクに作動（Ｅｎａｂｌｅ
）させる。

また、カウンタ回路８６は１６０進カウンタも設えてお
き、４個のメモリを各々１６０回作動させる毎に、その
メモリ内容を、セレクタ８４により取り出すとともに、
読出し済のメモリの内容をりセツトして、次の周期の積
算にそなえる。加算回路８２は、以前の積算値が格納さ
れているメモリ８３ａ〜８３ｄの内容に、さらに入力信
号を各々加算する。

したがつて、４個のメモリには各々ｆ１とＦ２のＣＯｓ
．ｓｉｎの１６０回累算結果が得られる。各々１６０回
の累算は、入力信号のサンプル周期を１２５μＳとして
いるので、１６０Ｘ１２５μＳ＝２０ｍＳに相当する。
これらの累算結果は、セレクタ８４を通じて顔次、時系
列的に出力端子８７から次段へ送出される。第９図ぱ、
自乗変換および加算回路５６の構成を示す。

本回路は、自乗変換用メモリ９１、バツフアメモリ９２
ａ，９２ｂ，９２ｃ，９２ｄと、加算器９３ａ，９３ｂ
およびクロツク回路９５からなる。自乗変換用メモリ９
１は、第１の実施例の自乗変換回路（第４図）と同一で
ある。このメモリの出力は、入力のタイミングによつて
、ｆ１のＣＯｓ関係、ｆ１のＳｉｎ関係、Ｆ２のＣＯｓ
関係、Ｆ２のＳｉｎ関係と各々分類できるので、これら
の４種をバツフアメモリ９２ａ〜９２ｄに一時蓄える。
クロツク回路９５はバツフアメモリの指定をおこなうた
めに、４進のカウンタから構成され前段のタイミングパ
ルスに同期して動作させる。加算回路９３ａと９３ｂは
、各々ｆ１とＦ２に関する２種の信号を加算するので、
出力端子９４ａにはｆ１についての（ＣＯｓ）２＋（Ｓ
ｉｎ）２の結果が出力され、９４ｂにはＦ２についての
（ＣＯｓ）２＋（Ｓｉｎ）２の結果が出力される。第１
０図は判定回路５５の構成例を示す。

本回路は、比較器１０２ａ，１０２ｂと、固定符号発生
回路１０３とからなる。入力端子１０１ａと１０１ｂは
、各々第８図の出力端子９４ａと９４ｂに接続される。
固定符号発生回路１０３では、検出すべきトーン信号の
規定のレベル範囲の下限と上限の、ＤＦＴ処理後の信号
値があらかじめ求められるので、この２つの限界値の符
号を固定的に発生し、２つの端子１０３ａと１０３ｂに
これらを出力する。比較器１０２ａは、入力端子１０１
ａから入力される信号が、１０３ａと１０３ｂから供給
される２つの限界値の中間にあるか否かを検定し、もし
中間にあれば、出力端子１０４ａに、トーン信号ｆ１が
検出された事を、表示する。比較器１０２ｂについても
、同様であり、出力端子１０４ｂに、Ｆ２の検出を表示
する。ｆ１とＦ２が同時に入力すると、出力端子１０４
ａと１０４ｂの両者に検出表示が出力される。この構成
において、比較器１０２ａ，１０２ｂと、固定符号発生
回路１０３は公知のデイジタル回路である。なお、トー
ン信号の規定範囲において、設計上の要求条件からレベ
ルの上限を定める必要がない場合は、比較器１０２ａと
１０２ｂは下限値との比較のみを実行する回路でよい。
以上詳細に説明したように、本発明によるトーン信号検
出方式は、周波数とレベルの検定をすべてデイジタル回
路で実現できるため、時分割多重処理も容易に実行でき
、半導体集積回路による構成に適しており、小形化、高
頼度化できる利点がある。

特に、従来の離散的フーリエ変換によるトーン信号検出
装置で必要とした高速かつ複雑な構造となる掛算回路は
、本発明により不要となる。すなわち、従来この種装置
のデイジタル多重化設計上のネツクであつた掛算演算を
除去できることにより、高多重化構成が容易となり、チ
ヤネル当りのコストが低下できることとなる。さらに、
圧伸ＰＣＭ符号を入力とした場合も、従来のようにリニ
ア変換が不要であるので回路が単純化できる。また各種
のフーリエ係数に対する変換表が本発明によつて共用で
きるため、必要なメモリ数が節約でき装置の経済化がは
かれる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す構成図、第２図は
入力信号と参照波の掛算関係を示す説明図、第３図はＳ
ｉｎ成分変換回路の構成図、第４図は自乗変換回路の構
成図、第５図は本発明の第２の実施例を示す構成図、第
６図はｆ１（２４００Ｈｚ）とＦ２（２６００Ｈｚ）の
ＣＯｓ，．ｓｉｎ波形のサンプル値を示す説明図、第７
図はＤＦＴ変換回路の構成図、第８図は累算回路の構成
図、第９図は自乗変換および加算回路の構成図、第１０
図は判定回路の構成図である。 １０；入力信号端子、１１；ＰＣＭ符号回路、１２ａ；
Ｓｉｎ変換回路、１２ｂ；ＣＯｓ変換回路、１３ａ，１
３ｂ；積算回路、１４ａ，１４ＹＪ；自乗変換回路、１
５：加算回路、１６：判定回路、１７；信号検知出力端
子、２３，２４；記憶装置、２５；３進カウンタ、２６
；ＥＸ−０Ｒゲート。

Claims (1)

1. 【特許請求の範囲】 １ 入力信号の特定の周波数の逆数の周期を有する１対
   の直交関数波形と当該入力信号とを乗算し、各々の積を
   一定の時間累積加算し、各々の和の自乗値または絶対値
   を相互に加算した和を所定のしきい値と比較することに
   より、入力信号の中の前記特定の周波数の信号の存在を
   検出する信号検出方式において、入力信号の標本値の各
   量子化レベルをアドレスとし、当該量子化レベルと直交
   関数波形の標本値との積を前記アドレスに記憶する記憶
   装置をもうけ、当該記憶装置を入力信号の標本値と標本
   順序と直交関数波形の係数番号に従つて索表することに
   より前記乗算が行なわれることを特徴とする信号検出方
   式。 ２ 前記直交関数波形の標本値の量子化レベルのうち相
   互に異なる値のみを入力信号の標本値の量子化レベルに
   掛け合せた積が前記記憶装置に記憶されるごとき、特許
   請求の範囲第１項の信号検出方式。 ３ 前記記憶回路は積の絶対値を記憶し、直交関数波形
   の標本値の量子化レベルの符号を記憶する第２記憶装置
   をもうけ、入力信号の標本順序と直交関数波形の係数番
   号に従つて索表される第２記憶装置と入力信号の極性と
   から積の極性を決定して出力するごとき、特許請求の範
   囲第１項または第２項の信号検出方式。