SU1531223A1

SU1531223A1 - Кодер балансного кода 3B2Q

Info

Publication number: SU1531223A1
Application number: SU874292889A
Authority: SU
Inventors: Игорь Михайлович Котиков; Владимир Эмильевич Черный; Эммануил Аронович Вайс; Павел Григорьевич Каплунов
Original assignee: Предприятие П/Я Р-6609
Priority date: 1987-08-03
Filing date: 1987-08-03
Publication date: 1989-12-23

Abstract

Изобретение относитс к электросв зи и может найти применение в цифровых системах передачи информации. Цель изобретени - повышение быстродействи за счет одновременного преобразовани основани кода и контрол цифровой суммы на границах кодовых групп. При этом определение цифровой суммы в группе осуществл етс с учетом цифровой суммы на границах кодовых групп. Кодер балансного кода 3В2 Q содержит информационный вход 1, тактовый вход 2, последовательный регистр 3, формирователь 4 синхросигнала кодовых групп, параллельный регистр 5, формирователь 6 синхросигнала линейных посылок, счетчик 7 цифровой суммы в кодовой группе, блок 8 контрол цифровой суммы на границах кодовых групп, блок 9 пам ти, преобразователь 10 основани кода, блок 11 стробировани , сумматор 12, выход 13. 13 табл., 1 ил.

Description

1

(21)4292889/24-24

(22)03.08.87

(46) 23.12.89. Бнш. № 47 (72) И.М.Котиков, В.Э.Черный, З.А.Вайс и П.Г.Каплунов

(53)621.394.14 (088.8)

(56)Авторское свидетельство СССР 688082, кл. К 04 L 5/00, 1976.

Авторское свидетельство СССР 1244803, кл. Н 04 L 5/00, 1984.

(54)КОДЕР БАЛАНСНОГО КОДА 332 Q

(57)Изобретение относитс к электросв зи и может найти применение в цифровых системах передачи информации. Цель изобретени - повьппение быстродействи за счет одновременного преобразовани основани кода и контрол

В

цифровой суммы на границах кодовых групп. При этом определение цифровой суммы в группе осуществл етс с учетом цифровой суммы на границах кодовых групп. Кодер балансного кода ЗВ2 О содержит информационный вход 1, тактовый вход 2, последовательный регистр 3, формирователь 4 синхросигнала кодовых групп, параллельный регистр 5, формирователь 6 синхросигнала линейных посылок, счетчик 7 цифровой суммы в кодовой группе, блок 8 контрол цифровой суммы на границах кодовых групп, блок 9 пам ти, преобразователь 10 основани кода, блок 11стробировани , сумматор 12, выход 13. 1 ил., 13 табл.

Ai

/5

Изобретение относитс к электросзи и может быть использовано в цифровых системах передачи.

Целью изобретени вл етс повышение , быстродействи за счет одновременного преобразовани основани кода и контрол цифровой суммы на границах кодовых групп.

На чертеже приведена структурна схема кодера балансного кода ЗВ2

Кодер балансного кода содержит информационный вход 1, тактовый вхо 2 кодера, последовательный регистр формирователь 4 синхросигнала кодовы групп, параллельный регистр 5, формирователь 6 синхросигнала линейных посылок, счетчик 7 цифровой суммы в кодовой группе, блок 8 контрол цифровой суммы на границах кодовых - групп, блок 9 пам ти, преобразовате 10 основани кода, блок 11 стробиро ни , сумматор 12, выход 13 кодера.

Кодер баланс 1ого кода ЗВ2 Q работает в соответствии с кодами, представленными в табл.1.

В табл. 1 р дом с каждой четвертной группой указано значение цифровой суммы (ЦС) в данной группе, вычисл емое как алгебраическа сумма амплитуд импульсов в кодовой группе при условии, что символам 0,1,2,3 кда поставлено в соответствие нормированное напр жение -1,5, -0,5, 0, ь1,5. На кагждой из трех колонок кодовых групп указано значение ЦС на границах кодовых групп к моменту поступлени следующей двоичной группы , так, например, если и постпает двоична группа 011, то она кодируетс группой 32 (),

Кодер балансного кода ЗВ20 работает следующим образом.

На информационный и тактовый входы последовательного регистра 3 поступают исходный двоичный сигнал и сигнал тактовой частоты, который подаетс также на вход формировател синхросигнала кодовых групп. На выходе формировател 4 синхросигнала кодовых групп образуютс две последовательности импульсов (пр ма и инверсна ). Период этих последовательностей импульсов, равный трем периодам входного тактового сигнала определ ет длину кодовой группы (тр двоичных символа). Три символа исходного двоичного сигнала с выхода последовательного регистра 3 заттисы

0

5

0

5

0

5

0

5

0

ваютс сигналом с первого выхода формировател Д в параллельный регистр 5 и сохран ютс там в течение трех тактовых интервалов исходного двоичного сигнала. Представленные в параллельном виде на выходах параллельного регистра 5 три симвода ABD (фиг.1) исходного двоичного сигнала поступают на соответствующие входы преобразовател 10 основани кода, на другой вход которого поступает сигнал с второго выхода формировател 4, а на оставшиес его входы поступает сигнал EF с выхода блока 9 пам ти, представленный в двоичном виде и несущий информацию о значении цифровой суммы (ЦС) на границах кодовых групп, накопленной к моменту прихода следующей группы из трех двоичных символов ABD.

Преобразователь 10 основани кода вл етс комбинационным устройством, функционирующим в соответствии с табл.2 истинности, приведенной ниже. Сигнал С, поступающий на преобразователь 10 с второго выхода формировател 4, обеспечивает смену двух импульсов на выходе преобразовател 10 в течение трех тактовых интервалов исходного двоичного сигнала (преобразование ЗВ20-три двоичных символа преобразуетс в два четвертичных ) . При этом О в сигнале С (табл. 2) соответствует первому символу в кодовой группе четвертичного сигнала, а 1 - второму символу.

Рассмотрим работу цепи (блоки 7-9) определени цифровой суммы на границе кодовых групп. Символы ABD исходно- го двоичного сигнала, представленные в параллельном виде на интервале времени , равном трем тактовым интервалам двоичного сигнала, поступают также на первую группу входов счетчика 7 цифровой суммы в кодовой группе. Как с следует из табл.1, дл определени цифровой суммы в кодовой группе необходимо также знать значение цифровой : суммы на границе кодовых групп (, либо ), накопленное в передаваемом сигнале к моменту прступле- ни этой группы, так как кодирование трех двоичных символов вл етс не однозначным и зависит от значени ЦС на границах кодовых групп (табл.1).

Так как число значений ЦС дл кода 3B2Q (табл.1) равно трем, то дл их представлени в двоичном виде достаточно двух двоичных сигналов EF,nocтупакнцих с выходов блока 9 пам ти на вторую группу входов счетчика 7. При этом прин то, что соответствует , соответствует ЦС-0 и соответствует . В соответствии с иэложенньм, а также с учетом табл.1 работа счетчика 7 цифровой суммы в кодовой группе опиПолученные на выходах 11 строби- ровани сигналы суммируютс с соот- ветствуюощм весом (0-(-1,5) 1-(-0,5) 2-(40,5) 3-(-И,5) в сумматоре 12. На выходе сумматора 12 формируетс четырехуровневый сигнал вида 2В20, поступающий далее в линию св зи.

Преобразователь 10 основани кода

сываетс табл.2 истинности, приведен-.g должен быть выполнен в соответствии

ной ниже. Как следует из табл.1, кодовые группы четвертичного сигнала могут иметь п ть значений ЦС (-2, -1, О, -i-l, +2). Дл их представлени используютс три двоичных сигнала L,, Z , /С, (табл.1). Причем между сигналами Z J, Z и Z 3 на выходах блока 7 счетчика цифровой суммы в кодовой группе и значени ми ЦС в кодовой группе имеет место следующее соответствие:

с табл.2 истинности, полученной из табл.1.

В табл.2 символы А,В и D-три символа исходной двоичной последова J5 тельности, представленные в параллел ном виде на выходе параллельного ре гистра 5 (фиг.1). С-сигнал с частотой следовани кодовых групп, E,F- сигналы на выходе блока пг1м ти: 20 10-ЦС +1, 11-ЦС 0, 01-ЦС 1. Послед ние четыре столбца табл.2 соответствуют четьфем выходным сигналам прео разовател , 10 (символы

1 1 О О

о

1 о о 1 1

ЦС -2

« 1

О

+ 1

-(2

Представленные таким образом в двоичном виде значени ЦС в кодовой группе поступают на первую группу входов блока 8 контрол цифровой суммы на границах кодовых групп, на другую группу входов которых поступают сигналы EF с выходов блока 9 пам ти. В блоке 8 осуществл етс сложение накопленных в сигнале значе НИИ ЦС (сигналы EF на выходе блока пам ти 9) и значений ЦС в поступившей кодовой группе (сигналы Z , Z j, Z р. Сложение осуществл етс в соответствии с табл.2 истинности (табл.2

получена из табл.1).

I Полученные на выходах блока 8 зна- чени ЦС на границах кодовых групп, представленные в двоичном виде (сигналы (E F ), переписываютс в блок 9 пам ти сигналом с второго выхода формировател 4 синхросигнала кодовых групп и поступают на вторые группы входов блоков 7 и 8 (сигналы Е и F) к моменту поступлени следующей кодовой группы (сигналы ABD).

В блоке 11 осуществл етс стробироIIQll fill) «loll oil

вание символов

полученных на выходах преобразовател 10 основани кода в соответствии с табл.2 и представленных в двоичном виде.

.g должен быть выполнен в соответствии

с табл.2 истинности, полученной из табл.1.

В табл.2 символы А,В и D-три i символа исходной двоичной последова- J5 тельности, представленные в параллельном виде на выходе параллельного регистра 5 (фиг.1). С-сигнал с частотой следовани кодовых групп, E,F- . сигналы на выходе блока пг1м ти: 20 10-ЦС +1, 11-ЦС 0, 01-ЦС 1. Последние четыре столбца табл.2 соответствуют четьфем выходным сигналам преобразовател , 10 (символы ).

В соответствии с табл.2 преобразо- 25 ватель 10 основани кода может быть вьтолнен в виде четырех дешифраторов на восьмиканапьных мультиплексорах типа КП7, на адресные входы которых поступают сигналы А,В,Л, а на информационные входы - сигналы в соответствии с значени ми табл. 3-6, полученными из табл. 2.

Табл. 3 - таблица истинности депшф- ратора символов О.

Табл. 4 - таблица истинности де- 35 шифратора символов 1.

Табл. 5 - таблица истинности дешифратора символа 2.

Табл. 6 - таблица истинности дешифратора символа 3.

В табл. 3-6 X,- Xj- информационные входы мультиплексоров типа КП7.

Под таблицами приведены соответствующие логические функции. Счетчик 7 цифровой суммы в кодовой группе должен быть выполнен в соответствии с табл.7, полученной из табл.1,

Табл.7 - таблица истинности счетчика 7 цифровой суммы в кодовой группе .

30

40

45

50

Табл. 8-10 - таблицы истинности

ДЛЯ символов Z венно.

1

и Z, соответст

Под казедой из табл. 8-10 приведены сигналы, которые необходимо подать на информационные входы мультиплексоров .

Блок 8 контрол цифровой суммы на границах, кодовых групп должен быть вьтолнен в соответствии с табл.11, . полученной из табл.1 на мультиплексо- pax типа , на адресные входы которых поступают сигналы ABD.

Табл. 11 - таблица истинности блока 8 контрол цифровой суммы на гра-. ницах кодовых групп.

Табл. 12 и 13 - таблицы истинности сигналов Е и F соответственно.

Блок 8 контрол цифровой суммы на границах кодовых групп может быть выполнена на мультиплексорах типа КП2, на адресные входы которых поступают сигналы EF, а на информационные-сигналы , указанные под табл. 12 и 13.

Claims

Блок 9 пам ти может быть выполнен на двух D-триггерах, информационные входы которых подключены к соответствующим выходам блока контрол цифровой суммы на границах кодовых групп 8, а тактовые входы - к выходу формировател синхросигнала кодовых групп. Формула изобретени

Кодер балансного кода 3B2Q, содержащий последовательный регистр, информационный вход которого вл етс информационным входом кодера, тактовый вход последовательного регистра объединен с входом формировател синхросигнала кодовых групп и вл етс тактовым входом кодера, выходы . последовательного регистра подключе

ны к информационные входам параллельного регистра, выходы которого подключены к первым входам преобразовател основани кода,первьп выход формировател синхросигналов кодовых групп подключен к тактовым входам параллельного регистра и блока пам ти, выходы счетчика цифровой суммы в кодовой группе подключены к первым входам блока контрол цифровой суммы на границе кодовых групп, выходы которого подключены к информационным входам блока пам ти, выходы которого подключены к вторым входам блока контрол цифровой суммы на границе кодовых групп и преобразовател основани кода, выходы которого подключены к первым входам блока стробировани , выходы которого подключены к входам сумматора, выход которого вл етс выходом кодера, второй выход формировател синхросигнала кодовых групп соединен непосредственно с третьим входом преобразовател основани кода и через формирователь синхросигнала линейных посылок с вторым входом блока стробировани , отличающийс тем, что, с целью повышени быстродействи за счет одновременного преобразовани кода и контрол цифровой суммы на границах кодовых групп, первые и вторые входы счетчика цифровой суммы в кодовой группе подключены соответственно к выходгш параллельного регистра и блока пам ти.

Т а б л и ц а 1

Та6лица2

001

010

О О О О 1 О

J-f

Х,- ;

X,X,

X,-

где У,г. CEf, у - CEF, У - , У - СЕР, У - 15ЕР, у - СЕ

001

010

О О О О

о о

о о о о о о

X,- с

Xr-7i

Хг J. Xj-I

х, с

X,- с Х) Xj- F

- УзУ

,.

Таблица 3

100

I

101

110

111

1 О О О О

1

о о о о о о

1 о о о о о

о о о о о о

х

XT

X,- у,.

ТаблицаА

о о о о о 1

1 о о 1 1 о

о 1 1

о о о

о о о 1 1 1

Е X

5 X,

X, X,

Таблица. 5

;.

110 111

,-1 X,- с.

ABD

CEF

000 001

0 0

0 0 0 0 0 0

0 0

1

0 0 0

X,-I Xj X, X 1 ; Xg Xr -C, X,-T

АБО

IiniLlO

Таблицаб

oil

100

101

110

111

0 0

1

0 0 0

0 0 0 0 0 0

0

1 1

0 0 0

0 0 0

1 1 1

0 0 0 0 0 0

Таблица

ТаблицйЗ

Т а б л и ц а 11